JP2011199155A - デバイス、及びデバイスの層間剥離判定方法 - Google Patents
デバイス、及びデバイスの層間剥離判定方法 Download PDFInfo
- Publication number
- JP2011199155A JP2011199155A JP2010066449A JP2010066449A JP2011199155A JP 2011199155 A JP2011199155 A JP 2011199155A JP 2010066449 A JP2010066449 A JP 2010066449A JP 2010066449 A JP2010066449 A JP 2010066449A JP 2011199155 A JP2011199155 A JP 2011199155A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- delamination
- dummy pattern
- moire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】基板上に積層された複数の層を具備するデバイスにおける層間剥離判定方法であって、基板側から赤外線を照射する赤外線照射工程と、前記赤外線照射工程による赤外線照射で得られる画像におけるモアレの有無をチェックするモアレ有無チェック工程とを具備する
【選択図】図1
Description
前記の課題は、
基板上に積層された複数の層を具備するデバイスにおいて、
前記基板に近い側の第1の層には赤外線を遮蔽する材料による第1のダミーパターンが設けられると共に、前記第1の層よりも前記基板から遠い側の第2の層にも赤外線を遮蔽する材料による第2のダミーパターンが設けられてなり、
前記第1のダミーパターンと前記第2のダミーパターンとは、前記第2のダミーパターンの平面視による少なくとも一部の周縁部が前記第1のダミーパターンの平面視による領域外に存するよう構成されてなる
ことを特徴とするデバイスによって解決される。
基板上に積層された複数の層を具備すると共に、周辺部にガードリングを具備するデバイスにおいて、
前記ガードリングは赤外線を遮蔽する材料で構成されてなり、
前記基板に近い側の第1の層に設けられたガードリングの内側端部が、前記第1の層よりも基板から遠い側の第2の層に設けられたガードリングの内側端部より、外側に存するよう構成されてなる
ことを特徴とするデバイスによって解決される。
上記デバイスにおける層間剥離判定方法であって、
赤外線を照射する赤外線照射工程と、
前記赤外線照射工程による赤外線照射で得られる画像におけるモアレの有無をチェックするモアレ有無チェック工程
とを具備することを特徴とするデバイスにおける層間剥離判定方法によって解決される。
基板上に積層された複数の層を具備するデバイスにおける層間剥離判定方法であって、
基板側から赤外線を照射する赤外線照射工程と、
前記赤外線照射工程による赤外線照射で得られる画像におけるモアレの有無をチェックするモアレ有無チェック工程
とを具備することを特徴とするデバイスにおける層間剥離判定方法によって解決される。
2 第N層
3 第(N+1)層
4 第(N+2)層
5 第(N+3)層
6,7,8,9 ガードリング
12 第(N+1)層
13 第(N+2)層
14 第(N+3)層
15 第(N+4)層
16,17 ダミーパターン(孤立パターン)
22 第(N+1)層(絶縁層)
23 第(N+2)層(配線層)
24 第(N+3)層(絶縁層)
25 第(N+4)層(配線層)
26,27 配線パターン
Claims (8)
- 基板上に積層された複数の層を具備するデバイスにおいて、
前記基板に近い側の第1の層には赤外線を遮蔽する材料による第1のダミーパターンが設けられると共に、前記第1の層よりも前記基板から遠い側の第2の層にも赤外線を遮蔽する材料による第2のダミーパターンが設けられてなり、
前記第1のダミーパターンと前記第2のダミーパターンとは、前記第2のダミーパターンの平面視による少なくとも一部の周縁部が前記第1のダミーパターンの平面視による領域外に存するよう構成されてなる
ことを特徴とするデバイス。 - 基板から遠い側の第2の層に設けられた第2のダミーパターンと、基板に近い側の第1の層に設けられた第1のダミーパターンとは、平面視において、互いに、ずれた位置に存する
ことを特徴とする請求項1のデバイス。 - 基板に近い側の第1の層に設けられた第1のダミーパターンは、平面視において、基板から遠い側の第2の層に設けられた第2のダミーパターンの領域内に存する
ことを特徴とする請求項1のデバイス。 - 基板上に積層された複数の層を具備すると共に、周辺部にガードリングを具備するデバイスにおいて、
前記ガードリングは赤外線を遮蔽する材料で構成されてなり、
前記基板に近い側の第1の層に設けられたガードリングの内側端部が、前記第1の層よりも基板から遠い側の第2の層に設けられたガードリングの内側端部より、外側に存するよう構成されてなる
ことを特徴とするデバイス。 - 基板上に積層された複数の層の周辺部に設けられたガードリングは、そのガードリング長が基板より遠ざかるに伴って長くなっている
ことを特徴とする請求項4のデバイス。 - 請求項1〜請求項5いずれかのデバイスにおける層間剥離判定方法であって、
赤外線を照射する赤外線照射工程と、
前記赤外線照射工程による赤外線照射で得られる画像におけるモアレの有無をチェックするモアレ有無チェック工程
とを具備することを特徴とするデバイスにおける層間剥離判定方法。 - 基板上に積層された複数の層を具備するデバイスにおける層間剥離判定方法であって、
基板側から赤外線を照射する赤外線照射工程と、
前記赤外線照射工程による赤外線照射で得られる画像におけるモアレの有無をチェックするモアレ有無チェック工程
とを具備することを特徴とするデバイスにおける層間剥離判定方法。 - モアレの存在が確認された場合、モアレ情報に基づいて層間剥離の箇所を詳細に観察する観察工程を更に具備する
ことを特徴とする請求項6又は請求項7のデバイスにおける層間剥離判定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010066449A JP2011199155A (ja) | 2010-03-23 | 2010-03-23 | デバイス、及びデバイスの層間剥離判定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010066449A JP2011199155A (ja) | 2010-03-23 | 2010-03-23 | デバイス、及びデバイスの層間剥離判定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011199155A true JP2011199155A (ja) | 2011-10-06 |
Family
ID=44876966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010066449A Pending JP2011199155A (ja) | 2010-03-23 | 2010-03-23 | デバイス、及びデバイスの層間剥離判定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011199155A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63198346A (ja) * | 1987-02-13 | 1988-08-17 | Matsushita Electronics Corp | 半導体集積回路装置の検査方法 |
| JPH02191353A (ja) * | 1989-01-19 | 1990-07-27 | Toshiba Corp | 半導体基板の検査方法 |
| JPH09298196A (ja) * | 1996-04-30 | 1997-11-18 | Yamaha Corp | 半導体装置とその製造方法 |
| JPH10223633A (ja) * | 1997-02-05 | 1998-08-21 | Nec Corp | 半導体装置の位置決め方法 |
| JPH10270501A (ja) * | 1997-03-27 | 1998-10-09 | Nec Corp | 半導体装置の検査方法 |
| JP2008098605A (ja) * | 2006-09-15 | 2008-04-24 | Nec Electronics Corp | 半導体装置 |
-
2010
- 2010-03-23 JP JP2010066449A patent/JP2011199155A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63198346A (ja) * | 1987-02-13 | 1988-08-17 | Matsushita Electronics Corp | 半導体集積回路装置の検査方法 |
| JPH02191353A (ja) * | 1989-01-19 | 1990-07-27 | Toshiba Corp | 半導体基板の検査方法 |
| JPH09298196A (ja) * | 1996-04-30 | 1997-11-18 | Yamaha Corp | 半導体装置とその製造方法 |
| JPH10223633A (ja) * | 1997-02-05 | 1998-08-21 | Nec Corp | 半導体装置の位置決め方法 |
| JPH10270501A (ja) * | 1997-03-27 | 1998-10-09 | Nec Corp | 半導体装置の検査方法 |
| JP2008098605A (ja) * | 2006-09-15 | 2008-04-24 | Nec Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5027529B2 (ja) | 半導体装置、ならびに外観検査方法 | |
| CN114424053A (zh) | 使用x射线检测设备缺陷的方法及系统 | |
| KR100904197B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN111123075B (zh) | 封装器件的失效分析方法 | |
| JP2016017882A (ja) | 膜厚測定機能付き基板及び絶縁層の膜厚測定方法 | |
| US20060196914A1 (en) | X-ray inspection device and x-ray inspection method | |
| JP2006066561A (ja) | 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法 | |
| JP4585327B2 (ja) | 半導体装置およびその製造方法 | |
| JP6235383B2 (ja) | 半導体装置の製造方法および半導体集積回路ウェハ | |
| KR101640884B1 (ko) | 다층 코팅을 가진 반도체 검사용 프로브 및 프로브 모듈 | |
| JP2008306105A (ja) | 半導体装置の製造方法 | |
| US6442234B1 (en) | X-ray inspection of ball contacts and internal vias | |
| JP2006351588A (ja) | 半導体装置及びその製造方法 | |
| US7700383B2 (en) | Manufacturing method for semiconductor device and determination method for position of semiconductor element | |
| JP2014070910A (ja) | 半導体装置試験方法 | |
| JP2021141290A (ja) | 半導体装置およびその製造方法 | |
| TWI395534B (zh) | 電路基板之製造方法 | |
| JP5318055B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
| JP2012243987A (ja) | 半導体装置の製造方法 | |
| CN114551406A (zh) | 半导体封装结构 | |
| Kumbhat et al. | Low cost, chip-last embedded ICs in thin organic cores | |
| US20140291814A1 (en) | Insulating substrate, method of manufacturing the same, and semiconductor device | |
| JP2008205341A (ja) | ウェハ、半導体装置および解析方法 | |
| JP2008192809A (ja) | 半導体基板の検査方法 | |
| US6496559B1 (en) | Sample preparation for inspection of ball contacts and internal vias |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130128 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140528 |