JP2011199220A - 発光素子駆動装置 - Google Patents

Abstract

【課題】 発光素子に効率良く、所定の輝度に対して最適なアノード電圧を安定的に供給することのできる発光素子駆動装置を提供する。
【解決手段】
一の発光素子または複数の直列に接続された発光素子を備える発光素子回路１１、電源回路２０、定電流駆動回路３０、発光素子の輝度を示す論理データに基づき、発光素子回路１１に流す定電流のオンとオフを切り替えるためのパルス幅変調信号Ｓｐｗｍを出力する定電流駆動制御回路４０、当該パルス幅変調信号のオン時間を検出する定電流駆動オン時間検出回路６５、クロック信号出力回路６０、及び、発光素子回路１１のカソード端と接続する定電流駆動回路３０の端子電圧Ｖｃａｔｈに応じて、クロック信号ＣＬＫに同期して制御電圧を生成する制御電圧生成回路５０を備え、当該クロック信号ＣＬＫの周期をパルス幅変調信号のオン時間に連動して変化させる。
【選択図】 図１

Description

本発明は、発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｉｎｇ Ｄｉｏｄｅ）等の発光素子の駆動装置に関し、例えば液晶パネルを背面から照明するバックライトやその他発光ダイオードを用いた表示装置に関する。

近年、液晶表示装置などに代表されるディスプレイの薄型化が進んできている。上記液晶表示装置においては、液晶パネル自体は発光せず、光源装置、いわゆるバックライトを必要とする。

これまで、液晶表示装置のバックライトとして多くは蛍光管を用いたＣＣＦＬ（Ｃｏｌｄ Ｃａｔｈｏｄｅ Ｆｌｕｏｒｅｓｃｅｎｔ Ｌａｍｐ）タイプが使用されてきた。しかし、環境的側面からは水銀を必要とするＣＣＦＬに比べ、水銀レスである発光ダイオードが望まれ、また、寿命や消費電力、薄膜化の観点からも発光ダイオードを用いたバックライトが切望されている。

また、発光ダイオードを用いたバックライトを用いるメリットとして、各発光ダイオードの輝度を個別に調整することが可能なことにより、いわゆるエリアアクティブ方式のバックライトが可能となることが挙げられる。

エリアアクティブ方式は、液晶表示装置の表示画像に応じて、バックライトの光の強度を変化させるものであり、例えば黒色に近い画像を表示する箇所ではその領域のバックライトの光強度を低下させ、白色や明るい画像を表示する箇所では、その領域のバックライトの光強度を上げることで、高コントラストの画像表示が可能となる。

一方、発光ダイオードは、順方向電圧（以下、Ｖｆと記す）の生産ばらつきや温度依存性が大きく、発光ダイオードのアノードに印加する電圧をＶｆの値に応じて変更させることが必要となる。このため、ある一定のアノード電圧を常に発光ダイオードのアノードに印加する構成では、当該アノード電圧は、生産上考慮されるべき最も高いＶｆをもつ発光ダイオードを想定して高めに設定される。このため、想定よりもＶｆが低い発光ダイオードが用いられると、無駄な電力消費の原因となり、発熱量の増加が顕著となる。温度によって変化するＶｆに応じたアノード電圧を出力できないと、輝度の低下や発熱量の増加につながる。

上記問題の解決策として、特許文献１には、発光素子１０のカソード端の電圧に応じた制御電圧（第１基準電圧：Ｖｒｅｆ１）を生成し、その電圧に応じたアノード電圧（Ｖｏｕｔ）を生成することで、発光素子のＶｆばらつきによる無駄な消費電力を抑え、消費電力の増大を避けることが可能な発光素子駆動装置７０が開示されている。特許文献１に記載の発光素子駆動装置の回路構成図を図１４に示す。

尚、一般的なエリアアクティブ方式を用いた液晶表示装置のバックライトに図１４の回路構成を採用する場合は、図１５に示されるように、発光素子の点灯及び消灯信号は、液晶表示装置の画像処理回路に入力される映像信号に基づき、ｎビットの論理データとして定電流駆動制御回路７４に入力され、パルス幅変調（ＰＷＭ）信号Ｓｐｗｍに変換されて定電流回路７２に入力される。尚、制御電圧生成回路（第１基準電圧発生回路７３）は、一般的にはクロック信号ＣＬＫに同期して出力である制御電圧Ｖｒｅｆ１を変化させることから、図１５にはクロック信号出力回路７５を付加している。

特開２００８―２８３０３３公報

しかしながら、上記特許文献１に記載の発光素子駆動装置では、定電流回路に入力されるパルス幅変調信号のオン時間と、制御電圧の上昇及び下降の周期が互いに関連していないため、パルス幅変調信号のオン時間が短い場合、即ち発光素子の点灯時間が短い場合には、定電流駆動回路の端子電圧（発光素子のカソード端の電圧）に応じた制御電圧の上昇ができず、発光素子のアノードに電圧を供給する電源回路が発光素子に電流を流すために必要な電圧を出力できない場合があり、この結果発光素子の輝度が低下する。

一方で、パルス幅変調信号のオン時間が長い場合、即ち発光素子の点灯時間が長い場合には、定電流駆動回路の端子の電圧（発光素子のカソード端の電圧）に応じた制御電圧の上昇、若しくは下降が頻繁に行われ、発光素子のアノードに電圧を供給する電源回路の出力が安定せず、この結果発光素子の輝度が安定しない可能性や消費電力増大の可能性等の弊害が発生する。

更に、複数の並列に接続された発光素子が、複数の定電流駆動回路に接続され、夫々の発光素子が異なるパルス幅変調信号によりオン、オフ動作を行う場合には、当該発光素子の個々のＶｆに応じた制御電圧の出力が困難となり、夫々の発光素子のアノードに最適な電圧を供給する電源回路を構成することが困難である。

そこで、本発明の目的は、上述の従来技術にかかる問題点に鑑み、１つ、若しくは複数の直列に接続された発光素子に効率良く、所定の輝度が得られるように最適なアノード電圧が安定的に供給されることで、低消費電力が実現可能な発光素子駆動装置を提供することにある。

上記課題を解決するための本発明に係る発光素子駆動装置は、一の発光素子、又は、複数の直列に接続された発光素子を備える発光素子回路と、前記発光素子回路の一方端と接続し、前記発光素子回路に前記発光素子の駆動に必要な電圧を供給する電源回路と、前記発光素子回路の他方端と接続し、前記発光素子回路に前記発光素子の駆動に必要な定電流を流す定電流駆動回路と、前記発光素子の輝度を示す論理データに基づき、前記定電流のオンとオフを切り替えるためのパルス幅変調信号を出力する定電流駆動制御回路と、前記論理データに基づき、前記パルス幅変調信号のオン時間を検出する定電流駆動オン時間検出回路と、クロック信号を生成するクロック信号出力回路と、前記発光素子回路の他方端と接続する前記定電流駆動回路の端子電圧に応じて、前記クロック信号に同期して制御電圧を生成する制御電圧生成回路を備え、前記電源回路により前記発光素子回路に供給される電圧は、前記定電流駆動回路の前記端子電圧が所定の第１電圧以上になるように、前記制御電圧により制御され、前記クロック信号の周期が、前記パルス幅変調信号のオン時間に連動して制御されることを第１の特徴とする。

更に、本発明に係る発光素子駆動装置は、上記第１の特徴に加えて、前記クロック信号の周期は、前記パルス幅変調信号のオン時間よりも短くなるように制御されることを第２の特徴とする。

ここで、発光素子回路において複数の発光素子が直列に接続されている場合、当該各発光素子のＶｆの合計を、発光素子回路全体のＶｆと定義する。

上記本発明の発光素子駆動装置に依れば、発光素子の輝度を示す論理データに基づき、パルス幅変調信号のオン時間の変化に対して最適な制御電圧を出力することが可能となるため、電源回路は、発光素子回路のＶｆに応じて安定したアノード電圧を発光素子に供給することができ、低消費電力で輝度のちらつきのない発光素子の点灯が可能となる。

更に、クロック信号の周期を、パルス幅変調信号のオン時間よりも短くすることで、発光素子の輝度を絞るために低オンデューティーで駆動させる場合、即ちパルス幅変調信号のオン時間が短い場合であっても、発光素子に定電流が流れている期間中に当該制御電圧の上昇もしくは下降が可能となり、定電流駆動回路の端子電圧に応じた制御電圧の出力ができる。これにより、電源回路は、発光素子回路のＶｆに応じたアノード電圧を発光素子に供給することができ、低オンデューティー時にも安定した発光素子の点灯、および入力されたパルス幅変調信号のデューティーに対して線形性を保った発光素子の点灯が可能となる。

更に、本発明に係る発光素子駆動装置は、上記第１又は第２の特徴に加えて、前記定電流駆動回路は、増幅器と、出力端子が前記発光素子回路の他方端と接続し、制御端子が前記増幅器の出力端と接続する少なくとも一つの定電流駆動用トランジスタを備えることを第３の特徴とする。

更に、本発明に係る発光素子駆動装置は、上記第３の特徴に加えて、前記定電流駆動用トランジスタは、バイポーラトランジスタであり、前記定電流駆動回路の前記増幅器の出力端は、抵抗を介して前記バイポーラトランジスタのベース端子と接続することを第４の特徴とする。

上記本発明の第３の特徴の発光素子駆動装置に依れば、定電流駆動回路は、少なくとも一つの定電流駆動用トランジスタと、当該定電流駆動用トランジスタを制御する増幅器を有することで、簡易な回路で定電流駆動が可能となる。

特に、定電流駆動用トランジスタとしてバイポーラトランジスタを用い、当該バイポーラトランジスタのベース端子を抵抗を介して制御する増幅器を有することで、より安価な構成の発光素子駆動装置が実現できる。

更に、本発明に係る発光素子駆動装置は、上記第１乃至第４の何れかの特徴に加えて、複数の前記発光素子回路が並列に配置され、夫々の前記発光素子回路の一方端が共通の前記電源回路と接続されていることを第５の特徴とする。

更に、本発明に係る発光素子駆動装置は、上記第５の特徴に加えて、複数の前記定電流駆動回路を有し、並列に配置される前記発光素子回路の他方端は、夫々、別の前記定電流駆動回路と接続されていることを第６の特徴とする。

更に、本発明に係る発光素子駆動装置は、上記第６の特徴に加えて、前記複数の定電流駆動回路が流す定電流のオンとオフが、夫々別の前記パルス幅変調信号により各別に制御されることを第７の特徴とする。

上記本発明の第５の特徴の発光素子駆動装置に依れば、一の発光素子、又は、複数の直列に接続された発光素子を備える発光素子回路が、夫々複数、並列に配置されることで、より多くの発光素子の点灯制御が可能となり、より安価な発光素子駆動装置の提供が可能となる。

更に、上記本発明の第６の特徴の発光素子駆動装置に依れば、当該発光素子回路の夫々に別の定電流駆動回路が接続されることで、夫々の発光素子回路に対し個別に定電流を流すことが可能となり、発光素子回路内の発光素子の輝度や色度を調整することで、例えば、上述のエリアアクティブ制御を行うことが可能になる。

更に、上記本発明の第７の特徴の発光素子駆動装置に依れば、定電流駆動回路が流す定電流のオンとオフが各別に制御可能とすることで、夫々の発光素子回路内発光素子の輝度を自由に設定することが可能となり、例えばエリアアクティブ制御を行う液晶ＴＶのバックライトシステムに最適な発光素子駆動装置を提供できる。

更に、本発明に係る発光素子駆動装置は、上記第１乃至第７の何れかの特徴に加えて、前記制御電圧生成回路は、前記定電流駆動回路の前記端子電圧と前記所定の第１電圧を比較する第１の電圧比較回路と、前記第１の電圧比較回路の出力に応じ、前記クロック信号に同期してカウント値を増減させるカウンタ回路と、前記カウンタ回路のカウント値をアナログ電圧に変換し、前記制御電圧を生成するＤ／Ａ変換回路を備えることを第８の特徴とする。

上記本発明の第８の特徴の発光素子駆動装置に依れば、第１の電圧比較回路、カウンタ回路、及び、Ｄ／Ａ変換回路からなる制御電圧生成回路を容易な回路構成で実現できる。

更に、本発明に係る発光素子駆動装置は、上記第８の特徴に加えて、前記第１の電圧比較回路は、複数の前記定電流駆動回路を有する場合、当該複数の定電流駆動回路の前記端子電圧のうち、最も低い前記端子電圧と前記所定の第１電圧との比較結果を前記カウンタ回路に出力することを第９の特徴とする。

上記本発明の第９の特徴の発光素子駆動装置に依れば、第１の電圧比較回路は、複数の定電流駆動回路の端子電圧のうち最も低い電圧と第１電圧とを比較することで、複数の発光素子回路の中で、最もＶｆが高い発光素子回路に応じた制御電圧の出力が可能となり、多数の発光素子の制御を安価なシステムで提供することが可能となる。

更に、本発明に係る発光素子駆動装置は、上記第８の特徴に加えて、前記制御電圧生成回路は、前記定電流駆動回路の前記端子電圧と前記所定の第１電圧より高い所定の第２電圧を比較する第２の電圧比較回路を備え、前記カウンタ回路は、前記第１の電圧比較回路および前記第２の電圧比較回路の出力に応じて前記カウント値を増減させ、前記定電流駆動回路の前記端子電圧が前記所定の第１電圧より高く、前記所定の第２電圧より低い場合、前記カウント値を増減させないことを第１０の特徴とする。

上記本発明の第１０の特徴の発光素子駆動装置に依れば、制御電圧生成回路は、更に第２の電圧比較回路を備えることで、定電流駆動回路の端子電圧が第１電圧と第２電圧の間の電圧となるように制御することが可能となり、電源回路は、より安定したアノード電圧を発光素子に供給することができ、安定な発光素子の点灯が実現できる。

更に、本発明に係る発光素子駆動装置は、上記第１０の特徴に加えて、複数の前記定電流駆動回路を有し、前記第１の電圧比較回路は、当該複数の定電流駆動回路の前記端子電圧のうち、最も低い前記端子電圧と前記所定の第１電圧との比較結果を前記カウンタ回路に出力し、前記第２の電圧比較回路は、当該複数の定電流駆動回路の前記端子電圧のうち、最も低い前記端子電圧と前記所定の第２電圧との比較結果を前記カウンタ回路に出力することを第１１の特徴とする。

上記本発明の第１１の特徴の発光素子駆動装置に依れば、第１の電圧比較回路は、複数の定電流駆動回路の端子電圧のうち最も低い電圧と第１電圧とを比較し、第２の電圧比較回路は、複数の定電流駆動回路の端子電圧のうち最も低い電圧と第２電圧とを比較することで、複数の発光素子回路の中で、最もＶｆが高い発光素子回路に応じた制御電圧の出力が可能となり、多数の発光素子の制御を安価なシステムで提供することが可能となる。

更に、本発明に係る発光素子駆動装置は、上記第３乃至第７の何れかの特徴に加えて、前記制御電圧生成回路は、前記定電流駆動回路の前記増幅器の出力端の電圧を所定の第３電圧と比較する第３の電圧比較回路と、前記第３の電圧比較回路の出力に応じ、前記クロック信号に同期してカウント値を増減させるカウンタ回路と、前記カウンタ回路のカウント値をアナログ電圧に変換し、前記制御電圧を生成するＤ／Ａ変換回路を備えることを第１２の特徴とする。

上記本発明の第１２の特徴の発光素子駆動装置に依れば、増幅器の出力端の電圧を第３電圧と比較する第３の電圧比較回路を備えることで、定電流駆動回路の端子電圧を直接モニタリングする必要がなく、より安価なシステムで発光素子回路のＶｆに応じた電源回路の出力を得ることができる。

更に、本発明に係る発光素子駆動装置は、上記第１２の特徴に加えて、前記第３の電圧比較回路は、複数の前記定電流駆動回路を有する場合、当該複数の定電流駆動回路の前記増幅器の出力端の電圧のうち、最も高い電圧と前記所定の第３電圧との比較結果を前記カウンタ回路に出力することを第１３の特徴とする。

上記本発明の第１３の特徴の発光素子駆動装置に依れば、第３の電圧比較回路は、複数の定電流駆動回路に備えられた定電流駆動用トランジスタを制御する増幅器の出力のうち、最も高い電圧と第３電圧とを比較することで、複数の発光素子回路の中で、最もＶｆが高い発光素子回路に応じた制御電圧の出力が可能となり、多数の発光素子の制御を安価なシステムで提供することが可能となる。

更に、本発明に係る発光素子駆動装置は、上記第１乃至第１３の何れかの特徴に加えて、前記電源回路、前記定電流駆動回路、前記定電流駆動制御回路、前記定電流駆動オン時間検出回路、前記クロック信号出力回路、及び、前記制御電圧生成回路のうち、少なくとも２つ以上の回路が同一チップ上に備えられてなることを第１４の特徴とする。

上記本発明の第１４の特徴の発光素子駆動装置に依れば、発光素子駆動装置を構成する各回路のうち、少なくとも２つ以上の回路が同一チップ上に備えられてなることで、より安価で、部品点数の少ない発光素子駆動装置が実現できる。

従って、本発明の発光素子駆動装置に依れば、一の発光素子、又は、複数の直列に接続された発光素子に効率良く、所定の輝度が得られるように最適なアノード電圧を安定的に供給することができ、低消費電力が実現可能な発光素子駆動装置を提供することができる。

本発明の第１実施形態に係る発光素子駆動装置の回路構成図。 図１に示す定電流駆動回路の回路構成の一例を示す図。 図１に示す定電流駆動回路の回路構成の別の例を示す図。 図１に示す制御電圧生成回路の回路構成の一例を示す図。 図１に示す制御電圧生成回路の回路構成の別の例を示す図。 図１に示す制御電圧生成回路の回路構成の別の例を示す図。 本発明の第２実施形態に係る発光素子駆動装置の回路構成の一例を示す図。 本発明の第２実施形態に係る発光素子駆動装置の回路構成の別の例を示す図。 本発明の第２実施形態に係る発光素子駆動装置の回路構成の別の例を示す図。 複数のカソード電圧の入力を受ける制御電圧生成回路の構成例を示す図。 複数のカソード電圧の入力を受ける制御電圧生成回路の構成例を示す図。 複数のカソード電圧の入力を受ける制御電圧生成回路の構成例を示す図。 複数のカソード電圧の入力を受ける制御電圧生成回路の構成例を示す図。 従来技術に係る発光素子駆動装置の回路構成図。 従来技術に係る発光素子駆動装置の回路構成図。

〈第１実施形態〉
本発明の一実施形態に係る発光素子駆動装置１（以降、適宜「本発明装置１」と称す）の構成例を図１に示す。尚、本発明は以下の実施形態に限定されるものではなく、請求項に記載された範囲を逸脱しない限り、任意に変更可能であることは言うまでもない。これは以降に示される各実施形態についても同様である。

図１の回路構成図に示されるように、本発明装置１は、複数の発光素子（ＬＥＤ）が直列に接続された発光素子回路１１と、発光素子回路１１のアノード端と接続し、発光素子回路１１に発光素子の駆動に必要な電圧（アノード電圧）を供給する電源回路２０と、発光素子回路１１のカソード端と接続し、発光素子回路１１の各発光素子の駆動に必要な定電流を流す定電流駆動回路３０と、発光素子の輝度を示す論理データに基づき、定電流のオンとオフを切り替えるためのパルス幅変調信号Ｓｐｗｍを出力する定電流駆動制御回路４０と、当該論理データに基づき、パルス幅変調信号Ｓｐｗｍのオン時間を検出する定電流駆動オン時間検出回路６５と、クロック信号ＣＬＫを生成するクロック信号出力回路６０と、発光素子回路１１のカソード端と接続する定電流駆動回路３０の端子電圧（カソード電圧）Ｖｃａｔｈに応じて、クロック信号ＣＬＫに同期して制御電圧を生成する制御電圧生成回路５０から構成されている。

発光素子の輝度を示す論理データが例えば液晶表示装置の画像処理回路から出力されると、当該論理データは定電流駆動制御回路４０に入力される。定電流駆動制御回路４０は、当該論理データに基づきパルス幅変調信号Ｓｐｗｍを生成し、定電流駆動回路３０への入力とする。パルス幅変調信号Ｓｐｗｍにより、定電流駆動回路３０が流す定電流のオンオフが制御されることで、発光素子の点灯および消灯が制御され、映像信号に応じた発光動作を行うことができる。

電源回路２０は、制御電圧生成回路５０から出力される制御電圧Ｖｒｅｆを参照して、発光素子回路１１のアノード端に供給する出力電圧Ｖｏｕｔを制御する。例えば、制御電圧Ｖｒｅｆが上昇すると、それに応じて出力電圧Ｖｏｕｔを上昇させ、発光素子回路１１のアノード電圧を上昇させる。一方、制御電圧Ｖｒｅｆが下降すると、それに応じて出力電圧Ｖｏｕｔを下降させ、発光素子回路１１のアノード電圧を下降させる。これにより、発光素子回路１１の各発光素子のＶｆの合計値に応じたアノード電圧の出力が可能となり、低消費電力動作が可能となる。尚、電源回路２０の回路構成としては、例えば特許文献１の図３に記載されている構成を用いることができるが、本発明は当該構成に限られるものではない。電源回路２０の回路構成として他の公知な構成を利用することができる。

制御電圧生成回路５０は、発光素子回路１１のカソード電圧Ｖｃａｔｈを検出し、所定の第１電圧との比較を行い、当該比較結果に基づき、クロック信号ＣＬＫの周期に従って制御電圧Ｖｒｅｆを変化させる。例えば、カソード電圧Ｖｃａｔｈが第１電圧より低い場合には、制御電圧Ｖｒｅｆを上昇させ、カソード電圧Ｖｃａｔｈが第１電圧より高い場合には、制御電圧Ｖｒｅｆを下降させる。これにより、カソード電圧Ｖｃａｔｈは第１電圧以上の電圧になるように制御され、カソード電圧Ｖｃａｔｈは定電流駆動回路３０の定電流動作に必要な電圧を維持する。

本発明では、定電流駆動制御回路４０に入力される論理データの値から、定電流駆動オン時間検出回路６５が、パルス幅変調信号Ｓｐｗｍのオン時間、即ち発光素子回路１１の各発光素子の点灯期間を検出し、当該オン時間に連動してクロック信号出力回路６０が生成するクロック信号ＣＬＫの周期を制御することで、発光素子の点灯期間に応じた制御電圧の上昇および下降を可能とし、電源回路２０の出力電圧を安定化させ、更なる低消費電力動作と安定した発光素子の発光動作が可能となる。

即ち、発光素子の輝度を示す論理データとして、発光素子回路１１の各発光素子の点灯期間を長くする値が定電流駆動制御回路４０に入力される場合には、定電流駆動オン時間検出回路６５は、クロック信号ＣＬＫの周期を長くし、制御電圧生成回路５０による制御電圧Ｖｒｅｆの上昇および下降の周期を長くする。これにより制御電圧Ｖｒｅｆの変動回数が減少し、これに伴い電源回路２０の出力Ｖｏｕｔの変動回数も減少し、安定的な出力電圧Ｖｏｕｔを発光素子回路１１に供給することが可能となる。この結果、無駄な出力電圧Ｖｏｕｔの変動を抑えることができ、低消費電力動作と安定した発光素子の発光動作が可能となる。

一方、発光素子の輝度を示す論理データとして、発光素子回路１１の各発光素子の点灯期間を短くする値が定電流駆動制御回路４０に入力される場合には、定電流駆動オン時間検出回路６５は、クロック信号ＣＬＫの周期を短くし、制御電圧生成回路５０による制御電圧Ｖｒｅｆの上昇および下降の周期を短くする。ここで、クロック信号ＣＬＫの周期を発光素子の点灯期間（パルス幅変調信号Ｓｐｗｍのオン期間）よりも短くすることで、制御電圧生成回路５０は、発光素子が点灯し、定電流が流れている期間中にカソード電圧Ｖｃａｔｈに応じた制御電圧の出力が可能となる。従って、発光素子回路１１の各発光素子の点灯期間が短い場合であっても、所望の輝度が得られ、論理データの値に対して線形性を保った輝度で発光することが可能となる。尚、発光素子の点灯期間（パルス幅変調信号Ｓｐｗｍのオン期間）は、クロック信号ＣＬＫの周期の数倍以上であることが望ましいが、所望の特性が得られる限りにおいては、特に限定しない。

定電流駆動回路３０の回路構成の一例を図２に示す。図２に示す定電流駆動回路３０ａは、ＮチャネルＭＯＳＦＥＴ（定電流駆動用トランジスタ）３１と、電流検出抵抗３２と、制御アンプ３３と、制御アンプ用基準電圧源３４と、上述のパルス幅変調信号Ｓｐｗｍを受け、ＭＯＳＦＥＴ３１のゲート端子に印加される電圧を切り替えるスイッチ３５からなる。ＭＯＳＦＥＴ３１のドレイン端子は発光素子回路１１のカソード端と接続し、ＭＯＳＦＥＴ３１のゲート端子はスイッチ３５を介して制御アンプ３３の出力端と接続している。定電流駆動回路３０ａが定電流を流している状態、即ち発光素子が点灯している状態では、制御アンプ用基準電圧源３４の出力電圧と、電流検出抵抗３２に接続された制御アンプ３３の反転入力端子の電圧が同一となるように、制御アンプ３３がＭＯＳＦＥＴ３１のゲート電圧をスイッチ３５を介して制御することで、制御アンプ用基準電圧源３４の出力電圧と電流検出抵抗３２の抵抗値で決まる定電流をＭＯＳＦＥＴ３１を介して発光素子回路１１に供給し、定電流動作を可能とする構成である。一方、スイッチ３５によりＭＯＳＦＥＴ３１のゲート端子を所定の固定電位（ここでは、接地電位）に接続することで、定電流を遮断させ、発光素子を消灯させる。

尚、定電流駆動回路３０は、少なくとも１つの定電流駆動用トランジスタと、当該定電流駆動用トランジスタを制御するアンプを備えている限りにおいては、その構成は特に限定されない。例えば、上述のＮチャネルＭＯＳＦＥＴ３１は、耐圧保護用ＭＯＳＦＥＴと電流制御用ＭＯＳＦＥＴの２つのトランジスタから構成されていても構わないし、バイポーラトランジスタで構成されていても構わない。

定電流駆動回路の回路構成の別の例を図３に示す。図３に示す定電流駆動回路３０ｂは、ＮＰＮバイポーラトランジスタ３１ｂと、電流検出抵抗３２と、制御アンプ３３と、制御アンプ用基準電圧源３４と、上記パルス幅変調信号Ｓｐｗｍを受け、バイポーラトランジスタ３１ｂのベース端子に印加される電圧を切り替えるスイッチ３５と、バイポーラトランジスタ３１ｂのベース端子に接続された抵抗３６からなる。バイポーラトランジスタ３１ｂのコレクタ端子は発光素子回路１１のカソード端と接続し、バイポーラトランジスタ３１ｂのベース端子は抵抗３６とスイッチ３５を介して制御アンプ３３の出力端と接続している。定電流駆動回路３０ｂが定電流を流している状態、即ち発光素子が点灯している状態では、制御アンプ用基準電圧源３４の出力電圧と、電流検出抵抗３２に接続された制御アンプ３３の反転入力端子の電圧が同一となるように、制御アンプ３３がバイポーラトランジスタ３１ｂのベース電圧をスイッチ３５と抵抗３６を介して制御することで、制御アンプ用基準電圧源３４の出力電圧と電流検出抵抗３２の抵抗値で決まる定電流をバイポーラトランジスタ３１ｂを介して発光素子回路１１に供給し、定電流動作を可能とする構成である。一方、スイッチ３５によりバイポーラトランジスタ３１ｂのベース端子を所定の固定電位（ここでは、接地電位）に接続することで、定電流を遮断させ、発光素子を消灯させる。

上記定電流駆動回路３０ｂでは、安価で電流駆動能力の高いバイポーラトランジスタを用いることにより、安価な発光素子駆動装置を提供することが可能となる。尚、上記定電流駆動回路３０ｂの回路構成として、バイポーラトランジスタ３１ｂを１個用いた構成を示したが、例えば、バイポーラトランジスタの電流増幅率を向上させるため、バイポーラトランジスタを２個、所謂ダーリントン接続をした構成でもよく、所望の特性が得られる限りにおいて、その構成は特に限定されない。

次に、制御電圧生成回路５０の回路構成の一例を図４に示す。図４に示す制御電圧生成回路５０ａは、発光素子回路１１のカソード端と接続する定電流駆動回路３０（３０ａ，３０ｂ）の端子電圧（カソード電圧）Ｖｃａｔｈと所定の第１電圧Ｖ１とを比較するコンパレータ５１、および当該第１電圧Ｖ１を供給する基準電圧源５２で構成される第１の電圧比較回路と、コンパレータ５１の出力結果に応じて、クロック信号ＣＬＫに同期してカウント値を増減させるカウンタ回路５３と、カウンタ回路５３の出力であるデジタルのカウント値をアナログ電圧に変換し、制御電圧Ｖｒｅｆを生成するＤ／Ａ変換回路５４からなる。

コンパレータ５１がカソード電圧Ｖｃａｔｈと第１電圧Ｖ１を比較すると、カウンタ回路５３は、当該比較結果に基づき、例えば、カソード電圧Ｖｃａｔｈが第１電圧Ｖ１より高い場合にはカウント値をダウンさせ、カソード電圧Ｖｃａｔｈが第１電圧Ｖ１より低い場合にはカウント値をアップさせる信号をクロック信号ＣＬＫに併せて出力する。そして、Ｄ／Ａ変換回路５４は、カウンタ回路５３のカウント値のデジタル出力をアナログ電圧に変換し、制御電圧Ｖｒｅｆを出力する。上述の如き動作により、カソード電圧Ｖｃａｔｈが第１電圧Ｖ１に一致するように制御電圧Ｖｒｅｆが制御され、発光素子回路１１のカソード電圧に応じた制御電圧Ｖｒｅｆの出力が可能になる。これにより、電源回路２０は、発光素子回路１１のＶｆに応じたアノード電圧を発光素子回路１１に供給することができ、低消費電力動作が可能な発光素子駆動装置が提供可能になる。

尚、上述の説明において、カウント回路５３は、カソード電圧Ｖｃａｔｈが第１電圧Ｖ１より高い場合にはカウント値をダウンさせ、カソード電圧Ｖｃａｔｈが第１電圧Ｖ１より低い場合にはカウント値をアップさせる信号を出力するとしたが、カウント値のアップ及びダウンとＶｃａｔｈとの関係は必ずしも上述の関係である必要はなく、カソード電圧Ｖｃａｔｈが第１電圧Ｖ１より高い場合にはアノード電圧が低下し、カソード電圧Ｖｃａｔｈが第１電圧Ｖ１より低い場合にはアノード電圧が上昇するように制御電圧Ｖｒｅｆが制御される限りにおいて、その構成は特に限定されない。

制御電圧生成回路の回路構成の別の例を図５に示す。図５に示す制御電圧生成回路５０ｂは、図４の構成に加えて、更に、発光素子回路１１のカソード端と接続する定電流駆動回路３０の端子電圧（カソード電圧）Ｖｃａｔｈと第１電圧Ｖ１よりも高い所定の第２電圧Ｖ２とを比較するコンパレータ５６、および当該第２電圧Ｖ２を供給する基準電圧源５７で構成される第２の電圧比較回路を備え、カウンタ回路５３は、２つのコンパレータ５１と５６の出力結果に応じて、クロック信号ＣＬＫに同期してカウント値を増減させる。

コンパレータ５１は、図４と同様、カソード電圧Ｖｃａｔｈと第１電圧Ｖ１を比較し、例えば、カソード電圧Ｖｃａｔｈが第１電圧Ｖ１より高い場合にＬｏｗレベルの信号を、カソード電圧Ｖｃａｔｈが第１電圧Ｖ１より低い場合にＨｉｇｈレベルの信号を出力する。コンパレータ５６は、カソード電圧Ｖｃａｔｈと第２電圧Ｖ２を比較し、例えば、カソード電圧Ｖｃａｔｈが第２電圧Ｖ２より高い場合にＨｉｇｈレベルの信号を、カソード電圧Ｖｃａｔｈが第２電圧Ｖ２より低い場合にＬｏｗレベルの信号を出力する。カウンタ回路５３は、コンパレータ５１及び５６の出力結果に応じて、カソード電圧Ｖｃａｔｈが第１電圧Ｖ１より低い場合には、コンパレータ５１からのＨｉｇｈレベルの信号を受けてカウント値をアップさせ、カソード電圧Ｖｃａｔｈが第２電圧Ｖ２より高い場合に、コンパレータ５６からのＨｉｇｈレベルの信号を受けてカウント値をダウンさせる。一方、カソード電圧Ｖｃａｔｈが第１電圧Ｖ１より高いが、第２電圧Ｖ２よりは低い場合には、カウンタ回路５３はカウント値を増減させない。そして、Ｄ／Ａ変換回路５４は、カウンタ回路５３のカウント値のデジタル出力をアナログ電圧に変換し、制御電圧Ｖｒｅｆを出力する。

上述の如き動作により、カソード電圧Ｖｃａｔｈが第１電圧Ｖ１と第２電圧Ｖ２の間の電圧となるように制御電圧Ｖｒｅｆが制御され、発光素子回路１１のカソード電圧に応じて最適なアノード電圧の供給が可能になる。即ち、アノード電圧は、ノイズを含めた微小なカソード電圧の変動には追随せず、例えば、温度等による発光素子のＶｆの変動があった場合においても、安定したアノード電圧の供給が可能であり、低消費電力の発光素子駆動装置の提供が可能となる。

制御電圧生成回路の回路構成の更に別の例を図６に示す。図６に示す制御電圧生成回路５０ｃでは、コンパレータ５８は、カソード電圧Ｖｃａｔｈと第１電圧Ｖ１を比較するのに代えて、定電流駆動回路３０ｃの制御アンプ３３の出力端の電圧Ｖａｍと基準電圧源５９から供給される第３電圧Ｖ３とを比較する。カウンタ回路５３は、コンパレータ５８の出力結果に応じて、クロック信号ＣＬＫに同期してカウント値を増減させる。そして、Ｄ／Ａ変換回路５４は、カウンタ回路５３のカウント値のデジタル出力をアナログ電圧に変換し、制御電圧Ｖｒｅｆを出力する。

このような構成とすることで、コンパレータ５８に入力される電圧は、制御アンプ３３の出力の最大電圧以下であることから、コンパレータ５８は、反転入力端に発光素子回路１１のカソード電圧Ｖｃａｔｈが直接入力される場合に比べ低耐圧の素子を用いることができ、低消費電力であると共に、安価な発光素子駆動装置を実現することが可能となる。

〈第２実施形態〉
上述の本発明装置１は、一の発光素子回路１１を有し、当該発光素子回路１１の一方端（アノード端）が電源回路と接続し、他方端（カソード端）が定電流駆動回路と接続している場合の例を説明したが、本発明は当該構成に限られるものではない。本発明の一実施形態に係る発光素子駆動装置２（以降、適宜「本発明装置２」と称す）の構成例を図７に示す。

図７に示される本発明装置２では、複数（ｎ個）の発光素子回路Ｌ１〜Ｌｎが並列に配置され、夫々の発光素子回路Ｌ１〜Ｌｎのアノード端は共通の電源回路２０と接続されている。また、発光素子回路Ｌ１〜Ｌｎのカソード端は共通の定電流駆動回路３０と接続されている。電源回路２０、定電流駆動回路３０（３０ａ，３０ｂ，３０ｃ）、定電流駆動制御回路４０、制御電圧生成回路５０（５０ａ，５０ｂ，５０ｃ）、クロック信号出力回路６０、及び、定電流駆動オン時間検出回路６５の各構成は上述の本発明装置１と同様である。

本発明装置２は、一の発光素子駆動装置で、多数の発光素子を駆動することが可能であり、安価なシステムで輝度の高い発光素子駆動装置が実現できる。

〈第３実施形態〉
また、本発明の一実施形態に係る発光素子駆動装置３（以降、適宜「本発明装置３」と称す）の構成例を図８に示す。図８に示される本発明装置３は、発光素子回路Ｌ１〜Ｌｎのカソード端が、夫々、定電流駆動回路Ｄ１〜Ｄｎと各別に接続されていることを除き、本発明装置２と同様の構成である。尚、定電流駆動回路Ｄ１〜Ｄｎは、夫々、本発明装置１における定電流駆動回路３０（３０ａ，３０ｂ，３０ｃ）と同様の構成である。

このような構成とすることで、複数の発光素子回路Ｌ１〜Ｌｎは、夫々別の定電流駆動回路Ｄ１〜Ｄｎにより各別に定電流駆動され、一の発光素子駆動装置にて、異なる輝度をもつ発光素子の配置が可能となる。

更に、図９に示される発光素子駆動装置４のように、定電流駆動回路Ｄ１〜Ｄｎは、夫々、別のパルス幅変調信号Ｓｐｗｍ１〜Ｓｐｗｍｎに基づき、発光素子回路Ｌ１〜Ｌｎに供給する定電流のオンとオフが各別に制御される構成とすることができる。このような構成とすることで、例えば、エリアアクティブ方式のようなバックライトシステムを安価に実現することが可能となる。

このとき、定電流駆動オン時間検出回路６５は、個々のパルス幅変調信号Ｓｐｗｍ１〜Ｓｐｗｍｎのオン時間、即ち個々の発光素子回路Ｌ１〜Ｌｎの発光素子の点灯期間を検出しても構わないが、うち最も短いオン時間のみ検出し、当該オン時間に連動してクロック信号出力回路６０が生成するクロック信号ＣＬＫの周期を決定する信号をクロック信号出力回路６０に出力すればよい。ただし、必ずしもその限りではなく、所望の発光ダイオードの特性が得られる限りにおいては、特に限定されない。

尚、上記図８及び図９に示される発光素子駆動装置において、制御電圧生成回路には、発光素子回路Ｌ１〜Ｌｎのカソード端と各別に接続する定電流駆動回路Ｄ１〜Ｄｎの複数の端子電圧Ｖｃａｔｈ１〜Ｖｃａｔｈｎが入力されることになる。その場合、第１の電圧比較回路は、当該複数のカソード電圧のうち、最も低い電圧と第１電圧とを比較し、カウンタ回路５３は、当該比較結果に基づきカウント値を増減させればよい。このようにすることで、複数の発光素子回路の中で、最もＶｆが高い発光素子回路に応じた制御電圧の出力が可能となり、多数の発光素子の制御を安価なシステムで提供することが可能となる。

複数のカソード電圧Ｖｃａｔｈ１〜Ｖｃａｔｈｎを入力として受ける制御電圧生成回路５０ｄ（５０ｅ）の回路構成の例を図１０及び図１１に示す。第１の電圧比較回路４８の構成としては、図１０に示されるように、ｎ個のコンパレータ５１を用いて、個々のカソード電圧Ｖｃａｔｈ１〜Ｖｃａｔｈｎを第１電圧Ｖ１と夫々比較し、当該比較結果に基づき、最も第１電圧との電位差が低いものをセレクタ４９により選択し、カウンタ回路５３への入力としてもよいし、図１１に示されるように、一のコンパレータ５１が、カソード電圧Ｖｃａｔｈ１〜Ｖｃａｔｈｎのうち最も電圧が低いものを選択後、当該選択されたカソード電圧Ｖｃａｔｈ１〜Ｖｃａｔｈｎの何れかと第１電圧Ｖ１とを比較してもよい。また、図１０及び図１１に示した制御電圧生成回路５０ｄ及び５０ｅは、上述の図４に示した制御電圧生成回路５０ａにおいて複数の異なるカソード電圧の入力を受けるようにした構成であるが、上述の図５又は図６に示した制御電圧生成回路５０ｂ或いは５０ｃにおいて複数の異なるカソード電圧の入力を受けるようにした構成でもよく、その構成は特に限定されない。例えば、図５の制御電圧生成回路５０ｂにおいて複数の異なるカソード電圧の入力を受けるようにした制御電圧生成回路５０ｆの一例を図１２に、図６の制御電圧生成回路５０ｃにおいて複数の異なるカソード電圧の入力を受けるようにした制御電圧生成回路５０ｇの一例を図１３に示す。

図１２の制御電圧生成回路５０ｆでは、例えば、コンパレータ５１が、カソード電圧Ｖｃａｔｈ１〜Ｖｃａｔｈｎのうち最も電圧が低いものを選択後、当該選択されたカソード電圧Ｖｃａｔｈ１〜Ｖｃａｔｈｎの何れかと第１電圧Ｖ１とを比較し、最も電圧が低いカソード電圧が第１電圧Ｖ１より低い場合にＨｉｇｈレベルの信号をカウンタ回路５３に出力する。コンパレータ５６は、カソード電圧Ｖｃａｔｈ１〜Ｖｃａｔｈｎのうち最も電圧が低いものを選択後、当該選択されたカソード電圧Ｖｃａｔｈ１〜Ｖｃａｔｈｎの何れかと第２電圧Ｖ２とを比較し、最も電圧が低いカソード電圧が第２電圧Ｖ２より高い場合にＨｉｇｈレベルの信号をカウンタ回路５３に出力する。

また、図１３の制御電圧生成回路５０ｇでは、カソード電圧Ｖｃａｔｈが低いほど制御アンプ３３の出力電圧は高くなるため、コンパレータ５８は、定電流駆動回路Ｄ１〜Ｄｎの各制御アンプの出力電圧Ｖａｍ１〜Ｖａｍｎのうち、最も電圧の高いものを選択後、当該選択された電圧Ｖａｍ１〜Ｖａｍｎの何れかと第３電圧Ｖ３とを比較している。

上述の本発明に係る発光素子駆動装置１〜４は、発光素子回路１１の各発光素子、或いは、並列に配置された複数の発光素子回路Ｌ１〜Ｌｎ内の各発光素子に対し、効率良く、所定の輝度が得られるように最適なアノード電圧を安定的に供給することができ、低消費電力が実現可能な発光素子駆動装置を提供することができる。

以下に、別実施形態について説明する。

〈１〉上述の実施形態において、発光素子回路１１は複数の発光素子が直列に接続されている場合を例示したが、一の発光素子のアノード端が電源回路に、カソード端が定電流駆動回路に接続される構成でも勿論よく、本発明は直列に接続される発光素子の個数には限定されない。また、直列に接続される各発光素子の発光色についても、特に限定されない。

〈２〉上述の第２及び第３実施形態では、複数の発光素子回路Ｌ１〜Ｌｎの各カソード端が共通の定電流駆動回路３０と接続する構成（図７）と、複数の発光素子回路Ｌ１〜Ｌｎのカソード端が定電流駆動回路Ｄ１〜Ｄｎと各別に接続する構成（図８）について説明したが、複数の発光素子回路Ｌ１〜Ｌｎのうち、所定数の発光素子回路毎に共通の定電流駆動回路を備え、当該所定数の発光素子回路毎にカソード端を同一の定電流駆動回路に接続する構成としてもよい。

〈３〉また、上述の実施形態において、電源回路、定電流駆動回路、定電流駆動制御回路、制御電圧生成回路、定電流駆動オン時間検出回路、及び、クロック信号出力回路のうち、少なくとも２つ以上の回路が同一チップ上に備えられていることが、より安価で、簡易なシステムでの発光素子の点灯及び消灯制御が可能となり、望ましい形態である。

本発明は、複数のＬＥＤを光源として使用する発光素子の駆動装置に利用可能である。

１〜４： 本発明に係る発光素子駆動装置
１０： 発光素子
１１，Ｌ１〜Ｌｎ： 発光素子回路
２０： 電源回路
３０,３０ａ〜３０ｃ，Ｄ１〜Ｄｎ： 定電流駆動回路
３１： ＭＯＳＦＥＴ(定電流駆動用トランジスタ)
３１ｂ： バイポーラトランジスタ(定電流駆動用トランジスタ)
３２： 電流検出抵抗
３３： 制御アンプ
３４： 制御アンプ用基準電圧源
３５： スイッチ
３６： 抵抗
４０，７４： 定電流駆動制御回路
４８： 第１の電圧比較回路
４９： セレクタ
５０，５０ａ〜５０ｇ： 制御電圧生成回路
５１，５６，５８： コンパレータ
５２，５７，５９： 基準電圧源
５３： カウンタ回路
５４： Ｄ／Ａ変換回路
６０，７５： クロック信号出力回路
６５： 定電流駆動オン時間検出回路
７０： 従来技術に係る発光素子駆動装置
７１： 定電圧回路
７２： 定電流回路
７３： 第１基準電圧発生回路
ＣＬＫ： クロック信号
Ｖ１： 第１電圧
Ｖ２： 第２電圧
Ｖ３： 第３電圧
Ｖａｍ，Ｖａｍ１〜Ｖａｍｎ： 制御アンプの出力電圧
Ｖｃａｔｈ，Ｖｃａｔｈ１〜Ｖｃａｔｈｎ： カソード電圧
Ｖｏｕｔ： 電源回路の出力電圧（アノード電圧）
Ｖｒｅｆ，Ｖｒｅｆ１： 電源回路の制御電圧
Ｓｐｗｍ，Ｓｐｗｍ１〜Ｓｐｗｍｎ： パルス幅変調信号

Claims (14)

1. 一の発光素子、又は、複数の直列に接続された発光素子を備える発光素子回路と、
   前記発光素子回路の一方端と接続し、前記発光素子回路に前記発光素子の駆動に必要な電圧を供給する電源回路と、
   前記発光素子回路の他方端と接続し、前記発光素子回路に前記発光素子の駆動に必要な定電流を流す定電流駆動回路と、
   前記発光素子の輝度を示す論理データに基づき、前記定電流のオンとオフを切り替えるためのパルス幅変調信号を出力する定電流駆動制御回路と、
   前記論理データに基づき、前記パルス幅変調信号のオン時間を検出する定電流駆動オン時間検出回路と、
   クロック信号を生成するクロック信号出力回路と、
   前記発光素子回路の他方端と接続する前記定電流駆動回路の端子電圧に応じて、前記クロック信号に同期して制御電圧を生成する制御電圧生成回路を備え、
   前記電源回路により前記発光素子回路に供給される電圧は、前記定電流駆動回路の前記端子電圧が所定の第１電圧以上になるように、前記制御電圧により制御され、
   前記クロック信号の周期が、前記パルス幅変調信号のオン時間に連動して制御されることを特徴とする発光素子駆動装置。
2. 前記クロック信号の周期は、前記パルス幅変調信号のオン時間よりも短くなるように制御されることを特徴とする請求項１に記載の発光素子駆動装置。
3. 前記定電流駆動回路は、増幅器と、出力端子が前記発光素子回路の他方端と接続し、制御端子が前記増幅器の出力端と接続する少なくとも一つの定電流駆動用トランジスタを備えることを特徴とする請求項１又は２に記載の発光素子駆動装置。
4. 前記定電流駆動用トランジスタは、バイポーラトランジスタであり、
   前記定電流駆動回路の前記増幅器の出力端は、抵抗を介して前記バイポーラトランジスタのベース端子と接続することを特徴とする請求項３に記載の発光素子駆動装置。
5. 複数の前記発光素子回路が並列に配置され、夫々の前記発光素子回路の一方端が共通の前記電源回路と接続されていることを特徴とする請求項１〜４の何れか一項に記載の発光素子駆動装置。
6. 複数の前記定電流駆動回路を有し、
   並列に配置される前記発光素子回路の他方端は、夫々、別の前記定電流駆動回路と接続されていることを特徴とする請求項５に記載の発光素子駆動装置。
7. 前記複数の定電流駆動回路が流す定電流のオンとオフが、夫々別の前記パルス幅変調信号により各別に制御されることを特徴とする請求項６に記載の発光素子駆動装置。
8. 前記制御電圧生成回路は、
   前記定電流駆動回路の前記端子電圧と前記所定の第１電圧を比較する第１の電圧比較回路と、
   前記第１の電圧比較回路の出力に応じ、前記クロック信号に同期してカウント値を増減させるカウンタ回路と、
   前記カウンタ回路のカウント値をアナログ電圧に変換し、前記制御電圧を生成するＤ／Ａ変換回路を備えることを特徴とする請求項１〜７の何れか一項に記載の発光素子駆動装置。
9. 前記第１の電圧比較回路は、
   複数の前記定電流駆動回路を有する場合、当該複数の定電流駆動回路の前記端子電圧のうち、最も低い前記端子電圧と前記所定の第１電圧との比較結果を前記カウンタ回路に出力することを特徴とする請求項８に記載の発光素子駆動装置。
10. 前記制御電圧生成回路は、
    前記定電流駆動回路の前記端子電圧と前記所定の第１電圧より高い所定の第２電圧を比較する第２の電圧比較回路を備え、
    前記カウンタ回路は、
    前記第１の電圧比較回路および前記第２の電圧比較回路の出力に応じて前記カウント値を増減させ、
    前記定電流駆動回路の前記端子電圧が前記所定の第１電圧より高く、前記所定の第２電圧より低い場合、前記カウント値を増減させないことを特徴とする請求項８に記載の発光素子駆動装置。
11. 複数の前記定電流駆動回路を有し、
    前記第１の電圧比較回路は、当該複数の定電流駆動回路の前記端子電圧のうち、最も低い前記端子電圧と前記所定の第１電圧との比較結果を前記カウンタ回路に出力し、
    前記第２の電圧比較回路は、当該複数の定電流駆動回路の前記端子電圧のうち、最も低い前記端子電圧と前記所定の第２電圧との比較結果を前記カウンタ回路に出力することを特徴とする請求項１０に記載の発光素子駆動装置。
12. 前記制御電圧生成回路は、
    前記定電流駆動回路の前記増幅器の出力端の電圧を所定の第３電圧と比較する第３の電圧比較回路と、
    前記第３の電圧比較回路の出力に応じ、前記クロック信号に同期してカウント値を増減させるカウンタ回路と、
    前記カウンタ回路のカウント値をアナログ電圧に変換し、前記制御電圧を生成するＤ／Ａ変換回路を備えることを特徴とする請求項３〜７の何れか一項に記載の発光素子駆動装置。
13. 前記第３の電圧比較回路は、
    複数の前記定電流駆動回路を有する場合、当該複数の定電流駆動回路の前記増幅器の出力端の電圧のうち、最も高い電圧と前記所定の第３電圧との比較結果を前記カウンタ回路に出力することを特徴とする請求項１２に記載の発光素子駆動装置。
14. 前記電源回路、前記定電流駆動回路、前記定電流駆動制御回路、前記定電流駆動オン時間検出回路、前記クロック信号出力回路、及び、前記制御電圧生成回路のうち、少なくとも２つ以上の回路が同一チップ上に備えられてなることを特徴とする請求項１〜１３の何れか一項に記載の発光素子駆動装置。

Images