JP2011237787A - 表示装置及び電子機器 - Google Patents

Abstract

【課題】画像の書き換え速度の向上を図る。
【解決手段】複数の画素、複数のゲート信号線、及び複数のソース信号線がマトリクス状に配置された表示部と、複数のゲート信号線のいずれか一を選択するタイミングを制御する機能を有する走査線駆動回路と、走査線駆動回路が複数のゲート信号線のいずれか一を選択する期間において、複数のソース信号線のすべてに第１の信号を出力した後、複数のソース信号線のいずれか一に第２の信号を出力するタイミングを制御する機能を有する信号線駆動回路と、を有し、複数の画素のそれぞれは、トランジスタと、画素電極とコモン電極とに挟持され、且つメモリ性を有する表示素子と、を有し、トランジスタの第１の端子は複数のソース信号線のいずれか一と電気的に接続され、トランジスタの第２の端子は画素電極と電気的に接続され、トランジスタのゲートは複数のゲート信号線のいずれか一と電気的に接続されるものである表示装置。
【選択図】図５

Description

開示する発明の技術分野は、液晶表示装置又は電気泳動表示装置等の表示装置、その駆動方法に関する。

近年、電子書籍等の表示装置の開発が活発に進められている。特に、メモリ性を有する表示素子を用いて、画像を表示する技術は、消費電力の削減に大きく貢献するため、活発に開発が進められている。

特許文献１には、アクティブマトリクス型の電気泳動表示装置が開示されている。特許文献１の電気泳動表示装置では、１本のデータ信号線と複数のデータ線の間に、各々、アナログスイッチが接続される。データ信号線にはデータ信号が入力され、複数のデータ線のそれぞれには複数の画素が接続される。そして、１ゲート選択期間において、複数のアナログスイッチが順番にオンになることにより、複数のデータ線に順番にデータ信号が入力される。データ線に入力されたデータ信号は、そのデータ線と接続される画素に入力される。

特開２０００−２２１５４６号公報

しかしながら、従来の技術では、１ゲート選択期間において、画素には、１ゲート選択期間の開始時刻から、その画素と接続されるデータ信号線にデータ信号が入力されるまで（その画素とデータ線を介して接続されるアナログスイッチがオンになるまで）は、前の行の画素に対応したデータ信号が入力されていた。つまり、１ゲート選択期間には、画素が有する表示素子に不正な電圧が印加される時間が存在していた。電気泳動素子等のメモリ性を有する表示素子では、不正な電圧が表示素子に印加されることによる影響が蓄積されていた。そのため、表示素子の階調がずれるといった問題があった。

上記課題を鑑み、本発明の一態様は、画素が有する表示素子に不正な電圧が印加される時間を無くす又は短くすることを課題の一とする。また、本発明の一態様は、表示素子の階調のずれを無くす又は低減することを課題の一とする。また、これらの課題のいずれか一を解決する表示装置を提供することを課題の一とする。なお、本発明の一態様は、上記課題の少なくとも一を課題とする。

本発明の一態様は、複数の画素、複数のゲート信号線、及び複数のソース信号線がマトリクス状に配置された表示部と、走査線駆動回路と、信号線駆動回路とを有する表示装置である。走査線駆動回路は、複数のゲート信号線のいずれか一を選択するタイミングを制御する機能を有する。信号線駆動回路は、走査線駆動回路が複数のゲート信号線のいずれか一を選択する期間において、複数のソース信号線のすべてに第１の信号を出力した後、複数のソース信号線のいずれか一に第２の信号を出力するタイミングを制御する機能を有する。複数の画素のそれぞれは、トランジスタと、画素電極とコモン電極とに挟持され、且つメモリ性を有する表示素子とを有する。トランジスタの第１の端子は複数のソース信号線のいずれか一と電気的に接続され、トランジスタの第２の端子は画素電極と電気的に接続され、トランジスタのゲートは複数のゲート信号線のいずれか一と電気的に接続される。

本発明の一態様は、複数のゲート信号線、及びＮ（Ｎは自然数）個の群に分割される複数のソース信号線がマトリクス状に配置された表示部と、走査線駆動回路と、信号線駆動回路とを有する表示装置である。走査線駆動回路は、複数のゲート信号線のいずれか一を選択するタイミングを制御する機能を有する。信号線駆動回路は、走査線駆動回路が複数のゲート信号線のいずれか一を選択する期間において、Ｎ個の群のすべてのソース信号線に第１の信号を出力した後、Ｎ個の群のソース信号線に、１群ずつ順番に第２の信号を出力するタイミングを制御する機能を有する。複数の画素のそれぞれは、トランジスタと、画素電極とコモン電極とに挟持され、且つメモリ性を有する表示素子とを有する。トランジスタの第１の端子は複数のソース信号線のいずれか一と電気的に接続され、トランジスタの第２の端子は画素電極と電気的に接続され、トランジスタのゲートは複数のゲート信号線のいずれか一と電気的に接続される。

本発明の一態様は、複数のゲート信号線、及びＮ（Ｎは自然数）個の群に分割される複数のソース信号線がマトリクス状に配置された表示部と、走査線駆動回路と、信号線駆動回路とを有する表示装置である。走査線駆動回路は、複数のゲート信号線のいずれか一を選択するタイミングを制御する機能を有する。信号線駆動回路は、２個目乃至Ｎ個目のソース信号線に第１の信号を出力し、且つ１個目のソース信号線に第２の信号を出力した後、２個目乃至Ｎ個目のソース信号線に、１群ずつ順番に第２の信号を出力するタイミングを制御する機能を有する。複数の画素のそれぞれは、トランジスタと、画素電極とコモン電極とに挟持され、且つメモリ性を有する表示素子とを有する。トランジスタの第１の端子は複数のソース信号線のいずれか一と電気的に接続され、トランジスタの第２の端子は画素電極と電気的に接続され、トランジスタのゲートは複数のゲート信号線のいずれか一と電気的に接続される。

なお、第１の信号の電位は、コモン電極と等しくてもよい。

なお、第１の信号の電位とコモン電極の電位との電位差の絶対値は、表示素子の閾値電圧の絶対値よりも小さくてもよい。

なお、第２の信号は、コモン電極の電位とおおむね等しい値と、コモン電極の電位よりも大きい値と、コモン電極の電位よりも小さい値との３値であってもよい。

本発明の一態様は、画素が有する表示素子に不正な電圧が印加される時間を無くす又は短くすることができる。また、本発明の一態様は、表示素子の階調のずれを無くす又は低減することができる。

本発明の一態様の表示装置を説明するための図。 本発明の一態様の表示装置を説明するための図。 本発明の一態様の表示装置を説明するための図。 本発明の一態様の表示装置を説明するための図。 本発明の一態様の表示装置を説明するための図。 本発明の一態様の表示装置を説明するための図。 本発明の一態様の表示装置を説明するための図。 本発明の一態様の表示装置を説明するための図。 本発明の一態様の表示装置を説明するための図。 本発明の一態様の表示装置を説明するための図。 本発明の一態様の表示装置を説明するための図。 本発明の一態様の表示装置を説明するための図。 本発明の一態様の表示装置を説明するための図。 本発明の一態様の表示装置を説明するための図。 本発明の一態様の表示装置を説明するための図。 本発明の一態様の表示装置を説明するための図。 本発明の一態様の表示装置を説明するための図。 本発明の一態様の表示装置を説明するための図。 本発明の一態様の表示装置を説明するための図。 本発明の一態様の表示装置を説明するための図。 本発明の一態様の電子機器を説明するための図。 本発明の一態様の電子機器を説明するための図。 本発明の一態様の表示装置を説明するための図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。

なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、信号波形、又は領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。

なお、本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。

（実施の形態１）
本実施の形態では、開示する発明の一態様である表示装置及びその駆動方法について説明する。

まず、本実施の形態の表示装置の構成例について、図１を参照して以下に説明する。

図１に示す表示装置は、複数の画素１００がマトリクス状に配列された表示部１０（画素部ともいう）と、各画素を駆動するための走査線駆動回路１１及び信号線駆動回路１２等の駆動回路と、走査線駆動回路１１及び信号線駆動回路１２等の駆動回路を制御するためのコントローラ１３とを有する。

表示部１０には、ｎ（ｎは自然数）本のゲート信号線１１１（ゲート信号線１１１＿１乃至ゲート信号線１１１＿ｎと示す）が走査線駆動回路１１からＸ方向に延伸して設けられ、ｍ（ｍは自然数）本のソース信号線１１２（ソース信号線１１２＿１乃至ソース信号線１１２＿ｍと示す）が信号線駆動回路１２からＹ方向に延伸して設けられる。そして、ｎ本のゲート信号線１１１とｍ本のソース信号線１１２との交差領域には、各々、画素１００が設けられる。つまり、複数の画素１００は、ｎ行×ｍ列のマトリクス状に配列される。ゲート信号線１１１は、走査線駆動回路１１の出力信号（例えばゲート信号）を伝達する機能を有する配線であり、配線又は信号線ともいう。ソース信号線１１２は、信号線駆動回路１２の出力信号（例えば映像信号）を伝達する機能を有する配線であり、配線又は信号線ともいう。

なお、便宜上、ｉ（ｉは１乃至ｎのいずれか一）行目のゲート信号線１１１と電気的に接続される画素１００のことを、ｉ行目の画素１００と示す。また、ｊ（ｊは１乃至ｍのいずれか一）列目のソース信号線１１２と電気的に接続される画素１００のことを、ｊ列目の画素１００と示す。

なお、ｍ本のソース信号線１１２は、Ｎ（Ｎは自然数）個の群に分割される。各群は、１本以上のソース信号線１１２を有する。好ましくは、各群のソース信号線１１２の数は、互いに同じ数であるとよい。

なお、便宜上、ｋ（ｋは１乃至Ｎのいずれか一）群目のソース信号線１１２と電気的に接続される画素１００のことを、ｋ群目の画素１００と示す。

なお、表示部１０には、画素１００の構成に応じて、ゲート信号線１１１及びソース信号線１１２の他にも様々な配線を設けてもよい。表示部１０に設けることが可能な配線としては、容量線、電源線、信号線又はゲート信号線１１１とは異なるゲート信号線などがある。

なお、表示部１０の周辺には、ダミー画素、ダミー配線（例えばダミーのゲート信号線、ダミーのソース信号線など）を設けてもよい。こうして、表示部１０の表示不良を低減することができる。

走査線駆動回路１１は、１行目の画素１００からｎ行目の画素１００までを順番に選択する機能を有する回路であり、駆動回路又はゲートドライバともいう。画素１００を選択するタイミングの制御は、走査線駆動回路１１がｎ本のゲート信号線１１１にゲート信号（走査信号ともいう）を出力することにより行われる。例えば、ｉ行目の画素１００を選択する場合、走査線駆動回路１１は、ｉ本目のゲート信号線１１１に出力するゲート信号を選択状態（ハイレベルとロウレベルとの一方）にする。このとき、ｉ行目以外の行の画素１００を選択しないのであれば、走査線駆動回路１１は、ｉ行目以外のゲート信号線１１１に出力するゲート信号を非選択状態（ハイレベルとロウレベルとの他方）にする。

なお、走査線駆動回路１１は、シフトレジスタ回路又はデコーダ回路などを有する。走査線駆動回路１１がシフトレジスタ回路を有することによって、走査線駆動回路１１が駆動するために必要な信号の数を減らすことができる。また、走査線駆動回路１１がデコーダ回路を有することによって、走査線駆動回路１１はｎ行の画素１００を１行ずつ任意の順番で選択することができる。

なお、走査線駆動回路１１は、ｎ行の画素１００の中の一部の画素１００のみを選択してもよい。こうして、選択する行数が減るため、消費電力の削減を図ることができる。

信号線駆動回路１２は、各画素１００に初期化信号（第１の信号ともいう）を入力した後、映像信号（第２の信号ともいう）を入力するタイミングを制御する機能を有する回路であり、駆動回路又はソースドライバともいう。言い換えると、信号線駆動回路１２は、ソース信号線１１２に初期化信号を出力した後、映像信号を出力する回路である。映像信号は、画像情報に応じた信号である。各画素１００への初期化信号と映像信号との入力は、走査線駆動回路１１が各行の画素１００を選択する毎に、全ての群のソース信号線１１２に同時に初期化信号を出力した後に、１群目のソース信号線１１２からＮ群目のソース信号線１１２に、１群ずつ順番に映像信号を出力することにより行われる。こうして、各行の画素１００が選択される毎に、ソース信号線１１２の電位は所定の値に初期化されるため、各画素１００に、前の行の画素１００に応じた映像信号が入力されることを防止することができる。したがって、画素１００が有する表示素子に不正な電圧が印加されることないため、階調のずれ等の表示不良を低減することができる。

なお、信号線駆動回路は、ある群（例えば１個目の群）のソース信号線１１２に映像信号を出力し、且つ他の群（例えば２乃至Ｎ個目の群）のソース信号線１１２に初期化信号を出力した後、該他の群のソース信号線１１２に、１群ずつ順番に映像信号を出力してもよい。こうして、１ゲート選択期間を短くすることができるので、表示装置を高精細にすることができる。あるいは、各画素１００に映像信号を入力する時間を長くすることができるので、正確な値の映像信号を各画素１００が保持できるようになり、表示品位の向上を図ることができる。

コントローラ１３は、画像情報に応じて走査線駆動回路１１及び信号線駆動回路１２等の駆動回路を制御する機能を有する回路であり、制御回路又はタイミングコントローラともいう。走査線駆動回路１１及び信号線駆動回路１２等の駆動回路の制御は、コントローラ１３が様々な制御信号を走査線駆動回路１１及び信号線駆動回路１２等の駆動回路に供給することにより行われる。例えば、コントローラ１３は、垂直同期信号、クロック信号又はパルス幅制御信号等の制御信号を走査線駆動回路１１に供給する。例えば、コントローラ１３は、映像信号と、水平同期信号、クロック信号又はラッチ信号等の制御信号とを信号線駆動回路１２に供給する。

なお、コントローラ１３は、走査線駆動回路１１及び信号線駆動回路１２等の駆動回路に信号を供給するだけでなく、これらの回路に電圧を供給してもよい。この場合、コントローラ回路は、ＤＣＤＣコンバータ及び／又はレギュレータ回路等の電源回路を有することが好適である。なお、この電源回路と、走査線駆動回路１１及び信号線駆動回路１２等の駆動回路に信号を供給する回路と、を同じ基板に形成すること（ワンチップ化すること）により、部品点数の削減、コストの削減及び／又は歩留まりの向上を図ることができる。

次に、本実施の形態の表示装置の駆動方法の概略について、図２を参照して以下に説明する。図２は、走査線駆動回路１１が１行目からｎ行目までを１行ずつ順番に選択する場合のタイミングチャートの例を示す。

なお、便宜上、映像信号のことを、信号Ｄａｔａと示す。特に、ｉ行目の画素１００に入力される信号Ｄａｔａのことを、信号Ｄａｔａ（ｉ）と示す。

なお、便宜上、初期化信号のことを、信号ＲＳＴと示す。

走査線駆動回路１１により選択された行の画素１００には、信号ＲＳＴが入力された後に、信号Ｄａｔａが入力される。例えば、走査線駆動回路１１がｉ−１行目を選択すると、ｉ−１行目の画素１００には、信号ＲＳＴが入力された後、信号Ｄａｔａ（ｉ−１）が入力される。すると、ｉ−１行目の画素１００は、信号Ｄａｔａ（ｉ−１）に応じた電圧又は電荷を保持する。そして、ｉ−１行目の画素１００は、信号Ｄａｔａ（ｉ−１）に応じた階調になる。このとき、走査線駆動回路１１は、１行目乃至ｉ−２行目とｉ行目乃至ｎ行目とを選択しない。そのため、１行目乃至ｉ−２行目の画素１００と、ｉ行目乃至ｎ行目の画素１００とには、信号は入力されない。

その後、走査線駆動回路１１は、ｉ−１行目の選択を終了し、ｉ行目を選択する。すると、ｉ−１行目の画素１００には、信号は入力されなくなる。ただし、ｉ−１行目の画素１００は、信号Ｄａｔａ（ｉ−１）を保持しているので、ｉ−１行目の画素１００は、信号Ｄａｔａ（ｉ−１）に応じた階調のままになる。そして、ｉ行目の画素には、信号ＲＳＴが入力された後に、信号Ｄａｔａ（ｉ）が入力される。すると、ｉ行目の画素１００は、信号Ｄａｔａ（ｉ）に応じた電圧又は電荷を保持する。そして、ｉ行目の画素１００は、信号Ｄａｔａ（ｉ）に応じた階調になる。このとき、走査線駆動回路１１は、１行目乃至ｉ−２行目とｉ＋１行目乃至ｎ行目とを選択しないままになる。そのため、１行目乃至ｉ−２行目の画素１００と、ｉ＋１行目乃至ｎ行目の画素１００とには、信号は入力されないままになる。

以上のような動作を各行で繰り返すことにより、各画素１００に信号Ｄａｔａを保持させることができる。

なお、図２に示すタイミングチャートにおいて、図３に示すように、走査線駆動回路１１は、ある行の選択を終了する前に、別の行の選択を開始してもよい。つまり、２以上の行が同時に選択される期間があってもよい。こうして、走査線駆動回路１１の駆動周波数を低くすることができるので、消費電力の削減を図ることができる。

なお、図２に示すタイミングチャートにおいて、図４に示すように、走査線駆動回路１１は、ある行の選択を終了してから、一定時間後、次の行の選択を開始してもよい。このような動作を実現するためには、コントローラ１３が、平衡のクロック信号とパルス幅を制御するための信号とを走査線駆動回路１１に出力することが好適である。あるいは、コントローラ１３が、非平衡のクロック信号を走査線駆動回路１１に出力することが好適である。なお、非平衡の信号とは、平衡ではない信号のことであり、１周期のうち、Ｈレベルになる時間とＬレベルになる時間が異なる信号のことをいう。

次に、本実施の形態の表示装置の駆動方法の詳細について、図５を参照して以下に説明する。図５は、信号線駆動回路１２が全ての群のソース信号線１１２に同時に信号ＲＳＴを出力した後、１群目乃至Ｎ群目のソース信号線１１２に、１群ずつ順番に信号Ｄａｔａを出力する場合のタイミングチャートの例を示す。

なお、信号ＲＳＴの電位は、コモン電極の電位と等しいものとして説明する。こうして、信号ＲＳＴとコモン電圧とを同じ値とすることにより、電源電圧の種類を減らすことができる。

なお、便宜上、ｉ行目の画素１００の中のｋ群目の画素１００、つまりｉ行ｋ群目の画素１００に入力される信号Ｄａｔａのことを、信号Ｄａｔａ（ｉ、ｋ）と示す。

各選択期間において、信号線駆動回路１２は、全ての群のソース信号線１１２に同時に信号ＲＳＴを出力した後、１群目乃至Ｎ群目のソース信号線１１２に、１群ずつ順番に信号Ｄａｔａを出力する。例えば、ｉ行目の選択期間の期間Ｔ０において、信号線駆動回路１２は、全ての群のソース信号線１１２に同時に信号ＲＳＴを出力する。信号ＲＳＴは、ｉ行目の画素１００に入力される。

その後、ｉ行目の選択期間の期間Ｔ１において、信号線駆動回路１２は、１群目のソース信号線１１２に信号Ｄａｔａ（ｉ、１）を出力し、２群目乃至Ｎ群目のソース信号線１１２への信号の出力を止める。すると、１群目のソース信号線１１２の電位は信号Ｄａｔａ（ｉ、１）と等しい値になり、２群目乃至Ｎ群目のソース信号線１１２は浮遊状態になる。よって、信号線駆動回路１２が２群目乃至Ｎ群目のソース信号線１１２に信号Ｄａｔａを出力するまでは、２群目乃至Ｎ群目のソース信号線１１２の電位は、信号ＲＳＴと等しいままになる。

その後、ｉ行目の選択期間の期間Ｔ２において、信号線駆動回路１２は、１群目のソース信号線１１２への信号の出力を止め、２群目のソース信号線１１２に信号Ｄａｔａ（ｉ、２）を出力する。すると、１群目のソース信号線１１２は浮遊状態になり、２群目のソース信号線１１２の電位は信号Ｄａｔａ（ｉ、２）と等しい値になり、３群目乃至Ｎ群目のソース信号線１１２は浮遊状態のままになる。よって、１群目のソース信号線１１２の電位は、信号Ｄａｔａ（ｉ、１）と等しいままになる。また、３群目乃至Ｎ群目のソース信号線１１２の電位は信号ＲＳＴと等しいままになる。以後、本実施の形態の表示装置は、ｉ行目の選択期間の期間ＴＮまで同様の動作を繰り返す。

以上のような動作を各選択期間において行うことにより、各画素１００に信号Ｄａｔａが入力され、表示部１０に画像が表示される。本実施の形態の表示装置では、画素１００には、信号ＲＳＴが入力された後、信号Ｄａｔａが入力される。したがって、本実施の形態の表示装置では、画素１００に、前の行の画素１００に対応した信号Ｄａｔａ等の不正な信号が入力されることを防止することができる。つまり、画素１００の表示素子に、不正な電圧が印加されることを防止することができる。そのため、表示素子に不正な電圧が印加されることによる影響が蓄積されることを防止することができるため、表示素子の階調のずれを防止又は低減することができる。また、残像の低減、及び／又は表示品位の向上などを図ることができる。

なお、ｍ本のソース信号線１１２が割り振られる群の数は、表示装置が有する色要素の数と等しいとよい。例えば、表示装置が３つの色要素（例えば赤、青、緑）を有する場合、ｍ本のソース信号線１１２を３つの群に割り振るとよい。

なお、ｍ本のソース信号線１１２を割り振る群の数が多すぎると、信号線駆動回路１２が１つの群に信号Ｄａｔａを出力する時間が、短くなってしまう。そのため、ｍ本のソース信号線１１２を割り振る群の数は、２以上、６以下であることが好ましい。より好ましくは、２以上、４以下である。または、２０以上、４０以下であることが好ましい。より好ましくは２５以上、３５以下である。

なお、各群のソース信号線１１２の数は、互いに等しいとよい。こうして、信号線駆動回路１２の構成を簡単にすることができる。ただし、Ｎ個の群の一部（例えば１群目、Ｎ群目など）が有するソース信号線１１２の数は、その他の群が有するソース信号線１１２の数よりも少なくてもよい。この場合でも、信号線駆動回路１２の構成を簡単にすることができる。

なお、期間Ｔ１乃至ＴＮの長さは、互いに等しいとよい。こうして、各期間の長さを制御する信号（例えば同期信号）を生成する回路を単純にすることができる。ただし、一部の期間の長さは、その他の期間の長さと異なっていてもよい。例えば、期間Ｔ１乃至ＴＮの中の２つの期間のうち、後に配置される期間は、先に配置された期間よりも長くする。こうして、画素１００に信号Ｄａｔａが入力される期間を長くすることができるため、表示品位向上を図ることができる。

なお、期間Ｔ０は、期間Ｔ１乃至ＴＮのいずれか一と同じ長さであるとよい。こうして、各期間の長さを制御する信号（例えば同期信号）を生成する回路を単純にすることができる。ただし、期間Ｔ０は、期間Ｔ１乃至ＴＮのいずれか一よりも長くしてもよい。こうして、表示素子に不正な信号が入力されることをさらに抑制することができる。あるいは、期間Ｔ０は、期間Ｔ１乃至ＴＮのいずれか一よりも短くしてもよい。こうして、選択期間を短くすることができる。

なお、信号ＲＳＴの電位とコモンの電位との電位差の絶対値が表示素子の閾値電圧の絶対値よりも小さくなるように、信号ＲＳＴの値を設定するとよい。特に、信号ＲＳＴの電位は、コモン電極と同じ電位であることが好ましい。こうして、電源電圧の種類を少なくすることができる。ただし、ソース信号線１１２におけるスイッチングノイズ等を考慮して、信号ＲＳＴの電位をコモン電極と異なる電位としてもよい。例えば、信号線駆動回路１２がＮチャネル型トランジスタを用いて信号ＲＳＴをソース信号線１１２に出力するタイミングを制御するとする。この場合、Ｎチャネル型トランジスタがオンになり、信号ＲＳＴがソース信号線１１２に出力された後、Ｎチャネル型トランジスタがオフになるときに、ソース信号線１１２の電位は信号ＲＳＴよりも下がってしまう。このソース信号線１１２の電位の低下を考慮して、信号ＲＳＴの電位をコモン電極の電位よりも高くしてもよい。なお、同様の理由で、信号線駆動回路１２がＰチャネル型トランジスタを用いて信号ＲＳＴをソース信号線１１２に出力するタイミングを制御する場合、信号ＲＳＴの電位をコモン電極の電位よりも低くしてもよい。

なお、ｉ行目の選択期間において、信号線駆動回路１２は、ｋ群目のソース信号線１１２に信号Ｄａｔａ（ｉ、ｋ）を出力すると説明した。この説明は、ｋ群目のソース信号線１１２が２本以上である場合、信号線駆動回路１２がｋ群目のソース信号線１１２のすべてに同じ信号を出力するという意味ではないことを付記する。ｋ群目のソース信号線１１２が２本以上である場合、信号線駆動回路１２は、ｋ群目のソース信号線１１２と電気的に接続される画素１００の階調に応じて、ｋ群目のソース信号線１１２に異なる信号を出力することができるし、同じ信号を出力することができる。

なお、図４に示すタイミングチャートのように、ある行の選択期間の終了時刻と、次の行の選択期間の開始時刻とに、一定の期間が設けられる場合、信号線駆動回路１２は、選択期間の開始時刻よりも前、且つ前の行の選択期間の終了時刻よりも後に、信号ＲＳＴの出力を開始してもよい。こうして、信号線駆動回路１２が１つの群のソース信号線１１２に信号Ｄａｔａを出力する時間を長くすることができる。あるいは、タイミングのずれ等により、画素１００に信号ＲＳＴが入力される前に、不正な信号（例えば前の行に対応した信号Ｄａｔａ）が入力されることを防止することができる。

本実施の形態は、他の実施の形態と適宜組み合わせることができる。

（実施の形態２）
本実施の形態では、実施の形態１とは異なる表示装置の駆動方法について説明する。本実施の形態では、実施の形態１と異なるところのみを説明し、実施の形態１と共通するところはその説明を省略する。

本実施の形態の表示装置の駆動方法は、各選択期間において、信号線駆動回路１２は、ある一つの群のソース信号線１１２に信号Ｄａｔａを出力し、且つ他の群のソース信号線１１２に信号ＲＳＴを出力するところが、実施の形態１の表示装置の駆動方法と異なる。

図６は、本実施の形態の表示装置の駆動方法を説明するためのタイミングチャートの例を示す。各選択期間は、期間Ｔ１乃至ＴＮという複数の期間に分割される。図６に示すタイミングチャートでは、各選択期間において、まず信号線駆動回路１２は、１群目のソース信号線１１２に信号Ｄａｔａを出力し、且つ２群目乃至Ｎ群目のソース信号線１１２に信号ＲＳＴを出力する。その後、信号線駆動回路１２は、実施の形態１において説明した表示装置の駆動方法と同様に、２群目乃至Ｎ群目のソース信号線１１２に１群ずつ順番に信号Ｄａｔａを出力する。

例えば、ｉ行目の選択期間の期間Ｔ１において、信号線駆動回路１２は、１群目のソース信号線１１２に信号Ｄａｔａ（ｉ、１）を出力し、且つ２群目乃至Ｎ群目のソース信号線１１２に信号ＲＳＴを出力する。

その後、ｉ行目の選択期間の期間Ｔ２において、信号線駆動回路１２は、１群目のソース信号線１１２への信号の出力を止め、２群目のソース信号線１１２に信号Ｄａｔａ（ｉ、２）を出力し、３群目乃至Ｎ群目のソース信号線１１２への信号の出力を止める。すると、１群目のソース信号線１１２は浮遊状態になる。よって、１群目のソース信号線１１２の電位は信号Ｄａｔａ（ｉ、１）と等しいままになる。そして、３群目乃至Ｎ群目のソース信号線１１２は浮遊状態になる。よって、信号線駆動回路１２が３群目乃至Ｎ群目のソース信号線１１２に信号Ｄａｔａを出力するまでは、３群目乃至Ｎ群目のソース信号線１１２の電位は信号ＲＳＴと等しいままになる。

その後、ｉ行目の選択期間の期間Ｔ３において、信号線駆動回路１２は、２群目のソース信号線１１２への信号の出力を止め、３群目のソース信号線１１２に信号Ｄａｔａ（ｉ、３）を出力する。すると、２群目のソース信号線１１２は浮遊状態になる。よって、２群目のソース信号線１１２の電位は信号Ｄａｔａ（ｉ、２）と等しいままになる。このとき、信号線駆動回路１２は、１群目のソース信号線１１２及び４群目乃至Ｎ群目のソース信号線１１２に信号を出力しないままになる。以後、本実施の形態の表示装置は、ｉ行目の選択期間の期間ＴＮまで同様の動作を繰り返す。

以上のような動作を各選択期間において行うことにより、各画素１００に信号Ｄａｔａが入力され、表示部１０に画像が表示される。本実施の形態の表示装置では、画素１００には、信号ＲＳＴが入力された後、信号Ｄａｔａが入力される。したがって、本実施の形態の表示装置では、画素１００に、前の行の画素１００に対応した信号Ｄａｔａ等の不正な信号が入力されることを防止することができる。つまり、画素１００の表示素子に、不正な電圧が印加されることを防止することができる。そのため、表示素子に不正な電圧が印加されることによる影響が蓄積されることを防止することができるため、表示素子の階調のずれを防止又は低減することができる。また、残像の低減、及び／又は表示品位の向上などを図ることができる。

また、本実施の形態の表示装置では、選択期間を分割する数を少なくすることができる。よって、期間Ｔ１乃至ＴＮのそれぞれの時間を長くすることができる。つまり、信号線駆動回路１２が１つの群のソース信号線１１２に信号を出力する時間を長くすることができるため、表示部を大きくすることができ、表示品位の向上を図ることができる。あるいは、選択期間を短くすることができるため、表示部１０に配列する画素の数を多くすることができる。

本実施の形態は、他の実施の形態と適宜組み合わせることができる。

（実施の形態３）
本実施の形態では、開示する発明の一態様である表示装置が有する信号線駆動回路の具体例及びその駆動方法について説明する。

まず、本実施の形態の信号線駆動回路の構成例について、図７を参照して以下に説明する。

図７に示す信号線駆動回路は、デマルチプレクサ回路２００を有する。デマルチプレクサ回路２００は、ｍ個のスイッチ２０１（スイッチ２０１＿１乃至スイッチ２０１＿ｍと示す）を有する。ｍ個のスイッチ２０１は、Ｎ個の群に分割される。そして、各群は、Ｍ（Ｍは自然数）個のスイッチ２０１を有する。デマルチプレクサ回路２００は、Ｍ本の映像信号線２１１（映像信号線２１１＿１乃至映像信号線２１１＿Ｍと示す）と、ｍ本のソース信号線１１２とに電気的に接続される。そして、スイッチ２０１は、映像信号線２１１とソース信号線１１２との間に電気的に接続される。例えば、ｊ個目のスイッチ２０１は、Ｍ本目の映像信号線２１１のいずれか一と、ｊ本目のソース信号線１１２との間に電気的に接続される。なお、映像信号線２１１は、映像信号を伝達するための配線であり、配線、信号線又はビデオ信号線ともいう。

デマルチプレクサ回路２００は、映像信号線２１１により伝達される映像信号を、２以上のソース信号線に分配する機能を有する回路であり、駆動回路、セレクタ回路、ＳＳＤ回路又は信号線駆動回路ともいう。映像信号を分配するタイミングの制御は、スイッチ２０１の導通状態を制御することにより行われる。スイッチ２０１がオンになると、映像信号線２１１とソース信号線１１２とは導通状態になる。よって、映像信号がソース信号線１１２に出力される。一方で、スイッチ２０１がオフになると、映像信号線２１１とソース信号線１１２とは非導通状態になる。よって、映像信号はソース信号線１１２に出力されない。

次に、図７に示す信号線駆動回路の駆動方法の例について、図８を参照して以下に説明する。図８は、実施の形態１において説明した表示装置の駆動方法を実現するためのタイミングチャートの例を示す。

各選択期間において、全ての群のスイッチ２０１が同時にオンになり、信号ＲＳＴが全ての群のソース信号線１１２に同時に出力される。その後、１群目乃至Ｎ群目のスイッチ２０１が１群ずつ順番にオンになり、１群目乃至Ｎ群目のソース信号線１１２に、１群ずつ順番に信号Ｄａｔａが出力される。例えば、ｉ行目の選択期間の期間Ｔ０において、全ての群のスイッチ２０１が同時にオンになる。期間Ｔ０では、映像信号線２１１には信号ＲＳＴが入力される。よって、信号ＲＳＴが全ての群のソース信号線１１２に同時に出力される。

その後、ｉ行目の選択期間の期間Ｔ１において、１群目のスイッチ２０１はオンのままになり、２群目乃至Ｎ群目のスイッチ２０１はオフになる。期間Ｔ１では、映像信号線２１１には信号Ｄａｔａ（ｉ、１）が入力される。よって、信号Ｄａｔａ（ｉ、１）は、１群目のソース信号線１１２に出力される。

その後、ｉ行目の選択期間の期間Ｔ２において、１群目のスイッチ２０１はオフになり、２群目のスイッチ２０１はオンになり、３群目乃至Ｎ群目のスイッチ２０１はオフのままになる。期間Ｔ２では、映像信号線２１１には信号Ｄａｔａ（ｉ、２）が入力される。よって、信号Ｄａｔａ（ｉ、２）は、２群目の映像信号線２１１に出力される。以後、デマルチプレクサ回路２００は、期間Ｔ１及び期間Ｔ２と同様な動作を期間ＴＮまで繰り返す。

以上のような動作を各選択期間において行うことにより、各画素１００に信号Ｄａｔａが入力され、表示部１０に画像が表示される。本実施の形態の表示装置では、画素１００には、信号ＲＳＴが入力された後、信号Ｄａｔａが入力される。したがって、本実施の形態の表示装置では、画素１００に、前の行の画素１００に対応した信号Ｄａｔａ等の不正な信号が入力されることを防止することができる。つまり、画素１００の表示素子に、不正な電圧が印加されることを防止することができる。そのため、表示素子に不正な電圧が印加されることによる影響が蓄積されることを防止することができるため、表示素子の階調のずれを防止又は低減することができる。また、残像の低減、及び／又は表示品位の向上などを図ることができる。

なお、図７に示す信号線駆動回路は、その周波数が比較的遅い。そのため、スイッチ２０１としては、非晶質シリコン、微結晶シリコン又は酸化物半導体等を有するトランジスタを用いることができる。このようなトランジスタによりスイッチ２０１を構成することによって、製造コストの削減、表示装置の大型化、歩留まりの向上又は信頼性の向上などを図ることができる。

なお、図７に示す信号線駆動回路を、非晶質シリコン、微結晶シリコン又は酸化物半導体等を有するトランジスタによって構成する場合、信号線駆動回路と表示部とは同じ基板に形成されることが好ましい。こうして、外部回路と表示部が形成される基板との接続点数を削減することができる。よって、歩留まりの向上、信頼性の向上又はコストの削減などを図ることができる。

なお、２つ以上の群のスイッチ２０１が同時にオンになってもよい。

なお、１群目乃至Ｎ群目のスイッチ２０１は、１群ずつ任意の順番でオンになってもよい。この場合、スイッチ２０１の導通状態は、デコーダ回路によって制御されるとよい。

本実施の形態は、他の実施の形態と適宜組み合わせることができる。

（実施の形態４）
本実施の形態では、実施の形態３とは異なる信号線駆動回路の具体例及びその駆動方法について説明する。本実施の形態では、実施の形態３と異なるところのみを説明し、実施の形態３と共通するところはその説明を省略する。

まず、本実施の形態の信号線駆動回路の構成例について、図９を参照して以下に説明する。

本実施の形態の信号線駆動回路は、ｍ個のスイッチ２０２（スイッチ２０２＿１乃至スイッチ２０２＿ｍと示す）を有するところが、実施の形態３で説明した信号線駆動回路とは異なる。スイッチ２０１と同様に、ｍ個のスイッチ２０２は、Ｎ個の群に分割され、各群は、Ｍ個のスイッチ２０２を有する。スイッチ２０２は、電源線２１２とソース信号線１１２との間に電気的に接続される。例えば、ｊ個目のスイッチ２０２は、電源線２１２と、ｊ本目のソース信号線１１２との間に電気的に接続される。なお、電源線２１２は、信号ＲＳＴを伝達するための配線であり、配線又は信号線ともいう。

次に、本実施の形態の信号線駆動回路の駆動方法の例について、図１０を参照して以下に説明する。図１０は、実施の形態１において説明した表示装置の駆動方法を実現するためのタイミングチャートの例を示す。

各選択期間において、全ての群のスイッチ２０１がオフになり、全ての群のスイッチ２０２がオンになり、信号ＲＳＴが全ての群のソース信号線１１２に同時に出力される。その後、全ての群のスイッチ２０２がオフになり、１群目乃至Ｎ群目のスイッチ２０１が１群ずつ順番にオンになり、１群目乃至Ｎ群目のソース信号線１１２に、１群ずつ順番に信号Ｄａｔａが出力される。例えば、ｉ行目の選択期間の期間Ｔ０において、全ての群のスイッチ２０１がオフになり、全ての群のスイッチ２０２がオンになる。よって、信号ＲＳＴが全ての群のソース信号線１１２に同時に出力される。

その後、ｉ行目の選択期間の期間Ｔ１において、全ての群のスイッチ２０２がオフになり、１群目のスイッチ２０１はオンになり、２群目乃至Ｎ群目のスイッチ２０１はオフになる。よって、信号Ｄａｔａ（ｉ、１）は、１群目のソース信号線１１２に出力される。

その後、ｉ行目の選択期間の期間Ｔ２において、全ての群のスイッチ２０２がオフのままになり、１群目のスイッチ２０１はオフになり、２群目のスイッチ２０１はオンになり、３群目乃至Ｎ群目のスイッチ２０１はオフのままになる。よって、信号Ｄａｔａ（ｉ、２）は、２群目の映像信号線２１１に出力される。以後、デマルチプレクサ回路２００は、期間Ｔ１及び期間Ｔ２における動作と同様な動作を期間ＴＮまで繰り返す。

以上のような動作を各選択期間において行うことにより、各画素１００に信号Ｄａｔａが入力され、表示部１０に画像が表示される。本実施の形態の表示装置では、画素１００には、信号ＲＳＴが入力された後、信号Ｄａｔａが入力される。したがって、本実施の形態の表示装置では、画素１００に、前の行の画素１００に対応した信号Ｄａｔａ等の不正な信号が入力されることを防止することができる。つまり、画素１００の表示素子に、不正な電圧が印加されることを防止することができる。そのため、表示素子に不正な電圧が印加されることによる影響が蓄積されることを防止することができるため、表示素子の階調のずれを防止又は低減することができる。また、残像の低減、及び／又は表示品位の向上などを図ることができる。

本実施の形態は、他の実施の形態と適宜組み合わせることができる。

（実施の形態５）
本実施の形態では、実施の形態３及び実施の形態４とは異なる信号線駆動回路の具体例及びその駆動方法について説明する。本実施の形態では、実施の形態４と異なるところのみを説明し、実施の形態４と共通するところはその説明を省略する。

まず、本実施の形態の信号線駆動回路の構成例について、図１１を参照して以下に説明する。

本実施の形態の信号線駆動回路は、１群目のスイッチ２０２が省略されるところが、実施の形態４において説明した信号線駆動回路と異なる。

次に、本実施の形態の信号線駆動回路の駆動方法の例について、図１２を参照して以下に説明する。図１２は、実施の形態２において説明した表示装置の駆動方法を実現するためのタイミングチャートの例を示す。

各選択期間において、１群目のスイッチ２０１がオンになり、且つ２群目乃至Ｎ群目のスイッチ２０１がオフになり、２群目乃至Ｎ群目のスイッチ２０２がオンになる。すると、１群目のソース信号線１１２に信号Ｄａｔａが出力され、２群目乃至Ｎ群目のソース信号線１１２に信号ＲＳＴが出力される。その後、１群目のスイッチ２０１がオフになり、且つ２群目乃至Ｎ群目のスイッチ２０１が１群ずつ順番にオンになり、２群目乃至Ｎ群目のスイッチ２０２がオフになる。すると、２群目乃至Ｎ群目のソース信号線１１２に、１群ずつ順番に信号Ｄａｔａが出力される。例えば、ｉ行目の選択期間の期間Ｔ１において、１群目のスイッチ２０１がオンになり、且つ２群目乃至Ｎ群目のスイッチ２０１がオフになり、２群目乃至Ｎ群目のスイッチ２０２がオンになる。よって、１群目のソース信号線１１２に信号Ｄａｔａ（ｉ、１）が出力され、２群目乃至Ｎ群目のソース信号線１１２に信号ＲＳＴが出力される。

その後、ｉ行目の選択期間の期間Ｔ２において、１群目のスイッチ２０１がオフになり、２群目のスイッチ２０１がオンになり、３群目乃至Ｎ群目のスイッチ２０１がオフのままになり、２群目乃至Ｎ群目のスイッチ２０２がオフになる。よって、映像信号線２１１の信号Ｄａｔａ（ｉ、２）は、２群目のソース信号線１１２に出力される。

その後、ｉ行目の選択期間の期間Ｔ３において、１群目のスイッチ２０１がオフのままになり、２群目のスイッチ２０１がオフになり、３群目のスイッチ２０１がオンになり、４群目乃至Ｎ群目のスイッチ２０１がオフのままになり、２群目乃至Ｎ群目のスイッチ２０２がオフのままになる。よって、映像信号線２１１の信号Ｄａｔａ（ｉ、３）は、３群目のソース信号線１１２に出力される。以後、デマルチプレクサ回路２００は、期間Ｔ２及び期間Ｔ３と同様な動作を期間ＴＮまで繰り返す。

以上のような動作を各選択期間において行うことにより、各画素１００に信号Ｄａｔａが入力され、表示部１０に画像が表示される。本実施の形態の表示装置では、画素１００には、信号ＲＳＴが入力された後、信号Ｄａｔａが入力される。したがって、本実施の形態の表示装置では、画素１００に、前の行の画素１００に対応した信号Ｄａｔａ等の不正な信号が入力されることを防止することができる。つまり、画素１００の表示素子に、不正な電圧が印加されることを防止することができる。そのため、表示素子に不正な電圧が印加されることによる影響が蓄積されることを防止することができるため、表示素子の階調のずれを防止又は低減することができる。また、残像の低減、及び／又は表示品位の向上などを図ることができる。

本実施の形態は、他の実施の形態と適宜組み合わせることができる。

（実施の形態６）
本実施の形態では、実施の形態３乃至実施の形態５において説明した信号線駆動回路が有するスイッチとして、トランジスタを用いた場合の例を説明する。

図１３は、図７に示す信号線駆動回路において、スイッチとしてトランジスタを用いる場合の例を示す。図１３では、スイッチ２０１として、トランジスタ２０１Ａが用いられる。トランジスタ２０１Ａの第１の端子（ソースとドレインとの一方）は、映像信号線２１１と電気的に接続される。トランジスタ２０１Ａの第２の端子（ソースとドレインとの他方）は、ソース信号線１１２と電気的に接続される。トランジスタ２０１Ａのゲートは、配線２１３と電気的に接続される。具体的には、ｋ群目のトランジスタ２０１Ａの第１の端子（ソースとドレインとの一方）は、映像信号線２１１＿１乃至映像信号線２１１＿Ｍのいずれか一と電気的に接続される。ｋ群目のトランジスタ２０１Ａの第２の端子（ソースとドレインとの他方）は、映像信号線２１１＿ｋと電気的に接続される。ｋ群目のトランジスタ２０１Ａのゲートは、ｋ本目の配線２１３（配線２１３＿ｋと示す）と電気的に接続される。

なお、トランジスタの極性は、Ｎチャネル型であることが可能であるし、Ｐチャネル型であることも可能である。Ｎチャネル型のトランジスタは、ゲートとソースとの間の電位差（Ｖｇｓともいう）が閾値電圧を上回ったときにオンになるとする。Ｐチャネル型のトランジスタは、Ｖｇｓが閾値電圧を下回ったときにオンになるとする。

図１４は、図１３に示す信号線駆動回路の駆動方法を説明するためのタイミングチャートの例を示す。図１４に示すタイミングチャートでは、トランジスタがＮチャネル型である場合の例を示す。各群のスイッチ２０１がオンになる期間では、その群のトランジスタ２０１Ａのゲートと電気的に接続される配線２１３に、Ｈ信号が入力される。そして、各群のスイッチ２０１がオフになる期間では、その群のトランジスタ２０１Ａのゲートと電気的に接続される配線２１３に、Ｌ信号が入力される。例えば、期間Ｔｋでは、ｋ群目のスイッチ２０１がオンになり、１群目乃至ｋ−１群目のスイッチ２０１及びｋ＋１群目乃至Ｎ群目のスイッチ２０１がオフになる。よって、ｋ本目の配線２１３にはＨ信号が入力され、１本目乃至ｋ−１本目の配線２１３及びｋ＋１本目及びＮ本目の配線２１３にはＬ信号が入力される。

次に、図１５は、図９に示す信号線駆動回路において、スイッチとしてトランジスタを用いる場合の回路図の例を示す。図１５では、スイッチ２０２として、トランジスタ２０２Ａが用いられる。トランジスタ２０２Ａの第１の端子は、電源線２１２と電気的に接続される。トランジスタ２０２Ａの第２の端子は、ソース信号線１１２と電気的に接続される。トランジスタ２０２Ａのゲートは、配線２１４と電気的に接続される。具体的には、ｊ個目のトランジスタ２０２Ａの第１の端子は、ｊ本目の電源線２１２と電気的に接続される。ｊ個目のトランジスタ２０２Ａの第２の端子は、ソース信号線１１２と電気的に接続される。ｊ個目のトランジスタ２０２Ａのゲートは、配線２１４と電気的に接続される。

なお、図１１に示す信号線駆動回路において、スイッチとしてトランジスタを用いる場合の構成は、図１５に示す信号線駆動回路において、１群目のトランジスタ２０２Ａを省略した構成と同様である。

図１６は、図１５に示す信号線駆動回路の駆動方法を説明するためのタイミングチャートの例を示す。図１６に示すタイミングチャートでは、トランジスタがＮチャネル型である場合の例を示す。スイッチ２０２がオンになる期間（例えば期間Ｔ０）では、配線２１４には、Ｈ信号が入力される。スイッチ２０２がオフになる期間（例えば期間Ｔ１乃至ＴＮ）では、配線２１４には、Ｌ信号が入力される。

なお、ｍ個のトランジスタ２０１ＡのＷ／Ｌ（Ｗはチャネル幅、Ｌはチャネル長）比は、互いに等しいとよい。あるいは、各群のトランジスタ２０１ＡのＷ／Ｌ比は、互いに等しいとよい。こうして、ソース信号線１１２に生じるスイッチングノイズを等しくすることができるので、表示品位の向上を図ることができる。

なお、トランジスタ２０２ＡのＷ／Ｌ比は、トランジスタ２０１ＡのＷ／Ｌ比よりも大きいとよい。こうして、ソース信号線１１２の電位が信号ＲＳＴと等しい値に到達するまでの時間を短くすることができる。したがって、画素１００が有する表示素子に不正な電圧が印加される時間を短くすることができるので、表示品位の向上を図ることができる。

なお、トランジスタ２０１ＡのＷ／Ｌ比、及び／又はトランジスタ２０２ＡのＷ／Ｌ比は、画素１００が有するトランジスタのＷ／Ｌ比よりも大きいとよい。

なお、配線２１３の信号の振幅電圧と、配線２１４の信号の振幅電圧とは、互いに等しいとよい。こうして、配線２１３及び配線２１４に信号を供給するための回路において、電源電圧の数を減らすことができる。ただし、配線２１４の信号の振幅電圧を、配線２１３の信号の振幅電圧よりも小さくしてもよい。

なお、本実施の形態の信号線駆動回路が１群目乃至Ｎ群目のソース信号線１１２に、１群ずつ順番に信号Ｄａｔａを出力する場合、配線２１３にはシフトレジスタ回路が電気的に接続されるとよい。一方で、本実施の形態の信号線駆動回路が１群目乃至Ｎ群目のソース信号線１１２に、任意の順番で信号Ｄａｔａを出力する場合、配線２１３にはデコーダ回路が電気的に接続されるとよい。

なお、配線２１３にシフトレジスタ回路又はデコーダ回路が電気的に接続される場合、これらの回路は、信号線駆動回路及び表示部と同じ基板に形成されてもよい。こうして、外部回路と表示部が形成される基板との接続点数を削減することができる。よって、歩留まりの向上、信頼性の向上又はコストの削減などを図ることができる。ただし、シフトレジスタ回路又はデコーダ回路等の回路は、信号線駆動回路及び表示部と異なる基板に形成されてもよい。こうして、シフトレジスタ回路又はデコーダ回路等の回路を、単結晶シリコンを有するトランジスタを用いて構成することができるので、消費電力の削減を図ることができる。

なお、スイッチとして、Ｐチャネル型のトランジスタが用いられる場合、各タイミングチャートの電位を反転させるとよい。

なお、本実施の形態の信号線駆動回路のように、トランジスタを用いて信号線駆動回路が構成される場合、信号線駆動回路のことを半導体装置と呼んでもよい。

本実施の形態は、他の実施の形態と適宜組み合わせることができる。

（実施の形態７）
本実施の形態では、開示する発明の一態様である表示装置が有する画素の具体例及びその駆動方法について説明する。

図１７（Ａ）は、画素の回路図を示す。画素５４５０は、トランジスタ５４５１、容量素子５４５２及び表示素子５４５３を有する。表示素子５４５３は、画素電極５４５５とコモン電極５４５４とに挟持されている。トランジスタ５４５１の第１の端子は、ソース信号線５４６１と電気的に接続される。トランジスタ５４５１の第２の端子は、容量素子５４５２の一方の電極及び画素電極５４５５と電気的に接続される。トランジスタ５４５１のゲートは、ゲート信号線５４６２と電気的に接続される。容量素子５４５２の他方の電極は、配線５４６３と電気的に接続される。

なお、ソース信号線５４６１は、図１に示すソース信号線１１２に対応し、ゲート信号線５４６２は、図１に示すゲート信号線１１１に対応する。

トランジスタ５４５１は、ソース信号線５４６１に入力される映像信号を画素５４５０に入力タイミングを制御する機能を有するトランジスタであり、選択用トランジスタ又はスイッチングトランジスタともいう。容量素子５４５２は、画素５４５０に入力される映像信号に応じた電圧又は電荷を保持する機能を有する容量素子であり、保持容量ともいう。

表示素子５４５３は、メモリ性を有する表示素子である。メモリ性を有する表示素子又はその駆動方式としては、マイクロカプセル型電気泳動方式、マイクロカップ型電気泳動方式、水平移動型電気泳動方式、垂直移動型電気泳動方式、ツイストボール方式、粉体移動方式、電子粉流体方式、コレステリック液晶素子、カイラルネマチック液晶、反強誘電性液晶、高分子分散型液晶、帯電トナー、エレクトロウェッティング方式、エレクトロクロミズム方式、エレクトロデポジション方式などがある。

なお、表示素子５４５３又は表示素子５４５３の駆動方式として、マイクロカプセル型電気泳動方式、マイクロカップ型電気泳動方式、水平移動型電気泳動方式又は垂直移動型電気泳動方式等の電気泳動方式が用いられる場合、表示装置のことを電気泳動表示装置と呼んでもよい。また、表示素子５４５３又は表示素子５４５３の駆動方式として、コレステリック液晶素子、カイラルネマチック液晶、反強誘電性液晶又は高分子分散型液晶等の液晶が用いられる場合、表示装置のことを液晶表示装置と呼んでもよい。

図１７（Ｂ）は、マイクロカプセル型の電気泳動方式を用いた画素の断面図を示す。コモン電極５４５４と画素電極５４５５との間に、複数のマイクロカプセル５４８０が配置される。複数のマイクロカプセル５４８０は、樹脂５４８１により固定される。樹脂５４８１は、バインダとしての機能を有する。樹脂５４８１は、透光性を有するとよい。ただし、コモン電極５４５４と画素電極５４５５とマイクロカプセル５４８０とによって形成される空間には、空気又は不活性ガスなどの気体が充填されることが可能である。このような場合、コモン電極５４５４と画素電極５４５５との一方又は両方に、粘着剤又は接着剤等含む層を形成して、マイクロカプセル５４８０を固定するとよい。膜５４８２内には、顔料により構成される少なくとも２種類の粒子が含まれている。２種類の粒子は互いに異なる色であることが好ましい。例えば、黒色の顔料により構成される粒子５４８４と、白色の顔料により構成される粒子５４８５がマイクロカプセルに含まれる。

図１８（Ａ）は、表示素子５４５３の方式として、ツイストボール方式を用いる場合の画素の断面図を示す。ツイストボール方式は、表示素子の回転により、反射率を変化させ、階調を制御するものである。図１７（Ｂ）との違いは、コモン電極５４５４と画素電極５４５５との間に、ツイストボール５４８６が配置されているところである。ツイストボール５４８６は、粒子５４８７と、粒子５４８７の周りに形成されるキャビティ５４８８とにより構成される。粒子５４８７は、半球面をそれぞれある色と該ある色とは異なる色とに塗り分けた球状粒子である。ここでは、粒子５４８７は、半球面をそれぞれ白色と黒色とに塗り分けられているとする。なお、２つの半球面には電荷密度差が設けられている。そのため、コモン電極５４５４と画素電極５４５５との間に電位差を生じさせることにより、粒子５４８７を電界方向に応じて回転させることができる。キャビティ５４８８は、液体で満たされている。該液体は、液体５４８３と同様なものを用いることができる。ただし、ツイストボール５４８６は、図１８（Ａ）に示す構造に限定されない。例えば、ツイストボール５４８６の構造は、円柱又は楕円などとすることが可能である。

図１８（Ｂ）は、表示素子５４５３の方式として、マイクロカップ型の電気泳動方式を用いる場合の画素の断面図を示す。マイクロカップアレイは、ＵＶ硬化樹脂等からなり複数の凹部を有するマイクロカップ５４９１に、誘電性溶媒５４９２に分散させた帯電色素粒子５４９３を充填し、封止層５４９４で封止することにより作製できる。封止層５４９４と画素電極５４５５との間には、粘着層５４９５を形成するとよい。誘電性溶媒５４９２としては、無着色溶媒を用いることが可能であるし、赤や青などの着色溶媒を用いるも可能である。ここでは、帯電色素粒子を１種類有する場合を図示したが、帯電色素粒子を２種類以上有していてもよい。マイクロカップはセルを区切る壁構造を有するため、衝撃や圧力にも十分な耐久性がある。または、マイクロカップの内容物は密閉されているため、環境変化の影響を低減することができる。

図１８（Ｃ）は、表示素子５４５３として、電子粉流体（登録商標）方式を用いる場合の画素の断面図を示す。ここで用いる粉流体は流動性を示し、流体と粒子の特性を兼ね備えた物質である。この方式では、隔壁５５０１でセルを区切り、セル内に粉流体５５０２及び粉流体５５０３を配置する。粉流体５５０２及び粉流体５５０３として、白色粒子と黒色粒子とを用いるとよい。ただし、粉流体５５０２及び粉流体５５０３の種類は、これに限定されない。例えば、粉流体５５０２及び粉流体５５０３としては、白及び黒以外の２色の有色粒子を用いることが可能である。別の例として、粉流体５５０２と粉流体５５０３との一方を省略することが可能である。

次に、本実施の形態の画素の動作の概略について説明する。表示素子５４５３の階調の制御は、表示素子５４５３に電圧を印加し、表示素子５４５３に電界を発生させることにより行われる。表示素子５４５３に印加される電圧の制御は、コモン電極５４５４の電位及び画素電極５４５５の電位を制御することにより行われる。具体的には、コモン電極５４５４の電位の制御は、コモン電極５４５４に供給する電圧を制御することにより行われる。画素電極５４５５の電位の制御は、ソース信号線５４６１に入力される信号を制御することにより行われる。なお、ソース信号線５４６１に入力される信号は、トランジスタ５４５１がオンになることにより、画素電極５４５５に供給される。

なお、表示素子５４５３にかかる電界の強度、表示素子５４５３にかかる電界の向き、及び表示素子５４５３に電界をかける時間などの中の１つ以上を制御することにより、表示素子５４５３の階調を制御することができる。なお、コモン電極５４５４と画素電極５４５５との間に、電位差を生じさせないことにより、表示素子５４５３の階調を保持することができる。

次に、本実施の形態の画素の動作について、図２３を参照して詳細に説明する。図２３は、表示素子５４５３に電圧を印加する時間により、表示素子５４５３の階調を制御する場合のタイミングチャートの例を示す。

図２３に示すタイミングチャートは、期間Ｔａと期間Ｔｂとを有する。期間Ｔａは、各画素に映像信号を入力し、各画素の表示素子５４５３の階調を制御する期間であり、書き換え期間又はアドレス期間ともいう。また、期間Ｔａは、複数の期間Ｔを有する。各期間Ｔでは、画素が走査され、各画素に映像信号が入力される。期間Ｔｂは、期間Ｔａにおける表示素子５４５３の階調を保持する期間であり、保持期間ともいう。

なお、コモン電極５４５４には、電圧Ｖ０が供給されるとする。電圧Ｖ０は、所定の電圧であり、コモン電圧ともいう。

なお、ソース信号線５４６１に入力される映像信号は、少なくとも３つの電位を有するものとする。映像信号の３つの電位は、コモン電極５４５４の電位よりも高い電位（電位ＶＨと示す）と、コモン電極５４５４と等しい電位（電位Ｖ０と示す）と、コモン電極５４５４の電位よりも低い電位（電位ＶＬと示す）である。つまり、ソース信号線５４６１には、電位ＶＨと電位Ｖ０と電位ＶＬとが選択的に与えられる。

期間Ｔａが有する複数の期間Ｔのそれぞれにおいて、画素電極５４５５に与える電位を制御することにより、表示素子５４５３に印加される電圧を制御することができる。例えば、画素電極５４５５に電位ＶＨが与えられる場合は、コモン電極５４５４と画素電極５４５５との電位差はＶＨ−Ｖ０となるため、表示素子５４５３には正の電圧が印加される。画素電極５４５５に電位Ｖ０が与えられる場合は、コモン電極５４５４と画素電極５４５５との電位差はゼロとなるため、表示素子５４５３には電圧ゼロが印加される。画素電極５４５５に電位ＶＬが与えられる場合は、コモン電極５４５４と画素電極５４５５との電位差はＶＬ−Ｖ０となるため、表示素子５４５３には負の電圧が印加される。以上のように、期間Ｔａでは、各期間Ｔにおいて表示素子５４５３に印加する電圧を制御することにより、表示素子５４５３に正の電圧（ＶＨ−Ｖ０）と負の電圧（ＶＬ−Ｖ０）と電圧ゼロとを様々な順番で印加することができる。したがって、各画素において、少ない種類の映像信号によって、表示素子５４５３の階調を細かく制御することができる。

また、期間Ｔａの最後の期間Ｔでは、各画素には、コモン電極５４５４の電位と等しい値の映像信号が入力される。つまり、各画素の画素電極５４５５には、電位Ｖ０が与えられ、各画素の表示素子５４５３には電圧ゼロが印加される。

期間Ｔｂでは、各行の画素は選択されない。つまり、画素に映像信号は入力されない。そのため、期間Ｔｂでは、画素は、期間Ｔａの最後の期間Ｔにおいて入力された映像信号を保持し続けることになる。上述したように、期間Ｔａの最後の期間Ｔにおいて、各画素には、コモン電極５４５４の電位と等しい値の映像信号が入力される。そのため、期間Ｔｂにおいて、各画素の表示素子５４５３には電圧ゼロが印加され続ける。したがって、各画素において、表示素子５４５３の階調は維持され続けるため、表示部に表示される画像を保持し続けることができる。

なお、便宜上、表示素子５４５３に正の電圧が印加されると、表示素子５４５３の階調は、黒（第１の階調ともいう）に近づくものとする。また、表示素子５４５３に負の電圧が印加されると、表示素子５４５３の階調は、白（第２の階調ともいう）に近づくものとする。

なお、表示素子５４５３の階調を第１の階調に近いほど、期間Ｔａのうち、電位ＶＨが画素電極５４５５に与えられる時間を長くするとよい。あるいは、複数の期間Ｔのうち、電位ＶＨが画素電極５４５５に与えられる回数を多くするとよい。あるいは、期間Ｔａのうち、電位ＶＨが画素電極５４５５に与えられる時間から電位ＶＬが画素電極５４５５に与えられる時間を引いた時間を長くするとよい。あるいは、複数の期間Ｔのうち、電位ＶＨが画素電極５４５５に与えられる回数から電位ＶＬが画素電極５４５５に与えられる回数を引いた回数を多くするとよい。

なお、表示素子５４５３の階調を第２の階調に近いほど、期間Ｔａのうち、電位ＶＬが画素電極５４５５に与えられる時間を長くするとよい。あるいは、複数の期間Ｔのうち、電位ＶＬが画素電極５４５５に与えられる回数を多くするとよい。あるいは、期間Ｔａのうち、電位ＶＬが画素電極５４５５に与えられる時間から電位ＶＨが画素電極５４５５に与えられる時間を引いた時間を長くするとよい。あるいは、複数の期間Ｔのうち、電位ＶＬが画素電極５４５５に与えられる回数から電位ＶＨが画素電極５４５５に与えられる回数を引いた回数を多くするとよい。

なお、期間Ｔａにおいて、画素電極５４５５に与えられる電位（電位ＶＨ、電位Ｖ０、電位ＶＬ）の組み合わせは、表示素子５４５３が次に表示する階調だけでなく、表示素子５４５３が既に表示している階調に依存してもよい。あるいは、次に表示素子５４５３が表示する階調が同じ場合でも、既に表示素子５４５３が表示している階調が異なると、画素電極５４５５に与えられる電位の組み合わせが異なることがある。

例えば、表示素子５４５３が既に表示している階調を表示するための期間Ｔａにおいて、電位ＶＨが画素電極５４５５に与えられる時間が長いほど、又は電位ＶＨが画素電極５４５５に与えられる時間から電位ＶＬが画素電極５４５５に与えられる時間を引いた時間が長いほど、又は複数の期間Ｔのうち、電位ＶＨが画素電極５４５５に与えられる回数が多いほど、又は複数の期間Ｔのち、電位ＶＨが画素電極５４５５に与えられる回数から電位ＶＬが画素電極５４５５に与えられる回数を引いた値が多いほど、期間Ｔａのうち、電位ＶＬが画素電極５４５５に与えられる時間を長くするとよい。あるいは、複数の期間Ｔのうち、電位ＶＬが画素電極５４５５に与えられる回数を多くするとよい。あるいは、期間Ｔａのうち、電位ＶＬが画素電極５４５５に与えられる時間から電位ＶＨが画素電極５４５５に与えられる時間を引いた時間を長くするとよい。あるいは、複数の期間Ｔのうち、電位ＶＬが画素電極５４５５に与えられる回数から電位ＶＨが画素電極５４５５に与えられる回数を引いた回数を、多くするとよい。以上のことにより、残像の低減を図ることができる。

例えば、表示素子５４５３が既に表示している階調を、表示するための期間Ｔａにおいて、電位ＶＬが画素電極５４５５に与えられる時間が長いほど、又は電位ＶＬが画素電極５４５５に与えられる時間から電位ＶＨが画素電極５４５５に与えられる時間を引いた時間が長いほど、又は複数の期間Ｔのうち、電位ＶＬが画素電極５４５５に与えられる回数が多いほど、又は複数の期間Ｔのち、電位ＶＬが画素電極５４５５に与えられる回数から電位ＶＨが画素電極５４５５に与えられる回数を引いた値が多いほど、期間Ｔａのうち、電位ＶＨが画素電極５４５５に与えられる時間を長くするとよい。あるいは、複数の期間Ｔのうち、電位ＶＨが画素電極５４５５に与えられる回数を多くするとよい。あるいは、期間Ｔａのうち、電位ＶＨが画素電極５４５５に与えられる時間から電位ＶＬが画素電極５４５５に与えられる時間を引いた時間を長くするとよい。あるいは、複数の期間Ｔのうち、電位ＶＨが画素電極５４５５に与えられる回数から電位ＶＬが画素電極５４５５に与えられる回数を引いた回数を、多くするとよい。以上のことにより、残像の低減を図ることができる。

なお、複数の期間Ｔは、互いに等しい長さであるとよい。こうして、信号線駆動回路の構成を単純にすることができる。ただし、複数の期間Ｔのうちの少なくとも２つは、互いに異なる長さであってもよい。特に、複数の期間Ｔの長さに重み付けを行うとよい。例えば、期間Ｔの数が４つである場合、１番目の期間Ｔの長さを時間ｈとすると、２番目の期間Ｔの長さを時間ｈ×２とする。３番目の期間Ｔの長さを時間ｈ×４とする。４番目の期間Ｔの長さを時間ｈ×８とする。このように、複数の期間Ｔの長さに重み付けを行うことにより、画素５４５０を選択する回数を減らすことができ、且つ表示素子５４５３に電圧を印加する時間を細かく制御することができる。よって、消費電力の削減を図ることができる。

なお、コモン電極５４５４には、電位ＶＨと電位ＶＬと選択的に与えてもよい。この場合、画素電極５４５５にも、電位ＶＨと電位ＶＬとを選択的に与えることが好ましい。例えば、コモン電極５４５４に電位ＶＨが与えられる場合、画素電極５４５５に電位ＶＨが与えられると、表示素子５４５３には電圧ゼロが印加される。画素電極５４５５に電位ＶＬが与えられると、表示素子５４５３には負の電圧が印加される。一方で、コモン電極５４５４に電位ＶＬが与えられる場合、画素電極５４５５に電位ＶＨが与えられると、表示素子５４５３には正の電圧が印加される。画素電極５４５５に電位ＶＬが与えられると、表示素子５４５３には電圧ゼロが印加される。このようにして、ソース信号線５４６１に入力される信号を２値（デジタル信号）とすることができる。そのため、ソース信号線５４６１に信号を出力する回路を簡単にすることができる。

なお、期間Ｔｂ又は期間Ｔｂの一部において、ソース信号線５４６１及び／又はゲート信号線５４６２には、信号を入力しなくてもよい。つまり、ソース信号線５４６１及びゲート信号線５４６２を浮遊状態にしてもよい。なお、期間Ｔｂ又は期間Ｔｂの一部において、配線５４６３には、信号を入力しなくてもよい。つまり、配線５４６３を浮遊状態にしてもよい。なお、期間Ｔｂ又は期間Ｔｂの一部において、コモン電極５４５４には、電圧を供給しなくてもよい。つまり、コモン電極５４５４を浮遊状態にしてもよい。ただし、期間Ｔｂ又は期間Ｔｂの一部において、ソース信号線５４６１には、電位Ｖ０を与えてもよい。こうして、各画素において、トランジスタ５４５１のドレインとソースとの間の電位差を０［Ｖ］にすることができるため、画素電極５４５５の電位の変動を緩和することができる。

本実施の形態は、他の実施の形態と適宜組み合わせることができる。

（実施の形態８）
本実施の形態では、開示する発明の一態様である表示装置に用いることができるトランジスタの例について説明する。

図１９（Ａ）乃至（Ｄ）にトランジスタの断面構造の一例を示す。

図１９（Ａ）に示すトランジスタ１２１０は、ボトムゲート構造のトランジスタ（逆スタガ型トランジスタともいう）の一つである。

トランジスタ１２１０は、絶縁表面を有する基板１２００上に、ゲート電極層１２０１、ゲート絶縁層１２０２、半導体層１２０３、ソース電極層１２０５ａ、及びドレイン電極層１２０５ｂを含む。また、トランジスタ１２１０を覆い、半導体層１２０３に積層する絶縁層１２０７が設けられている。絶縁層１２０７上にはさらに保護絶縁層１２０９が形成されている。

図１９（Ｂ）に示すトランジスタ１２２０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造のトランジスタ（逆スタガ型トランジスタともいう）の一つである。

トランジスタ１２２０は、絶縁表面を有する基板１２００上に、ゲート電極層１２０１、ゲート絶縁層１２０２、半導体層１２０３、半導体層１２０３のチャネル形成領域上に設けられたチャネル保護層として機能する絶縁層１２２７、ソース電極層１２０５ａ、及びドレイン電極層１２０５ｂを含む。また、トランジスタ１２２０を覆い、保護絶縁層１２０９が形成されている。

図１９（Ｃ）示すトランジスタ１２３０はボトムゲート型のトランジスタであり、絶縁表面を有する基板である基板１２００上に、ゲート電極層１２０１、ゲート絶縁層１２０２、ソース電極層１２０５ａ、ドレイン電極層１２０５ｂ、及び半導体層１２０３を含む。また、トランジスタ１２３０を覆い、半導体層１２０３に接する絶縁層１２０７が設けられている。絶縁層１２０７上にはさらに保護絶縁層１２０９が形成されている。

トランジスタ１２３０においては、ゲート絶縁層１２０２は基板１２００及びゲート電極層１２０１上に接して設けられ、ゲート絶縁層１２０２上にソース電極層１２０５ａ、ドレイン電極層１２０５ｂが接して設けられている。そして、ゲート絶縁層１２０２、及びソース電極層１２０５ａ、ドレイン電極層１２０５ｂ上に半導体層１２０３が設けられている。

図１９（Ｄ）に示すトランジスタ１２４０は、トップゲート構造のトランジスタの一つである。トランジスタ１２４０は、絶縁表面を有する基板１２００上に、絶縁層１２４７、半導体層１２０３、ソース電極層１２０５ａ、及びドレイン電極層１２０５ｂ、ゲート絶縁層１２０２、ゲート電極層１２０１を含み、ソース電極層１２０５ａ、ドレイン電極層１２０５ｂにそれぞれ配線層１２４６ａ、配線層１２４６ｂが接して設けられ電気的に接続している。

本実施の形態では、半導体層１２０３として酸化物半導体を用いる。

酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｚｎ−Ｍｇ−Ｏ系金属酸化物、Ｓｎ−Ｍｇ−Ｏ系金属酸化物、Ｉｎ−Ｍｇ−Ｏ系金属酸化物や、Ｉｎ−Ｏ系金属酸化物、Ｓｎ−Ｏ系金属酸化物、Ｚｎ−Ｏ系金属酸化物などを用いることができる。また、上記金属酸化物の半導体にＳｉＯ_２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。

また、酸化物半導体には、化学式ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つｍは自然数でない）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。また、本明細書でいうＩｎ−Ｇａ−Ｚｎ−Ｏで表記される酸化物半導体材料は、ＩｎＧａＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つｍは自然数でない）であり、ｍが自然数でないことは、ＩＣＰ−ＭＳ分析や、ＲＢＳ分析を用いて確認することができる。

なお本実施の形態の構成において酸化物半導体は、ｎ型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性（ｉ型）とし、又は実質的に真性型としたものである。すなわち、不純物を添加してｉ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化されたｉ型（真性半導体）又はそれに近づけたものである。加えて、酸化物半導体は、２．０ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３．０ｅＶ以上のバンドギャップを有する。そのため、酸化物半導体は、熱励起に起因するキャリアの発生を抑制することができる。その結果、酸化物半導体によってチャネル形成領域が構成されたトランジスタの動作温度の上昇に伴うオフ電流の増加を低減することができる。

また、高純度化された酸化物半導体中にはキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０^１４／ｃｍ^３未満、好ましくは１×１０^１２／ｃｍ^３未満、さらに好ましくは１×１０^１１／ｃｍ^３未満である。

酸化物半導体中にキャリアが極めて少ないため、トランジスタでは、オフ電流を少なくすることができる。具体的には、上述の酸化物半導体を半導体層に用いたトランジスタは、チャネル幅１μｍあたりのオフ電流を１０ａＡ／μｍ（１×１０^−１７Ａ／μｍ）以下にすること、さらには１ａＡ／μｍ（１×１０^−１８Ａ／μｍ）以下、さらには１０ｚＡ／μｍ（１×１０^−２０Ａ／μｍ）にすることが可能である。つまりトランジスタの非導通状態において、酸化物半導体は絶縁体とみなして回路設計を行うことができる。一方で、酸化物半導体は、トランジスタの導通状態においては、非晶質シリコンで形成される半導体層よりも高い電流供給能力を見込むことができる。

酸化物半導体を半導体層１２０３に用いたトランジスタ１２１０、１２２０、１２３０、１２４０は、オフ状態における電流値（オフ電流値）を低くすることができる。よって、トランジスタのオフ電流による画素電極の電位の変動を小さくすることができるため、リフレッシュレートを長くすることができる。そのため、消費電力の削減を図ることができる。あるいは、保持容量の省略又は縮小を図ることができるので、画素を小さくすることができる。よって、解像度の向上を図ることができる。

また、酸化物半導体を半導体層１２０３に用いたトランジスタ１２１０、１２２０、１２３０、１２４０は、耐圧を大きくすることができる。メモリ性を有する表示素子は、一般に駆動電圧が大きいことが知られている。そのため、画素又は信号線駆動回路を構成するトランジスタには、大きい電圧が印加される。よって、メモリ性を有する表示素子により画像を表示する表示装置において、酸化物半導体を用いたトランジスタは好適である。

絶縁表面を有する基板１２００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。

また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、実用的な耐熱ガラスである、酸化ホウ素（Ｂ_２Ｏ_３）_３より酸化バリウム（ＢａＯ）を多く含むガラス基板を用いてもよい。

なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また、プラスチック基板等も適宜用いることができる。

ボトムゲート構造のトランジスタ１２１０、１２２０、１２３０において、下地膜となる絶縁膜を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。

ゲート電極層１２０１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。

例えば、ゲート電極層１２０１の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された２層の積層構造、または銅層上にモリブデン層を積層した２層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した２層構造、窒化チタン層とモリブデン層とを積層した２層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した積層とすることが好ましい。なお、透光性を有する導電膜を用いてゲート電極層を形成することもできる。透光性を有する導電膜としては、透光性導電性酸化物等をその例に挙げることができる。

ゲート絶縁層１２０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。

ゲート絶縁層１２０２は、ゲート電極層側から窒化シリコン層と酸化シリコン層を積層した構造とすることもできる。例えば、第１のゲート絶縁層としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮ_ｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯ_ｘ（ｘ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層とする。ゲート絶縁層１２０２の膜厚は、トランジスタに要求される特性によって適宜設定すればよく３５０ｎｍ乃至４００ｎｍ程度でもよい。

ソース電極層１２０５ａ、ドレイン電極層１２０５ｂに用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Ａｌ、Ｃｕなどの金属層の下側又は上側の一方または双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。

ソース電極層１２０５ａ、ドレイン電極層１２０５ｂに接続する配線層１２４６ａ、配線層１２４６ｂのような導電膜も、ソース電極層１２０５ａ、ドレイン電極層１２０５ｂと同様な材料を用いることができる。

また、ソース電極層１２０５ａ、ドレイン電極層１２０５ｂは、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。

また、ソース電極層１２０５ａ、ドレイン電極層１２０５ｂ（これと同じ層で形成される配線層を含む）となる導電膜を導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。

絶縁層１２０７、１２２７、１２４７、保護絶縁層１２０９としては、酸化絶縁膜、又は窒化絶縁膜などの無機絶縁膜を好適に用いることができる。

絶縁層１２０７、１２２７、１２４７には、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。

保護絶縁層１２０９には、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。

また、保護絶縁層１２０９上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。

なお、半導体層１２０３としては、酸化物半導体だけでなく、非晶質シリコン、微結晶シリコン、又は多結晶シリコンを用いることができる。特に、非晶質シリコンを用いたトランジスタにより、開示する発明の一態様である表示装置又は表示装置が有する画素若しくは信号線駆動回路などを構成することにより、表示装置を安価に製造することができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態９）
本実施の形態では、上記実施の形態で示す表示装置において、タッチパネル機能を付加した表示装置の構成について、図２０（Ａ）、（Ｂ）を用いて説明する。

図２０（Ａ）は、本実施の形態の表示装置の概略図である。図２０（Ａ）には、上記実施の形態の表示装置である表示パネル１５０１にタッチパネルユニット１５０２を重畳して設け、筐体１５０３（ケース）にて合着させる構成について示している。タッチパネルユニット１５０２は、抵抗膜方式、表面型静電容量方式、投影型静電容量方式等を適宜用いることができる。

図２０（Ａ）に示すように、表示パネル１５０１とタッチパネルユニット１５０２とを別々に作製し重畳することにより、タッチパネル機能を付加した表示装置の作製に係るコストの削減を図ることができる。

図２０（Ａ）とは異なるタッチパネル機能を付加した表示装置の構成について、図２０（Ｂ）に示す。図２０（Ｂ）に示す表示装置１５０４は、複数設けられる画素１５０５に光センサ１５０６、表示素子１５０７（例えば電気泳動素子、液晶素子など）を有する。そのため、図２０（Ａ）とは異なり、タッチパネルユニット１５０２を重畳して作製する必要がなく、表示装置の薄型化を図ることができる。なお、画素１５０５とともにゲート線側駆動回路１５０８、信号線側駆動回路１５０９、光センサ用駆動回路１５１０を画素１５０５と同じ基板上に作製することで、表示装置の小型化を図ることができる。なお光センサ１５０６は、アモルファスシリコン等で形成し、酸化物半導体を用いたトランジスタと重畳して形成する構成としてもよい。

本実施の形態により、タッチパネルの機能を付加した表示装置において、酸化物半導体膜を用いたトランジスタを用いることで、静止画の表示の際の、画像の保持特性を向上させることができる。そしてリフレッシュレートを低減して静止画表示を行う際、階調が変化することによる画質の劣化を小さくすることができる。

なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。

（実施の形態１０）
本実施の形態においては、上記実施の形態で説明した表示装置を具備する電子機器の例について説明する。

図２１（Ａ）は携帯型遊技機であり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、接続端子９６３６、記録媒体読込部９６７２、等を有する。図２１（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、他の携帯型遊技機と無線通信を行って情報を共有する機能、等を有することができる。なお、図２１（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。

図２１（Ｂ）はデジタルカメラであり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、接続端子９６３６、シャッターボタン９６７６、受像部９６７７、等を有することができる。図２１（Ｂ）に示すデジタルカメラは、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、アンテナから様々な情報を取得する機能、撮影した画像、又はアンテナから取得した情報を保存する機能、撮影した画像、又はアンテナから取得した情報を表示部に表示する機能、等を有することができる。なお、図２１（Ｂ）に示すデジタルカメラが有する機能はこれに限定されず、様々な機能を有することができる。

図２１（Ｃ）はテレビ受像器であり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、接続端子９６３６、等を有することができる。図２１（Ｃ）に示すテレビ受像機は、テレビ用電波を処理して画像信号に変換する機能、画像信号を処理して表示に適した信号に変換する機能、画像信号のフレーム周波数を変換する機能、等を有することができる。なお、図２１（Ｃ）に示すテレビ受像機が有する機能はこれに限定されず、様々な機能を有することができる。

図２１（Ｄ）は、電子計算機（パーソナルコンピュータ）用途のモニター（ＰＣモニターともいう）であり、筐体９６３０、表示部９６３１等を有することができる。図２１（Ｄ）に示すモニターは、ウインドウ型表示部９６５３が表示部９６３１にある例について示している。なお説明のために表示部９６３１にウインドウ型表示部９６５３を示したが、他のシンボル、例えばアイコン、画像等であってもよい。パーソナルコンピュータ用途のモニターでは、入力時にのみ画像信号が書き換えられる場合が多く、上記実施の形態における表示装置の駆動方法を適用する際に好適である。なお、図２１（Ｄ）に示すモニターが有する機能はこれに限定されず、様々な機能を有することができる。

図２２（Ａ）はコンピュータであり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、接続端子９６３６、ポインティングデバイス９６８１、外部接続ポート９６８０等を有することができる。図２２（Ａ）に示すコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信又は有線通信などの通信機能、通信機能を用いて様々なコンピュータネットワークに接続する機能、通信機能を用いて様々なデータの送信又は受信を行う機能、等を有することができる。なお、図２２（Ａ）に示すコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。

次に、図２２（Ｂ）は携帯電話であり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、マイクロフォン９６３８等を有することができる。図２２（Ｂ）に示した携帯電話は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。なお、図２２（Ｂ）に示した携帯電話が有する機能はこれに限定されず、様々な機能を有することができる。

次に、図２２（Ｃ）は電子ペーパー（Ｅ−ｂｏｏｋともいう）であり、筐体９６３０、表示部９６３１、操作キー９６３２等を有することができる。図２２（Ｃ）に示した電子ペーパーは、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。なお、図２２（Ｃ）に示した電子ペーパーが有する機能はこれに限定されず、様々な機能を有することができる。別の電子ペーパーの構成について図２２（Ｄ）に示す。図２２（Ｄ）に示す電子ペーパーは、図２２（Ｃ）の電子ペーパーに太陽電池９６５１、及びバッテリー９６５２を付加した構成について示している。表示部９６３１として反射型の表示装置を用いる場合、比較的明るい状況下での使用が予想され、太陽電池９６５１による発電、及びバッテリー９６５２での充電を効率よく行うことができ、好適である。なおバッテリー９６５２としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。

本実施の形態において述べた電子機器は、開示する発明の一態様である表示装置を有するため、表示品位の向上を図ることができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

１０ 表示部
１１ 走査線駆動回路
１２ 信号線駆動回路
１３ コントローラ
１００ 画素
１１１ ゲート信号線
１１２ ソース信号線
２００ デマルチプレクサ回路
２０１ スイッチ
２０２ スイッチ
２１１ 映像信号線
２１２ 電源線
２１３ 配線
２１４ 配線
１２００ 基板
１２０１ ゲート電極層
１２０２ ゲート絶縁層
１２０３ 半導体層
１２０７ 絶縁層
１２０９ 保護絶縁層
１２１０ トランジスタ
１２２０ トランジスタ
１２２７ 絶縁層
１２３０ トランジスタ
１２４０ トランジスタ
１２４７ 絶縁層
１５０１ 表示パネル
１５０２ タッチパネルユニット
１５０３ 筐体
１５０４ 表示装置
１５０５ 画素
１５０６ 光センサ
１５０７ 表示素子
１５０８ ゲート線側駆動回路
１５０９ 信号線側駆動回路
１５１０ 光センサ用駆動回路
２０１Ａ トランジスタ
２０２Ａ トランジスタ
５４５０ 画素
５４５１ トランジスタ
５４５２ 容量素子
５４５３ 表示素子
５４５４ コモン電極
５４５５ 画素電極
５４６１ ソース信号線
５４６２ ゲート信号線
５４６３ 配線
５４８０ マイクロカプセル
５４８１ 樹脂
５４８２ 膜
５４８３ 液体
５４８４ 粒子
５４８５ 粒子
５４８６ ツイストボール
５４８７ 粒子
５４８８ キャビティ
５４９１ マイクロカップ
５４９２ 誘電性溶媒
５４９３ 帯電色素粒子
５４９４ 封止層
５４９５ 粘着層
５５０１ 隔壁
５５０２ 粉流体
５５０３ 粉流体
９６３０ 筐体
９６３１ 表示部
９６３２ 操作キー
９６３３ スピーカ
９６３５ 操作キー
９６３６ 接続端子
９６３８ マイクロフォン
９６５１ 太陽電池
９６５２ バッテリー
９６５３ ウインドウ型表示部
９６７２ 記録媒体読込部
９６７６ シャッターボタン
９６７７ 受像部
９６８０ 外部接続ポート
９６８１ ポインティングデバイス
１２０５ａ ソース電極層
１２０５ｂ ドレイン電極層
１２４６ａ 配線層
１２４６ｂ 配線層

Claims (7)

1. 複数の画素、複数のゲート信号線、及び複数のソース信号線がマトリクス状に配置された表示部と、
   前記複数のゲート信号線のいずれか一を選択するタイミングを制御する機能を有する走査線駆動回路と、
   前記走査線駆動回路が前記複数のゲート信号線のいずれか一を選択する期間において、前記複数のソース信号線のすべてに第１の信号を出力した後、前記複数のソース信号線のいずれか一に第２の信号を出力するタイミングを制御する機能を有する信号線駆動回路と、を有し、
   前記複数の画素のそれぞれは、トランジスタと、画素電極とコモン電極とに挟持され、且つメモリ性を有する表示素子と、を有し、
   前記トランジスタの第１の端子は前記複数のソース信号線のいずれか一と電気的に接続され、前記トランジスタの第２の端子は前記画素電極と電気的に接続され、前記トランジスタのゲートは前記複数のゲート信号線のいずれか一と電気的に接続されるものである表示装置。
2. 複数の画素、複数のゲート信号線、及びＮ（Ｎは自然数）個の群に分割される複数のソース信号線がマトリクス状に配置された表示部と、
   前記複数のゲート信号線のいずれか一を選択するタイミングを制御する機能を有する走査線駆動回路と、
   前記走査線駆動回路が前記複数のゲート信号線のいずれか一を選択する期間において、前記Ｎ個の群のすべてのソース信号線に第１の信号を出力した後、前記Ｎ個の群のソース信号線に、１群ずつ順番に第２の信号を出力するタイミングを制御する機能を有する信号線駆動回路と、を有し、
   前記複数の画素のそれぞれは、トランジスタと、画素電極とコモン電極とに挟持され、且つメモリ性を有する表示素子と、を有し、
   前記トランジスタの第１の端子は前記複数のソース信号線のいずれか一と電気的に接続され、前記トランジスタの第２の端子は前記画素電極と電気的に接続され、前記トランジスタのゲートは前記複数のゲート信号線のいずれか一と電気的に接続されるものである表示装置。
3. 複数の画素、複数のゲート信号線、及びＮ（Ｎは自然数）個の群に分割される複数のソース信号線がマトリクス状に配置された表示部と、
   前記複数のゲート信号線のいずれか一を選択するタイミングを制御する機能を有する走査線駆動回路と、
   前記走査線駆動回路が前記複数のゲート信号線のいずれか一を選択する期間において、前記２個目乃至Ｎ個目のソース信号線に第１の信号を出力し、且つ前記１個目のソース信号線に第２の信号を出力した後、前記２個目乃至Ｎ個目の群のソース信号線に、１群ずつ順番に前記第２の信号を出力するタイミングを制御する機能を有する信号線駆動回路と、を有し、
   前記複数の画素のそれぞれは、トランジスタと、画素電極とコモン電極とに挟持され、且つメモリ性を有する表示素子と、を有し、
   前記トランジスタの第１の端子は前記複数のソース信号線のいずれか一と電気的に接続され、前記トランジスタの第２の端子は前記画素電極と電気的に接続され、前記トランジスタのゲートは前記複数のゲート信号線のいずれか一と電気的に接続されるものである表示装置。
4. 請求項１乃至請求項３のいずれか一項において、
   前記第１の信号の電位は、前記コモン電極の電位と等しいものである表示装置。
5. 請求項１乃至請求項３のいずれか一項において、
   前記第１の信号の電位と前記コモン電極の電位との電位差の絶対値は、前記表示素子の閾値電圧の絶対値よりも小さいものである表示装置。
6. 請求項１乃至請求項５のいずれか一項において、
   前記第２の信号は、前記コモン電極の電位とおおむね等しい値と、前記コモン電極の電位よりも高い値と、前記コモン電極の電位よりも低い値との３値を有するものである表示装置。
7. 請求項１乃至請求項４のいずれか一項の表示装置と、通信機能とを有する電子機器。

Images