JP2012043983A - 多層膜形成方法およびそれに用いる成膜装置 - Google Patents

多層膜形成方法およびそれに用いる成膜装置 Download PDF

Info

Publication number
JP2012043983A
JP2012043983A JP2010183974A JP2010183974A JP2012043983A JP 2012043983 A JP2012043983 A JP 2012043983A JP 2010183974 A JP2010183974 A JP 2010183974A JP 2010183974 A JP2010183974 A JP 2010183974A JP 2012043983 A JP2012043983 A JP 2012043983A
Authority
JP
Japan
Prior art keywords
film forming
substrate
layer
film
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010183974A
Other languages
English (en)
Inventor
Katsuhito Wada
雄人 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010183974A priority Critical patent/JP2012043983A/ja
Priority to DE102011110410A priority patent/DE102011110410A1/de
Priority to US13/212,571 priority patent/US20120045864A1/en
Priority to CN2011102802821A priority patent/CN102376550A/zh
Publication of JP2012043983A publication Critical patent/JP2012043983A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/17—Photovoltaic cells having only PIN junction potential barriers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • C23C16/545—Apparatus specially adapted for continuous coating for coating elongated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
    • H10F71/107—Continuous treatment of the devices, e.g. roll-to roll processes or multi-chamber deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/166—Amorphous semiconductors
    • H10F77/1662—Amorphous semiconductors including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】多層膜における膜厚のばらつきを抑制し製品品質を安定化させると共に、装置および製造に係るコストを低減できる多層膜形成方法および成膜装置を提供する。
【解決手段】基板の少なくとも一方の面に原料ガスの組成が異なる３以上の層を気相化学反応により形成する多層膜形成方法であって、前記基板の搬送経路に沿って第１及び第２の成膜部１１０，１２０を有し、前記搬送経路の各端に前記基板の供給／回収部１０１，１０２を有する成膜装置１００を準備するステップと、前記基板を前記搬送経路に沿って第１の速度で連続的に搬送しつつ、前記各成膜部に相互に組成が近い第１および第２の原料ガスを同時に供給して第１及び第２層を含む複数の層を積層形成する第１の搬送・成膜ステップと、前記第１の搬送・成膜ステップの前または後で、前記第１および第２層と組成が異なる第３層を形成する第２の搬送・成膜ステップと、を含む。
【選択図】図１

Description

本発明は多層膜形成方法に関し、さらに詳しくは、薄膜光電変換素子など、膜厚の異なる多くの層を含む多層膜形成方法およびそれに用いる成膜装置に関するものである。
薄膜光電変換素子の製造方法としては、基板上に非結晶シリコンを主材料とした光電変換層を含む多層膜を形成する方法が公知である。基板にはガラス基板などの枚葉基板が使用されることが多いが、プラスチックフィルムあるいは金属薄板からなる長尺帯状の可撓性基板が使用される場合もある。
成膜装置の構成としては、共通室に設置されたロボットアームで基板（枚葉基板）を把持し、その周囲に配設された成膜室に搬入して成膜する構成のもの、複数の成膜室または成膜領域が基板（枚葉基板または長尺基板）の搬送経路に沿って配設され、基板を搬送しつつ成膜する構成のもの（インライン方式）がある。後者のインライン方式は、前者の方式と比べてプロセスの自由度は低下するが、搬送に必要な時間が短縮される点で優れている。
インライン方式の成膜装置には、基板を所定ピッチで間欠的に搬送しその停止期間中に成膜を行うステップ成膜方式と、基板を所定速度で連続的に搬送しながら成膜する連続成膜方式のものがある。
ステップ成膜方式の成膜装置では、例えば特許文献１に示されるように成膜室を開閉式とするか、成膜室間にゲートバルブなどを設置することで、成膜領域間におけるガスの混合を抑制し、また、各成膜領域における成膜時間を別々に制御できるので、膜質や膜厚の異なる複数の層を含む多層膜形成に適している。特許文献２には成膜室間にガスゲートを設置することが開示されている。しかし、これらシール構造を設置するのにコストを要するうえ、形成すべき層の数に応じて成膜室を設ける必要があり、装置が大型化する問題がある。
一方、連続成膜方式の成膜装置では、搬送時間と成膜時間を別にとる必要がないため、膜質および膜厚が一様な層を成膜する場合には、高い生産性が得られる。しかし、膜質や膜厚の異なる複数の層を含む多層膜形成では、原料ガスを入れ替えて各層毎に成膜する必要があるうえ、不純物の拡散を抑制するために、特許文献３、４に記載されるように、ガス入れ替え時に成膜工程とは別に残留ガスの除去工程を実施する必要がある。
しかも、形成すべき層の厚さは成膜時間に依存し、成膜時間は搬送速度により決定されるので、各層の厚さ（成膜時間）に合わせて搬送速度を変更する必要がある。薄い層は相対的に速い搬送速度で成膜し、厚い層は相対的に遅い搬送速度で成膜する必要がある。そうした場合、特に、薄膜太陽電池のように膜質や膜厚の異なる複数の層を含む多層膜形成においては、搬送速度の可変レンジを広く取る必要があり、装置コストが高くなる。搬送速度を可変にするために、モータの回転速度を可変にする種々の速度制御方式が存在するが、多くの場合、速度制御の精度はモータの回転速度に依存している。そのため、搬送速度の可変レンジが広くなると、その分、搬送速度制御の精度が低下し、膜厚のバラツキが大きくなり、製品の特性が低下することも懸念される。
特開平１１−１４５０６０号公報 特許第３２５５９０３号公報 特開平１０−２２５１８号公報 特開２０００−１８３３８０号公報
本発明は、従来技術の上記のような問題点に鑑みてなされたものであり、その目的は、膜厚の異なる多くの層を含む多層膜における膜厚のばらつきを抑制し、製品品質を安定化させると共に、装置および製造に係るコストを低減できる多層膜形成方法およびそれに用いる成膜装置を提供することにある。
上記課題を解決するために、本発明者が鋭意検討したところ、次のような知見を得て本発明に想到した。膜質や膜厚の異なる多数の層を含む多層膜は、その機能を決定する基本的な層と、それらの間に必要に応じて追加される付加的な層（界面層など）で構成される場合が多く、通常、基本的な層に比べて付加的な層は薄く、隣接した層間で原料ガスの組成が近い場合が多い。多層膜形成における前述の課題は、このような膜質や膜厚の多様性に起因したものであるが、（ａ）上記付加的な層では、ごく微量であれば、隣接層間でガスの相互拡散を生じても多層膜の本質的機能は損なわれない、（ｂ）このような微量の相互拡散による本質的機能への影響は、成膜条件の平準化による製品品質の向上によって充分に凌駕され得る。
すなわち、本発明は、基板の少なくとも一方の面に、原料ガスの組成が異なる３以上の層を気相化学反応により形成する多層膜形成方法において、
前記基板の搬送経路に沿って少なくとも第１および第２の成膜部を有し、前記搬送経路の各端に前記基板の供給／回収部を有する成膜装置を準備するステップと、
前記基板を前記搬送経路に沿って第１の速度で連続的に搬送しつつ、搬送経路上の異なる成膜部により、異なる膜を順次積層する過程で、前記第１および第２の各成膜部に、相互に組成が近い第１および第２の原料ガスを同時に供給して、相互に組成が近い第１および第２層を含む複数の層を積層形成する第１の搬送・成膜ステップと、
前記第１の搬送・成膜ステップの前または後で、前記基板を前記搬送経路に沿って第２の速度で連続的に搬送しつつ前記第１および第２の各成膜部に、前記第１および第２の原料ガスと組成が異なりかつ相互に実質的に組成が同一である第３の原料ガスを供給して、前記第１および第２層と組成が異なる第３層を形成する第２の搬送・成膜ステップと、
を含む、多層膜形成方法を採用したことにある。
本発明に係る多層膜形成方法では、上記のように、第１の搬送・成膜ステップで、相互に原料ガスの組成が近い層（第１および第２層を含む複数の層）を同時に積層形成することで、第１層と第２層を含む複数の層を基板上に順次積層形成される一方、それらと原料ガスの組成が異なる第３層を、別の第２の搬送・成膜ステップで形成することにより、それぞれの搬送・成膜ステップ毎の成膜時間および搬送速度が平準化され、第１層、第２層そして第3層の各層すべてを個別に成膜する場合に比べて、第１の速度（第１の搬送・成膜ステップの搬送速度）と第２の速度（第２の搬送・成膜ステップの搬送速度）の差、すなわち、搬送速度の可変レンジを小さくでき、装置コストを低減できる。また、搬送速度の可変レンジが小さくなることで、搬送速度制御の精度が向上され、膜厚や膜質などの製品品質を安定化させることができる。さらに、基板を間欠的にステップ送りし各停止期間中に各層を順次成膜する場合のように成膜装置の規模が過大にならずに済み、また、各層を個別に成膜する場合に比べて、搬送・成膜ステップの数を削減でき、搬送・成膜ステップ間でのガス入れ替え工程の頻度や、搬送経路端部の基板の供給／回収部の動作頻度が低減され、製造工程が簡素化される利点もある。
上記のような観点から、本発明に係る多層膜形成方法は、前記第３の層の膜厚が、前記第１および第２の層を含む前記複数の層を合わせた膜厚よりも大きい場合に有利である。気相化学反応を行う第１および第２の各成膜部に設置される電極対は、汎用性および製造コストを考慮すれば、同規格で構成されることが有利であり、そのような装置構成において、膜厚の大きい第３の層の成膜が、第１および第２の各成膜部を使用して実施されることで、成膜の処理効率を向上できる（電極面積が２倍になれば搬送速度は２倍にでき成膜時間は２分の１にできる）。
また、同様の観点から、本発明に係る多層膜形成方法では、前記第３の層の膜厚が、前記第１および第２の層を含む前記複数の層を合わせた膜厚よりも２倍以上大きい場合に、前記第３層を形成する第２の搬送・成膜ステップが複数回に分けて実施されることが有利である。膜厚差が大きくても搬送速度の可変レンジを拡げずに済み、安定した品質の成膜工程を実施できる。この場合、第２の搬送・成膜ステップが複数回になる分、搬送・成膜ステップの数は増えるが、これらのステップ間ではガス入れ替え工程は不要であり、製造工程が煩雑になることもない。
本発明に係る多層膜形成方法において、前記第１および第２の原料ガスは相互に共通の添加成分を異なる添加量にて含み、前記第３の原料ガスは前記添加成分を含まない場合が想定される。あるいは、前記第１および第２の原料ガスはそれぞれの主ガスの濃度が異なりかつ前記第３層から離れた一方のみが添加成分を含み、前記第３の原料ガスは前記添加成分を含まない場合が想定される。
本発明に係る多層膜形成方法は、前記多層膜が、ｐｉｎ接合構造を有する薄膜光電変換素子であり、前記第１および第２層が、ｐ型半導体層およびｐ／ｉ界面層であるか、または、ｎ型半導体層およびｎ／ｉ界面層であり、前記第３層がｉ型半導体層である場合に特に好適に実施可能である。
ｐｉｎ接合構造を有する薄膜光電変換素子では、発電層となるｉ型半導体層の膜厚が、他のｐ型半導体層、ｎ型半導体層の膜厚よりも大きく、ｐ型半導体層、ｎ型半導体層とそれらに隣接したｐ／ｉ界面層、ｎ／ｉ界面層を合わせた膜厚よりも大きい。また、ｐ／ｉ界面層、ｎ／ｉ界面層は、それぞれに隣接するｐ型半導体層、ｎ型半導体層と原料ガスの組成が近い。したがって、ｐ型半導体層とｐ／ｉ界面層、ｎ型半導体層とｎ／ｉ界面層を、それぞれ、１回の搬送・成膜ステップで同時に積層形成し、膜厚の大きいｉ型半導体層を別の搬送・成膜ステップで第１および第２の成膜部の両方を用いて形成することにより、膜厚が小さいｐ型半導体層、ｐ／ｉ界面層、ｎ型半導体層、および、ｎ／ｉ界面層の成膜時における搬送速度（第１の速度）が半減し、かつ、膜厚の大きいｉ型半導体層の成膜時における搬送速度（第２の速度）が倍増する相乗的な効果により、ｉ型半導体層とそれ以外の各層との膜厚の差が８倍以上あっても、搬送速度の可変レンジ（第１の速度と第２の速度の差）をごく狭い範囲に減縮することができる。
また、本発明に係る多層膜形成方法は、前記多層膜が、ｐｉｎ接合構造を有する薄膜光電変換素子であり、前記第１および第２層が、ｐ型半導体層およびｐ／ｉ界面層であるか、または、ｎ型半導体層およびｎ／ｉ界面層であり、前記添加成分が、前記各型に対応したドーピングガスであり、前記第３層がｉ型半導体層である場合に好適に実施できる。
ｐ型半導体層とそれに隣接するｐ／ｉ界面層との間、ｎ型半導体層とそれに隣接するｎ／ｉ界面層との間では、ｐ，ｎ各型に対応したドーピングガスの設定濃度にごく僅かではあるが許容範囲があり、このような許容範囲内での設定濃度の変動よりも、成膜条件の平準化による制御精度の向上とそれに伴う膜分布の均一性による利点が大きい。
本発明に係る多層膜形成方法は、前記第１および第２の搬送・成膜ステップを含む複数の搬送・成膜ステップを、前記搬送経路の各端の供給／回収部の間で、前記基板を往復搬送しながら実施することを含む場合に特に好適である。上述したように、本発明に係る多層膜形成方法は、各搬送・成膜ステップ毎の成膜時間および搬送速度が平準化され、搬送速度の可変レンジが狭いので、基板を往復搬送しながら成膜するのに最適である。
本発明に係る多層膜形成方法において、前記成膜装置を準備するステップは、前記第１および第２の成膜部として、前記基板が通過可能なスリットを介して相互に連通されかつそれぞれの内部に少なくとも１つの成膜用電極対が配設された第１および第２の成膜室を有する成膜装置を準備することを含むことが好適である。この構成により、各成膜部を搬送経路に沿って隣接配置しつつも各成膜部間のガスの拡散が抑制され、かつ、コンダクタンスが低減されるので、良好な成膜工程を実施できる。
さらに、前記成膜装置を準備するステップは、前記第１および第２の成膜室の少なくとも一方の内部に少なくとも２つの成膜用電極対が配設された成膜装置を準備することを含むことが好適である。この構成では、第１層および第２層が、第１および第２の成膜室に割り当てられる場合の他に、成膜室内の各電極対を、第１層または第２層に隣接した組成が近い層、例えば、第２の各型界面層や第２の各型半導体層に割り当てることで、さらに多くの層を同時に形成でき、また、第１層と第２層とに割り当てられる電極対の配分を変更することにより、第１層と第２層の膜厚が異なる場合にも対応できる。
上記のような利点は、前記成膜装置を準備するステップが、前記第１および第２の成膜部として、共通真空室の内部に配設された少なくとも２つの成膜用電極対を有する成膜装置を準備することを含む場合にも得られる。但し、同時成膜できる原料ガスの組み合わせ条件は、スリットを介して連通された複数の成膜室を含む場合に比べて厳しくなる。
すなわち、２つ以上の別の膜を形成する成膜部が隣接する場合であっても、本発明による構成のように、類似するガスを用いる成膜が隣接するような構成としているので、境界がなくても成膜は可能であるが、隣接するスリットを介して連通した成膜部の方が、各層での膜質は良くなる。
本発明に係る多層膜形成方法において、前記基板が帯状基板であり、前記成膜装置を準備するステップは、前記供給／回収部として、前記基板の巻出し／巻取り部を有する成膜装置を準備することを含み、前記各搬送・成膜ステップは、一方の巻出し／巻取り部で前記基板をロールから巻出し、前記各成膜部で成膜された基板を他方の巻出し／巻取り部でロールに巻取ることを含むことが特に好適である。
しかし、本発明に係る多層膜形成方法は、前記基板が枚葉基板であり、前記成膜装置を準備するステップは、前記供給／回収部として、前記基板の集積装置を有する成膜装置を準備することを含み、前記各搬送・成膜ステップは、一方の集積装置にストックされた前記基板を送出し、前記各成膜部で成膜された基板を他方の集積装置に集積することを含む態様としても実施可能である。
本発明は、上述した多層膜形成方法を実施するための成膜装置にも向けられている。すなわち、本発明に係る成膜装置は、
前記基板を正逆双方向に所定の搬送速度で連続的に搬送可能な搬送装置と、
前記基板の搬送経路の第１および第２端に配設され、前記基板を供給しかつ回収可能な第１および第２の供給／回収部と、
前記基板の搬送経路に沿って配設され、前記基板が通過可能なスリットを介して相互に連通された第１および第２の成膜部と、
前記第１および第２の成膜部に原料ガスを個別に供給するためのガス供給手段と、前記第１および第２の成膜部を個別に排気するための真空排気手段と、
を備え、
前記ガス供給手段は、前記第１および第２の成膜部に、相互に組成が近い第１および第２の原料ガスを同時に供給する第１のガス供給モードと、前記第１および第２の成膜部に、前記第１および第２の原料ガスと組成が異なりかつ相互に実質的に組成が同一である第３の原料ガスを供給する第２のガス供給モードと、を切り換える手段を含む。
本発明に係る成膜装置の好適な態様は、前記ガス供給手段は、前記第１および第２の成膜部に原料ガスを供給する第１および第２のガス供給配管と、前記第１および第２のガス供給配管にそれぞれ接続された第１および第２の分岐配管群と、前記第１および第２の分岐配管群に対してガス種ごとに並列接続された多数のガス供給源と、前記第１および第２の分岐配管群の各分岐管に配設された流量制御手段と、前記切換手段として、前記各分岐管を個別に開閉可能なガス供給弁と、を含む。
上記構成により、前記第１および第２の原料ガスに共通のガス種、さらには、それと前記第３の原料ガスに共通であるかまたは濃度のみが異なるガス種（例えば主ガス）には、共通のガス供給源を用いることができ、それに、他のガス種（例えば添加成分）に対応したガス供給源を追加することで、ガス供給源の数を必要最小限にでき、かつ、容易に変更可能である。
本発明に係る成膜装置において、前記基板が長尺帯状の可撓性基板であり、前記第１および第２の供給／回収部は、前記基板をロールから巻出しかつロールに巻取るための第１および第２のコア駆動装置を含み、前記搬送装置は、前記第１の成膜部と前記第１のコア駆動装置との間に配設された第１のフィードロールと、前記第２の成膜部と前記第２のコア駆動装置との間に配設された第２のフィードロールと、前記第１のフィードロールを駆動する第１のモータと、前記第２のフィードロールを駆動する第２のモータと、を含み、前記各モータは、正逆双方向に回転可能かつ回転速度を可変であることが好適である。
上記構成により、本発明に係る多層膜形成方法を、ロールツウロール方式による往復成膜プロセスとして実施可能となり、かつ、従来のステップ成膜方式に比較して少ない数の成膜部で多層膜の成膜装置を構成でき、装置の規模を縮小できる。
本発明に係る成膜装置において、前記搬送装置は、前記基板を縦姿勢で横方向に搬送しながら成膜できるように、前記第１および第２のコア駆動装置、前記第１および第２のフィードロールのそれぞれの回転軸が鉛直上下方向に配向されていることが好適である。
本発明に係る成膜装置は、従来のステップ成膜方式に比較して少ない数の成膜部で成膜装置を構成でき、装置の規模を縮小できることは既に述べた通りであるが、成膜部の数が少ないことで、成膜区間の両側のフィードロール（またはガイドロール）間の搬送スパンが短縮され、それにより、基板を縦姿勢で横方向に搬送する装置構成であっても、自重による基板の垂下や張力皺の発生が抑制され、基板表面が汚染され難い特徴と相俟って、良好な成膜を実施するうえで有利である。
以上述べたように、本発明に係る多層膜形成方法およびそれに用いる成膜装置は、薄膜光電変換素子など、膜厚の異なる多くの層を含む多層膜の形成プロセスを平準化でき、搬送速度の可変レンジが狭まることで、装置への負担が軽減されると共に、搬送速度制御の精度に起因した膜厚のばらつきが抑制され、製品品質を安定化させる上でも有利である。しかも、装置の大型化を抑え比較的簡素な装置構成にて低コストを実現できると共に、装置の汎用性を維持でき、様々な多層膜の形成に適用可能である。
本発明に係る多層膜形成方法を実施する第１実施形態の成膜装置を示す概略的な平断面図である。 本発明に係る多層膜形成方法を実施する第２実施形態の成膜装置を示す概略的な平断面図である。 １つの電極対を示す図１の要部拡大図である。 本発明方法によって形成可能な第１実施形態の多層膜の積層構造を示す模式的な断面図である。 本発明方法によって形成可能な第２実施形態の多層膜の積層構造を示す模式的な断面図である。 本発明に係る第１実施形態の成膜装置のガス供給系および真空排気系を示す図である。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、以下の説明において、各実施形態に共通または対応する構成には、共通または対応する符号を付すことで説明を省略する場合がある。
（第１実施形態）
図１は、本発明に係る多層膜形成方法を実施する第１実施形態の成膜装置１００を示している。成膜装置１００は、長手方向の各端に配設された第１および第２の一対の搬送室（供給／回収部）１０１，１０２と、それらの間に列設された第１および第２の２つの成膜室１１０，１２０とを備え、基板１０を、搬送室１０１，１０２の一方から他方に向け各成膜室１１０，１２０を通過させてインラインで搬送しながら、各成膜室１１０，１２０内にそれぞれ並設された平行平板型の電極対１１１，１１２および電極対１２１，１２２において前記基板１０の表面に気相化学反応により薄膜の層を積層形成するように構成されている。
第１実施形態における基板１０は、プラスチックフィルムなどの帯状の可撓性基板からなる。搬送室１０１，１０２には、一方のコア１０３（１０４）の周囲にロール状に巻かれた可撓性基板１０を巻出し、他方のコア１０４（１０３）に巻取るためのコア駆動装置（１０３，１０４）、および、それらの間で可撓性基板１０を所定の搬送速度かつ搬送張力にて搬送すべく同期して駆動回転されるフィードロール１０５，１０６が配設され、さらに、図示を省略するが、基板１０の張力を検知するためのテンションロールや、搬送経路上において可撓性基板１０を案内するガイドロールなどが設けられている。これら以外に、基板１０の幅方向位置を制御する端部位置制御ロールや、可撓性基板１０の幅方向端部を把持するグリップローラが付設されていても良い。
成膜装置１００は、両側の搬送室（供給／回収部）１０１，１０２間で基板１０を双方向に搬送し、往復成膜工程を実施可能となるように、それぞれのコア１０３，１０４およびフィードロール１０５，１０６はリバーシブルモータによって駆動される。その際、搬送方向に対して下流側に位置したフィードロール（１０６）のモータをマスターとして速度制御を行い、搬送方向に対して上流側に位置したフィードロール（１０５）のモータをスレーブとして基板１０の搬送張力が一定に維持されるようにトルク制御を行うとともに、各コア１０３，１０４のモータを巻出し／巻取り張力が一定に維持されるようにそれぞれトルク制御を行うことで、基板１０を所定の搬送速度かつ搬送張力にて連続的に搬送可能である。各フィードロール１０５，１０６のモータの可変速運転における速度制御およびトルク制御は、インバータ制御により実施可能である。但し、速度の可変レンジが小さい場合には、閉ループの電圧制御にて実施することもできる。また、ＤＣブラシレスモータを用いることもできる。
なお、以下の説明では、便宜的に第１搬送室１０１から第２搬送室１０２に向かう方向を正方向とする。また、図示例では、各成膜室１１０，１２０および各電極対１１１，１１２，１２１，１２２は長手方向に同数、同形状で対称に配置されているが、電極対の設置数や電極面積などが長手方向に非対称に配置されていても良い。但し、様々な成膜工程に対する自由度や適用性という点では、図示例のような対称配置が有利である。また、成膜装置１００は、基板１０を縦姿勢にて横方向に搬送しながら成膜できるように、前記各コア１０３，１０４、フィードロール１０５，１０６、テンションロール等の回転軸はいずれも鉛直方向に配向されているが、搬送姿勢や搬送方向はこれに限定されるものではない。例えば、平姿勢で横方向や上下方向に搬送するように装置を構成することもできる。
可撓性基板１０としては、例えば、高耐熱性のポリイミドフィルム（ＰＩ）が好適であるが、ポリエーテルイミド（ＰＥＩ）、ポリエーテルニトリル（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリアミド（ＰＡ）、ポリアミドイミド（ＰＡＩ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリエチレンテレフタレート（ＰＥＴ）等の他のプラスチックフィルムを用いることもでき、さらには、アルミニウムやステンレスなどの金属箔を用いることもできる。
可撓性基板１０の厚さは、特に限定されるものではないが、薄い方が材料費を削減できる点で有利である。しかし、基板が薄すぎると、材料によっては加工費が高くなり、また、応力による変形が大きくなり、搬送が困難になる場合があるので、材料に合わせて適正な厚さに選定される必要がある。後述の実施例では、可撓性基板１０として、幅５００ｍｍ、厚さ５０μｍのポリイミドフィルムを用いたが、可撓性基板１０の幅は、装置コストおよび製造コストの点では、膜の均一性が得られる限り広い方が望ましい。
各成膜室１１０，１２０および各搬送室１０１，１０２は、相互に気密に結合され、全体として共通室（共通真空室）を構成する一方、それぞれが隔壁によって仕切られ、各室間のコンダクタンスが低減されている。それぞれの隔壁を貫通して基板１０を通過可能にするスリット１３０が設けられ、該スリット１３０によって各室は相互に連通されているが、各室が個別に排気され、かつ、各室の真空度が略同一に維持されることで、各室相互間におけるガスの流通が抑制されている。スリット１３０は、例えば、幅５００ｍｍの基板１０に対して直交する方向に５ｍｍの幅で形成されるが、基板１０の搬送精度が高ければより狭くすることができる。但し、各成膜室の圧力が異なると、ガスの相互拡散抑制のためにコストが高いガスゲートなどを用いる必要があるため、圧力は同じものとする。
各成膜室１１０，１２０内に配設された電極対１１１，１１２および電極対１２１，１２２は、それぞれが容量結合型のプラズマＣＶＤ装置を構成するものであり、基板１０の搬送経路を挟んでその両側に平行に配置されたカソード（高周波電極）１１３，１２３とアノード（接地電極）１１４，１２４とで構成されている。カソード１１３，１２３は、共通室の外部に配置された高周波電源１１８に接続されている。後述の実施例では、各電極対１１１，１１２，１２１，１２２は、基板幅５００ｍｍに対し、搬送方向に３００ｍｍ、基板幅方向に５００ｍｍの平行平板電極で構成される。
図３は、プラズマＣＶＤ装置を構成する電極対１１１の好適な実施形態を示している。図３において、カソード１１３は、表面に多数のガス噴出孔を有する多孔板からなるシャワー電極構造をなしており、背後に画成されたガスチャンバー１１７内に、共通室の外部からガスを供給することで、カソード１１３のガス噴出孔を通じて、電極対間の放電成膜領域１１５にガスを導入可能である。また、アノード１１４にはヒーターが内蔵されており、アノード１１４に沿って走行する基板１０および放電成膜領域１１５を加熱可能である。
上記のように構成されたカソード１１３とアノード１１４との間に高周波電圧を印加することにより、放電成膜領域１１５にプラズマが形成され、プラズマ中の成膜の前駆体であるラジカルは拡散して、基板１０の表面に堆積し、薄膜を形成可能である。このようなシャワー電極構造の電極対１１１では、ガスの均一な分布が得られるとともに、電極対間の放電成膜領域１１５に生じるガス流れによって、他の成膜領域で導入されたガスが当該放電成膜領域１１５に入りにくい。したがって、同一の成膜室１１０内に設置された他の電極対１１２において、当該電極対１１１と組成の近いガスであれば同時に供給し、連続的に成膜可能であり、さらに、成膜時のガス圧力を上昇させることで、成膜室１１０，１２０間の隔壁（スリット１３０）を省略できる場合もある。
図６は、第１実施形態の成膜装置１００のガス供給系１４０および真空排気系１７０を示している。各成膜室１１０，１２０内に配設された電極対１１１，１１２，１２１，１２２の放電成膜領域１１５，１１５，１２５，１２５へのガス供給系１４０は、成膜に使用する原料ガスを貯蔵するガスボンベなどからなる多数のガス供給源１４１，１４２，１４３・・・と、第１および第２の流量制御部１５０，１６０で構成されている。
流量制御部１５０，１６０は、ガス供給源１４１，１４２，１４３・・・に対応したマスフローコントローラ１５５，１５６，１６５，１６６とその前後のガス供給弁１５３，１５４，１５７，１５８，１６３，１６４，１６７，１６８とを組み合わせた構成であり、開閉弁１５１，１５２，１６１，１６２を介して各電極対１１１，１１２，１２１，１２２のガスチャンバー（１１７）に接続されている。真空排気系１７０は、開閉弁１７１および圧力制御弁１７２を介して各成膜室１１０，１２０に接続された真空ポンプ１７３で構成され、電極対１１１，１１２，１２１，１２２毎に配設されている。
上記構成により、各電極対１１１，１１２，１２１，１２２に導入すべきガス種に対応したガス供給源１４１，１４２，１４３の配管上のガス供給弁１５３，１５４，１５７，１５８，１６３，１６４，１６７，１６８のみを選択的に開くことで、各電極対１１１，１１２，１２１，１２２に所望の原料ガスを所定の混合比にて流量制御しつつ導入可能である。
次に、図４は、上述した第１実施形態の成膜装置１００を用いて本発明方法によって形成可能な多層膜の例としてサブストレート型の薄膜光電変換素子１（薄膜太陽電池）の積層構造を示している。薄膜光電変換素子１は、基板１０の上に、金属電極層１７、ｎ層１６、ｎ／ｉ界面層１５、ｉ層１４、ｐ／ｉ界面層１３、ｐ層１２、透明電極層１１を順次積層したものであり、１つのｐｉｎ接合構造１ａを含むシングルセルとしての例を示している。
上記のような薄膜光電変換素子１においては、ｐ／ｉ界面層１３やｎ／ｉ界面層１５の組成は、真性半導体層であるｉ層１４に比べて、各界面層に隣接したドープ層であるｐ層１２やｎ層１６の組成に近い。アモルファスシリコン（ａ−Ｓｉ）半導体膜の場合、ｐ型ドーパントとしてはホウ素（Ｂ）が、ｎ型ドーパントとしてはリン（Ｐ）が、それぞれ添加され、それらを含むジボラン（Ｂ２Ｈ６）やホスフィン（ＰＨ３）などのドーピングガスガスが、主ガスであるシラン（ＳｉＨ４）や希釈ガスである水素に添加されるが、それらの界面層においても、それぞれのドーピングガスを異なる低濃度で混合したガスが用いられる。そのため、多少のガスの相互拡散があっても（中間領域は形成されるものの）、機能面での影響は小さい。
しかも、これら界面層（１３，１５）やドープ層（１２，１６）は、いずれも膜厚がｉ層（１４）の数％と極端に薄く、成膜における堆積速度を考慮しても、それぞれの成膜時間は、ｉ層（１４）のそれに比べて短い。そこで、成膜装置１００の２つの成膜室１１０，１２０に異なる組成のガスを同時に供給して、各界面層（１３，１５）と、それらに隣接したドープ層（１２，１６）とを各１回の搬送・成膜工程で同時に連続して成膜することで、これらの成膜工程での搬送速度を、個別に成膜する場合の１／２にでき、ｉ層（１４）の搬送・成膜工程での搬送速度との差、すなわち、搬送速度の可変レンジを小さく抑えることができる。
例えば、表１は、図４に示したサブストレート型の薄膜光電変換素子１のｐｉｎ接合構造１ａを構成する各層の膜厚（ｎｍ）、堆積速度（ｎｍ／ｓｅｃ）、成膜時間（ｓｅｃ）、および搬送速度（ｍｍ／ｓｅｃ）を示しており、成膜時間は、ｉ層の８００（ｓｅｃ）に対して他の層は１２０（ｓｅｃ）であり、ｉ層の１５％に過ぎない。
Figure 2012043983
もし仮に、これらの各層（１２，１３，１５，１６）を個別に成膜すると、表１の比較例に示されるように、各搬送・成膜工程における搬送速度は１０（ｍｍ／ｓｅｃ）に設定され、ｉ層（１４）の搬送・成膜工程における搬送速度１．５（ｍｍ／ｓｅｃ）の６．７倍になる。つまり、各層（１２，１３，１５，１６）の搬送・成膜工程における搬送速度を定格とすれば、その１／６以下の搬送速度で成膜工程を実施しなければならない。この場合、搬送速度のばらつきがフルスケールに対して５％であれば、ｉ層（１４）の成膜時における膜厚のばらつきは２０％程度にもなる。
これに対して、表１の実施例１に示されるように、各界面層（１３，１５）と、それらに隣接したドープ層（１２，１６）とを、各１回の搬送・成膜工程で同時に成膜する場合には、これらの搬送・成膜工程における搬送速度は５（ｍｍ／ｓｅｃ）であり、ｉ層（１４）の搬送・成膜工程における搬送速度１．５（ｍｍ／ｓｅｃ）の３．３倍になり、搬送速度の可変レンジは、個別に成膜する場合の１／２になる。この場合、搬送速度のばらつきが上記同様にフルスケールに対して５％であっても、膜厚のばらつきは４％程度で済む。
さらに、後述する実施例２または４に示されるように、膜厚の大きいｉ層（１４）の搬送・成膜工程を、２〜３回の搬送・成膜工程に分けて実施すれば、ｉ層（１４）の各搬送・成膜工程における搬送速度を３〜４．５（ｍｍ／ｓｅｃ）に設定でき、これらの場合、搬送速度の可変レンジは１．６７〜１．１１倍まで減縮される。また、後述する実用的な薄膜光電変換素子では、ｐ層が条件を変えて２層に分けて成膜されるので、このような場合には膜厚のばらつきを一層低減できると言える。
次に、図１に示した第１実施形態の成膜装置１００により、図４に示したサブストレート型の薄膜光電変換素子１のｐｉｎ接合構造１ａ（光電変換層）を積層形成する具体的な搬送・成膜工程について述べる。なお、この場合、基板１０には、先行する成膜工程で、既に、銀（Ａｇ）やアルミニウム（Ａｌ）などからなる金属電極層１７が形成されており、光電変換層はその上に積層形成される。上述した実施例１のように、各界面層（１３，１５）と、それらに隣接したドープ層（１２，１６）とを同一搬送・成膜ステップで連続的に成膜する場合には、ｐｉｎ接合構造１ａの成膜に関して、以下のような３つの搬送・成膜ステップを含む。
（第１の搬送・成膜ステップ）
先ず、金属電極層１７を形成済みの基板１０を、第１搬送室１０１内のロール１０ａから巻出し、第２搬送室１０２に向けて正方向に搬送速度５（ｍｍ／ｓｅｃ）で搬送しながら、第１成膜室１１０の各放電成膜領域１１５に、例えば、主ガスとしてシラン（ＳｉＨ４）および二酸化炭素（ＣＯ２）、希釈ガスとして水素（Ｈ２）を用い、ｎ型ドーピングガスとしてホスフィン（ＰＨ３）を添加した混合ガスを供給すると同時に、第２成膜室１２０の各放電成膜領域１２５に、ドーピングガスを添加せず、二酸化炭素量を減らしかつ低濃度に希釈した主ガスを供給し、第１成膜室１１０で、プラズマＣＶＤ法によりアモルファスシリコンオキサイド（ａ−ＳｉＯ）系のｎ層１６を形成し、第２成膜室１２０では、直前に成膜されたｎ層１６の上にｎ／ｉ界面層１５を積層形成する。このような搬送・成膜ステップの終盤すなわち基板１０の終端部では、基板１０を走行させたまま、または、基板１０を停止した状態で、ドーピングガスを添加せずに、基板１０の非成膜領域に対して所定時間の成膜工程を実施し、各成膜室構成部材の少なくとも一部を覆うことで、次プロセスにおけるドーピングガスの部材からの放出を抑制する。
（第２の搬送・成膜ステップ）
次に、金属電極層１７の上にｎ層１６とｎ／ｉ界面層１５が積層形成され、第２搬送室１０２内にロール１０ｂとして巻き取られた基板１０を、該ロール１０ｂから巻出し、第１搬送室１０１に向けて逆方向に搬送速度１．５（ｍｍ／ｓｅｃ）で搬送しながら、第１および第２成膜室１１０，１２０の各放電成膜領域１１５，１２５に、水素希釈したシラン（ＳｉＨ４）を供給し、プラズマＣＶＤ法により、アモルファスシリコン（ａ−Ｓｉ）のｉ層１４を成膜する。
（第３の搬送・成膜ステップ）
次に、金属電極層１７の上にｎ層１６、ｎ／ｉ界面層１５、ｉ層１４が積層形成され、第１搬送室１０１内にロール１０ａとして巻き取られた基板１０を、該ロール１０ａから巻出し、第２搬送室１０２に向けて正方向に搬送速度５（ｍｍ／ｓｅｃ）で搬送しながら、第１成膜室１１０の各放電成膜領域１１５に、例えば、主ガスとしてシラン（ＳｉＨ４）および二酸化炭素（ＣＯ２）、希釈ガスとして水素（Ｈ２）を用い、低濃度に希釈し、かつ、ｐ型ドーピングガスとしてジボラン（Ｂ２Ｈ６）を少量添加した混合ガスを供給すると同時に、第２成膜室１２０の各放電成膜領域１２５に、主ガスとしてシラン（ＳｉＨ４）および二酸化炭素（ＣＯ２）、希釈ガスとして水素（Ｈ２）を用い、ｐ型ドーピングガスとしてジボラン（Ｂ２Ｈ６）を添加し、かつ、前記よりも主ガスの濃度およびドーピングガスの添加量を上昇させた混合ガスを供給し、第１成膜室１１０で、プラズマＣＶＤ法によりアモルファスシリコンオキサイド（ａ−ＳｉＯ）系のｐ／ｉ界面層１３を形成し、第２成膜室１２０では、直前に成膜されたｐ／ｉ界面層１３の上にｐ層１２を積層形成し、第２搬送室１０２内のロール１ｂに巻き取る。
上記第３の搬送・成膜ステップにおいて、第２成膜室１２０内の各電極対１２１，１２２に対応したそれぞれの放電成膜領域１２５において、ｐ型ドーピングガス（Ｂ２Ｈ６）の添加量を段階的に上昇させたり、二酸化炭素（ＣＯ２）の濃度を段階的に減少させたりすることもでき、それらの場合、上記第３の搬送・成膜ステップでは、３種類の層がそれぞれに対応した所定の膜厚で連続的に積層形成されることになる。また、前述したように、ｉ層１４の成膜を２回に分けて実施する場合は、上記第２の搬送・成膜ステップを、正逆双方向に搬送速度３（ｍｍ／ｓｅｃ）で往復搬送しながら２回実施すれば良い。
上述した第１〜第３の搬送・成膜ステップにおけるガス供給を図６に示した第１実施形態の成膜装置１００のガス供給系１４０で実施する場合、図６には、３系統のガス供給源１４１〜１４３のみが図示されているが、同様のガス供給源を、例えば、シラン（ＳｉＨ４）、二酸化炭素（ＣＯ２）、水素（Ｈ２）ホスフィン（ＰＨ３）、および、ジボラン（Ｂ２Ｈ６）の６系統準備する。
そして、第１〜第３のそれぞれの搬送・成膜ステップにおいて、第１および第２成膜室１１０，１２０のそれぞれで使用するガス種に対応したガス供給弁１５３，１５４，１５７，１５８，１６３，１６４、１６７，１６８を選択的に開き、対応するマスフローコントローラ１５５，１５６，１６５，１６６で流量制御を実施することで、原料ガスの種類、濃度および混合比を切換可能である。なお、各ガス供給源に、所定の希釈度に希釈された原料ガスを準備することもできる。
上記第１実施形態では、サブストレート型の薄膜光電変換素子１のｐｉｎ接合構造１ａを積層形成する搬送・成膜工程について述べたが、基板１０の上に金属電極層１７を形成する先行工程（一次成膜工程）や、ｐｉｎ接合構造１ａの上に、透明電極層１１を成膜するのに、成膜装置１００を使用することもできる。但し、一次成膜工程の後に、金属電極層１７を多数の単位セルに分割するレーザスクライビング工程などが入るので、基板１０（ロール）は一旦搬送室１０１または１０２から搬出される。また、サブストレート型の薄膜光電変換素子１では、基板１０の背面（図４における下面）に直列接続用の金属電極層が形成される場合があり、その成膜工程に上記同様に成膜装置１００を使用することもできる。
また、上記実施形態では、ｎ層およびｎ／ｉ界面層、ｐ／ｉ界面層およびｐ層をそれぞれ同一搬送・成膜ステップで連続的に成膜する場合について述べたが、ｎ層およびｎ／ｉ界面層、または、ｐ／ｉ界面層およびｐ層のいずれかのみに実施しても良い。また、ｐｉｎ接合構造を構成するシリコン系材料としては、アモルファスシリコン（ａ−Ｓｉ）やアモルファスシリコンオサイド（ａ−ＳｉＯ）の他に、アモルファスシリコンカーバイド（ａ−ＳｉＣ）、アモルファスシリコンナイトライド（ａ−ＳｉＮ）など、周知のシリコン系材料を用いることができ、また、微結晶シリコン（μｃ−Ｓｉ）薄膜やアモルファス相を含む微結晶シリコン薄膜等であっても良い。
さらに、上記実施形態では、１つのｐｉｎ接合構造１ａを含むシングルセルとしての例を示したが、２つのｐｉｎ接合構造を積層した２層タンデムや、３つのｐｉｎ接合構造を積層したトリプルセルなどの多接合構造であっても良い。それらの場合、上記第１〜第３の搬送・成膜ステップが、必要に応じて原料ガスの組成や成膜条件を変更して反復されるので、多接合構造であるほど、本発明に係る多層膜形成方法による製造工程の簡素化、装置負担の軽減、製品品質を安定化などのメリットが大きくなると言える。
（第２実施形態）
図２は、本発明に係る多層膜形成方法を実施する第２実施形態の成膜装置２００を示している。成膜装置２００は、ガラス基板などの枚葉基板２０をインラインで搬送しながら、上述した第１実施形態と同様の往復搬送・成膜ステップを実施するために、長手方向の各端に配設された第１および第２の一対の搬送室（供給／回収部）２０１，２０２と、それらの間に列設された第１および第２の２つの成膜室２１０，２２０とを備えている。
この成膜装置２００は、各成膜室２１０，２２０内に並設された平行平板型の電極対２１１，２１２および電極対２２１，２２２の構成は第１実施形態と同様であるが、各成膜室２１０，２２０には、枚葉基板２０を搬送経路に沿って所定ピッチでインライン搬送するために、基板２０の幅方向端部を把持して送出するローラコンベアまたはベルトコンベアなどからなる不図示の搬送装置が設けられている。
さらに、各搬送室２０１，２０２は、多数の枚葉基板２０を重ね合わせた状態にストック（２０ａ，２０ｂ）し、かつ、ストックされた基板２０を一枚ずつ送り出して搬送装置（搬送経路）に供給可能な集積装置として構成されている。なお、各搬送室２０１，２０２（集積装置）および搬送装置は、各枚葉基板２０を一枚ずつホルダ（キャリア）に保持した状態でストックし、かつ、搬送・成膜できるように構成されても良い。
また、直線的な搬送経路の途中に、基板２０の搬送方向を変更する機構を備えていても良い。さらには、搬送経路の終端（搬送室２０２）を始端（搬送室２０１）に循環させ、１つの搬送・成膜ステップを終了した基板２０が、次の搬送・成膜ステップを同じ搬送方向にて実施するために、搬送室２０１に集積されるように構成することもできる。
また、図示例では、各成膜室２１０，２２０および各電極対２１１，２１２，２２１，２２２は長手方向に同数、同形状で対称に配置されているが、第１実施形態の場合同様、電極対の設置数や電極面積などが長手方向に非対称に配置されていても良い。さらに、成膜装置２００は、基板２０を縦姿勢にて横方向に搬送しながら成膜する構成の他に、平姿勢で横方向や上下方向に搬送しながら成膜する構成としても良い。
上記のように構成された成膜装置２００においても、第１実施形態の成膜装置１００と同様の搬送・成膜ステップを実施可能であることは、図面からも明らかであるので、ここでは詳細な説明を省略する。また、第２実施形態の成膜装置２００は、図４に示したサブストレート型の薄膜光電変換素子１以外に、ガラスなどの透明な枚葉基板を用いたスーパーストレート型の薄膜光電変換素子の搬送・成膜工程に好適に使用可能である。
図５は、第２実施形態の成膜装置２００を用いて本発明方法により形成可能なスーパーストレート型の薄膜光電変換素子２（薄膜太陽電池）の積層構造を示している。図５において、薄膜光電変換素子２は、透明な基板２０の上に、透明電極層２１、ｐ層２２、ｐ／ｉ界面層２３、ｉ層２４、ｎ／ｉ界面層２５、ｎ層２６、金属電極層２７を順次積層したものであり、１つのｐｉｎ接合構造２ａを含むシングルセルとしての例を示している。
このスーパーストレート型の薄膜光電変換素子２は、基板２０に対するｐｉｎ接合構造２ａ向きがサブストレート型と上下逆であるため、成膜順は逆になるが、各界面層（２３，２５）と、それらに隣接したドープ層（２２，２６）とを同一搬送・成膜ステップで連続的に成膜し、ｉ層２４を別の搬送・成膜ステップで成膜する点は、第１実施形態と同様である。
すなわち、第１の搬送・成膜ステップで、透明電極層２１が形成された基板２０を第１搬送室２０１から第２搬送室２０２に向けて正方向に搬送しながら、透明電極層２１の上にｐ層２２およびｐ／ｉ界面層２３を連続的に積層形成し、次いで、第２の搬送・成膜ステップでは、基板２０を逆方向に搬送しながら、ｐ／ｉ界面層２３の上にｉ層２４を形成し、さらに、第３の搬送・成膜ステップでは、基板２０を再度正方向に搬送しながら、ｉ層２４の上にｎ／ｉ界面層２５およびｎ層２６を連続的に積層形成することになる。
次に、本発明に係る各実施例について述べる。以下の実施形態は基本的に前記第１実施形態に基づいてｐｉｎ接合構造の搬送・成膜ステップを実施したものであるが、上述したような変更を加えることで前記第２実施形態の実施例ともなりうることは容易に理解されよう。
（実施例２）
表２に示す実施例２では、２つの成膜室１１０，１２０を合わせた搬送区間（成膜領域）の長さが２ｍの成膜装置１００を用い、以下のような２往復の搬送・成膜ステップ１〜４を実施し、金属電極層および透明電極層が積層形成された基板上にｐｉｎ接合構造（光電変換層）の多層膜を形成した。
Figure 2012043983
（２．１）搬送・成膜ステップ１
基板１０を搬送速度８．４ｍｍ／ｓｅｃで正方向に搬送しつつ、第１成膜室１１０にて、主ガスＳｉＨ４：５ｍｌ／ｍｉｎ、水素希釈度（Ｈ２／ＳｉＨ４）１０倍、ドーピングガス添加量（ＰＨ３／ＳｉＨ４）１％、二酸化炭素添加量（ＣＯ２／ＳｉＨ４）１倍としてａ−ＳｉＯ系のｎ層を成膜し、第２成膜室１２０にて、主ガスＳｉＨ４：５ｍｌ／ｍｉｎ、水素希釈度（Ｈ２／ＳｉＨ４）２５倍、ドーピングガス無添加、二酸化炭素添加量（ＣＯ２／ＳｉＨ４）０．３倍としてｎ／ｉ層を成膜した。
（２．２）搬送・成膜ステップ２
基板１０を搬送速度５．０ｍｍ／ｓｅｃで逆方向に搬送しつつ、第１および第２成膜室１１０，１２０にて、主ガスＳｉＨ４：２０ｍｌ／ｍｉｎ、水素希釈度（Ｈ２／ＳｉＨ４）１０倍としてａ−Ｓｉのｉ層の１／２を成膜した。
（２．３）搬送・成膜ステップ３
基板１０をステップ２と同じ搬送速度５．０ｍｍ／ｓｅｃで正方向に搬送しつつステップ２と同じガス条件でａ−Ｓｉのｉ層の残余の１／２を成膜した。
（２．４）搬送・成膜ステップ４
基板１０を搬送速度８．４ｍｍ／ｓｅｃで逆方向に搬送しつつ、第２成膜室１２０にて、主ガスＳｉＨ４：５ｍｌ／ｍｉｎ、水素希釈度（Ｈ２／ＳｉＨ４）２５倍、ドーピングガス添加量（Ｂ２Ｈ６／ＳｉＨ４）１００ｐｐｍ、二酸化炭素添加量（ＣＯ２／ＳｉＨ４）０．４倍としてｐ／ｉ層を成膜し、第１成膜室１１０の第２電極対１１２にて、主ガスＳｉＨ４：５ｍｌ／ｍｉｎ、水素希釈度（Ｈ２／ＳｉＨ４）２０倍、ドーピングガス添加量（Ｂ２Ｈ６／ＳｉＨ４）１％、二酸化炭素添加量（ＣＯ２／ＳｉＨ４）１倍としてａ−ＳｉＯ系のｐ１層を、第１成膜室１１０の第１電極対１１１にて、主ガスＳｉＨ４：５ｍｌ／ｍｉｎ、水素希釈度（Ｈ２／ＳｉＨ４）２０倍、ドーピングガス添加量（Ｂ２Ｈ６／ＳｉＨ４）２％、二酸化炭素添加量（ＣＯ２／ＳｉＨ４）１倍としてａ−ＳｉＯ系のｐ２層を成膜した。
上記実施例２では、ｎ層とｎ／ｉ層を搬送・成膜ステップ１で同時に成膜し、最も膜厚の大きいｉ層を搬送・成膜ステップ２，３に分けて成膜する一方、ｐ／ｉ層と、その１／２の膜厚を有するｐ１層およびｐ２層を、搬送・成膜ステップ４で同時に成膜している。この実施例２では、搬送・成膜ステップ２，３の搬送速度（２．５ｍｍ／ｓｅｃ）を、ｉ層を１ステップで成膜する場合の搬送速度（１．２５ｍｍ／ｓｅｃ）の２倍に設定でき、他の搬送・成膜ステップ１，４との搬送速度の差が小さくなっている。また、搬送・成膜ステップ４では、成膜装置１００の成膜領域を、第２成膜室１２０に対応した１／２領域と、第１成膜室１１０の各電極対１１１，１１２に対応した２つの１／４領域の、３つの領域に分け、３層を同時に成膜している。
（実施例３）
表３に示す実施例３では、実施例２と同様に２つの成膜室１１０，１２０を合わせた搬送区間（成膜領域）の長さが２ｍの成膜装置１００を用い、以下のような１．５往復の搬送・成膜ステップ１〜３を実施し、金属電極層および透明電極層が積層形成された基板上にｐｉｎ接合構造（光電変換層）の多層膜を形成した。
Figure 2012043983
（３．１）搬送・成膜ステップ１
基板１０を搬送速度１６．６ｍｍ／ｓｅｃで正方向に搬送しつつ、第１および第２成膜室１１０，１２０にて、主ガスＳｉＨ４：１０ｍｌ／ｍｉｎ、水素希釈度（Ｈ２／ＳｉＨ４）２５倍、ドーピングガス添加量（ＰＨ３／ＳｉＨ４）４％、二酸化炭素添加量（ＣＯ２／ＳｉＨ４）０．２５倍としてａ−ＳｉＯ系のｎ層を成膜した。
（３．２）搬送・成膜ステップ２
基板１０を搬送速度５．２ｍｍ／ｓｅｃで逆方向に搬送しつつ、第１および第２成膜室１１０，１２０にて、主ガスＳｉＨ４：２５ｍｌ／ｍｉｎ、水素希釈度（Ｈ２／ＳｉＨ４）１５倍としてｉ層を成膜した。なお、実施例３では、ｎ／ｉ層が省略された代わりに、ｉ層にごく微量（２ｐｐｍ）のドーピングガスが添加された。
（３．３）搬送・成膜ステップ３
基板１０を搬送速度１３．３ｍｍ／ｓｅｃ正方向に搬送しつつ、第１成膜室１１０にて、主ガスＳｉＨ４：１０ｍｌ／ｍｉｎ、水素希釈度（Ｈ２／ＳｉＨ４）２５倍、ドーピングガス添加量（Ｂ２Ｈ６／ＳｉＨ４）２００ｐｐｍ、二酸化炭素添加量（ＣＯ２／ＳｉＨ４）０．３５倍としてｐ／ｉ層を成膜し、第２成膜室１２０の第１電極対１２１にて、主ガスＳｉＨ４：１０ｍｌ／ｍｉｎ、水素希釈度（Ｈ２／ＳｉＨ４）２０倍、ドーピングガス添加量（Ｂ２Ｈ６／ＳｉＨ４）１％、二酸化炭素添加量（ＣＯ２／ＳｉＨ４）２倍としてｐ１層を、第２成膜室１２０の第２電極対１２２にて、主ガスＳｉＨ４：１０ｍｌ／ｍｉｎ、水素希釈度（Ｈ２／ＳｉＨ４）２０倍、ドーピングガス添加量（Ｂ２Ｈ６／ＳｉＨ４）２％、二酸化炭素添加量（ＣＯ２／ＳｉＨ４）０．９倍としてｐ２層を成膜した。
上記実施例３では、ｉ層の膜厚が先行する実施例に比べて小さいことから、ｉ層は１回の搬送・成膜ステップで成膜するものとしてステップ数を３回に留め、処理工程の簡素化を図っている。
（実施例４）
表４に示す実施例４では、搬送方向の長さが均等でない３つの成膜室を備え、第１成膜室に２つ、第２成膜室に３つの電極対がそれぞれ並設され、第３成膜室には３つのハーフサイズの電極対が並設され、第１〜第３成膜室を合わせた搬送区間（成膜領域）の長さが３ｍである成膜装置を用い、以下のような３往復の搬送・成膜ステップ１〜６を実施し、金属電極層および透明電極層が積層形成された基板上にｐｉｎ接合構造（光電変換層）の多層膜を形成した。
Figure 2012043983
（４．１）搬送・成膜ステップ１
基板を搬送速度１５．８ｍｍ／ｓｅｃで正方向に搬送しつつ、第１成膜室にて、主ガスＳｉＨ４：２０ｍｌ／ｍｉｎ、水素希釈度（Ｈ２／ＳｉＨ４）５倍、ドーピングガス添加量（ＰＨ３／ＳｉＨ４）４％、二酸化炭素添加量（ＣＯ２／ＳｉＨ４）１倍としてａ−ＳｉＯ系のｎ層を成膜し、第２および第３成膜室にて、主ガスＳｉＨ４：２０ｍｌ／ｍｉｎ（各室１０ｍｌ／ｍｉｎ）、水素希釈度（Ｈ２／ＳｉＨ４）２５倍、ドーピングガスおよび二酸化炭素を添加しないでｎ／ｉ層を成膜した。
（４．２）搬送・成膜ステップ２
基板を搬送速度２５．０ｍｍ／ｓｅｃで逆方向に搬送しつつ、第３成膜室の第２第３電極対にて、主ガスＳｉＨ４：１０ｍｌ／ｍｉｎ、水素希釈度（Ｈ２／ＳｉＨ４）２００倍としてμｃ−Ｓｉのｉ１層を成膜し、第３成膜室の第１電極対と第２および第１成膜室にて、主ガスＳｉＨ４：２０ｍｌ／ｍｉｎ、水素希釈度（Ｈ２／ＳｉＨ４）１００倍としてμｃ−Ｓｉのｉ層の１０％を成膜した。
（４．３）搬送・成膜ステップ３
基板を搬送速度１０．０ｍｍ／ｓｅｃで正方向に搬送しつつ、第１〜第３成膜室にて、主ガスＳｉＨ４：２０ｍｌ／ｍｉｎ、水素希釈度（Ｈ２／ＳｉＨ４）１００倍としてμｃ−Ｓｉのｉ層の３０％を成膜した。
（４．４）搬送・成膜ステップ４
基板を搬送速度１０．０ｍｍ／ｓｅｃで逆方向に搬送しつつ、第１〜第３成膜室にて、前記同様に主ガスＳｉＨ４：２０ｍｌ／ｍｉｎ、水素希釈度（Ｈ２／ＳｉＨ４）１００倍としてμｃ−Ｓｉのｉ層の３０％を成膜した。
（４．５）搬送・成膜ステップ５
基板を搬送速度１０．０ｍｍ／ｓｅｃで正方向に搬送しつつ、第１〜第３成膜室にて、前記同様に主ガスＳｉＨ４：２０ｍｌ／ｍｉｎ、水素希釈度（Ｈ２／ＳｉＨ４）１００倍としてμｃ−Ｓｉのｉ層の残余の３０％を成膜した。
（４．６）搬送・成膜ステップ６
基板を搬送速度１８．８ｍｍ／ｓｅｃで逆方向に搬送しつつ、第３成膜室の第３電極対にて、主ガスＳｉＨ４：５ｍｌ／ｍｉｎ、水素希釈度（Ｈ２／ＳｉＨ４）２５倍、ドーピングガス添加量（Ｂ２Ｈ６／ＳｉＨ４）１００ｐｐｍとしてｐ／ｉ層を、第３成膜室の第２および第１電極対にて、主ガスＳｉＨ４：５ｍｌ／ｍｉｎ、水素希釈度（Ｈ２／ＳｉＨ４）２０倍、ドーピングガス添加量（Ｂ２Ｈ６／ＳｉＨ４）１％としてａ−Ｓｉのｐ１層を成膜し、第２および１成膜室にて、主ガスＳｉＨ４：５ｍｌ／ｍｉｎ、水素希釈度（Ｈ２／ＳｉＨ４）２５０倍、ドーピングガス添加量（Ｂ２Ｈ６／ＳｉＨ４）２％としてμｃ−Ｓｉのｐ２層を成膜した。
上記実施例４では、ｎ層とｎ／ｉ層を搬送・成膜ステップ１で同時に成膜し、最も膜厚の大きいｉ層の１０％と、そのｎ／ｉ層側に介在する相対的に低濃度のｉ１層とを搬送・成膜ステップ２で同時に成膜し、さらに、ｉ層の残余の９０％を搬送・成膜ステップ３〜５に分けて成膜した後、ｐ／ｉ層、ｐ１層およびｐ２層を、搬送・成膜ステップ６で同時に成膜している。
上記各実施例１〜４の多層膜形成プロセスで得られたｐｉｎ接合構造の光電変換層の上に透明電極層を形成した光電変換セルは、比較例のように各層を個別に成膜した光電変換層の上に透明電極層を形成した同構造の光電変換セルと比較しても、発電効率等の性能面で差は見られず、その一方で、格段に簡素化された搬送・成膜ステップで効率良く製造可能であるとともに、搬送速度の可変レンジが小さく抑えられたことで、膜厚のばらつきが抑制され、製品品質の安定化が期待できる。
以上、本発明のいくつかの実施形態について述べたが、本発明は上記に限定されるものではなく、上記以外にも本発明の技術的思想に基づいてさらに各種の変形および変更が可能である。
例えば、上記各実施形態では、成膜装置１００，２００に、容量結合型のプラズマＣＶＤを用いる場合を示したが、表面波プラズマＣＶＤ（ＳＷＰ−ＣＶＤ）や、触媒ＣＶＤ（Ｃａｔ−ＣＶＤ）、あるいは、電子サイクロトロン共鳴プラズマＣＶＤ（ＥＣＲ−ＣＶＤ）を利用したものであっても良い。但し、ガスを原料としないスパッタなどの物理蒸着（ＰＶＤ）は、複数の層を連続的に成膜することに困難はなく、本発明の範囲外である。
本発明に係る多層膜形成方法は、薄膜光電変換素子の製造工程に限定されるものではなく、膜厚の異なる多くの層を含む他の多層膜の製造工程にも利用可能である。
１，２ 薄膜光電変換素子
１ａ，２ａ ｐｉｎ接合構造
１０，２０ 基板
１１，２１ 透明電極層
１２，２２ ｐ層
１３，２３ ｐ／ｉ界面層
１４，２４ ｉ層
１５，２５ ｎ／ｉ界面層
１６，２６ ｎ層
１７，２７ 金属電極層
１００，２００ 成膜装置
１０１，１０２，２０１，２０２ 搬送室
１０３，１０４ コア（コア駆動装置）
１０５，１０６ フィードロール
１１０，１２０，２１０，２２０ 成膜室
１１１，１１２，１２１，１２２，２１１，２１２，２２１，２２２ 電極対
１１３，１２３，２１３，２２３ カソード（高周波電極）
１１４，１２４，２１４，２２４ アノード（接地電極）
１１５，１２５，２１５，２２５ 放電成膜領域
１４０ ガス供給系
１４１，１４２，１４３ ガス供給源
１５０，１６０ 流量制御部
１５１，１５２，１６１，１６２ 開閉弁
１５３，１５４，１５７，１５８，１６３，１６４，１６７，１６８ ガス供給弁
１５５，１５６，１６５，１６６ マスフローコントローラ
１７０ 真空排気系
１７１ 開閉弁
１７２ 圧力制御弁
１７３ 真空ポンプ

Claims (17)

  1. 基板の少なくとも一方の面に、原料ガスの組成が異なる３以上の層を気相化学反応により形成する多層膜形成方法であって、
    前記基板の搬送経路に沿って少なくとも第１および第２の成膜部を有し、前記搬送経路の各端に前記基板の供給／回収部を有する成膜装置を準備するステップと、
    前記基板を前記搬送経路に沿って第１の速度で連続的に搬送しつつ、前記第１および第２の各成膜部に、相互に組成が近い第１および第２の原料ガスを同時に供給して、相互に組成が近い第１および第２層を含む複数の層を積層形成する第１の搬送・成膜ステップと、
    前記第１の搬送・成膜ステップの前または後で、前記基板を前記搬送経路に沿って第２の速度で連続的に搬送しつつ、前記第１および第２の各成膜部に、前記第１および第２の原料ガスと組成が異なりかつ相互に実質的に組成が同一である第３の原料ガスを供給して、前記第１および第２層と組成が異なる第３層を形成する第２の搬送・成膜ステップと、
    を含む、多層膜形成方法。
  2. 前記第３の層の膜厚が、前記第１および第２の層を含む前記複数の層を合わせた膜厚よりも大きい、請求項１に記載の多層膜形成方法。
  3. 前記第３の層の膜厚が、前記第１および第２の層を含む前記複数の層を合わせた膜厚よりも２倍以上大きく、前記第３層を形成する第２の搬送・成膜ステップが、複数回に分けて実施される、請求項１に記載の多層膜形成方法。
  4. 前記第１および第２の原料ガスは相互に共通の添加成分を異なる添加量にて含み、前記第３の原料ガスは前記添加成分を含まない、請求項１に記載の多層膜形成方法。
  5. 前記第１および第２の原料ガスはそれぞれの主ガスの濃度が異なりかつ前記第３層から離れた一方のみが添加成分を含み、前記第３の原料ガスは前記添加成分を含まない、請求項１に記載の多層膜形成方法。
  6. 前記多層膜が、ｐｉｎ接合構造を有する薄膜光電変換素子であり、前記第１および第２層が、ｐ型半導体層およびｐ／ｉ界面層であるか、または、ｎ型半導体層およびｎ／ｉ界面層であり、前記第３層がｉ型半導体層である、請求項１に記載の多層膜形成方法。
  7. 前記多層膜が、ｐｉｎ接合構造を有する薄膜光電変換素子であり、前記第１および第２層が、ｐ型半導体層およびｐ／ｉ界面層であるか、または、ｎ型半導体層およびｎ／ｉ界面層であり、前記添加成分が、前記各型に対応したドーピングガスであり、前記第３層がｉ型半導体層である、請求項４または５に記載の多層膜形成方法。
  8. 前記第１および第２の搬送・成膜ステップを含む複数の搬送・成膜ステップを、前記搬送経路の各端の供給／回収部の間で、前記基板を往復搬送しながら実施することを含む、請求項１に記載の多層膜形成方法。
  9. 前記成膜装置を準備するステップは、前記第１および第２の成膜部として、前記基板が通過可能なスリットを介して相互に連通されかつそれぞれの内部に少なくとも１つの成膜用電極対が配設された第１および第２の成膜室を有する成膜装置を準備することを含む、請求項１に記載の多層膜形成方法。
  10. 前記成膜装置を準備するステップは、前記第１および第２の成膜室の少なくとも一方の内部に少なくとも２つの成膜用電極対が配設された成膜装置を準備することを含む、請求項９に記載の多層膜形成方法。
  11. 前記成膜装置を準備するステップは、前記第１および第２の成膜部として、共通真空室の内部に配設された少なくとも２つの成膜用電極対を有する成膜装置を準備することを含む、請求項１に記載の多層膜形成方法。
  12. 前記基板が帯状基板であり、前記成膜装置を準備するステップは、前記供給／回収部として、前記基板の巻出し／巻取り部を有する成膜装置を準備することを含み、前記各搬送・成膜ステップは、一方の巻出し／巻取り部で前記基板をロールから巻出し、前記各成膜部で成膜された基板を他方の巻出し／巻取り部でロールに巻取ることを含む、請求項８に記載の多層膜形成方法。
  13. 前記基板が枚葉基板であり、前記成膜装置を準備するステップは、前記供給／回収部として、前記基板の集積装置を有する成膜装置を準備することを含み、前記各搬送・成膜ステップは、一方の集積装置から前記基板を送出し、前記各成膜部で成膜された基板を他方の集積装置に集積することを含む、請求項８に記載の多層膜形成方法。
  14. 基板の少なくとも一方の面に、原料ガスの組成が異なる３以上の層を気相化学反応により形成する多層膜形成方法を実施するための成膜装置であって、
    前記基板を正逆双方向に所定の搬送速度で連続的に搬送可能な搬送装置と、
    前記基板の搬送経路の第１および第２端に配設され、前記基板を供給しかつ回収可能な第１および第２の供給／回収部と、
    前記基板の搬送経路に沿って配設され、前記基板が通過可能なスリットを介して相互に連通された第１および第２の成膜部と、
    前記第１および第２の成膜部に原料ガスを個別に供給するためのガス供給手段と、
    前記第１および第２の成膜部を個別に排気するための真空排気手段と、
    を備え、
    前記ガス供給手段は、前記第１および第２の成膜部に、相互に組成が近い第１および第２の原料ガスを同時に供給する第１のガス供給モードと、前記第１および第２の成膜部に、前記第１および第２の原料ガスと組成が異なりかつ相互に実質的に組成が同一である第３の原料ガスを供給する第２のガス供給モードと、を切り換える手段を含む、成膜装置。
  15. 前記ガス供給手段は、前記第１および第２の成膜部に原料ガスを供給する第１および第２のガス供給配管と、前記第１および第２のガス供給配管にそれぞれ接続された第１および第２の分岐配管群と、前記第１および第２の分岐配管群に対してガス種ごとに並列接続された多数のガス供給源と、前記第１および第２の分岐配管群の各分岐管に配設された流量制御手段と、前記切換手段として、前記各分岐管を個別に開閉可能なガス供給弁と、を含む、請求項１４に記載の成膜装置。
  16. 前記基板が長尺帯状の可撓性基板であり、
    前記第１および第２の供給／回収部は、前記基板をロールから巻出しかつロールに巻取るための第１および第２のコア駆動装置を含み、
    前記搬送装置は、前記第１の成膜部と前記第１のコア駆動装置との間に配設された第１のフィードロールと、前記第２の成膜部と前記第２のコア駆動装置との間に配設された第２のフィードロールと、前記第１のフィードロールを駆動する第１のモータと、前記第２のフィードロールを駆動する第２のモータと、を含み、
    前記各モータは、正逆双方向に回転可能かつ回転速度を可変である、請求項１５に記載の成膜装置。
  17. 前記搬送装置は、前記基板を縦姿勢で横方向に搬送しながら成膜できるように、前記第１および第２のコア駆動装置、前記第１および第２のフィードロールのそれぞれの回転軸が鉛直上下方向に配向されている、請求項１６に記載の成膜装置。
JP2010183974A 2010-08-19 2010-08-19 多層膜形成方法およびそれに用いる成膜装置 Withdrawn JP2012043983A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010183974A JP2012043983A (ja) 2010-08-19 2010-08-19 多層膜形成方法およびそれに用いる成膜装置
DE102011110410A DE102011110410A1 (de) 2010-08-19 2011-08-12 Multilayer film formation method and film deposition apparatus used with the method
US13/212,571 US20120045864A1 (en) 2010-08-19 2011-08-18 Multilayer film formation method and film deposition apparatus used with the method
CN2011102802821A CN102376550A (zh) 2010-08-19 2011-08-19 多层膜形成方法及用于该方法的膜沉积装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010183974A JP2012043983A (ja) 2010-08-19 2010-08-19 多層膜形成方法およびそれに用いる成膜装置

Publications (1)

Publication Number Publication Date
JP2012043983A true JP2012043983A (ja) 2012-03-01

Family

ID=45594385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010183974A Withdrawn JP2012043983A (ja) 2010-08-19 2010-08-19 多層膜形成方法およびそれに用いる成膜装置

Country Status (4)

Country Link
US (1) US20120045864A1 (ja)
JP (1) JP2012043983A (ja)
CN (1) CN102376550A (ja)
DE (1) DE102011110410A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014003275A (ja) * 2012-06-14 2014-01-09 Nexpower Technology Corp 薄膜太陽電池及びその製造方法
JP2018532231A (ja) * 2015-10-02 2018-11-01 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ フレキシブル層スタックを製造するための方法及び装置、並びにフレキシブル層スタック
JP2019019384A (ja) * 2017-07-19 2019-02-07 トヨタ自動車株式会社 処理装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6047308B2 (ja) * 2012-05-28 2016-12-21 日精エー・エス・ビー機械株式会社 樹脂容器用コーティング装置
CN102877026B (zh) * 2012-09-27 2014-12-24 中国科学院长春光学精密机械与物理研究所 多层膜器件真空沉积装置
US10201623B2 (en) 2013-03-15 2019-02-12 Memorial Sloan Kettering Cancer Center HSP90-targeted cardiac imaging and therapy
WO2020025102A1 (en) * 2018-07-30 2020-02-06 Applied Materials, Inc. Method of coating a flexible substrate with a stack of layers, layer stack, and deposition apparatus for coating a flexible substrate with a stack of layers
NL2021997B1 (nl) * 2018-11-14 2020-05-20 Johannes Hendrikus Lagarde Kevin Systeem en werkwijze voor het deponeren van een eerste en tweede laag op een substraat.
CN111261634A (zh) * 2020-02-10 2020-06-09 无锡拍字节科技有限公司 一种存储器件的制造设备及其方法
CN111739971B (zh) 2020-08-03 2021-02-19 苏州迈正科技有限公司 镀膜设备、方法、系统及太阳能电池、组件、发电系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132237A (ja) * 1992-10-21 1994-05-13 Canon Inc 機能性堆積膜の連続的製造装置
JP2002009313A (ja) * 2000-06-20 2002-01-11 Fuji Electric Co Ltd 薄膜太陽電池
JP2003007146A (ja) * 2001-06-22 2003-01-10 Fujikura Ltd 酸化物超電導導体及びその製造方法
JP2009094399A (ja) * 2007-10-11 2009-04-30 Fuji Electric Systems Co Ltd 薄膜太陽電池の製造装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03255903A (ja) 1990-03-06 1991-11-14 Yokogawa Electric Corp アブソリュート測長器の干渉信号処理方法
JP2824808B2 (ja) * 1990-11-16 1998-11-18 キヤノン株式会社 マイクロ波プラズマｃｖｄ法による大面積の機能性堆積膜を連続的に形成する装置
JP3073327B2 (ja) * 1992-06-30 2000-08-07 キヤノン株式会社 堆積膜形成方法
JP3169337B2 (ja) * 1995-05-30 2001-05-21 キヤノン株式会社 光起電力素子及びその製造方法
JPH1022518A (ja) 1996-07-02 1998-01-23 Sharp Corp 化学蒸着装置
JP3475752B2 (ja) 1997-11-06 2003-12-08 富士電機ホールディングス株式会社 薄膜製造装置
JPH11219947A (ja) * 1998-01-29 1999-08-10 Chul-Ju Hwang 半導体素子の薄膜形成方法
JP2000183380A (ja) 1998-12-16 2000-06-30 Toppan Printing Co Ltd 太陽電池成膜装置及び太陽電池成膜方法
TW526545B (en) * 2002-02-05 2003-04-01 Winbond Electronics Corp Method for using pressure to determine the end point of gas cleaning and method of determination thereof
JP4844086B2 (ja) * 2005-10-28 2011-12-21 三菱電機株式会社 半導体製造方法及びサテライト
TWI348730B (en) * 2007-07-17 2011-09-11 Ind Tech Res Inst Method of fabricating polysilicon film

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132237A (ja) * 1992-10-21 1994-05-13 Canon Inc 機能性堆積膜の連続的製造装置
JP2002009313A (ja) * 2000-06-20 2002-01-11 Fuji Electric Co Ltd 薄膜太陽電池
JP2003007146A (ja) * 2001-06-22 2003-01-10 Fujikura Ltd 酸化物超電導導体及びその製造方法
JP2009094399A (ja) * 2007-10-11 2009-04-30 Fuji Electric Systems Co Ltd 薄膜太陽電池の製造装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014003275A (ja) * 2012-06-14 2014-01-09 Nexpower Technology Corp 薄膜太陽電池及びその製造方法
JP2018532231A (ja) * 2015-10-02 2018-11-01 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ フレキシブル層スタックを製造するための方法及び装置、並びにフレキシブル層スタック
JP7023222B2 (ja) 2015-10-02 2022-02-21 アプライド マテリアルズ インコーポレイテッド フレキシブル層スタックを製造するための方法及び装置、並びにフレキシブル層スタック
JP2019019384A (ja) * 2017-07-19 2019-02-07 トヨタ自動車株式会社 処理装置

Also Published As

Publication number Publication date
US20120045864A1 (en) 2012-02-23
DE102011110410A1 (de) 2012-03-29
CN102376550A (zh) 2012-03-14

Similar Documents

Publication Publication Date Title
JP2012043983A (ja) 多層膜形成方法およびそれに用いる成膜装置
JP4316767B2 (ja) 基板処理装置
JP5182610B2 (ja) 薄膜太陽電池の製造装置
US20110041765A1 (en) Film deposition device
TW200837214A (en) Deposition system and method
US11680319B2 (en) Atomic layer deposition device and atomic layer deposition method
JP2014523479A (ja) インライン式の化学気相成長の方法及びシステム
EP2256782B1 (en) Plasma deposition source and method for depositing thin films
JP2001110729A (ja) 半導体素子の連続製造装置
US7588957B2 (en) CVD process gas flow, pumping and/or boosting
JP2009179838A (ja) 薄膜製造装置
CN109423695A (zh) 掺杂源供应管路及化学气相沉积系统
US20110262641A1 (en) Inline chemical vapor deposition system
JP5101029B2 (ja) 光電変換素子製造装置および光電変換素子製造方法
JP2013505564A (ja) モジュール式基板処理システムおよびモジュール基板処理方法
JP5029041B2 (ja) プラズマｃｖｄ装置、及び、薄膜製造方法
JP4273382B2 (ja) プラズマ処理装置と薄膜形成方法
JP5122805B2 (ja) 成膜装置
JP5023914B2 (ja) 薄膜製造装置及び薄膜製造方法
JP2007266094A (ja) プラズマｃｖｄ装置及びプラズマｃｖｄによる半導体薄膜の成膜方法
JP4949695B2 (ja) 光電変換装置の製造装置および光電変換装置の製造方法
JP5262338B2 (ja) プラズマｃｖｄ装置
JP5169068B2 (ja) 薄膜太陽電池の製造装置
JP2006100551A (ja) プラズマ製膜方法、プラズマ処理装置、太陽電池及び太陽電池の製造方法
US20250037993A1 (en) Method for forming silicon nitride film selectively on sidewalls of trenches

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140110

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20140310