JP2012103385A - 電気光学装置、電子機器 - Google Patents

Abstract

【課題】トランジスターを備えた高精細な画素を有する電気光学装置、この電気光学装置を備えた電子機器を提供すること。
【解決手段】電気光学装置の画素Ｐは、第１方向（Ｘ方向）に延在する走査線３ａと、走査線３ａに交差する第２方向（Ｙ方向）に延在するデータ線６ａと、走査線３ａおよびデータ線６ａに電気的に接続された薄膜トランジスター３０と、を備え、薄膜トランジスター３０は、走査線３ａとデータ線６ａとの交差部に平面的に重なるように配置され、Ｘ方向に延在するドレイン領域３０ａ５と、Ｙ方向に延在するソース領域３０ａ１と、Ｘ方向に延在する第１延在部とＹ方向に延在する第２延在部とを含むチャネル領域３０ａ３と、を有する半導体層３０ａと、チャネル領域３０ａ３に対向するゲート電極部３０ｇと、を有する。
【選択図】図３

Description

本発明は、画素のスイッチング素子としてトランジスターを備えた電気光学装置、およびこれを備えた電子機器に関する。

上記電気光学装置として、データ線と走査線との交差部においてソース領域およびチャネル領域がデータ線に沿って配置され、ドレイン領域が走査線に沿って折り曲げられた半導体層を有するトランジスターを備えた電気光学装置が知られている（特許文献１）。

特許文献１の電気光学装置によれば、データ線あるいは走査線に沿って半導体層を直線的に配置する場合に比べて、半導体層を途中で折り曲げているので、データ線あるいは走査線に沿った方向のトランジスターの大きさを小さくすることができる。これにより、画素の配置ピッチが小さく高精細となってもトランジスターを備えた電気光学装置を実現できるとしている。

特開２０１０−７８８４０号公報

しかしながら、上記電気光学装置における画素数をさらに増やしたいという要求がある。したがって、画素の配置ピッチがさらに細かい状態でも所定の特性を有するトランジスターを画素ごとに配置したいという課題がある。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例１］本適用例の電気光学装置は、第１方向に延在する走査線と、前記走査線に交差する第２方向に延在するデータ線と、前記走査線および前記データ線の交差に対応して設けられ、前記走査線と前記データ線とに電気的に接続されたトランジスターと、を備え、前記トランジスターは、前記第１方向に延在する第１ソース・ドレイン領域と、前記第２方向に延在する第２ソース・ドレイン領域と、前記第１および前記第２ソース・ドレイン領域の間に設けられると共に、前記走査線と前記データ線の交差部に平面的に重なるように設けられ、前記第１方向に延在する第１延在部と前記第２方向に延在する第２延在部とを含むチャネル領域と、を有する半導体層と、前記チャネル領域に対向するゲート電極部と、を有するを備えたことを特徴とする。

この構成によれば、チャネル領域以外の第１または第２ソース・ドレイン領域を折り曲げる場合に比べて、第１方向（走査線の延在方向）または第２方向（データ線の延在方向）のチャネル領域の寸法を実質的に短くすることができ、画素の配置ピッチが従来に比べてさらに細かい状態となってもトランジスターを画素ごとに配置することができる。すなわち、トランジスターによってスイッチング制御可能で高精細な画素を有する電気光学装置を提供できる。また、従来ならばチャネル領域の長さを一定とすることで所定の電気特性を確保することが当たり前であった、言い換えれば、従来、チャネル領域を折り曲げる発想はなかった。ところが、画素が高精細になればなるほど、半導体層を小型化する必要があり、小型になればチャネル領域を折り曲げることによる電気特性のばらつきも無視することができる。すなわち、高精細な画素におけるより好適な半導体層の配置を実現できる。

［適用例２］上記適用例の電気光学装置において、前記トランジスターに対応して設けられた画素電極を有し、前記第１および前記第２ソース・ドレイン領域のうち、一方が前記画素電極に電気的に接続され、他方が前記データ線に電気的に接続され、前記一方のソース・ドレイン領域に沿って平面的に前記半導体層の両側に設けられ、前記走査線と前記ゲート電極部とを電気的に接続させるコンタクトホール内に前記ゲート電極部から延在して設けられる遮光性の導電膜を有する側壁部を備え、前記チャネル領域は、前記第１方向における前記第１延在部の長さおよび前記第２方向における前記第２延在部の長さのうち前記一方のソース・ドレイン領域側の長さが前記他方のソース・ドレイン領域側の長さに比べて短いことが好ましい。
この構成によれば、チャネル領域に接続する第１および第２ソース・ドレイン領域のうち、光リーク電流の発生防止に対して有効な画素電極に電気的に接続される側の一方のソース・ドレイン領域側の長さが他方に比べて短くなっている。したがって、平面的に半導体層の両側に設けられた遮光性の側壁部の半導体層に沿った部分の長さを短くできる。ゆえに、側壁部を設けることに伴う遮光領域の面積の拡大を抑えることができ、トランジスターにおける光リーク電流の発生を防止するために側壁部を設けても開口率の低下を抑えることができる。

［適用例３］上記適用例の電気光学装置において、前記チャネル領域と前記第１および前記第２ソース・ドレイン領域との間にはそれぞれＬＤＤ領域を有し、前記半導体層の両側に設けられた前記側壁部のうち、少なくとも一方が前記チャネル領域と前記ＬＤＤ領域とに沿って設けられていることが好ましい。
この構成によれば、チャネル領域とＬＤＤ領域とに沿って設けられた側壁部によって遮光されているので、トランジスターにおける光リーク電流の発生をより低減できる。

［適用例４］上記適用例の電気光学装置において、前記ゲート電極部を含む遮光領域が前記走査線および前記データ線に対して線対称に配置されていることが好ましい。
この構成によれば、隣り合う画素の開口部分の形状が走査線およびデータ線に対して対称となるので、光学設計上の視覚特性に偏りが生じていてもその影響を受け難い高精細な画素を有する電気光学装置を提供できる。

［適用例５］本適用例の電子機器は、上記適用例の電気光学装置を備えたことを特徴とする。
これによれば、高精細な画素を有していても所望の電気光学特性が得られ、見栄えのよい表示が可能な電子機器を提供することができる。

（ａ）は液晶装置の構成を示す概略平面図、（ｂ）は（ａ）のＨ−Ｈ’線で切った概略断面図。 液晶装置の電気的な構成を示す等価回路図。 （ａ）は実施例１の画素の構成を示す概略平面図、（ｂ）は薄膜トランジスターの構成を示す概略平面図、（ｃ）は保持容量の構成を示す概略平面図。 実施例１の画素の配置を示す概略平面図。 図３（ａ）のＢ−Ｂ’線で切った画素の構造を示す概略断面図。 図３（ａ）のＣ−Ｃ’線で切った画素の構造を示す概略断面図。 実施例２の画素の構成を示す概略平面図。 実施例２の画素の配置を示す概略平面図。 （ａ）は実施例３の画素の構成を示す概略平面図、（ｂ）は実施例３の半導体層の構成を示す概略平面図、（ｃ）は容量線と中継電極および容量電極の配置を示す概略平面図。 図９のＤ−Ｄ’線で切った画素の構造を示す概略断面図。 電子機器としての投射型表示装置の構成を示す概略図。

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。

（第１実施形態）
本実施形態では、薄膜トランジスター（Thin Film Transistor；ＴＦＴ）を画素のスイッチング素子として備えた電気光学装置としてのアクティブマトリクス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。

＜液晶装置＞
まず、本実施形態の電気光学装置としての液晶装置について、図１および図２を参照して説明する。図１（ａ）は液晶装置の構成を示す概略平面図、同図（ｂ）は同図（ａ）のＨ−Ｈ’線で切った概略断面図、図２は液晶装置の電気的な構成を示す等価回路図である。

図１（ａ）および（ｂ）に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０および対向基板２０は、透明な例えば石英などのガラス基板が用いられている。

素子基板１０は対向基板２０よりも一回り大きく、両基板は、額縁状に配置されたシール材４０を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層５０を構成している。シール材４０は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材４０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。

額縁状に配置されたシール材４０の内側には、同じく額縁状に遮光膜２１が設けられている。遮光膜２１は、例えば遮光性の金属あるいは金属酸化物などからなり、遮光膜２１の内側が複数の画素Ｐを有する表示領域Ｅとなっている。なお、図１では図示省略したが、表示領域Ｅにおいても複数の画素Ｐを平面的に区分する遮光部が設けられている。

素子基板１０の１辺部に沿ったシール材４０との間にデータ線駆動回路１０１が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材４０の内側に検査回路１０３が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材４０の内側に走査線駆動回路１０２が設けられている。該１辺部と対向する他の１辺部のシール材４０の内側には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、該１辺部に沿って配列した複数の外部接続端子１０４に接続されている。
以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。
なお、検査回路１０３の配置はこれに限定されず、データ線駆動回路１０１と表示領域Ｅとの間のシール材４０の内側に沿った位置に設けてもよい。

図１（ｂ）に示すように、素子基板１０の液晶層５０側の表面には、画素Ｐごとに設けられた光透過性を有する画素電極１５およびスイッチング素子としての薄膜トランジスター（ＴＦＴ；Thin Film Transistor）３０と、信号配線と、これらを覆う配向膜１８とが形成されている。

対向基板２０の液晶層５０側の表面には、遮光膜２１と、これを覆うように成膜された層間膜層２２と、層間膜層２２を覆うように設けられた共通電極２３と、共通電極２３を覆う配向膜２４とが設けられている。

遮光膜２１は、図１（ａ）に示すように平面的にデータ線駆動回路１０１や走査線駆動回路１０２、検査回路１０３と重なる位置において額縁状に設けられている。これにより対向基板２０側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。

層間膜層２２は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜２１を覆うように設けられている。このような層間膜層２２の形成方法としては、例えばプラズマＣＶＤ法などを用いて成膜する方法が挙げられる。

共通電極２３は、例えばＩＴＯなどの透明導電膜からなり、層間膜層２２を覆うと共に、図１（ａ）に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続している。

画素電極１５を覆う配向膜１８および共通電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、ＳｉＯｘ（酸化シリコン）などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。

図２に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する信号線としての複数の走査線３ａおよび複数のデータ線６ａと、データ線６ａ沿って平行するように配置された容量線３ｂとを有する。
走査線３ａが延在する方向がＸ方向（第１方向）であり、データ線６ａが延在する方向がＹ方向（第２方向）である。

走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極１５と、ＴＦＴ３０と、保持容量１６とが設けられ、これらが画素Ｐの画素回路を構成している。

走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のソースに電気的に接続されている。画素電極１５はＴＦＴ３０のドレインに電気的に接続されている。
データ線６ａはデータ線駆動回路１０１（図１参照）に接続されており、データ線駆動回路１０１から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは走査線駆動回路１０２（図１参照）に接続されており、走査線駆動回路１０２から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。データ線駆動回路１０１からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣接する複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路１０２は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。

液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極１５に書き込まれる構成となっている。そして、画素電極１５を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極１５と液晶層５０を介して対向配置された共通電極２３との間で一定期間保持される。
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極１５と共通電極２３との間に形成される液晶容量と並列に保持容量１６が接続されている。保持容量１６は、ＴＦＴ３０のドレインと容量線３ｂとの間に設けられている。詳しくは、後述するが、保持容量１６は、遮光性の第１電極および第２電極との間に誘電体層を有するものであって、上記第２電極が上記容量線３ｂを構成している。容量線３ｂは、固定電位に接続されている。固定電位としては例えばＧＮＤや共通電極２３に与えられる共通電位（ＬＣＣＯＭ）である。

なお、図１（ａ）に示した検査回路１０３には、データ線６ａが接続されており、液晶装置１００の製造過程において、上記画像信号を検出することで液晶装置１００の動作欠陥などを確認できる構成となっているが、図２の等価回路では省略している。また、検査回路１０３は、上記画像信号をサンプリングしてデータ線６ａに供給するサンプリング回路、データ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。

このような液晶装置１００は透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。

液晶装置１００は、画素Ｐの数を増やすことにより高精細な表示が可能となるが、その一方で画素Ｐの平面的な大きさ（サイズ）が小さくなると、画素回路におけるＴＦＴ３０の大きさや配置にも制限が加えられることになる。発明者らは画素Ｐが高精細となっても所望のスイッチング特性などの電気特性が得られるＴＦＴ３０の構成について開発を行った。以降、実施例を挙げて説明する。

（実施例１）
図３（ａ）は実施例１の画素の構成を示す概略平面図、同図（ｂ）は薄膜トランジスターの構成を示す概略平面図、同図（ｃ）は保持容量の構成を示す概略平面図である。図４は実施例１の画素の配置を示す概略平面図、図５は図３（ａ）のＢ−Ｂ’線で切った画素の構造を示す概略断面図、図６は図３（ａ）のＣ−Ｃ’線で切った画素の構造を示す概略断面図である。

図３（ａ）に示すように、実施例１の画素Ｐは、走査線３ａとデータ線６ａの交差に対応してマトリクス状に配置された画素電極１５と、走査線３ａとデータ線６ａの交差部においてＬ字状に折り曲げられた半導体層３０ａを有するＴＦＴ３０とを備えている。

図３（ａ）および（ｂ）に示すように、半導体層３０ａは、走査線３ａと重なると共にＸ方向に延在する第１ソース・ドレイン領域としてのドレイン領域３０ａ５と、データ線６ａと重なると共にＹ方向に延在する第２ソース・ドレイン領域としてのソース領域３０ａ１と、上記交差部において折り曲げられＹ方向とＸ方向とに延在するチャネル領域３０ａ３とを有している。また、ソース領域３０ａ１とチャネル領域３０ａ３との間にはＬＤＤ（Lightly Doped Drain）領域３０ａ２を有し、ドレイン領域３０ａ５とチャネル領域３０ａ３との間にはＬＤＤ領域３０ａ４を有している。チャネル領域３０ａ３は、Ｘ方向に延在する第１延在部とＹ方向に延在する第２延在部とを含み、第１方向における第１延在部の長さＬ１がＹ方向に延在する第２延在部の長さＬ２よりも短くなっている。なお、第１延在部と第２延在部とは走査線３ａとデータ線６ａの交差部において平面的に互いに重なり合う部分を有する。

本実施例１の半導体層３０ａは、幅がおよそ０．３μｍの多結晶シリコン膜からなるものであり、Ｙ方向におけるチャネル領域３０ａ３の長さつまり上記第２延在部の長さＬ２はおよそ１．０５μｍ、Ｘ方向におけるチャネル領域３０ａ３の長さつまり上記第１延在部の長さＬ１はおよそ０．７５μｍである。
ＬＤＤ領域３０ａ２，３０ａ４の長さはそれぞれおよそ０．５μｍ〜１．０μｍである。
半導体層３０ａを直線的に配置した場合（折り曲げない場合）、所定の電気特性を確保するためのチャネル領域３０ａ３の長さは設計上およそ１．５μｍとなっているが、チャネル領域３０ａ３を折り曲げることによって、チャネル領域３０ａ３のＹ方向の長さＬ２を０．４５μｍ短くすることができた。見方を変えれば、折り曲げられたチャネル領域３０ａ３の中心線の長さが設計上の１．５μｍとなっている。
ソース領域３０ａ１およびドレイン領域３０ａ５の長さは、適宜設定することが可能であって、ソース領域３０ａ１の長さはデータ線６ａとの電気的な接続を図るコンタクトホールＣＮＴ１との相対的な位置関係によって決められる。同じくドレイン領域３０ａ５の長さは画素電極１５や後述する保持容量１６との電気的な接続を図るコンタクトホールＣＮＴ２との相対的な位置関係によって決められる。

ＴＦＴ３０のゲート電極部３０ｇは、折り曲げられたチャネル領域３０ａ３に重なるように設けられると共に、半導体層３０ａのドレイン領域３０ａ５を挟んだ両側においてＸ方向に延在する２つの拡張部を有している。
走査線３ａはデータ線６ａとの交差部付近においてゲート電極部３０ｇと平面的に重なるように同じく拡張部を有しており、相互の拡張部において走査線３ａとゲート電極部３０ｇとの電気的な接続を図るコンタクトホール３３，３４が設けられている。コンタクトホール３３，３４内には、ゲート電極部３０ｇから延在して設けられる遮光性の導電膜を有する側壁部を備えている。該側壁部の構成については後述する。
図３（ｃ）に示すように、画素Ｐの保持容量１６は、Ｙ方向に延在する本線部と、該本線部からＸ方向に突出し、走査線３ａの上記拡張部と重なるように配置された突出部とを含む一方の容量電極１６ａと、一方の容量電極１６ａの本線部や突出部と平面的に重なると共に島状に設けられた他方の容量電極１６ｂとを有している。
一方の容量電極１６ａにおける本線部は、Ｙ方向において複数の画素Ｐに跨るように配置され、容量線３ｂの機能を果たしている。
他方の容量電極１６ｂの突出部分は、画素電極１５との電気的な接続を図るコンタクトホールＣＮＴ４を平面的に含むようにＸ方向に延在している。

図４に示すように、マトリクス状に配置された複数の画素Ｐは、画素Ｐを光学的に開口させた開口領域と複数の開口領域を取り囲むように略格子状に配置された非開口領域（遮光領域）とを有している。

Ｘ方向に延在する非開口領域は、少なくとも走査線３ａを含んで構成されるものである。走査線３ａは、導電性および遮光性を有するものであり、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄなどの高融点金属の単体、これらの高融点金属から選ばれる合金、金属シリサイド、ポリシリサイド、これらを積層したものなどを採用することができる。

Ｙ方向に延在する非開口領域は、少なくともデータ線６ａを含んで構成されるものである。データ線６ａは、導電性および遮光性を有する材料、例えば、Ａｌ、Ａｇ、Ａｕ、Ｃｕなどの低融点金属や、走査線３ａと同様なＴｉなどの高融点金属の単体、これらの高融点金属から選ばれる合金、金属シリサイド、ポリシリサイド、これらを積層したものなどを採用することができる。

前述したように、走査線３ａはデータ線６ａとの交差部付近においてＹ方向に拡張された拡張部を有しており、Ｙ方向に隣り合う画素Ｐの開口領域は、走査線３ａに対して線対称となっている。その一方でデータ線６ａに対しては非線対称となっている。
実施例１において非開口領域は、上記交差部付近で開口領域側に拡張されているものの、開口領域の平面的な形状は略正方形である。すなわち、開口領域のＸ方向とＹ方向の幅はほぼ等しい。

図５および図６を参照して、実施例１の画素Ｐの構造について詳しく述べる。図５に示すように、素子基板１０上には、まず走査線３ａが形成される。次に、走査線３ａを覆うように例えば酸化シリコンなどからなる第１絶縁膜１１ａが形成され、第１絶縁膜１１ａ上に島状に半導体層３０ａが形成される。半導体層３０ａは前述したように多結晶シリコン膜からなり、不純物イオンが選択的に注入されて、前述したソース領域３０ａ１、ＬＤＤ領域３０ａ２、チャネル領域３０ａ３、ＬＤＤ領域３０ａ４、ドレイン領域３０ａ５を有するＬＤＤ構造が形成される。なお、チャネル領域３０ａ３には不純物イオンが注入されていない。

半導体層３０ａを覆うように第２絶縁膜（ゲート絶縁膜）１１ｂが形成される。さらに第２絶縁膜１１ｂを挟んでチャネル領域３０ａ３に対応する位置にゲート電極部３０ｇが形成される。ゲート電極部３０ｇの形成材料としては上述したデータ線６ａの形成材料と同じものを採用できる。

ゲート電極部３０ｇと第２絶縁膜１１ｂとを覆うようにして第３絶縁膜１１ｃが形成され、半導体層３０ａのそれぞれの端部と重なる位置に第２絶縁膜１１ｂと第３絶縁膜１１ｃとを貫通する２つの孔が形成される。そして、２つの孔を埋めると共に第３絶縁膜１１ｃを覆うように導電膜（前述したデータ線６ａを構成する材料の導電膜）を成膜し、これをパターニングすることによって、ソース領域３０ａ１に繋がるコンタクトホールＣＮＴ１およびデータ線６ａ並びにソース電極３１が形成される。同時に島状に中継電極６ｂをパターニングすることにより、コンタクトホールＣＮＴ２およびドレイン電極３２が形成される。

データ線６ａ（ソース電極３１）とドレイン電極３２と第３絶縁膜１１ｃとを覆うように第１層間絶縁膜１２が形成される。第１層間絶縁膜１２は、例えばシリコンの酸化物や窒化物からなり、ＴＦＴ３０が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば表面研磨処理（Chamical Mechanical Polishing；ＣＭＰ処理）やスピンコート処理などが挙げられる。

第１層間絶縁膜１２上には、走査線３ａやデータ線６ａと平面的に重なるようにパターニングされたシールド層３５が形成されている。シールド層３５は、例えばＡｌなどの低抵抗配線材料からなり、遮光性を有すると共に侵入する電磁波を遮蔽してＴＦＴ３０を保護している。なお、図３（ａ）の平面図では、シールド層３５は図示省略されているが、平面的には図４に示した非開口領域内に形成されている。

シールド層３５と第１層間絶縁膜１２とを覆うように第２層間絶縁膜１３が形成されている。第２層間絶縁膜１３も例えばシリコンの酸化物や窒化物からなり、第１層間絶縁膜１２と同様に平坦化処理を施してもよい。

第１層間絶縁膜１２および第２層間絶縁膜１３を貫通する孔がドレイン電極３２と重なる位置に形成され、この孔を埋めるようにして遮光性を有する導電膜が成膜される。この導電膜をパターニングして容量電極１６ｂが形成される。
上記遮光性の導電膜としては、例えばＡｌ（アルミニウム）、ＴｉＮ（窒化チタン）などからなる単層膜あるいはこれらが積層された多層膜を用いることができる。

次に、容量電極１６ｂと第２層間絶縁膜１３とを覆うように例えばシリコンの酸化物からなる保護膜を成膜する。この保護膜のうち誘電体層１６ｃが形成される領域を除くように保護膜をパターニングする。保護膜を部分的に除去してパターニングする方法としては、例えば成膜された保護膜を部分的にドライエッチングする方法や、予め除去したい容量電極１６ｂの表面をレジストなどによってマスキングした状態で保護膜を成膜した後にレジストを除去するリフトオフ法が挙げられる。これにより、容量電極１６ｂの外縁部分を覆うと共に第２層間絶縁膜１３の表面を覆う保護層３７が形成される。

次に、容量電極１６ｂと第２層間絶縁膜１３とを覆うように透光性の誘電体膜が成膜され、誘電体膜のうち容量電極１６ｂのコンタクトホールＣＮＴ４と重なる部分を除くようにパターニングして誘電体層１６ｃが形成される。透光性の誘電体膜としては、シリコン窒化膜や、酸化ハウニュウム（ＨｆＯ₂）、アルミナ（Ａｌ₂Ｏ₃）、酸化タンタル（Ｔａ₂Ｏ₅）などの単層膜、またはこれらの単層膜のうち少なくとも２種の単層膜を積層した多層膜を用いてもよい。容量電極１６ｂと保護層３７とを覆うように誘電体層１６ｃをパターニング形成する。
そして、誘電体層１６ｃを覆うように導電膜を成膜し、これを容量電極１６ｂと重なると共に前述した本線部および突出部を有するようにパターニングして容量電極１６ａを形成する。
容量電極１６ａと容量電極１６ｂとが共に同じ材料で構成されていたとしても、容量電極１６ａをパターニングする際には、容量電極１６ｂは保護層３７と誘電体層１６ｃとによって完全に覆われているので、容量電極１６ｂがエッチングされてしまうなどの不具合が防止されている。

実施例１の画素Ｐにおける保持容量１６は、上述したように形成された、容量電極１６ｂと、誘電体層１６ｃと、容量電極１６ａとによって構成されている。

そして、保持容量１６と保護層３７とを覆うように例えばシリコンの酸化物や窒化物からなる第３層間絶縁膜１４を形成する。もちろん、第３層間絶縁膜１４に平坦化処理を施してもよい。第３層間絶縁膜１４と保護層３７とを貫通する孔を容量電極１６ｂと重なる位置に設け、この孔を埋めるように透明導電膜を成膜してパターニングすることにより画素電極１５とコンタクトホールＣＮＴ４とが形成される。

保持容量１６において、容量電極１６ｂはコンタクトホールＣＮＴ３を介してＴＦＴ３０のドレイン電極３２と電気的に接続すると共に、コンタクトホールＣＮＴ４を介して画素電極１５と電気的に接続している。前述したように容量電極１６ａの本線部はデータ線６ａの延在方向（Ｙ方向）において複数の画素Ｐに跨るように形成され、等価回路（図２参照）における容量線３ｂとして機能している。容量線３ｂには固定電位が与えられる。固定電位は、例えばＧＮＤまたは対向基板２０の共通電極２３に与えられる共通電位（ＬＣＣＯＭ）である。これにより、ＴＦＴ３０のドレイン電極３２を介して画素電極１５に与えられた電位を容量電極１６ａと容量電極１６ｂとの間において保持することができる。

図６に示すように、走査線３ａの拡張部において半導体層３０ａ（ＬＤＤ領域３０ａ４）を挟んだ両側に走査線３ａとゲート電極部３０ｇとの電気的な接続を図るコンタクトホール３３，３４が設けられている。コンタクトホール３３，３４は、ゲート電極部３０ｇを形成する工程において同時に形成され、コンタクトホール３３，３４内には遮光性の導電膜をパターニングして形成された側壁部３３ａ，３４ａが設けられている。

コンタクトホール３３，３４および第２絶縁膜１１ｂとを覆うように第３絶縁膜１１ｃが形成される。次に第３絶縁膜１１ｃ上には、データ線６ａ、第１層間絶縁膜１２、シールド層３５、第２層間絶縁膜１３、保持容量１６、第３層間絶縁膜１４が順に積層形成される。
第３層間絶縁膜１４上に透明導電膜が成膜され、これをパターニングすることにより画素電極１５が形成される。隣り合う画素電極１５は、遮光性の走査線３ａ、データ線６ａ、シールド層３５、保持容量１６を含む非開口領域に相互の外縁部が重なるようにパターニングされている。

上記実施例１の画素Ｐの構成によれば、次のような作用・効果を奏する。
（１）走査線３ａとデータ線６ａとの交差部において電気特性上で所定の長さが必要とされるチャネル領域３０ａ３が折り曲げられている。したがって、チャネル領域３０ａ３以外のソース・ドレイン領域を折り曲げる場合に比べて、半導体層３０ａの配置における実質的なＹ方向の長さを短くすることができる。言い換えれば、画素Ｐが高精細な状態に配置されたとしても画素Ｐごとに所望の電気特性を有するＴＦＴ３０を設けることができる。

（２）遮光性の側壁部３３ａ，３４ａを有するコンタクトホール３３，３４が画素電極１５に接続される側のドレイン領域３０ａ５に沿って両側に設けられている。したがって、ドレイン領域３０ａ５の側面から入射する光を遮ることができる。つまり、非開口領域に迷い込んだ迷光によるＴＦＴ３０の光リーク電流の発生を効果的に低減できる。

（３）チャネル領域３０ａ３はソース領域３０ａ１側の長さＬ２に比べてドレイン領域３０ａ５側の長さＬ１が短くなるように折り曲げられている。したがって、ソース領域３０ａ１側のチャネル領域３０ａ３の長さＬ２を短くする場合に比べて、ＴＦＴ３０の迷光による光リーク電流を考慮した遮光性のコンタクトホール３３，３４を設ける平面的な範囲を狭くすることができる。言い換えれば、非開口領域を小さくしてより広い開口領域を確保することができる。

（実施例２）
図７は実施例２の画素の構成を示す概略平面図、図８は実施例２の画素の配置を示す概略平面図である。実施例２は、実施例１に対して走査線の形状ならびに走査線とゲート電極部との電気的な接続を図るコンタクトホールの配置を変えたものである。なお、実施例１と同じ構成には同じ符号を付して詳細な説明は省略する。

図７に示すように、実施例２の画素ＰＢは、実施例１と同様に走査線３ａとデータ線６ａとの交差部でチャネル領域３０ａ３がＬ字状に折れ曲がった半導体層３０ａを有するＴＦＴ３０Ｂを備えている。

走査線３ａは、Ｘ方向およびＹ方向における隣り合う画素ＰＢにはみ出るように拡張された拡張部を有している。ゲート電極部３０ｇｂは、平面的にチャネル領域３０ａ３と重なると共に、当該拡張部と重なるように配置されている。走査線３ａとゲート電極部３０ｇｂとを電気的に接続するコンタクトホール３３，３４Ｂが半導体層３０ａに沿った両側に設けられている。とリわけ、一方のコンタクトホール３４Ｂは、半導体層３０ａのうちソース領域３０ａ１側のＬＤＤ領域３０ａ２から折れ曲がったチャネル領域３０ａ３に沿うと共に、画素電極１５に接続される側のＬＤＤ領域３０ａ４、ドレイン領域３０ａ５に沿って配置されている。

図８に示すように、実施例２の画素ＰＢは、Ｘ方向およびＹ方向において隣り合う画素ＰＢの開口領域が、走査線３ａおよびデータ線６ａに対して線対称な構成となっている。言い換えれば、隣り合う画素ＰＢの開口領域が走査線３ａおよびデータ線６ａに対して線対称となるように、上述した走査線３ａおよびゲート電極部３０ｇｂの形状ならびにコンタクトホール３３，３４Ｂの形状が設定されている。

上記実施例２の画素ＰＢの構成によれば、上記実施例１の作用・効果（１）〜（３）に加えて、次のような作用・効果を奏する。
（４）実施例２のコンタクトホール３４Ｂは、実施例１のコタクトホール３４に比べて、より広い範囲に亘って半導体層３０ａの側面を遮光している。したがって、実施例１よりも迷光に対して高い遮光性を有し、迷光に対するＴＦＴ３０Ｂの光リーク電流の発生をより低減できる。

（５）実施例２における画素ＰＢの開口領域は、Ｘ方向およびＹ方向において線対称となっているので、液晶装置１００において視角特性に偏りがある場合に、液晶装置１００の配置を変えたとしても、配置を変える前に比べて上記視角特性の偏りが強調され難い。とりわけ後述する投射型表示装置において、複数の液晶装置１００を液晶ライトバルブとして色光ごとに配置する場合に効果を奏する。

（実施例３）
図９（ａ）は実施例３の画素の構成を示す概略平面図、同図（ｂ）は実施例３の半導体層の構成を示す概略平面図、同図（ｃ）は容量線と中継電極および容量電極の配置を示す概略平面図である。図１０は図９（ａ）のＤ−Ｄ’線で切った画素の構造を示す概略断面図である。実施例３は、実施例１や実施例２に対して、半導体層の一部を保持容量の容量電極として機能させている。つまり、画素の構成が実施例１や実施例２に限らない１例を示すものである。なお、実施例１と同じ構成には同じ符号を付して詳細な説明は省略する。

図９（ａ）および（ｂ）に示すように、実施例３の画素ＰＣは、走査線３ａとデータ線６ａとの交差部でチャネル領域３０ａ３が実施例１や実施例２に対して反対側に折れ曲がった半導体層３０ａを有するＴＦＴ３０Ｃを備えている。
走査線３ａおよびデータ線６ａはそれぞれ一定の幅で設けられている。
ＴＦＴ３０Ｃは、折り曲げられたチャネル領域３０ａ３に重なると共に、走査線３ａおよびデータ線６ａに対して平面的に重なるように上記交差部で折り曲げられたＬ字状のゲート電極部３０ｇｃを有している。ゲート電極部３０ｇｃは、走査線３ａに沿った部分に設けられたコンタクトホールＣＮＴ１３によって電気的に走査線３ａと接続されている。

図９（ｂ）に示すように、半導体層３０ａは、データ線６ａに沿って配置されたソース領域３０ａ１およびＬＤＤ領域３０ａ２と、ソース領域３０ａ１側が長くなるように折り曲げられたチャネル領域３０ａ３と、走査線３ａに沿って配置されたＬＤＤ領域３０ａ４およびドレイン領域３０ａ５と、を有している。また、ドレイン領域３０ａ５に接続されデータ線６ａに沿って配置されたソース・ドレイン領域の一部である延出部３０ａ６を有している。ドレイン領域３０ａ５およびその延出部３０ａ６は、保持容量１６の一方の容量電極１６ｄとして機能している。

ソース領域３０ａ１の端部にはソース電極３１（コンタクトホールＣＮＴ１１）が設けられている。また、ドレイン領域３０ａ５の端部にはドレイン電極３２（コンタクトホールＣＮＴ１２）が設けられている。

図９（ｃ）に示すように、容量線３ｂは平面的にデータ線６ａと重なると共に、Ｙ方向における複数の画素ＰＣに跨って延在している。また、容量線３ｂは走査線３ａとデータ線６ａの交差部において走査線３ａ側に突出した突出部３ｃを有する。突出部３ｃからＸ方向において離間した位置に島状の中継電極３ｄが設けられている。

保持容量１６の他方の容量電極１６ｅは、容量線３ｂの突出部３ｃと、中継電極３ｄとに跨って設けられると共に、一方の容量電極１６ｄと重なるように設けられている。

突出部３ｃには容量線３ｂと電気的に接続されたコンタクトホールＣＮＴ１５が設けられている。
中継電極３ｄには容量電極１６ｅと電気的に接続されたコンタクトホールＣＮＴ１４が設けられている。また、ドレイン領域３０ａ５と電気的に接続されたコンタクトホールＣＮＴ１６と、画素電極１５に電気的に接続されたコンタクトホールＣＮＴ１７とが設けられている。

図９（ａ）に示すように、走査線３ａと重なると共に、コンタクトホールＣＮＴ１４とコンタクトホールＣＮＴ１５に跨った島状の中継電極６ｂと、コンタクトホールＣＮＴ１２とコンタクトホールＣＮＴ１６とに跨った同じく島状の中継電極６ｃとが設けられている。

他方の容量電極１６ｅにおける走査線３ａに沿った部分の端部は、コンタクトホールＣＮＴ１２とコンタクトホールＣＮＴ１６との間に位置している。

次に、図１０を参照して実施例３の画素ＰＣの構造について説明する。図１０に示すように、素子基板１０上にまず走査線３ａがパターニング形成され、走査線３ａを覆うように第１絶縁膜１１ａが形成される。次に第１絶縁膜１１ａ上に多結晶シリコン膜からなる半導体層３０ａがパターニング形成される。不純物イオンの注入が選択的に行われ、ソース電極３１、ソース領域３０ａ１、ＬＤＤ領域３０ａ２、チャネル領域３０ａ３、ＬＤＤ領域３０ａ４、ドレイン領域３０ａ５が形成される。また同時に図１０では図示省略されたがドレイン領域３０ａ５の延出部３０ａ６（図９（ｂ）参照）が形成される。そして、半導体層３０ａを覆うように第２絶縁膜（ゲート絶縁膜）１１ｂが形成される。

次に、第２絶縁膜１１ｂ上にゲート電極部３０ｇｃと保持容量１６の他方の容量電極１６ｅとがパターニング形成される。また、ゲート電極部３０ｇｃをパターニング形成する工程において、ゲート電極部３０ｇｃと重なる第１絶縁膜１１ａおよび第２絶縁膜１１ｂを貫通して走査線３ａに至る貫通孔を設け、これを埋めるようにゲート電極部３０ｇｃの形成材料を成膜してパターニングすることにより、コンタクトホールＣＮＴ１３が形成される。

次に、ゲート電極部３０ｇｃと容量電極１６ｅとを覆うように第１層間絶縁膜１２が形成される。第１層間絶縁膜１２には、ソース電極３１、容量電極１６ｅの一部、ドレイン領域３０ａ５の一部に開口する貫通孔がそれぞれ形成される。これらの貫通孔を埋めると共に第１層間絶縁膜１２の表面を覆ってデータ線６ａの形成材料が成膜され、これをパターニング形成することにより、データ線６ａ、中継電極６ｂ、中継電極６ｃ（ドレイン電極３２を含む）、コンタクトホールＣＮＴ１１、コンタクトホールＣＮＴ１２、コンタクトホールＣＮＴ１４が形成される。

次に、データ線６ａ、中継電極６ｂ、中継電極６ｃならびに第１層間絶縁膜１２を覆って第２層間絶縁膜１３が形成される。第２層間絶縁膜１３には、中継電極６ｂ，６ｃのそれぞれに開口する貫通孔が形成される。これらの貫通孔を埋めると共に第２層間絶縁膜１３の表面を覆って容量線３ｂの形成材料が成膜され、これをパターニング形成することにより、突出部３ｃを含む容量線３ｂ、中継電極３ｄ、コンタクトホールＣＮＴ１５、コンタクトホールＣＮＴ１６が形成される。

次に、容量線３ｂ、中継電極３ｄならびに第２層間絶縁膜１３を覆って第３層間絶縁膜１４が形成される。第３層間絶縁膜１４には、中継電極６ｃに開口する貫通孔が形成される。この貫通孔を埋めると共に第３層間絶縁膜１４の表面を覆ってＩＴＯなどの透明導電膜が成膜され、これをパターニング形成することにより、画素電極１５およびコンタクトホールＣＮＴ１７が形成される。
なお、第１層間絶縁膜１２、第２層間絶縁膜１３、第３層間絶縁膜１４は、それぞれの表面が平坦となるようにＣＭＰ処理などの平坦化処理を施すのが好ましい。

上記実施例３の画素ＰＣの構成によれば、実施例１の上記（１）の作用・効果に加えて、以下の作用・効果を奏する。

（６）半導体層３０ａにおけるドレイン領域３０ａ５およびその延出部３０ａ６を保持容量１６の一方の容量電極１６ｄとして機能させているので、実施例１や実施例２に比べて層構造が簡略化された画素ＰＣを実現できる。

（７）走査線３ａとデータ線６ａの交差部付近において開口領域側にはみ出るのは、保持容量１６を構成する容量電極１６ｄ，１６ｅのＸ方向とＹ方向とに延在した部分を接続させる部分だけであるため、実施例１や実施例２に比べて開口領域を大きくし易い。言い換えれば、高い開口率を実現し易い。

（第２実施形態）
＜電子機器＞
図１１は電子機器としての投射型表示装置の構成を示す概略図である。図１１に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。

偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。

ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。

ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。

液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。

液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。

このような投射型表示装置１０００によれば、画素が高精細であっても安定した動作品質が得られる液晶装置１００を備え、高い表示品位が実現されている。

上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。

（変形例１）上記第１実施形態の実施例１〜実施例３における半導体層３０ａの折り曲げ方は、これに限定されない。例えば、画素Ｐ（あるいは画素電極１５）の形状においてアスペクト比がほぼ１：１の略正方形でなく、長方形であった場合には、走査線３ａとデータ線６ａとの交差部において折り曲げられるチャネル領域３０ａ３は、画素Ｐの長手方向に沿った側が長くなるように折り曲げてもよい。これによれば、画素Ｐが高精細になっても効率的に半導体層３０ａを配置できる。

（変形例２）上記液晶装置１００が適用される電子機器は、投射型表示装置１０００に限定されない。例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として好適に用いることができる。

３ａ…走査線、６ａ…データ線、１５…画素電極、３０…薄膜トランジスター（ＴＦＴ）、３０ａ…半導体層、３０ａ１…第２ソース・ドレイン領域としてのソース領域、３０ａ５…第１ソース・ドレイン領域としてのドレイン領域、３０ａ３…チャネル領域、３０ａ２，３０ａ４…ＬＤＤ領域、３０ｇ…ゲート電極部、３３，３４…走査線とゲート電極部とのコンタクトホール、３３ａ，３４ａ…側壁部、１００…電気光学装置としての液晶装置、１０００…電子機器としての投射型表示装置。

Claims (5)

1. 第１方向に延在する走査線と、
   前記走査線に交差する第２方向に延在するデータ線と、
   前記走査線および前記データ線の交差に対応して設けられ、前記走査線と前記データ線とに電気的に接続されたトランジスターと、を備え、
   前記トランジスターは、前記第１方向に延在する第１ソース・ドレイン領域と、前記第２方向に延在する第２ソース・ドレイン領域と、前記第１および前記第２ソース・ドレイン領域の間に設けられると共に、前記走査線と前記データ線の交差部に平面的に重なるように設けられ、前記第１方向に延在する第１延在部と前記第２方向に延在する第２延在部とを含むチャネル領域と、を有する半導体層と、
   前記チャネル領域に対向するゲート電極部と、
   を有することを特徴とする電気光学装置。
2. 前記トランジスターに対応して設けられた画素電極を有し、
   前記第１および前記第２ソース・ドレイン領域のうち、一方が前記画素電極に電気的に接続され、他方が前記データ線に電気的に接続され、
   前記一方のソース・ドレイン領域に沿って平面的に前記半導体層の両側に設けられ、前記走査線と前記ゲート電極部とを電気的に接続させるコンタクトホール内に前記ゲート電極部から延在して設けられる遮光性の導電膜を有する側壁部を備え、
   前記チャネル領域は、前記第１方向における前記第１延在部の長さおよび前記第２方向における前記第２延在部の長さのうち前記一方のソース・ドレイン領域側の長さが前記他方のソース・ドレイン領域側の長さに比べて短いことを特徴とする請求項１に記載の電気光学装置。
3. 前記チャネル領域と前記第１および前記第２ソース・ドレイン領域との間にはそれぞれＬＤＤ領域を有し、
   前記半導体層の両側に設けられた前記側壁部のうち、少なくとも一方が前記チャネル領域と前記ＬＤＤ領域とに沿って設けられていることを特徴とする請求項２に記載の電気光学装置。
4. 前記ゲート電極部を含む遮光領域が前記走査線および前記データ線に対して線対称に配置されていることを特徴とする請求項３に記載の電気光学装置。
5. 請求項１乃至４のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。

Images