JP2012104599A - 保護素子およびそれを備えた半導体装置 - Google Patents

Abstract

【課題】被保護素子に接続されることにより、被保護素子の破壊を未然に防止できる保護素子を提供すること。
【解決手段】アノード電極１５とカソード電極１６との間に主たる電流を流す被保護素子に対して、電気的に並列に接続される保護素子１であって、ＧａＮ層１３よりもバンドギャップの大きなＡｌＧａＮ層１４が形成され、ＡｌＧａＮ層１４の表面に離間してアノード電極１５とカソード電極１６とが形成され、アノード電極１５とカソード電極と１６の間の２次元電子ガス層１３Ａを流れる電流のオンオフを制御する制御電極１９を備えたオンオフ可能領域２１を備え、制御電極１９が所定の抵抗体２０を介してアノード電極１５に接続されてなり、アノード電極１５が被保護素子のアノード電極１５と接続され、カソード電極１６が被保護素子のカソード電極１６と接続され、被保護素子より耐圧が低く設定されている。
【選択図】図１

Description

本発明は、窒化物半導体で構成される保護素子およびそれを備えた半導体装置に関する。

従来から、高周波デバイス用半導体素子には、半導体材料として窒化ガリウム（ＧａＮ）系化合物半導体が用いられている。窒化ガリウム系半導体素子（以下、ＧａＮ系半導体素子と記す。）では、半導体基板の表面に、例えば有機金属化学気相蒸着（ＭＯＣＶＤ：Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成されたバッファ層やＧａＮドープ層が設けられている。最近では、ＧａＮ系半導体素子は、高周波用途に加え、電力用のパワーデバイスにも適用可能であるという認識から、高耐圧、大電流を扱うデバイスの検討も行われている。

図１１は、従来提案されているＭＯＳ構造を有するＧａＮ系半導体素子１００である。図１１に示すように、基板１０１の上に、順次、バッファ層１０２、窒化ガリウム(ＧａＮ)層１０３、窒化アルミニウムガリウム（ＡｌＧａＮ）層１０４が積層されている。ＧａＮ層１０３におけるＡｌＧａＮ層１０４との界面近傍には、上記ＡｌＧａＮ層１０４のＡｌ濃度と厚さを制御することによって形成された２次元電子ガス（２ＤＥＧ：Ｔｗｏ Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）層１０５が形成されている。ＡｌＧａＮ層１０４の表面の一部には、ショットキー特性を有するゲート電極１０６が配置されている。また、ＡｌＧａＮ層１０４の上には、ゲート電極１０６を挟むように、ソース電極１０７とドレイン電極１０８が形成されている。なお、ＡｌＧａＮ層１０４の表面における、ゲート電極１０６、ソース電極１０７、ドレイン電極１０８が形成されない領域には、パッシベーション膜１０９が形成されている。

このゲート電極１０６は、２ＤＥＧ層１０５を流れる電流のオンオフを行う。電界効果トランジスタ（ＦＥＴ）のようなスイッチング素子は、ゲート電圧が０Ｖのときにソース・ドレイン間が導通している場合をノーマリオン、ゲートに正（又は負）バイアスしたときに導通している場合をノーマリオフと呼ばれる。応用回路の安全性を考えると、ノーマリオフのデバイスが望まれている。従来、ＧａＮ系半導体素子１００をノーマリオフにするために、ゲート直下にフッ素などの選択的なイオン注入やプラズマ照射を施して部分的に２ＤＥＧ層１０５を無くしたり、ＡｌＧａＮ層１０４の厚さを部分的に薄くなるように掘り込むなどの処理が施されている。また、ゲートリークを防止するために、ゲート電極１０６とＡｌＧａＮ層１０４との間に絶縁膜を設ける場合もある。このようなノーマリオフのＧａＮ系半導体素子１００では、ゲートがオフ状態のときには、ソース・ドレイン間に電圧が印加されるとゲート端から２ＤＥＧ層１０５が空乏化して高耐圧を維持することが可能となり、大電力、高耐圧の半導体素子として機能する。このため、近年、ＧａＮ系半導体素子は、高効率の電力用半導体素子としてさかんに開発が進められている。また、２ＤＥＧ層を導電層として用いた、高耐圧ショットキーバリアダイオード（ＳＢＤ）も同様に開発されている。

"Electrostatic discharge effects in AlGaN/GaN high-electron-mobility transistors". Kuzmi’k, D. Pogany, and E. GornikP. Javorka and P. Kordos.;APPLIED PHYSICS LETTERS,Vol.83, No.22, pp.4655-4657（2003）

ＧａＮ系半導体素子を電力用半導体素子として使用する場合、高速で動作し導通抵抗が低いということは大きな利点であるが、その一方でさまざまな負荷が加わっても破壊しないという高い信頼性が要求される。負荷が加わっても破壊しないという基本的な特性の一つとして、アバランシェ耐量がある。このアバランシェ耐量は、素子に耐圧以上の電圧が印加されてソース・ドレイン間がブレークダウンしても、所定の電流量までは壊れない、というものである。これまで、２ＤＥＧ層を利用したＧａＮ系半導体素子においては、アバランシェ特性についての報告が少ない。例えば、非特許文献１は、ＧａＮ−ＨＥＭＴ（高電子移動度トランジスタ：High Electron Mobility Transistor）を用いて、ＴＬＰ(Transmission Lin Pulser)測定と呼ばれる、短時間の電圧ストレスを印加したときの電流電圧特性を調べたもので、ある電圧で急激に負性抵抗が発生してその後破壊に至っていることが記載されている。このような負性抵抗特性があると、大電流素子はデバイスサイズが大きいため、全体に対してごくわずかの領域に膨大な電流が集中して瞬時に破壊してしまうという問題がある。例えば、静電気（ＥＳＤ）耐量は、短時間に素子へ過電圧が印加されても壊れないことが要求されるが、上記の負性抵抗特性があると静電気耐量を確保することは困難である。非特許文献１ではＧａＮ−ＨＥＭＴを用いて測定しているが、同様のＴＬＰ測定を窒化ガリウム系の半導体材料からなるショットキーバリアダイオードに行っても、非特許文献１と同様に、急激な負性抵抗特性を有しており、ほぼ瞬時破壊することが確認されている。

この発明は、上記に鑑みてなされたものであって、被保護素子に接続されることにより、被保護素子の破壊を未然に防止できる保護素子およびそれを備えた、破壊耐量が向上された半導体装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、アノード電極とカソード電極を備え、前記アノード電極と前記カソード電極との間に主たる電流を流す被保護素子に対して、電気的に並列に接続された保護素子であって、第１の窒化物半導体でなる第１の窒化物半導体層と、前記第１の窒化物半導体層上に形成された当該第１の窒化物半導体よりもバンドギャップの大きな第２の窒化物半導体でなる第２の窒化物半導体層と、前記第２の窒化物半導体層の表面に離間して形成された前記アノード電極と前記カソード電極との間に、前記第１の窒化物半導体層と前記第２の窒化物半導体層との界面付近に形成された２次元電子ガス層により流れる電流のオンオフを制御する制御電極を有するオンオフ可能領域と、前記制御電極と前記アノード電極を接続する抵抗体と、を備え、前記被保護素子より耐圧が低く設定されていることを特徴とする。

また、この発明にかかる保護素子は、上記の発明において、前記オンオフ可能領域が、前記第２の窒化物半導体層との間でダイオード特性を有するダイオード構成体を備えることを特徴とする。

また、この発明にかかる保護素子は、上記の発明において、前記ダイオード構成体が、ショットキーバリアダイオードを構成することを特徴とする。

また、この発明にかかる保護素子は、上記の発明において、前記ダイオード構成体が、ＰＮ型ダイオードを構成することを特徴とする。

また、この発明にかかる保護素子は、上記の発明において、前記制御電極が、前記第２の窒化物半導体層の表面から前記第１の窒化物半導体層内の前記２次元電子ガス層よりも深い位置まで形成された溝内に、ゲート絶縁膜を介して形成されたゲート電極であることを特徴とする。

また、この発明にかかる保護素子は、上記の発明において、前記耐圧が温度に対して正の依存性を持つことを特徴とする。

この発明にかかる半導体装置は、上述の保護素子と前記被保護素子とからなることを特徴とする。

また、この発明にかかる半導体装置は、上記の発明において、前記保護素子と前記被保護素子が、モノリシックに形成されていることを特徴とする。

また、この発明にかかる半導体装置は、前記被保護素子が、前記アノード電極がソース電極と接続され、前記カソード電極がドレイン電極と接続された電界効果トランジスタであることを特徴とする。

また、この発明にかかる半導体装置は、前記被保護素子が、ダイオードであることを特徴とする。

上述した発明では、高耐圧に設定された被保護素子に過電圧が印加されると、保護素子のオンオフ可能領域が被保護素子の主電流を流す領域よりも先に電流を流す構成となる。また、保護素子では、所定の電圧になると急激に電流が流れ、この電流はアバランシェ降伏を起こさない導通経路で電流が流れることから、負性抵抗を発生しにくく、結果として過電圧耐量が大きな高耐圧な半導体装置を提供することができる。

この発明によれば、被保護素子の破壊を未然に防止できる保護素子を提供でき、この保護素子を備えた半導体装置の信頼性を向上させることができる。

図１は、この発明の実施の形態１にかかる保護素子を示し、図２のＩ−Ｉ断面図である。 図２は、この発明の実施の形態１にかかる保護素子の平面図である。 図３は、この発明の実施の形態２にかかる保護素子を示し、図４のIII−III断面図である。 図４は、この発明の実施の形態２にかかる保護素子を示す平面図である。 図５は、この発明の実施の形態１および２にかかる保護素子を備えた半導体装置の平面図である。 図６は、この発明の実施の形態１にかかる保護素子を備えた半導体装置の等価回路図である。 図７は、この発明の実施の形態２にかかる保護素子を備えた半導体装置の等価回路図である。 図８は、この発明にかかる半導体装置に含まれる被保護素子の断面図である。 図９は、この発明にかかる半導体装置に含まれる他の被保護素子の断面図である。 図１０は、この発明にかかる保護素子を備える半導体装置と、保護素子の無い半導体装置の動作を説明する図である。 図１１は、従来のＧａＮ−ＨＥＭＴを示す断面図である。

以下に、本発明を実施するための形態である保護素子およびそれを備えた半導体装置について図面を参照して説明する。但し、図面は模式的なものであり、各層の厚みや長さの比率などは現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。

（実施の形態１）
この発明の実施の形態１にかかる保護素子について図１および図２を用いて説明する。なお、図１は本実施の形態にかかる保護素子１の断面図（図２のI−I断面図）、図２は保護素子１の平面図である。

図１に示すように、この実施の形態１にかかる保護素子１は、結晶成長の母板となる基板１１上に、バッファ層１２が形成され、このバッファ層１２の上に、順次、キャリア走行層としての結晶成長されたＧａＮ層１３、ＧａＮ層１３よりもバンドギャップの大きな、キャリア供給層としてのＡｌＧａＮ層１４が積層されている。ＧａＮ層１３におけるＡｌＧａＮ層１４との界面近傍には、例えばＡｌＧａＮ層１４のＡｌ濃度と厚さを制御することによって形成された２次元電子ガス（２ＤＥＧ）層１３Ａが形成されている。このように、ＡｌＧａＮ層１４の組成は、Ａｌ_ｘＧａ_１−ｘＮのさまざまな組成ｘおよび層構成を用いて、２次元電子ガス濃度の調整を行ったものも含まれる。

ＡｌＧａＮ層１４の上には、互いに略平行をなすようにアノード電極１５とカソード電極１６とが互いに離間して形成されている。なお、これらアノード電極１５とカソード電極１６は、後述する被保護素子２５と共用されるものであり、具体的には櫛歯状で互いに入り組んで対向配置されたアノード電極１５とカソード電極１６の一部である。ＡｌＧａＮ層１４の表面における、アノード電極１５とカソード電極１６との間には、アノード電極１５とカソード電極１６に平行をなすように、所定幅寸法のｐ型ＡｌＧａＮ層１７が形成されている。また、ＡｌＧａＮ層１４の表面における、アノード電極１５、カソード電極１６、ｐ型ＡｌＧａＮ層１７が形成されない領域には、パッシベーション膜１８が形成されている。

ｐ型ＡｌＧａＮ層１７の上には、制御電極１９が形成されている。図２に示すように、制御電極１９は、アノード電極１５とカソード電極１６に挟まれた配置で、これらアノード電極１５とカソード電極１６に略平行をなすように形成されている。なお、ＧａＮ層１３における制御電極１９の直下には、２次元電子ガス層１３Ａが形成されないように設定されている。さらに、アノード電極１５と制御電極１９との間には、抵抗体２０が並列に接続されている。これら抵抗体２０は、例えば、不純物をドープしたポリシリコン膜をパターニングして形成されている。

制御電極１９直下のｐ型ＡｌＧａＮ層１７、ＡｌＧａＮ層１４は、ＧａＮ層１３との間にダイオード特性を有するダイオード構成体２２を構成する。なお、本実施の形態では、ダイオード構成体２２はＰＮ接合型ダイオードの構成となっている。このダイオード構成体２２では、リーク電流の増加に伴い制御電極１９にかかる電圧が所定値を超えると、２次元電子ガス層１３Ａと導通されるようになっている。このようにダイオード構成体２２により、図１および図２に示すオンオフ可能領域２１で、２次元電子ガス層１３Ａの電流のオンオフが制御されるようになっている。

この実施の形態では、ダイオード構成体２２がＰＮ接合型ダイオードを構成しているが、このような形態に限定されるものではなく、ショットキーバリアダイオードや、ツェナーダイオード等であってもよい。また、上記ダイオード構成体２２において、ｐ型ＡｌＧａＮ層１７は、ＧａＮ、あるいはポリシリコンなど他の半導体であってもかまわない。また、ダイオード構成体２２直下のＡｌＧａＮ層１４／ＧａＮ層１３界面には２次元電子ガス層１３Ａが発生しないように、ＡｌＧａＮ層１４の厚さを調整するか、またはプラズマ照射やイオン注入などの手法によって処理が施されている。このように、ダイオード構成体２２直下に２次元電子ガス層１３Ａを形成しないようにする理由は、通常状態において保護素子１のアノード電極１５、カソード電極１６間を電気的に絶縁するためである。なお、上述のように保護素子１は、アノード電極１５とカソード電極１６がソース電極とドレイン電極として機能し、制御電極１９がゲート電極として機能するＨＥＭＴの構成となっている。

次に、この実施の形態１にかかる保護素子１の作用・動作について説明する。保護素子１は、アノード電極１５、カソード電極１６間に大きな電圧Ｖ_１が印加されると、ダイオード構成体２２の制御電極１９に、電圧Ｖ_１に応じてリーク電流Ｉ_leakが流れるように構成されている。このリーク電流Ｉ_leakは抵抗体２０を流れるため、リーク電流Ｉ_leakが大きくなるとそれに伴って制御電極１９の電圧Ｖ_ｇが高くなる。電位Ｖ_ｇがダイオード構成体２２直下の２次元電子ガス層１３Ａが形成される電圧Ｖ_thを超えると、アノード、カソード間が導通する。このため、下記（１）式の関係となるようなリーク電流Ｉ_leakが流れるカソード電圧以上では、アノード電極１５、カソード電極１６間に電流が流れるようになる。但し、Ｒは抵抗体２０の抵抗値である。
Ｖ_th＜Ｒ×Ｉ_leak…（１）

アノード電極１５、カソード電極１６間を流れる電流は２次元電子ガス層１３Ａを通じて流れる、通常の導通電流であり、上述したＴＬＰ試験で破壊する場合に流れているアバランシェ電流ではない。アバランシェ電流は大きな電界で発生した電子、正孔電流によるものであるが、保護素子１では上記のように電子のみの導通電流である。このため、保護素子１では、寄生的に電流が増幅されるようなことがなく、負性抵抗の発生が抑えられる。

この実施の形態１では、図２に示すように複数の抵抗体２０が互いに分離して並列に接続されている。この抵抗体２０は、上記式（１）を考慮しながら、所定の抵抗になるようにその幅と数が設計されている。また、製造工程の過程において、ダイオード構成体２２を流れるリーク電流の値や抵抗体２０の抵抗値を測定し、所定の電圧で電流が流れるように、抵抗体２０を接続したり、切断したりしてトリミングができるようになっている。このため、歩留まりよく保護素子１を製造することが可能となる。図２に示すように、この実施の形態１では、同一の抵抗値を持つ複数の抵抗体２０を並列に形成したが、上述のようにトリミングする方法としては、複数の異なる抵抗値の抵抗体を並べてトリミングできるようにしてもよい。

（実施の形態２）
この発明の実施の形態１にかかる保護素子について図３および図４を用いて説明する。なお、図３はこの実施の形態２にかかる保護素子１Ａの断面図（図４のIII−III断面図）、図４は保護素子１Ａの平面図である。なお、この実施の形態２にかかる保護素子１Ａにおいて、上記実施の形態１にかかる保護素子１と同一部分また類似部分には、同一符号または類似符号を付して詳細な説明を省略する。

上記の実施の形態１にかかる保護素子１においては、２次元電子ガス層１３Ａがダイオード構成体２２直下に形成されない構造としているが、図３に示すように、この実施の形態２においてはダイオード構成体２２直下では２次元電子ガス層１３Ａが存在する構成となっている。なお、２次元電子ガス層１３Ａは、ダイオード構成体２２とは別の領域にＡｌＧａＮ層１４およびＧａＮ層１３の一部をメサ状に掘り込むことにより、２次元電子ガス層１３Ａが存在しない領域が形成されている。メサ状に掘り込まれた溝内には、ゲート絶縁膜２３を介してゲート電極２４が形成されている。図３および図４に示すように、このゲート電極２４は、ダイオード構成体２２と接続された制御電極１９Ａと一体に形成されている。この制御電極１９Ａおよびゲート電極２４は、所定の抵抗値を有する抵抗体２０を介してアノード電極１５に電気的に接続される。また、この実施の形態２におけるダイオード構成体２２は、図１に示した実施の形態１と同様の構成である。この実施の形態２においては、制御電極１９が形成されたダイオード構成体２２とゲート電極２４の及ぶ領域を、オンオフ可能領域２１とする。

この保護素子１Ａの動作としては、上記実施の形態１と同様であるが、この実施の形態２では、２次元電子ガス層１３Ａが導通する電圧Ｖ_thが、絶縁ゲート構成となっている部分のしきい値となる点で異なっている。本実施の形態２において、ＡｌＧａＮ層１４およびＧａＮ層１３に掘り込まれるメサ部分の深さは、図３に示すように、バリア層であるＡｌＧａＮ層１４を突き抜けて、ＧａＮ層１３に達するようにしたが、必ずしもその必要はなく、電圧Ｖ_thがプラスの値になるように設定されていればよい。この電圧Ｖ_thは、上記のようにメサ部分の深さ、ゲート絶縁膜２３の厚さ、ＧａＮ層１３の厚さなどによって制御でき、上記実施の形態１の保護素子１よりも制御性がよいという利点がある。すなわち、この実施の形態２にかかる保護素子１Ａでは、電流が流れ始める電圧の設計が容易となるという利点がある。なお、保護素子１では、耐圧が温度に対して正の依存性を持つことが好ましい。

保護素子の耐圧の温度依存性が負であると、素子のばらつきで耐圧の低い部分がある場合、電流が流れることによる温度上昇によってさらに耐圧が低下して、局所的な電流集中が発生し、素子が破壊してしまう。耐圧を、温度に対して正の依存性を持たせることで、この問題を解決することが可能となる。耐圧が温度に対して正の依存性を持つようにするためには、抵抗の温度依存性を負とする等の方法を採用することができる。

（半導体装置）
図５は、この発明の上記実施の形態１、２にかかる保護素子１、１Ａを被保護素子２５、２５Ａ（後述）に接続した半導体装置３０、３０Ａを示す平面説明図である。すなわち、図５は、保護素子１を備える場合は半導体装置３０、保護素子１Ａを備える場合は半導体装置３０Ａとなることを示している。また、図５に示すように、半導体装置３０、３０Ａは、それぞれ被保護素子２５に代えて被保護素子２５Ａを適用してもよい。図６は半導体装置３０の構成説明図、図７は半導体装置３０Ａの構成説明図である。図８は被保護素子２５を示し、図９は被保護素子２５Ａを示している。

この半導体装置３０は、図５におけるアノード電極１５とカソード電極１６が櫛歯状に互いに入り組んだ電極配置において、アノード電極１５とカソード電極１６とが対向配置された３つの領域（破線で示す）に保護素子１が設けられ、図中実線で楕円状に示す領域に被保護素子２５が形成されている。なお、図５においては、被保護素子２５の詳細な構成は図示を省略する。図５に示すように、保護素子１の設置箇所は３箇所である必要はなく、単数箇所でも複数箇所でもよい。保護素子１の半導体装置３０全体に占める面積が大きくなると、耐量がそれに比例して大きくなるが、一方で主電流を流す被保護素子２５の占有面積が少なくなってしまうため、最適な面積にする必要がある。

図８に示すように、被保護素子２５は、保護素子１の構成部分を共用するものであり、基板１１上に、順次、バッファ層１２、ＧａＮ層１３、ＡｌＧａＮ層１４が積層されている。ＧａＮ層１３におけるＡｌＧａＮ層１４との界面近傍には、２次元電子ガス層１３Ａが設定されている。ＡｌＧａＮ層１４の上には、互いに略平行をなすようにアノード電極１５とカソード電極１６とが互いに離間して形成されている。ＡｌＧａＮ層１４の表面における、これらアノード電極１５とカソード電極１６との間には、これらアノード電極１５とカソード電極１６に平行をなすように、ｐ型ＡｌＧａＮ層１７が形成されている。また、ＡｌＧａＮ層１４の表面における、アノード電極１５、カソード電極１６、ｐ型ＡｌＧａＮ層１７が形成されない領域には、パッシベーション膜１８が形成されている。ｐ型ＡｌＧａＮ層１７Ａの上には、電極２６がｐ型ＡｌＧａＮ層１７の上面に沿って形成されてＨＥＭＴを構成している。なお、図９に示す被保護素子２５Ａは、図８に示す被保護素子２５のｐ型ＡｌＧａＮ層１７Ａが無いＭＥＳ構造を有し、図８と同様に高耐圧素子としての機能を有するものであり、被保護素子２５に代えて用いてもよい。また、被保護素子としては、ＨＥＭＴの他に、ダイオード等を適用してもよい。

次に、図５および図６を用いて半導体装置３０の作用・動作について説明する。図５および図６に示す保護素子１のアノード電極１５、カソード電極１６間に大きな電圧Ｖ_１が印加されると、ダイオード構成体２２の制御電極１９には電圧Ｖ_１に応じてリーク電流Ｉ_leakが増加するように構成されている。このリーク電流は抵抗体２０を流れるため、リーク電流Ｉ_leakが大きくなると制御電極１９はアノード電極１５よりも電位Ｖ_ｇが高くなる。このＶ_ｇが、ダイオード構成体２２直下の２次元電子ガス層１３Ａが形成される電圧Ｖ_thを超えると、アノード、カソード間が導通する。

このように、被保護素子２５よりも耐圧が低く、所定の電圧が印加されると大きな電流が流れるような構成とした保護素子１を、被保護素子２５に並列に接続することで、半導体装置３０の破壊耐量を大きくして信頼性を高めることができる。

次に、図１０を用いて半導体装置３０と従来の半導体装置の基本的な特性を比較して説明する。図１０は、半導体装置３０の耐圧特性（実線で示す。）と、図１１に示すような、保護素子１を有さない半導体装置（被保護素子２５だけのもの）の耐圧特性（破線で示す。）、すなわち逆方向の電流電圧特性を示す。半導体装置３０では、保護されるべき破壊耐量の小さな高耐圧素子である被保護素子２５に対して並列に、耐圧が被保護素子２５よりも低い保護素子１が接続されている。これにより、図１０に実線で示すように、電圧が被保護素子２５に印加された場合には、より耐圧の低い保護素子１に電流が流れ始め、被保護素子２５の耐圧には達しないようにする。これにより、被保護素子２５を破壊から保護することができる。しかし、図１０に破線で示すように、保護素子を備えない従来の半導体装置では過電圧にいたると瞬時に破壊されてしまう。

なお、半導体装置３０は、保護素子１と被保護素子２５とを上述のようにモノリシックに製造してもよいし、別素子として形成してもよい。電流をオンオフするための主素子である被保護素子２５は、ＧａＮを主たる半導体材料として構成されたもので、図１１に示した、従来のトランジスタであってもよいし、ダイオードであってもかまわない。

次に、半導体装置３０Ａの作用・動作について説明する。被保護素子２５と保護素子１Ａのアノード電極１５とカソード電極１６は共用されているため、被保護素子２５のアノード電極１５、カソード電極１６間に大きな電圧が印加されてくると、図３および図４に示す保護素子１Ａにおいてもアノード電極１５、カソード電極１６間に大きな電圧が印加されてくる。すると、ダイオード構成体２２の制御電極１９には電圧に応じてリーク電流Ｉleakが増加してくる。この制御電極１９は、ゲート電極２４と抵抗体２０に接続されている。このリーク電流Ｉleakは抵抗体２０を流れるため、電流が大きくなるとゲート電極２４の電位が高くなり、ついには、ＭＯＳ部分でチャネルが形成される電圧Ｖthを超えると、ＭＯＳ部分にチャネルが形成され２次元電子ガス層１３Ａに電流が流れてアノード、カソード間が導通する。

アノード電極１５、カソード電極１６間を流れる電流は２次元電子ガス層１３Ａを通じて流れる、通常の導通電流であり、上述したＴＬＰ試験で破壊する場合に流れているアバランシェ電流ではない。アバランシェ電流は大きな電界で発生した電子、正孔電流によるものであるが、保護素子１Ａでは上記のように電子のみの導通電流である。このため、保護素子１Ａでは、寄生的に電流が増幅されるようなことがなく、負性抵抗の発生が抑えられる。図７に示すように、この保護素子１Ａに並列に接続された被保護素子２５は、過電圧が印加されても破壊が防止される。したがって、半導体装置３０Ａは、過電圧耐量が大きく高耐圧な機能を有する。

このように半導体装置３０Ａは、上述の半導体装置３０と同様の動作を行うが、保護素子１Ａにおいて２次元電子ガス層１３Ａが形成される電圧Ｖthの制御性が、上記実施の形態１の保護素子１よりもよいという利点がある。すなわち、半導体装置３０Ａでは、電流が流れ始める電圧の設計が、半導体装置３０に比較して容易となるという利点がある。

（その他の実施の形態）
以上、この発明の各実施の形態について説明したが、上記の実施の形態の開示の一部をなす論述および図面はこの発明を限定するものであると理解するべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかになろう。

例えば、上記の各実施の形態では、半導体材料として、ＧａＮやＡｌＧａＮなどを適用しているが、２次元電子ガスが発生する構成であれば、上記半導体材料に限定されるものではなく、他の窒化物半導体、例えばＡｌＩｎＧａＮで示される窒化物半導体を用いてもよい。

１、１Ａ 保護素子
１１ 基板
１２ バッファ層
１３ ＧａＮ層
１４ ＡｌＧａＮ層
１５ アノード電極
１６ カソード電極
１８ パッシベーション膜
１９、１９Ａ 制御電極
２０ 抵抗体
２１ オンオフ可能領域
２２ ダイオード構成体
２３ ゲート絶縁膜
２４ ゲート電極
２５、２５Ａ 被保護素子
３０、３０Ａ 半導体装置

Claims (10)

1. アノード電極とカソード電極を備え、前記アノード電極と前記カソード電極との間に主たる電流を流す被保護素子に対して、電気的に並列に接続された保護素子であって、
   第１の窒化物半導体でなる第１の窒化物半導体層と、
   前記第１の窒化物半導体層上に形成された当該第１の窒化物半導体よりもバンドギャップの大きな第２の窒化物半導体でなる第２の窒化物半導体層と、
   前記第２の窒化物半導体層の表面に離間して形成された前記アノード電極と前記カソード電極との間に、前記第１の窒化物半導体層と前記第２の窒化物半導体層との界面付近に形成された２次元電子ガス層により流れる電流のオンオフを制御する制御電極を有するオンオフ可能領域と、
   前記制御電極と前記アノード電極を接続する抵抗体と、を備え、
   前記被保護素子より耐圧が低く設定されてことを特徴とする保護素子。
2. 前記オンオフ可能領域は、前記第２の窒化物半導体層との間でダイオード特性を有するダイオード構成体を備えることを特徴とする請求項１に記載された保護素子。
3. 前記ダイオード構成体は、ショットキーバリアダイオードを構成することを特徴とする請求項２に記載された保護素子。
4. 前記ダイオード構成体は、ＰＮ型ダイオードを構成することを特徴とする請求項２に記載された保護素子。
5. 前記制御電極は、前記第２の窒化物半導体層の表面から前記第１の窒化物半導体層内の前記２次元電子ガス層よりも深い位置まで形成された溝内に、ゲート絶縁膜を介して形成されたゲート電極であることを特徴とする請求項１に記載された保護素子。
6. 前記耐圧が温度に対して正の依存性を持つことを特徴とする請求項１〜５のいずれか１つに記載された保護素子。
7. 請求項１〜６のいずれか１つに記載された保護素子と前記被保護素子とからなることを特徴とする半導体装置。
8. 前記保護素子と前記被保護素子は、モノリシックに形成されていることを特徴とする請求項７に記載された半導体装置。
9. 前記被保護素子は、前記アノード電極がソース電極と接続され、前記カソード電極がドレイン電極と接続された電界効果トランジスタであることを特徴とする請求項７または請求項８に記載された半導体装置。
10. 前記被保護素子は、ダイオードであることを特徴とする請求項７または請求項８に記載された半導体装置。

Images