JP2012109003A - メモリの動作条件に作用するためのパラメータを含むメモリ命令 - Google Patents

メモリの動作条件に作用するためのパラメータを含むメモリ命令 Download PDF

Info

Publication number
JP2012109003A
JP2012109003A JP2011235151A JP2011235151A JP2012109003A JP 2012109003 A JP2012109003 A JP 2012109003A JP 2011235151 A JP2011235151 A JP 2011235151A JP 2011235151 A JP2011235151 A JP 2011235151A JP 2012109003 A JP2012109003 A JP 2012109003A
Authority
JP
Japan
Prior art keywords
memory
operating
memory device
voltage
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011235151A
Other languages
English (en)
Other versions
JP5598677B2 (ja
Inventor
Pio Federico
ピオ フェデリコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2012109003A publication Critical patent/JP2012109003A/ja
Application granted granted Critical
Publication of JP5598677B2 publication Critical patent/JP5598677B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0063—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is an EEPROM element, e.g. a floating gate or MNOS transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Bioethics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

【課題】メモリを操作するテクニックに関連する技術を提供する。
【解決手段】メモリセルのアレイを備えるメモリデバイスを備え、前記メモリデバイスは、メモリセルのアレイに対して読み出しまたは書き込みを行い、メモリセルのアレイ内の位置において動作するコマンドを含む命令を受信し、命令とともに含まれる少なくとも一つの動作パラメータを受信し、前記少なくとも一つの動作パラメータに少なくとも一部が基づいて前記メモリデバイス内の周辺回路機構の物理動作条件に作用する、ためのメモリコントローラをさらに備え、一つ以上のアプリケーションを提供し、そして前記メモリコントローラへの前記命令を創始して前記メモリセルのアレイにアクセスを提供する。
【選択図】図５

Description

ここに開示する主題は、メモリを動作させる技術に関する。
メモリデバイスは、多くのタイプの電子機器で用いられている。少し例を挙げるだけでも、コンピュータ、携帯電話、ＰＤＡ類、データ自動記録器、ナビゲーション装置などのようなものに用いられている。そのような電子機器においては、様々なタイプの不揮発性メモリを用いてよい。例を挙げれば、ＮＡＮＤやＮＯＲのフラッシュメモリ、ＳＲＡＭ、ＤＲＡＭ、そして相変化メモリなどである。一般には、そのようなメモリデバイスにおいて、書込み動作またはプログラム動作が情報を記憶するために用いられてよい。また、記憶された情報を取り出すために読出し動作が用いられる。
メモリが動作するときに用いるパラメータは、メモリの製造者によって設定される。例えば、そのようなパラメータは、読出し、プログラム、消去、ベリファイ（確認）などのようなメモリ動作のための、電流、電圧、および／または抵抗参照値を含んでよい。
特に指定されない限り参照番号が様々な図において同様の部品を指す添付図面を参照して、非限定的かつ非網羅的な実施形態が説明される。
本実施形態による、メモリデバイスの概略図である。 本実施形態による、メモリセルの特性を示すプロットおよび測定パラメータである。 本実施形態による、バイアス信号波形の特性を示すプロットおよびメモリセル電圧または電流を含む。 本実施形態による、バイアス信号波形の特性を示すプロットおよびメモリセル電圧または電流を含む。 本実施形態による、メモリデバイスを動作するためのプロセスの流れ図である。 コンピューティングシステムの好適な実施形態を図示する概略図である。
本明細書を通じて“一つの実施形態”または“一実施形態”に対する参照は、その実施形態に関連して説明されている特定の機能、構造、または特性が、特許請求された主題の少なくとも一つの実施形態に含まれることを意味する。このように、本明細書を通した様々な場所における“一つの実施形態において”または“一実施形態において”という句の出現は、全てそれと同じ実施形態を参照する必要はない。さらに、特定の機能、構造、または特性は、一つ以上の実施形態において兼ね備えられてよい。
一実施形態において、メモリデバイスを動作するための技術は、メモリデバイスの物理動作条件に作用（影響）するための動作パラメータを含む、メモリデバイスに向けたメモリ命令を伴ってよい。特に、そのような動作パラメータは、メモリデバイスにおける周辺回路機構（circuitry）の物理動作条件に作用してよい。メモリデバイス内の周辺回路は、例えば、メモリセルのアレイを除いて、一つ以上の電源、センスアンプ回路機構、タイミング回路機構（例えばクロック回路）、ロー／カラムデコーダ、およびそのような他の回路機構から成ってよい。メモリ命令においてそのような動作パラメータを包含することで、メモリデバイスのユーザに、そのメモリデバイスのそのような物理動作条件を選択的に管理する機会を与えることができる。例えば、マルチレベルメモリデバイスの論理レベル間のマージンの削減（例えば、記憶容量の減少を犠牲にして精度を向上させる結果を生じさせる）が、ほかのアプリケーションには有益であってよい。一つの例において、アドレスと動作パラメータＶREADを含むメモリ命令ＲＥＡＤを適用することは、それぞれ、閾値電圧が動作パラメータ値ＶREADよりも低いかまたは高いかに依存して１または０の結果を生じてよい。ユーザが他の動作パラメータを使用できることは、信頼性、および／または、メモリデバイスの性能および／または書込み速度、プログラム／読出しレベルに関する調整可能マージン、任意のメモリセルに記憶されるレベル数、データ暗号化などの特性に影響を与えてよい。そのような動作パラメータの値は、例えば、ユーザによって、および／またはプロセッサによって実行される命令により選択されてよい。一実施形態においては、メモリデバイスの通信プロトコルに従って、命令コードの特定のビットが、動作パラメータ情報のためにゆだねられてよい。例えば並列デバイスにおいては、特定の入力／出力端子が、動作パラメータのビットを受信／送信してよい。しかしながら、シリアルデバイスのケースでは、そのような情報は、例えば、或る命令シーケンスにおける予め決められたクロックサイクルの間に、入力／出力されてよい。或るケースにおいて、混在したシリアル−パラレルプロトコルが、メモリピンにて動作パラメータを含む命令を入力するために使用されてよい。一つの実装においては、コマンドの実行の間に使用される物理動作条件は、動作パラメータを用いて与えられる対応する情報に少なくとも一部が依存する、予め決められた可能な値の組のうちの一つをとってもよい。そのような対応は、例えばルックアップテーブルによって作られてよい。
上述したようなメモリ命令を使って動作されるメモリデバイスは、フラッシュＮＡＮＤ、フラッシュＮＯＲ、相変化メモリ（ＰＣＭ）、シングルレベルセル（ＳＬＣ）、マルチレベルセル（ＭＬＣ）などを含む揮発性または不揮発性メモリを備えてよい。特に、メモリデバイスに向けられた命令は、読出しコマンド、ライトまたはプログラムコマンド、消去コマンドなどのコマンドを含む多くの構成要素を成してよい。命令のそのような構成要素はまた例えば、そこにデータが書き込まれそこからデータが読み出されるべき、メモリデバイスのメモリアレイにおける位置のアドレスを含んでよい。従って、メモリアレイに書き込むための命令はまた、そのようなデータからなってもよい。命令のそのような構成要素（例えば、コマンド、アドレス、データなど）に加えて、そのような命令は、以下に詳細に説明するように、その命令および／またはそれに続く命令の実行の間に使用されるべき一つ以上の動作パラメータを追加的に含んでよい。そのような動作パラメータは、少し例を挙げれば、メモリアレイ中のメモリセルの電圧参照（基準）レベル、メモリセルの論理レベル間または論理レベル内のマージン、または、メモリセルに適用されるべきバイアス信号のランプスピード（勾配速度）からなってもよい。一つの実装例において、メモリデバイスは、動作パラメータを解釈すること、その動作パラメータに対応する一つ以上の物理量からなること、およびその一つ以上の物理量をメモリデバイスの適切なノード／回路に適用することを含む命令を実行してよい。
一つの実施形態において、メモリ命令に含まれるそのような動作パラメータは、メモリデバイスによって、デジタルまたはアナログ値として、あるいはメモリデバイスによって解釈されてメモリデバイスの一つ以上の物理動作条件および／または動作モードを決定するためのコードとして受信されてよい。そのようなメモリデバイスは、以下にさらに詳細に説明するように、動作パラメータを解釈しその動作パラメータに対応するメモリデバイス内の周辺回路の動作条件に作用することによってメモリ命令を実行するために使用されるパラメータ管理ブロックを含んでよい。
一つの実施形態において、メモリ命令に含まれる動作パラメータは、メモリセルをプログラムするために使用されてよい。例えば、プログラムセルの閾値電圧を、その動作パラメータによって明示されるレベルに修正するために使用されてよい。このことは、プログラム動作を終えるためにプログラムベリファイ段階において使用される物理動作条件に作用することによって達成されてよい。例えば、そのような動作パラメータは、閾値電圧参照値を入力動作パラメータに対応する所望の値に設定するために使用されてよい。同様のやり方で、メモリ読出し命令に含まれる動作パラメータは、その動作パラメータによって明示される、ワード線読出し電圧のような、特定の物理動作条件のもとで、或るメモリアドレスに予め記憶されたデータを取り出すために使用されてよい。他の利点もある中で、ユーザは、上述の動作から利益を得ることができる。なぜならば、ユーザは、プログラミング条件を知る唯一の者であるため、以下に説明されるようにまた、後に記憶されているデータを正しく取り出すことができる唯一の者となってよい。
一つの実施形態において、メモリ命令に含まれるそのような動作パラメータは、ビット操作のプロセスの間で役に立つ。ビット操作は、もしメモリのページにおける書込みデータが異なるステップまたはステージで実行されることになるときに用いられてよい。そのようなケースにおいては、追加ビットが、既に部分的にプログラムされているメモリのページ上でプログラムされることになる。例えば、ビット操作は、コンピュータシステムの様々な機能や動作を試験する間のような、部分プログラミングのために使用されてよい。そこでは、後になって（例えばさらなる試験の間に）追加的なプログラミングが実行されてよい。他の一つの実施形態において、ビット操作は、ユーザによって、メモリデバイスを個人化またはカスタマイズするために使用されてよい。そのようなケースにおいて、データおよび／またはコードは、発送の前の製造工程の最後において、製造者によって、メモリデバイスに一部分のみがロードされてよい。そして、ユーザは、例えばセキュリティを向上させるために、追加的な情報（例えば、パスワード、コードなど）を続いて挿入してよい。さらに他の例において、ビット操作は、データが相対的に頻繁に変更される状況において（例えば、メモリ保守ヘッダの領域において、またはメモリを指示しそしてメモリの内部構成を表すファイルアロケーションテーブルにおいて）使用されてよい。そのようなケースにおいては、ビット操作は、メモリの全体的なブロックを抹消しおよび／または再プログラミングすることを回避する機会を与えるかもしれない。もちろん、動作パラメータを用いてメモリデバイスを動作する技術のそのような詳細は例にすぎず、特許請求された主題はそのように制限されるものではない。
ビット操作は、ビット操作プロセスの中間ステージのために、エラー訂正コード（ＥＣＣ）を伴ってもよく、伴わなくてもよい。一つの実施形態において、ＥＣＣは、完全なデータが記憶された後（例えばビット操作の終了時）においてのみ計算されプログラムされてよい。そのようなケースにおいては、しかしながら、データの最初の部分はＥＣＣ保護されていないかもしれず、中間ステージでのデータ読出しの間エラーのリスク（そして、ビット操作プロセスのより後のステージでのＥＣＣ演算において結果として生じる誤り）を結果として生じる。対照的に、もしビット操作プロセスの初期段階から結果として生じるデータの最初の部分がＥＣＣ保護されることになるならば、ビット操作プロセスのそのような初期段階の間、追加的なメモリセルがＥＣＣを記憶するために与えられてよい。もし例えばメモリの全体ブロックを消去することなくメモリにおいて“０”に重ねて“１”を書き込むことが可能でなければ、そのような追加的なメモリセルは、望ましくない追加的なコストになるかもしれない。以下に詳細に議論するように、メモリ命令に含まれる動作パラメータは、ビット操作およびＥＣＣプロセスに対して有用である。もちろん、ビット操作のそのような詳細は例にすぎず、特許請求された主題はそのように制限されるものではない。
ここに説明する実施形態は一つ以上の動作パラメータ（例えば入力情報からなる動作パラメータ）からなっているが、動作パラメータはまたコマンドの実行結果である情報（例えば出力情報からなる動作パラメータ）からなってもよい。そのような一つ以上の動作パラメータはまた、コマンドの実行結果を伴ってもよい。例えば、一つ以上の動作パラメータは、読出しコマンドの実行から結果として生じる読出しデータを伴ってもよい。或る実装においては、動作パラメータは、或る動作が実行されたときの読出し電圧を表してもよい。
図１は、本実施形態により、メモリデバイス１００の概略図である。そのようなメモリデバイスは、例えば上述のようなテクニックを実行するために使用されてよい。詳細には、メモリデバイス１００は、アドレス可能なデータを記憶するためのメモリアレイ１２０、ローデコーダ１１０およびカラムデコーダ１３０、ならびに、コマンドインタフェースおよびアドレス／データ管理ブロック１４０と動作パラメータ管理ブロック１５０を含むマイクロコントローラ１３５を備えてよい。ポート１４５は、例えば、コマンド、メモリアレイ１２０内の一つ以上のメモリセルのアドレス、および／またはメモリアレイ１２０に書き込まれるべきデータのようなメモリ命令の構成要素を受信するために使用されてよい。ポート１４５はまた、多くの他の可能性のうち、データを送信するために使用されてよい。或る実装においては、ポート１４５はまた、メモリ命令とともに含まれてよい一つ以上の動作パラメータを受信するために使用されてよい。ポート１４５またはポート１５５のうちのいずれかは、パラレルまたはシリアルポートを成してよい。シリアルポートのケースでは、例えば、マルチ入力サイクルが、コマンド、アドレス、データ、および／または動作パラメータ情報を含むメモリ命令の全てまたは一部を与えるために使用されてよい。或る実装においては、Ｎサイクルの動作ウインドウ（例えば書込み／読出し／消去動作を実行するための時間期間）が、動作パラメータ情報のＮビットを入力するために割り当てられてよい。実例として、そのようなウインドウは、（例えば１バイトコマンドのための）８ＣＯＭＭＡＮＤ（コマンド）サイクルの後で、（例えば３バイトアドレスのための）２４ＡＤＤＲＥＳＳ（アドレス）サイクルの前に配置されてもよい。しかし、特許請求の主題はそれに限定されるものではない。その一方、パラレルポートのケースにおいては、例えば、動作パラメータ情報は、ポート１５５内の専用ピンを通して入力されてもよい。一つの実装においては、もしメモリ命令がＲＥＡＤ（読出し）コマンドを含むならば（そのようなＲＥＡＤコマンドは入力データを含む必要はないので）、ポート１４５のいくつかのデータピンは、動作パラメータ情報を入力するために使用されてよい。他の実装においては、もしメモリ命令がセクタ消去コマンドを含むならば、全てのアドレスピンは必要ないかもしれない。従って、最下位アドレスピンが動作パラメータ情報を入力するために利用可能であってよい。全メモリを消去するためのチップ消去コマンドを備える命令のケースにおいては、どのアドレス入力またはデータ入力も必要なく、対応するピンの全てまたは一部は動作パラメータ情報を入力するために使用されてよい。もちろん、メモリ命令の構成要素を受信するためのテクニックのそのような詳細は例にすぎず、特許請求の主題はそのように制限されるものではない。
一実施形態においては、コマンドおよび動作パラメータ情報を含むメモリ命令の受信に際して、マイクロコントローラ１３５は、そのコマンドを解釈し、その動作パラメータ情報をそのメモリ命令を実行するために使用してよい。いくつかの例を挙げると、そのような動作パラメータは、（例えばプログラムベリファイ動作において使用されるときに）、予め決定された値に関連する（ワード線（ＷＬ）読出し電圧、ＷＬプログラム電圧、ＷＬベリファイ電圧、電圧差、電圧マージン、および／またはプログラム／消去勾配の間の電圧ステップを表してよい。しかしながら、そのような動作パラメータはまた、（例えばフラッシュまたは浮動ゲートメモリを使用するための）電流値または（ＰＣＭにおいて使用するための）抵抗値のような他の物理量、あるいは例えば、ＮＡＮＤメモリにおけるビット線プリチャージとビット線検出の間の時間期間のような時間持続期間または遅延を表してよい。一実施形態においては、そのような動作パラメータは、（動作パラメータが参照するコマンドに依存する）特定の量のための予め決定された許容された値の組のうちの一つに対応するコードからなってもよい。例えば、１６の考えられる電圧（または電流または抵抗等）レベルのうちの一つが、４ビットパラメータコードの値に従って選択されてよい。他の実装においては、そのような動作パラメータは、コードと値の結合からなってもよい。例えば、プログラム動作の間において、プログラミング電圧ランプ（勾配）において使用されるべき、ベリファイ電圧のための値（コード１によって明示される）、または予め決定されたベリファイ電圧に関連するマージンのための値（コード２）、または電圧ステップ振幅（コード３）、またはステップ期間（コード４）を選択することが可能であってよい。相応して、コード値組合せは、その動作パラメータの値によって作用される考えられる物理動作条件のうちの一つを明示する結果となる。
一実施形態においては、動作パラメータ情報をポート１５５を介して受信する際に、動作パラメータ管理ブロック１５０が、その動作パラメータ情報に対応する物理量を内部的に生成してよい。例えば、一実施形態においては、動作パラメータ管理ブロック１５０は、その動作パラメータ情報に対応する明示された精度を有する電圧（または電流）を生成するための電圧（または電流）生成器を含んでよい。そのような物理量は、メモリアレイ１２０内のワード線、タイミング回路（図示しない）などのような関連する回路部分に適用されてよい。
表１は、ライトイネーブル、リード、ページプログラム、セクタ消去、およびチップ消去を含む多くのメモリ命令を備える命令セットの例を示す。そのようなメモリ命令の各々は、命令コードによって表現されてよい。それはまた、上述のように、アドレス、動作パラメータ（群）、およびデータを含んでよい。いくつかのアプリケーションにおいて役に立つダミー部が含まれてもよい。
例えば、ライトイネーブルメモリ命令は１バイト１６進コード０６によって、リードメモリ命令は０３によって、ページプログラムメモリ命令は０２によって、およびセクタ消去メモリ命令はＤ８によって、そしてチップ消去メモリ命令は６０またはＣ７によって表されてよい。リードメモリ命令は、３バイトアドレスおよび例えばワード線読出し電圧を備えてよい１バイト動作パラメータコードを含んでよい。ページプログラムメモリ命令は、３バイトアドレスおよび２つの異なるパラメータを備えてよい２バイト動作パラメータを含んでよい。例えば、一つのパラメータは暗号化エンコード構成からなってもよく、他のパラメータはプログラムベリファイ（ＷＬ）電圧からなってもよい。セクタ消去メモリ命令は、２バイトアドレスおよび消去電圧ランプにおける電圧ステップ（またはステップ期間）を表してよい１バイト動作パラメータを含んでよい。チップ消去メモリ命令は、例えば、参照電流レベル、ワード線読出し電圧、および／または全メモリの消去動作の間にメモリセルをベリファイするときに使用されるウエルまたはボディー読出し電圧を表す３つの１バイト動作パラメータコードを含んでよい。もちろん、そのような詳細は例にすぎず、特許請求された主題はそれに制限されるものではない。
図２は、本実施形態による、メモリセルの特性を示すプロットおよび測定パラメータである。特に、状態図２００は、例えば、ＭＬＣメモリデバイスにおける状態の分布を描写してよい。水平軸２０５は、メモリ状態に関連付けられる相対的電圧を表し、垂直軸２０８は、ＭＬＣメモリデバイスのアレイ中のメモリセルの関連する数を表している。もちろん、そのような軸の配置および／または縮尺は、例にすぎず、特許請求された主題はそのように制限されるものではない。状態図２００は、本実施形態による、消去されたまたはリセットされた状態２１０ならびにプログラムされたまたはセットされた状態２２０，２３０，２４０，２５０，２６０，および２７０を示している。そのようなセット状態は個別にそれぞれ閾値電圧値α，β，γ，δ，η，φから開始する。メモリセルのそのようなメモリ状態は、例えば、特定の動作条件において、読出し動作の間、メモリセルのゲート上にかけられる電圧の量によって決定される。
一実施形態においては、メモリ命令にふくまれる動作パラメータは、例えば、ＭＬＣメモリデバイスの一つ以上の閾値電圧値を選択するために使用されてよい。上述したように、そのような動作パラメータは、ユーザ選択可能であってよい。そのようなＭＬＣメモリデバイスは、大体は相互に同じ電気的なおよび／または動作上の特性を有するように製造されていてよいが、閾値電圧参照値のような様々な動作条件は、動作パラメータのそのようなユーザ選択の後に、異なるＭＬＣメモリデバイスに対して異なって変更されてよい。例えば、閾値電圧参照値α，β，γ，δ，η，φは、ＭＬＣメモリデバイスをプログラムするためのメモリ命令中の特定の動作パラメータをユーザが選択するのに応答して制定されてよい。上述のように、動作パラメータは、そのパラメータに関連させられている物理量を表す予め決定された値の組からなるコードを備えてよい。例えば、３ビットパラメータに対しては、ビット００１は０ボルトに対応してよく、０１０はαボルトに対応してよく、０１１はβボルトに対応してよく，１００はγボルトに対応してよく，１０１はδボルトに対応してよく，１１０はηボルトに対応してよく，１１１はφボルトに対応してよい。しかし、特許請求された主題はそれに限定されるものではない。ユーザにとって閾値参照電圧値を選択するそのような機会は、例えば、ユーザの特定のアプリケーション要求に対するＭＬＣメモリデバイスのカスタマイズをもたらすことができる。また、ユーザにとって閾値参照電圧値を選択するそのような機会は、ＭＬＣメモリに記憶されたデータのパスワード保護の実装を含んでよい。
例えば、ＭＬＣメモリデバイスに特定のデータを書き込むために使用される閾値電圧値の知識を有するユーザのみが、それに引き続いて、（プログラム動作の間で使用されるその閾値電圧参照値を使って）その特定のデータを読み出すようにしてよい。或る実装においては、閾値電圧値ＶT は、それに関連する唯一の論理値を有する必要はない。例えば、α＜ＶT ＜βがαに関連して“０”を表してよいが、α＜ＶT ＜βはβに関連して“１”を表してよい。そのようなケースにおいて、例えば、そのユーザのみが、任意の特定のアドレスにおいてどの参照レベルで読出し動作が実行されるべきかに関連することを知ってよい。従って、そのユーザのみが、正しいデータ（例えば、或る特定のアドレスにおける或るメモリセルがα＜ＶT ＜βでプログラムされたことが“０”を意味するのかまたは“１”を意味するのかということ）を取り出すことができる。それゆえに、そのユーザにとって、暗号化に適したエンコード構成を定義し制定することを可能にしてよい。例えば、そのユーザは、論理値を、バイトまたはワード中のビット位置における特定の参照レベルに関連して測定される閾値電圧範囲に自由に割り当てて良い。読出し時に、正しいパラメータコードが、意義のあるデータを取り出すために入力されてよい。特定の実装において、記憶されたデータのセキュリティを向上させるために、読出しデータは、もしそのようなデータが或るユーザにのみ知られてよい或る明示された範囲内に落ちたときのみ、有効であるとみなされてよい。そのような範囲は、例えば、αとδの間、βとφの間、またはγとηの間の読出しデータを成してよい。また、メモリ命令中の一つ以上の動作パラメータを選択することにより、ユーザは、異なる閾値電圧範囲において異なる論理値（例えば“０”または“１”）を定義してよい。例えば、“１”はＶT ＜αまたはγ＜ＶT ＜δによって表されてよく、また、“０”はα＜ＶT ＜γまたはδ＜ＶT ＜φによって表されてよい。或る実装においては、閾値電圧値α，β，γ，δ，η，φは、ＭＬＣメモリに記憶されて、その特定のデータを読み出すために“鍵”として使用されてよい。そのうえ、論理値と閾値電圧範囲の間の対応は、メモリアレイの異なる位置に対して独立に定義されてよく、その結果として柔軟性およびセキュリティがさらに向上することを理解されたい。もちろん、動作パラメータのそのような詳細は例にすぎず、特許請求の主題はそのように限定されるものではない。
一実施形態においては、データをメモリアレイに書き込むためのプログラム動作の間に許容される状態レベルの数を（メモリアレイの個々のメモリセルのために）再定義することにより、情報の異なる量がメモリアレイに記憶されてよい。その後、そのようなデータは、許容された状態レベルの定義された数に基づいて読み出されてよい。例えば、メモリアレイ中のメモリセルの一部は、２レベル（１ビット）エンコーディング（符号化）メモリセルからなってもよく、メモリセルの他の一部は、４レベル（２ビット）エンコーディングメモリセルからなってよいなどである。このケースにおいて、図２を例示する例として用いると、アレイ中のメモリセルは、それらがもし第１の一つの部分（１ビット）に属するならば動作パラメータβを閾値電圧参照値として用いて、また、それらがもし他の部分（１．５ビット）に属するならばγおよびηに関連して、さらにそれらがもし他の部分（２ビット／セル）に属するならばα，δ，およびφを用いて、プログラムされ読出しが行われる。従って、メモリアレイのメモリ容量は、メモリセルエンコーディングに作用する一つ以上の動作パラメータを（例えば書込みコマンドとともに）選択することにより、動的に変更されてよい。
一実施形態においては、ビット操作のプロセスの間、上述したように、マルチレベルメモリセルの論理内容は、メモリ中で“０”に重ねて“１”を上書きすることを許すように定義されてよい。例えば、ユーザは、ビット操作プロセスにおいて未決定のステップに気付いたときに、異なる許容された閾値電圧範囲がそこに記憶された論理値と関連付くように、異なる動作パラメータを用いてマルチレベルセルにアクセス（プログラムまたは読み出し）してよい。図２に戻って、以下の例は、ＥＣＣを伴うビット操作の特定のプロセスを説明している。ビット操作のそのようなプロセスは、現在の例のように、２つのプログラム動作を含んでよい。第１のプログラム動作においては、データの一部は、ページに書き込まれてよい（ここで、ＥＣＣは全体のページを保護してよい）。第１のプログラム動作においては、ユーザは、（メモリ命令中の一つ以上の動作パラメータを介して）２つの最小のＶT のディストリビューション（ターゲットディストリビューション）２１０および２２０を選択してデータを記憶してよい。例えば、“１”が、ＶT ディストリビューション２１０を用いて記憶されてよく、そして、“０”がＶT ディストリビューション２２０を用いて記憶されてよい（プログラムされていないデータは“１”状態に残ってよい）。“０”をプログラミングすることは、プログラムコマンド、アドレス、データ、および図２中のＶT ＝αのようなワード線プログラムベリファイレベルを表す動作パラメータを備える命令を与えることにより実行されてよい。同様の方法で、そのようなデータは、読出しコマンド、アドレス、および（例えば第１のプログラム動作において“１”と“０”の間を識別するために）ＶT ＝０ボルトのようなワード線読出し電圧を表す動作パラメータを備える命令を用いることにより、ビット操作を受けられるメモリのページから読み出されてよい。
ビット操作プロセスの第２のプログラム動作の間、ＥＣＣビットが変更を受けさせられる結果となってよく、さもなければ“０”から“１”への移行を禁止することを含む、追加的なビットがプログラムされてよい。ユーザは、（メモリ命令中の一つ以上の動作パラメータを介して）上述の第１のプログラム動作において用いられたＶT ディストリビューションとは異なる２つのＶT ディストリビューションを選択してよい。このようにして、例えば、“１”が、ＶT ディストリビューション２４０を用いて記憶されてよく、そして、“０”がＶT ディストリビューション２７０を用いて記憶されてよい。予めプログラムされたデータは、ディストリビューション２１０からディストリビューション２４０に、およびディストリビューション２２０からディストリビューション２７０にコピーされて、閾値電圧範囲と論理値との間の関連における一貫性を維持してよい。“０”をプログラミングすることは、プログラムコマンド、アドレス、データ、および第１の動作パラメータと第２の動作パラメータを備える命令を与えることにより実行されてよい。第１の動作パラメータは、“消去”状態（例えば図２のＶT ＝γ）のためのワード線プログラムベリファイレベルからなってもよく、第２の動作パラメータは、“プログラム”状態（例えば図２のＶT ＝φ）のためのワード線プログラムベリファイレベルからなってもよい。或る実装においては、ビット操作プロセスのこの段階の後、ビット操作を受けるメモリのページからデータを読み出すことは、例えば、読出しコマンド、アドレス、および（例えばメモリセルに単一アクセスするこの段階において“１”と“０”の間を識別するために）ＶT ＝ηボルトのようなワード線読出し電圧を表す動作パラメータを備える命令を用いることにより、実行されてよい。
以下の例は、本実施形態による、ＥＣＣを伴うビット操作の特定のプロセスを示している。ビット操作のそのようなプロセスは、２つ以上のプログラム動作を含んでよい。以下のような例のケースにおいては、ビット操作のプロセスは、プログラム動作を含む。第１のプログラム動作においては、データの一部は、ページに書き込まれてよい。第１のプログラム動作においては、ユーザは、（メモリ命令中の一つ以上の動作パラメータを介して）２つの最小のＶT のディストリビューション（ターゲットディストリビューション）２１０および２２０を選択してデータを記憶してよい。例えば、“１”が、ＶT ディストリビューション２１０を用いて記憶されてよく、そして、“０”がＶT ディストリビューション２２０を用いて記憶されてよい（プログラムされていないデータは“１”状態に残ってよい）。上述したように、“０”をプログラミングすることは、プログラムコマンド、アドレス、データ、および図２中のＶT ＝αのようなワード線プログラムベリファイレベルを表す動作パラメータを備える命令を与えることにより実行されてよい。同様の方法で、そのようなデータは、読出しコマンド、アドレス、および（例えばビット操作プロセスの第１のプログラム動作において“１”と“０”の間を識別するために）ＶT ＝０ボルトのようなワード線読出し電圧を表す動作パラメータを備える命令を用いることにより、ビット操作を受けられるメモリのページから読み出されてよい。
ビット操作プロセスの第２のプログラム動作の間、（例えば動作パラメータを介してユーザによって選択された）ターゲットＶT ディストリビューションは、ＶT ディストリビューション２２０からなってもよい。それは、（例えば“０”に重ねて“０”が書き込まれた）変更されていない既にプログラムされたデータおよび（例えば“１”に重ねて“０”が書き込まれた）新たにプログラムされたデータのために“０”を表してよい。また、他のターゲットＶT ディストリビューションは、ＶT ディストリビューション２４０を成してよい。それは、（例えば“１”に重ねて“１”が書き込まれた）変更されていない既にプログラムされたデータおよび（例えば“０”に重ねて“１”が書き込まれた）新たにプログラムされたデータのために“１”を表してよい。そのようなケースにおいては、メモリ命令に含まれる動作パラメータは、“１”（例えばγ）に対してプログラムベリファイ電圧を表してよい。またそのようなケースにおいて、第２のプログラム動作においては、“０”は、“１”のものよりも低い閾値電圧に関連付けられてよい。従って、そのようなデータは、読出しコマンド、アドレス、および例えばＶT ＝γのようなワード線読出し電圧を表す動作パラメータを備える命令を用いることにより、ビット操作を受けるメモリのページから読み出されてよい。
ビット操作プロセスの第３のプログラム動作の間、（例えば動作パラメータを介してユーザによって選択された）ターゲットＶT ディストリビューションは、ＶT ディストリビューション２４０を成してよい。それは、（例えば“１”に重ねて“１”が書き込まれた）変更されていない既にプログラムされたデータおよび（例えば“０”に重ねて“１”が書き込まれた）新たにプログラムされたデータのために“１”を表してよい。また、他のターゲットＶT ディストリビューションは、ＶT ディストリビューション２７０からなってもよい。それは、（例えば“０”に重ねて“０”が書き込まれた）変更されていない既にプログラムされたデータおよび（例えば“１”に重ねて“０”が書き込まれた）新たにプログラムされたデータのために“０”を表してよい。そのようなケースにおいては、メモリ命令に含まれる動作パラメータは、“０”（例えばφ）に対してプログラムベリファイ電圧を表してよい。またそのようなケースにおいて、第３のプログラム動作においては、“１”は、“０”のものよりも低い閾値電圧に関連付けられてよい。従って、そのようなデータは、読出しコマンド、アドレス、および例えばＶT ＝φ（またはＶT ディストリビューション２７０におけるプログラムされたセルに関連する読出しマージンを向上させるために、ＶT ＝η）のようなワード線読出し電圧を表す動作パラメータを備える命令を用いることにより、ビット操作を受けるメモリのページから読み出されてよい。もちろん、ビット操作のそのような詳細は例にすぎず、特許請求された主題はそのように限定されるものではない。
図３は、本実施形態による、バイアス信号波形の特性３００を示すプロットおよびメモリセル電圧または電流を含む。そのようなバイアス信号波形は、メモリセルのゲートに適用されて、例えばメモリセルの状態をプログラムするために使用されてよい（続くステップ間のプログラム確認の終了のための可能なバリエーションは、波形図中では示されない）。バイアス信号波形３１０は、相対的に大きな電圧ステップＶstepおよび相対的に短い時間ステップＴstepを含む。対照的に、バイアス信号波形３３０は、相対的に小さな電圧ステップＶstepおよび相対的に長い時間ステップＴstepを含む。バイアス信号波形３２０は、バイアス信号波形３１０およびバイアス信号波形３３０に対する中間の値である電圧ステップＶstepおよび時間ステップＴstepを含む。電圧ステップＶstepおよび時間ステップＴstepの値は、メモリ動作の精度および／または速度に作用してよい。特許請求された主題はそれに限定されるものではないが、精度の向上はメモリ動作の低下した速度をもたらし、精度の低下はメモリ動作の向上した速度をもたらす。或る実装においては、上述したように、電圧ステップＶstepおよび時間ステップＴstep（およびそれゆえに精度および／または速度）のための値は、メモリ命令に含まれる動作パラメータの一つ以上の値および／またはコードによって選択されてよい。従って、メモリデバイスの性能は、メモリ動作を正確にというよりも相対的に速くすることを好む、またはメモリ動作を相対的に遅くしそして高精度にすることを好む（例えば、シングルメモリセルの状態の相対的に多くのレベルが長い実行時間を犠牲にして好まれる）ユーザによって選択されてよい。もちろん、バイアス信号波形のそのような詳細は例にすぎず、特許請求された主題はそのように制限されるものではない。
一つの実装においては、メモリアレイの一つの部分は、メモリアレイの他の部分よりも、一つ以上の動作パラメータによって異なって作用（影響）されてよい。言い換えれば、動作パラメータは、同じようなしかたでメモリアレイの全ての部分に作用する必要はない。このように、例えば異なるブロック、ページ、ワード、またはバイトは、上述のように、少なくとも一部分において、メモリ命令に含まれる一つ以上の動作パラメータに基づいて異なるエンコーディングを有してよい。
一実施形態においては、ＰＣＭセルに情報を書き込むためのプロセスは、ＰＣＭセルを一つの状態または他の状態にセットまたはリセットすることからなってよい。例えば、ＰＣＭセルは、相対的に高い振幅、相対的に短い期間の電気的プログラミングパルスを適用することで相変化材料を溶かすことによってリセットされてよい。対照的に、ＰＣＭセルは、例えば、相対的に長い期間を有し、相対的に突然の降下を含んでよく、相対的に小さい副溶解振幅電気的プログラミングパルスを適用することによってセットされてよい。ＰＣＭセルはまた、規定された時間を超えて電圧または電流において段階的な傾斜降下を有するかもしれないより高い過溶解振幅電気的プログラミングパルスを適用して相変化材料が結晶化することを許容することによってセットされてよい。そのようなリセットおよび／またはセットパルスおよびプロセスは、“書込み”または“プログラム”パルスおよび“書込み”または“プログラム”プロセスとして適用されてよい。或る実装においては、上述のように、一つ以上の動作パラメータが、メモリ命令中の書込みコマンドに伴ってよい。そのような動作パラメータの値は、振幅、持続期間、傾斜などのプログラミングパルスの様々な構成要素に作用してよい。もちろん、プログラミングパルスのそのような詳細は例にすぎず、特許請求された主題はそのように制限されるものではない。
図４は、本実施形態による、バイアス信号波形の特性を示すプロットおよびメモリセル電圧または電流を含む。そのようなバイアス信号波形は、（例えば書込みベリファイプロセスの間のような）ＰＣＭセルを読むプロセスの間に、ＰＣＭセルに対して適用されてよい。以下に説明するように、そのようなバイアス信号波形の特定の特性は、メモリ命令に含まれる動作パラメータを用いて選択されてよい。例えば、メモリ命令は、書込みコマンド、メモリアレイのアドレス、書き込まれるべきデータ、およびデータをメモリアレイに書き込むために使用されるバイアス信号波形の一つ以上の特性に作用する一つ以上の動作パラメータを備えてよい。バイアス信号波形のそのような特定の特性は、パルス振幅、パルス傾斜、パルスステップ幅、パルスステップ高などを含んでよい。さらに、動作パラメータは、バイアス信号波形４１０および４２０のような多くのタイプのバイアス信号波形の中から選択するために使用されてよい。例えば、バイアス信号波形４１０は、一つのパルスから次のパルスへ連続的に増加する個々のピーク振幅を有する波形からなる一連のセットパルス４１２，４１４，および４１６を含んでよい。そのようなバイアス信号波形は、一つのＰＣＭデバイスまたはマルチＰＣＭデバイス内の複数のＰＣＭセルの物理的および／または電気的特性の多様性の問題を扱ってよい。一つの特定の実装においては、第１のバイアスパルス４１２は、ピーク振幅４４０からランプ終端４３０まで伸びる負傾斜セットランプ４３５を成している。セットパルス４１２は、線形のセットランプと垂直の遷移を有するように示されているが、プロット４００は、バイアス信号の概略の見え方を表すことをただ意図しており、特許請求された主題はこの点に制限されるものではない。或る特定の実装においては、第２のセットパルス４１４のピーク振幅４５０は、その前の第１のセットパルス４１２のピーク振幅４４０よりも大きくてよい。他の例としては、バイアス信号波形４２０は、例えば、一つのパルスから次のパルスへ連続的に増加する個々のピーク振幅を有する波形からなる一連のリセットパルス４２２，４２４，および４２６を含む。バイアス信号波形４１０とは対照的に、バイアス信号波形４２０は、負傾斜セットランプを含む必要はない。もちろん、ＰＣＭを動作するためのテクニックのそのような詳細は例にすぎず、特許請求された主題はそのように制限されるものではない。
図５は、本実施形態による、メモリデバイスを動作するためのプロセス５００の流れ図である。上述したように、メモリデバイスを動作するためのテクニックは、メモリデバイスの物理動作条件に作用するための動作パラメータを含む、メモリデバイスに向けられたメモリ命令を含んでよい。ブロック５１０において、メモリデバイスは、あるメモリ位置においてソフトウェアアクセスするためのコマンドを含むようなメモリ命令を受信してよい。ブロック５２０において、コマンドおよびおそらくメモリ位置のアドレス記述を含むことに加えて、そのメモリデバイスは、動作パラメータを含むメモリ命令を受信してよい。例えば、メモリ命令は、ＲＥＡＤ（読出し）コマンド、アドレス、およびそのアドレスによって明示されるメモリセルのための参照閾値電圧を選択するのに使用されてよい動作パラメータＶREADを含んでよい。或る特定の実装においては、そのような動作パラメータは、電圧の値を備える必要はないが、例えばその代わりに、電圧（または電流、または時間など）の値を表すコードを備えてよい。一つのケースにおいては、メモリデバイスは、動作パラメータのコードを実際の電圧または電流に変換するのに使用される値のテーブルを記憶してよい。そのようなテーブルは、例えば、（メモリデバイスの一部に維持される）そのテーブルに書込みを行うことにより、生成さらおよび／または修正されてよい。（デジタル）コードから実際の（アナログ）電圧または電流へのそのような変換は、メモリデバイスに含まれてよいデジタル−アナログ変換器（ＤＡＣ）および／または電圧または電流ジェネレータによって実行されてよい。上述したように、メモリデバイスは、そのような動作パラメータを、コマンドおよびメモリアドレスとともにシリアルにまたはパラレルに受信してよい。ブロック５３０において、ブロック５１０で受信されたメモリ命令を実行している間、メモリデバイスの一つ以上の物理動作条件（例えばメモリセルの閾値電圧）が、少なくとも一部が動作パラメータに基づいて修正されてよい。もちろん、プロセス５００のそのような詳細は例にすぎず、特許請求された主題はそのように制限されるものではない。
図６は、メモリデバイス６１０を含むコンピューティングシステム６００の典型的な実施形態を図示する概略図である。そのようなコンピューティングデバイスは、例えばアプリケーションおよび／または他のコードを実行する一つ以上のプロセッサ備えてよい。例えば、メモリデバイス６１０は、図１に示されるＰＣＭ１００の一部を含むメモリを備えてよい。コンピューティングデバイス６０４は、メモリデバイス６１０を管理するように構成可能にしてよい任意のデバイス、電気製品、または機械装置の典型であってよい。メモリデバイス６１０は、メモリコントローラ６１５およびメモリ６２２を含んでよい。一つの実装においては、メモリコントローラ６１５は、メモリ命令に含まれる動作パラメータを受信し、そして、少なくとも一部をその動作パラメータに基づいてメモリデバイス６１０の物理動作条件を修正するためのパラメータ管理ブロック６５０を含んでよい。例として、しかしそれに制限されないが、コンピューティングデバイス６０４は以下のものを含んでよい。例えばデスクトップコンピュータ、ラップトップコンピュータ、ワークステーション、サーバデバイス、またはそのようなものであるような一つ以上のコンピューティングデバイスである。例えばパーソナルデジタルアシスタント、携帯通信デバイス、またはそのようなものであるようなパーソナルコンピューティングまたは通信デバイスまたは電気製品である。例えばデータベースまたはデータストレージサービスプロバイダ／システムであるようなコンピューティングシステムおよび／または関連するサービスプロバイダ機能である。そして、それらの任意の組合せである。
システム６００に示される様々なデバイスの全部または一部、およびここにさらに記載されるプロセスまたは方法は、ハードウェア、ファームウェア、ソフトウェア、またはそれらの任意の組合せを用いてあるいはそうでなければ含んで実装されてよいことが認識される。このように、例としてしかしそれに制限されず、コンピューティングデバイス６０４は、バス６４０およびホストまたはメモリコントローラ６１５を通ってメモリ６２２に動作できるように接続する、少なくとも一つのプロセッシングユニット６２０を含んでよい。プロセッシングユニット６２０は、データ演算手続きまたはプロセスの少なくとも一部を実行するように構成可能な一つ以上の回路の典型である。例としてしかしそれに制限されず、プロセッシングユニット６２０は、一つ以上のプロセッサ、コントローラ、マイクロプロセッサ、特定用途向け集積回路、デジタル信号プロセッサ、プログラマブル論理デバイス、フィールドプログラマブルゲートアレイ、およびそれと同種類のもの、またはそれらの任意の組合せを含んでよい。プロセッシングユニット６２０は、メモリコントローラ６１５と通信するように構成されるオペレーティングシステムを含んでよい。そのようなオペレーティングシステムは、例えば、バス６４０を超えてメモリコントローラ６１５に送信されるコマンド、アドレス、および／または動作パラメータを含むメモリ命令を生成する。そのようなコマンドは、読出し、書込み、または消去コマンドを備えてよい。そのようなメモリ命令に応答して、例えば、メモリコントローラ６１５は、上述したプロセス５００を実行して、コマンドを実行しおよび／またはメモリデバイスの一つ以上の物理動作条件を修正してよい。例えば、メモリコントローラ６１５は、メモリ命令に含まれる動作パラメータに応答して、ＰＣＭセルのアレイのうちの少なくとも一つに作用されるバイアス信号の振幅を増加させてよい。
メモリ６２２は、任意のデータストレージ機構の典型である。メモリ６２２は、例えば、プライマリメモリ６２４および／またはセカンダリメモリ６２６を備えてよい。プライマリメモリ６２４は、例えば、ランダムアクセスメモリ、リードオンリメモリ等を含んでよい。この例にはプロセッシングユニット６２０から分離されるように図示されているが、プライマリメモリ６２４の全てまたは一部は、プロセッシングユニット６２０内にあるいはそうでなければ共存／接続して与えられてよいことが認識されるべきである。
セカンダリメモリ６２６は、例えば、プライマリメモリと同じまたは同様のタイプのメモリ、および／または、例えばディスクドライブ、光ディスクドライブ、テープドライブ、固体素子メモリドライブ等の一つ以上のデータストレージデバイスまたはシステムを含んでよい。或る実装においては、セカンダリメモリ６２６は、コンピュータ読出し可能媒体６２８を、動作可能なように受け入れる、またはそうでなければ接続するように構成可能にしてよい。コンピュータ読出し可能媒体６２８は、例えば、システム６００内の一つ以上のデバイスのためにアクセス可能なデータ、コード、および／または命令を伝搬しおよび／または生成することができる任意の媒体を含んでよい。
コンピューティングデバイス６０４は、例えば、入力／出力６３２を含んでよい。入力／出力６３２は、人間および／または機械の入力を受け入れまたはそうでなければ導くように構成可能にしてよい一つ以上のデバイスまたは機能、および／または人間および／または機械への出力のために配信しまたはそうでなければ供給するように構成可能にしてよい一つ以上のデバイスまたは機能の典型である。例としてしかしそれに制限されず、入力／出力６３２は、動作可能なように構成されたディスプレイ、スピーカ、キーボード、マウス、トラックボール、タッチスクリーン、データポートなどを含んでよい。
ここで用いられている“および”、“および／または”、そして“または”という用語は、それが用いられている文脈に少なくとも一部が依存するであろう様々な意味を含んでよい。典型的には、“または”と同様に“および／または”は、もしＡ，ＢまたはＣのようなリストを関連付けるために使用されるならば、Ａ，ＢまたはＣがここでは排他的な意識で使用されるのと同様に、Ａ，ＢおよびＣがここではすべてを包含する意識で使用されることを意味することを意図している。この明細書を通しての“一つの実施形態”または“一実施形態”は、実施形態に関連して記載される特定の機能、構造、または特性が、特許請求された主題の少なくとも一つの実施形態に含まれることを意味している。このように、この明細書を通した様々な場所における“一つの実施形態においては、”または“一実施形態”という句の出現は、同じ実施形態を全て参照する必要はない。さらに、特定の機能、構造、または特性は、一つ以上の実施形態に結びつけられてもよい。
現時点において実施形態の例として考えられるものが図示され記載されているが、当業者であれば、特許請求された主題から離れることなく、他の変形が作られ、等価物が代わりに用いられてよいことが理解されるであろう。加えて、ここに記載された主要なコンセプトから離れることなく、特定の状況を特許請求された主題の教示に適合させるように、多くの変形例が作られてよい。それゆえに、特許請求された主題は開示された特定の実施形態に制限されることはないことが意図されるが、そのような特許請求された主題はまた、添付されたクレームの範囲およびその均等物の中に収まる全ての実施形態を含んでよい。

Claims (20)

  1. メモリ内の位置において動作するコマンドおよび少なくとも一つの動作パラメータを含む命令を受信し、
    前記少なくとも一つの動作パラメータに少なくとも一部が基づいて前記メモリ内における周辺回路機構の物理動作条件に作用する、
    ことを備えることを特徴とする方法。
  2. 請求項１に記載の方法であって、前記物理動作条件は、前記メモリに含まれる一つ以上のメモリセルに適用されるバイアス電圧または電流を備える、
    ことを特徴とする方法。
  3. 請求項１に記載の方法であって、前記物理動作条件は、メモリセル論理レベル間を識別するための閾値電圧または電流および／または時間持続期間を備える、
    ことを特徴とする方法。
  4. 請求項１に記載の方法であって、前記物理動作条件は、前記メモリの精度および／または動作速度を備える、
    ことを特徴とする方法。
  5. 請求項１に記載の方法であって、前記動作パラメータは、デジタル信号を備える、
    ことを特徴とする方法。
  6. 請求項５に記載の方法であって、前記デジタル信号をアナログ信号に変換することをさらに備える、
    ことを特徴とする方法。
  7. 請求項５に記載の方法であって、
    前記デジタル信号に対応する電圧または電流を生成し、
    前記電圧または電流を前記メモリに含まれる一つ以上の周辺回路に適用する、
    ことをさらに備えることを特徴とする方法。
  8. 請求項１に記載の方法であって、前記コマンドは、前記メモリから読み出し、前記メモリに書き込み、または前記メモリの少なくとも一部を消去するためのコマンドを備える、
    ことを特徴とする方法。
  9. 請求項５に記載の方法であって、
    前記命令とともに含まれる追加的な動作パラメータを受信し、
    前記追加的な動作パラメータは、前記動作パラメータが引き続く命令の間中適用されるべきであるか否かを示す、
    ことを更に備えることを特徴とする方法。
  10. メモリセルのアレイに対して読み出しまたは書き込みを行い、
    前記メモリセルのアレイ内の位置において動作するコマンドを含む命令を受信する、
    ための回路機構と、
    前記命令とともに含まれる少なくとも一つの動作パラメータを受信し、
    前記少なくとも一つの動作パラメータに少なくとも一部が基づいて前記回路機構の物理動作条件に作用する、
    ためのパラメータ管理ブロックと、
    を備えることを特徴とするメモリデバイス。
  11. 請求項１０に記載のメモリデバイスであって、前記物理動作条件は、前記メモリに含まれる一つ以上のメモリセルに適用されるバイアス電圧または電流を備える、
    ことを特徴とするメモリデバイス。
  12. 請求項１０に記載のメモリデバイスであって、前記物理動作条件は、メモリセル論理レベル間を識別するための閾値電圧または電流および／または時間持続期間を備える、
    ことを特徴とするメモリデバイス。
  13. 請求項１０に記載のメモリデバイスであって、前記物理動作条件は、前記メモリの精度および／または動作速度を備える、
    ことを特徴とするメモリデバイス。
  14. 請求項１０に記載のメモリデバイスであって、前記動作パラメータに少なくとも一部が基づいて電圧または電流レベルを生成するジェネレータをさらに備える、
    ことを特徴とするメモリデバイス。
  15. 請求項１０に記載のメモリデバイスであって、
    前記動作パラメータを受信するための第１の入力ポートと、
    前記コマンドを受信するための第２の入力ポートと、
    をさらに備えることを特徴とするメモリデバイス。
  16. 請求項１０に記載のメモリデバイスであって、前記回路機構はさらに、前記メモリのアレイ内の前記位置を記述するアドレスを受信するためのものである、
    ことを特徴とするメモリデバイス。
  17. メモリセルのアレイを備えるメモリデバイスを備え、前記メモリデバイスは、
    メモリセルのアレイに対して読み出しまたは書き込みを行い、
    前記メモリセルのアレイ内の位置において動作するコマンドを含む命令を受信し、
    前記命令とともに含まれる少なくとも一つの動作パラメータを受信し、
    前記少なくとも一つの動作パラメータに少なくとも一部が基づいて前記メモリデバイス内の周辺回路機構の物理動作条件に作用する、
    ためのメモリコントローラをさらに備え、
    一つ以上のアプリケーションを提供し、そして前記メモリコントローラへの前記命令を創始して前記メモリセルのアレイにアクセスを提供するプロセッサを備える、
    ことを特徴とするシステム。
  18. 請求項１７に記載のシステムであって、前記物理動作条件は、前記メモリに含まれる一つ以上のメモリセルに適用されるバイアス電圧または電流を備える、
    ことを特徴とするシステム。
  19. 請求項１７に記載のシステムであって、前記物理動作条件は、メモリセル論理レベル間を識別するための閾値電圧または電流および／または時間持続期間を備える、
    ことを特徴とするシステム。
  20. 請求項１７に記載のシステムであって、前記物理動作条件は、前記メモリの精度および／または動作速度を備える、
    ことを特徴とするシステム。
JP2011235151A 2010-11-18 2011-10-26 メモリの動作条件に作用するためのパラメータを含むメモリ命令 Active JP5598677B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/949,728 US8737138B2 (en) 2010-11-18 2010-11-18 Memory instruction including parameter to affect operating condition of memory
US12/949,728 2010-11-18

Publications (2)

Publication Number Publication Date
JP2012109003A true JP2012109003A (ja) 2012-06-07
JP5598677B2 JP5598677B2 (ja) 2014-10-01

Family

ID=46064272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011235151A Active JP5598677B2 (ja) 2010-11-18 2011-10-26 メモリの動作条件に作用するためのパラメータを含むメモリ命令

Country Status (6)

Country Link
US (4) US8737138B2 (ja)
JP (1) JP5598677B2 (ja)
KR (2) KR101430295B1 (ja)
CN (1) CN102543154B (ja)
DE (1) DE102011085988B4 (ja)
TW (1) TWI508093B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013097789A (ja) * 2011-10-31 2013-05-20 Apple Inc 不揮発性メモリの正常性情報を取得して使用するためのシステム及び方法
JP2014059945A (ja) * 2012-09-14 2014-04-03 Freescale Semiconductor Inc 適応的書き込み操作を用いる不揮発性メモリ（ｎｖｍ）
JP2017534943A (ja) * 2014-09-26 2017-11-24 インテル・コーポレーション 黙示プリチャージ指令の信号方式を管理するための方法、装置、及びシステム
JP2018532219A (ja) * 2015-10-29 2018-11-01 マイクロン テクノロジー， インク． 書き込みカウントに基づいて書き込みパラメータを調整する装置および方法
JP2020144963A (ja) * 2019-03-07 2020-09-10 力晶積成電子製造股▲ふん▼有限公司Ｐｏｗｅｒｃｈｉｐ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ 不揮発性半導体記憶装置の消去制御回路及び方法、並びに不揮発性半導体記憶装置
JP2021523511A (ja) * 2018-05-01 2021-09-02 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリの高電圧生成のための方法及び装置

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8467237B2 (en) 2010-10-15 2013-06-18 Micron Technology, Inc. Read distribution management for phase change memory
US9330784B2 (en) * 2011-12-29 2016-05-03 Intel Corporation Dynamic window to improve NAND endurance
US9361181B2 (en) 2012-03-15 2016-06-07 Micron Technology, Inc. Error protection for memory devices
US9001575B2 (en) 2012-03-30 2015-04-07 Micron Technology, Inc. Encoding program bits to decouple adjacent wordlines in a memory device
US9105314B2 (en) 2012-04-27 2015-08-11 Micron Technology, Inc. Program-disturb decoupling for adjacent wordlines of a memory device
US8910000B2 (en) 2012-05-17 2014-12-09 Micron Technology, Inc. Program-disturb management for phase change memory
KR101994350B1 (ko) * 2012-12-28 2019-07-01 삼성디스플레이 주식회사 멀티-타임 프로그래머블 동작의 오류 검출 방법 및 이를 채용한 유기 발광 표시 장치
CN107741913B (zh) * 2013-08-05 2021-09-07 慧荣科技股份有限公司 用来管理一记忆装置的方法、记忆装置与控制器
KR102187524B1 (ko) * 2014-02-13 2020-12-07 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
US9934831B2 (en) * 2014-04-07 2018-04-03 Micron Technology, Inc. Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
US9384830B2 (en) * 2014-05-06 2016-07-05 Micron Technology, Inc. Apparatuses and methods for performing multiple memory operations
US20160062656A1 (en) * 2014-08-28 2016-03-03 Freescale Semiconductor, Inc. Command Set Extension for Non-Volatile Memory
US9858990B2 (en) * 2014-12-18 2018-01-02 Apple Inc. Hardware-based performance equalization for storage devices
WO2016126478A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for memory device as a store for program instructions
US9496043B1 (en) * 2015-06-24 2016-11-15 International Business Machines Corporation Dynamically optimizing flash data retention or endurance based on data write frequency
US10126968B2 (en) * 2015-09-24 2018-11-13 International Business Machines Corporation Efficient configuration of memory components
KR102406727B1 (ko) * 2015-12-16 2022-06-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 반도체 시스템
KR20170075855A (ko) * 2015-12-23 2017-07-04 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11217286B2 (en) 2016-06-27 2022-01-04 SK Hynix Inc. Semiconductor memory device with power down operation
KR102592359B1 (ko) 2016-06-27 2023-10-20 에스케이하이닉스 주식회사 반도체장치
US11133042B2 (en) 2016-06-27 2021-09-28 SK Hynix Inc. Semiconductor memory system and semiconductor memory device, which can be remotely initialized
US10181346B2 (en) 2016-08-02 2019-01-15 SK Hynix Inc. Semiconductor devices and operations thereof
US10037788B2 (en) * 2016-08-02 2018-07-31 SK Hynix Inc. Semiconductor devices and semiconductor systems
US12424253B2 (en) 2016-08-02 2025-09-23 SK Hynix Inc. Semiconductor device with power-down signal generation
CN106527977B (zh) * 2016-10-17 2020-01-21 锐捷网络股份有限公司 一种配置参数的方法及存储设备
US10395723B2 (en) 2017-03-07 2019-08-27 Toshiba Memory Corporation Memory system that differentiates voltages applied to word lines
US10685702B2 (en) * 2017-08-28 2020-06-16 Micron Technology, Inc. Memory array reset read operation
US10354732B2 (en) * 2017-08-30 2019-07-16 Micron Technology, Inc. NAND temperature data management
US10936221B2 (en) 2017-10-24 2021-03-02 Micron Technology, Inc. Reconfigurable memory architectures
US10535415B2 (en) * 2017-11-03 2020-01-14 Micron Technology, Inc. Trim setting determination for a memory device
US10628354B2 (en) 2017-12-11 2020-04-21 Micron Technology, Inc. Translation system for finer grain memory architectures
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10566052B2 (en) 2017-12-22 2020-02-18 Micron Technology, Inc. Auto-referenced memory cell read techniques
US11061606B2 (en) 2018-06-29 2021-07-13 Micron Technology, Inc. NAND temperature-aware operations
US11366753B2 (en) * 2018-07-31 2022-06-21 Marvell Asia Pte Ltd Controlling performance of a solid state drive
US11321008B2 (en) * 2018-11-15 2022-05-03 Micron Technology, Inc. Temperature-based memory management
CN111863074B (zh) * 2019-04-28 2024-03-01 桑迪士克科技有限责任公司 块中不同字线上的每单元具有不同位的存储器设备
US10910076B2 (en) 2019-05-16 2021-02-02 Sandisk Technologies Llc Memory cell mis-shape mitigation
US11513719B2 (en) 2019-08-29 2022-11-29 Micron Technology, Inc. Fast purge on storage devices
US11307951B2 (en) * 2019-09-04 2022-04-19 Micron Technology, Inc. Memory device with configurable performance and defectivity management
US11720352B2 (en) 2019-12-10 2023-08-08 Micron Technology, Inc. Flexible command pointers to microcode operations
US11543992B2 (en) * 2020-12-09 2023-01-03 Western Digital Technologies, Inc. Decreasing physical secure erase times in solid state drives
CN112614525B (zh) * 2020-12-16 2023-12-29 中国科学院上海微系统与信息技术研究所 一种提高电阻一致性的低功耗相变存储器写驱动电路
US11481141B1 (en) 2021-04-26 2022-10-25 Micron Technology, Inc. Secure self-purging memory partitions
CN114338396B (zh) * 2021-12-02 2024-04-23 深圳市盈和致远科技有限公司 控制信号获得方法、装置、终端设备以及存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969294A (ja) * 1995-08-31 1997-03-11 Sanyo Electric Co Ltd 不揮発性多値メモリ装置
JP2002117692A (ja) * 2000-10-03 2002-04-19 Toshiba Corp 不揮発性半導体メモリ装置
JP2002208286A (ja) * 2001-01-09 2002-07-26 Sharp Corp 不揮発性半導体記憶装置
JP2003196988A (ja) * 2001-12-27 2003-07-11 Toshiba Corp 不揮発性半導体記憶装置
JP2006065973A (ja) * 2004-08-27 2006-03-09 Toshiba Corp 不揮発性半導体記憶装置
JP2009537056A (ja) * 2006-05-12 2009-10-22 アノビット テクノロジーズ リミテッド メモリ素子用の歪み推定と誤り訂正符号化の組み合せ
JP2010529677A (ja) * 2007-06-06 2010-08-26 フリースケール セミコンダクター インコーポレイテッド 集積回路におけるワン・タイム・プログラマブル素子システム

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629890A (en) 1994-09-14 1997-05-13 Information Storage Devices, Inc. Integrated circuit system for analog signal storing and recovery incorporating read while writing voltage program method
US5726934A (en) 1996-04-09 1998-03-10 Information Storage Devices, Inc. Method and apparatus for analog reading values stored in floating gate structures
US5768287A (en) * 1996-10-24 1998-06-16 Micron Quantum Devices, Inc. Apparatus and method for programming multistate memory device
US6208542B1 (en) 1998-06-30 2001-03-27 Sandisk Corporation Techniques for storing digital data in an analog or multilevel memory
JP2000321332A (ja) 1999-05-11 2000-11-24 Hitachi Maxell Ltd 半導体装置の評価方法および評価装置
US6564288B2 (en) * 2000-11-30 2003-05-13 Hewlett-Packard Company Memory controller with temperature sensors
US6515909B1 (en) * 2001-10-05 2003-02-04 Micron Technology Inc. Flash memory device with a variable erase pulse
US6851018B2 (en) * 2002-03-27 2005-02-01 Hewlett-Packard Development Company, L.P. Exchanging operation parameters between a data storage device and a controller
JP4040405B2 (ja) * 2002-09-20 2008-01-30 富士通株式会社 不揮発性半導体記憶セルの制御方法、および不揮発性半導体記憶装置
US6882567B1 (en) * 2002-12-06 2005-04-19 Multi Level Memory Technology Parallel programming of multiple-bit-per-cell memory cells on a continuous word line
KR100506061B1 (ko) 2002-12-18 2005-08-03 주식회사 하이닉스반도체 특성 조정 장치를 부가한 메모리 장치
JP2004333246A (ja) 2003-05-06 2004-11-25 Matsushita Electric Ind Co Ltd 半導体装置
US7180775B2 (en) * 2004-08-05 2007-02-20 Msystems Ltd. Different numbers of bits per cell in non-volatile memory devices
US7612403B2 (en) 2005-05-17 2009-11-03 Micron Technology, Inc. Low power non-volatile memory and gate stack
KR20070074232A (ko) 2006-01-09 2007-07-12 삼성전자주식회사 램 영역과 롬 영역을 동시에 가지는 반도체 메모리 장치
US7551486B2 (en) 2006-05-15 2009-06-23 Apple Inc. Iterative memory cell charging based on reference cell value
US7512029B2 (en) 2006-06-09 2009-03-31 Micron Technology, Inc. Method and apparatus for managing behavior of memory devices
US7616483B2 (en) 2006-07-03 2009-11-10 Sandisk Corporation Multi-bit-per-cell flash memory device with an extended set of commands
JP2008016112A (ja) 2006-07-05 2008-01-24 Toshiba Corp 半導体記憶装置
JP4886434B2 (ja) * 2006-09-04 2012-02-29 株式会社東芝 不揮発性半導体記憶装置
KR100753156B1 (ko) * 2006-09-13 2007-08-30 삼성전자주식회사 플래시 메모리 장치 및 그것의 메모리 셀 어레이
US7646636B2 (en) * 2007-02-16 2010-01-12 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
US8001320B2 (en) * 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
KR100837282B1 (ko) 2007-06-14 2008-06-12 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템,그것의 프로그램 방법 및 읽기 방법
JP2009015978A (ja) * 2007-07-05 2009-01-22 Toshiba Corp 半導体記憶装置及びメモリシステム
DE102007032780B4 (de) 2007-07-13 2013-08-01 Qimonda Ag Integrierter Halbleiterspeicher, Halbleiterspeichermodul und Verfahren mit Einstellung von Betriebsparametern
US7773413B2 (en) * 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US7916543B2 (en) * 2007-10-22 2011-03-29 Micron Technology, Inc. Memory cell operation
US8085586B2 (en) * 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8144517B2 (en) 2008-02-22 2012-03-27 Samsung Electronics Co., Ltd. Multilayered nonvolatile memory with adaptive control
KR100953065B1 (ko) * 2008-03-14 2010-04-13 주식회사 하이닉스반도체 불휘발성 메모리 소자
US7808819B2 (en) 2008-04-29 2010-10-05 Sandisk Il Ltd. Method for adaptive setting of state voltage levels in non-volatile memory
US7924623B2 (en) * 2008-05-27 2011-04-12 Micron Technology, Inc. Method for memory cell erasure with a programming monitor of reference cells
KR20100010355A (ko) * 2008-07-22 2010-02-01 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 및 소거 방법
US7872916B2 (en) * 2008-12-09 2011-01-18 Spansion Llc Deterministic-based programming in memory
US8370603B2 (en) 2008-12-23 2013-02-05 Apple Inc. Architecture for address mapping of managed non-volatile memory
US7920427B2 (en) * 2009-02-13 2011-04-05 Micron Technology, Inc. Dynamic soft program trims
US8874825B2 (en) * 2009-06-30 2014-10-28 Sandisk Technologies Inc. Storage device and method using parameters based on physical memory block location
US8243520B2 (en) * 2009-11-02 2012-08-14 Infineon Technologies Ag Non-volatile memory with predictive programming
US8228735B2 (en) * 2010-02-17 2012-07-24 Micron Technology, Inc. Memory array having memory cells coupled between a programmable drain select gate and a non-programmable source select gate
US20110304874A1 (en) * 2010-06-14 2011-12-15 Dov Aharonson System and method for operating a peripheral device from a program using interface suitable for operation of another type of peripheral device
US8737141B2 (en) * 2010-07-07 2014-05-27 Stec, Inc. Apparatus and method for determining an operating condition of a memory cell based on cycle information
US9037778B2 (en) 2010-08-20 2015-05-19 Samsung Electronics Co., Ltd. Method and apparatus to interface semiconductor storage device and host to provide performance throttling of semiconductor storage device
KR101824067B1 (ko) 2010-08-20 2018-01-31 삼성전자주식회사 반도체 저장 장치의 성능 조절을 위한 반도체 저장장치와 호스트간 인터페이스 방법 및 그 장치
US8902650B2 (en) * 2012-08-30 2014-12-02 Micron Technology, Inc. Memory devices and operating methods for a memory device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969294A (ja) * 1995-08-31 1997-03-11 Sanyo Electric Co Ltd 不揮発性多値メモリ装置
JP2002117692A (ja) * 2000-10-03 2002-04-19 Toshiba Corp 不揮発性半導体メモリ装置
JP2002208286A (ja) * 2001-01-09 2002-07-26 Sharp Corp 不揮発性半導体記憶装置
JP2003196988A (ja) * 2001-12-27 2003-07-11 Toshiba Corp 不揮発性半導体記憶装置
JP2006065973A (ja) * 2004-08-27 2006-03-09 Toshiba Corp 不揮発性半導体記憶装置
JP2009537056A (ja) * 2006-05-12 2009-10-22 アノビット テクノロジーズ リミテッド メモリ素子用の歪み推定と誤り訂正符号化の組み合せ
JP2010529677A (ja) * 2007-06-06 2010-08-26 フリースケール セミコンダクター インコーポレイテッド 集積回路におけるワン・タイム・プログラマブル素子システム

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013097789A (ja) * 2011-10-31 2013-05-20 Apple Inc 不揮発性メモリの正常性情報を取得して使用するためのシステム及び方法
JP2014059945A (ja) * 2012-09-14 2014-04-03 Freescale Semiconductor Inc 適応的書き込み操作を用いる不揮発性メモリ（ｎｖｍ）
JP2017534943A (ja) * 2014-09-26 2017-11-24 インテル・コーポレーション 黙示プリチャージ指令の信号方式を管理するための方法、装置、及びシステム
JP2018532219A (ja) * 2015-10-29 2018-11-01 マイクロン テクノロジー， インク． 書き込みカウントに基づいて書き込みパラメータを調整する装置および方法
JP2021523511A (ja) * 2018-05-01 2021-09-02 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリの高電圧生成のための方法及び装置
JP7288461B2 (ja) 2018-05-01 2023-06-07 シリコン ストーリッジ テクノロージー インコーポレイテッド 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリの高電圧生成のための方法及び装置
US11727989B2 (en) 2018-05-01 2023-08-15 Silicon Storage Technology, Inc. Programming analog neural memory cells in deep learning artificial neural network
JP2020144963A (ja) * 2019-03-07 2020-09-10 力晶積成電子製造股▲ふん▼有限公司Ｐｏｗｅｒｃｈｉｐ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ 不揮発性半導体記憶装置の消去制御回路及び方法、並びに不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US20140250280A1 (en) 2014-09-04
DE102011085988A1 (de) 2012-07-05
US20150262628A1 (en) 2015-09-17
US20120127807A1 (en) 2012-05-24
US9437254B2 (en) 2016-09-06
JP5598677B2 (ja) 2014-10-01
US9076524B2 (en) 2015-07-07
CN102543154B (zh) 2015-09-09
US20130167251A1 (en) 2013-06-27
TW201227750A (en) 2012-07-01
CN102543154A (zh) 2012-07-04
TWI508093B (zh) 2015-11-11
KR20140066988A (ko) 2014-06-03
US8824213B2 (en) 2014-09-02
KR101556472B1 (ko) 2015-10-01
KR20120053972A (ko) 2012-05-29
KR101430295B1 (ko) 2014-08-14
DE102011085988B4 (de) 2018-01-11
US8737138B2 (en) 2014-05-27

Similar Documents

Publication Publication Date Title
JP5598677B2 (ja) メモリの動作条件に作用するためのパラメータを含むメモリ命令
US10971234B2 (en) Page buffer, a memory device having page buffer, and a method of operating the memory device
CN102792382B (zh) 存储器装置中的感测操作
KR100875539B1 (ko) 프로그램 방식을 선택할 수 있는 메모리 시스템
US8432734B2 (en) Nonvolatile memory device and system and related method of operation
KR100771520B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
US11107541B2 (en) Memory device and method of operating the memory device
US11270760B2 (en) Memory device with improved bit line precharge performance and method of operating the memory device
US20120236653A1 (en) Self-check calibration of program or erase and verify process using memory cell distribution
CN114974368A (zh) 存储装置、其操作方法以及页缓冲器
CN121605479A (zh) 页缓冲器、存储器装置及其编程方法
TW202004762A (zh) 電阻式記憶體及寫入方法
CN110660432B (zh) 电阻式存储器及写入方法
US11495302B2 (en) Memory device and method of operating the memory device
CN120998250A (zh) 存储器装置、存储器系统及其操作方法
KR20240077034A (ko) 메모리 장치 및 그 동작 방법
CN119479735A (zh) 一种控制方法、参数计算方法、存储器及存储系统

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130702

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130702

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130729

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140508

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140508

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140729

R150 Certificate of patent or registration of utility model

Ref document number: 5598677

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250