JP2012113571A - 情報収集システム - Google Patents

Abstract

【課題】アドレスを参照することなく、情報を収集する収集装置が、情報を記憶する全ての記憶装置にアクセスすることができる情報収集システムを提供する。
【解決手段】複数の通信スレーブ２０を、入力コネクタ２１及び出力コネクタ２４を介して縦列に接続し、一端に位置する通信スレーブ２０の出力コネクタ２４を通信マスタ１０の入力コネクタ１１に接続する。他端に位置する通信スレーブ２０に常時Ｈ信号が入力され、該通信スレーブ２０と通信マスタ１０とが通信する。前記通信スレーブ２０が通信を終了した場合、該通信スレーブ２０は、隣の通信スレーブ２０にＨ信号を入力させる。Ｈ信号を入力された通信スレーブ２０は通信マスタ１０と通信する。通信マスタ１０は、他端から一端に位置する全ての通信スレーブ２０と順に通信し、一端に位置する通信スレーブ２０によって通信マスタ１０にＨ信号が入力された場合に、通信を終了する。
【選択図】図２

Description

本発明は、情報を記憶した記憶装置に情報を収集する収集装置がアクセスする情報収集システムに関する。

ＣＰＵ(Central Processing Unit)及びメモリなどを備えるマイクロコンピュータシステムは、制御プログラムをメモリに読み込み、読み込んだ制御プログラムに基づいて、ＣＰＵの周辺に配置されたＩＣ(Integrated Circuit)チップにＣＰＵがアクセスして必要な情報を取得する。特許文献１には、カスケード（多段階）接続されたＩＣチップにアクセスするマイクロコンピュータシステムが記載してあり、該マイクロコンピュータシステムにおいては、ＣＰＵからＩＣチップにセレクト信号を出力することによって順次下段のＩＣチップに前記セレクト信号が伝搬し、セレクト信号を受信した各ＩＣチップにて固有のアドレスが設定され、各ＩＣチップに設定されたアドレスを参照してアクセスが行われる。そのためＣＰＵは各ＩＣチップにアドレスを個別に設定する必要がない。

特開平３−１４４８４０号公報

前記マイクロコンピュータシステムにおいては、例えば各ＩＣチップに所定の情報を記憶し、全てのＩＣチップにアクセスして全ての情報を取得する場合には、全ＩＣチップのアドレスを漏れなく参照する必要があるが、全ＩＣチップのアドレスを参照したか否かを判定する構成を前記マイクロコンピュータシステムは備えておらず、全ての情報を取得することができないおそれがある。

本発明は斯かる事情に鑑みてなされたものであり、情報を収集する収集装置が、前記ＣＰＵのように前記ＩＣチップのアドレスを参照することなく、情報を記憶する全ての記憶装置にアクセスすることができる情報収集システムを提供することを目的とする。

本発明に係る情報収集システムは、情報を記憶した一又は複数の記憶装置と情報を収集する収集装置との間で通信し、前記収集装置によって前記記憶装置に記憶された情報を収集する情報収集システムにおいて、前記記憶装置は、通信を制御する制御信号を生成する生成手段と、該生成手段にて生成された制御信号が入力される入力部と、該入力部に入力された前記制御信号に基づいて、前記収集装置と通信する通信手段と、該通信手段による通信が終了したか否かを判定する終了判定手段とを備え、前記収集装置は、通信を制御する制御信号を生成する生成手段と、該生成手段にて生成された制御信号が入力される入力部と、該入力部に入力された前記制御信号に基づいて、通信可能な記憶装置の存否を検出する検出手段と、該検出手段にて通信可能な記憶装置の存在を検出した場合に、該記憶装置と通信する通信手段と、該通信手段による通信を終了することを前記記憶装置に通知する終了通知手段とを備え、前記終了判定手段での判定結果に対応する前記制御信号を前記収集装置の入力部へ入力し、前記収集装置と前記記憶装置との通信を実行するか又は終了するようにしてあることを特徴とする。

本発明においては、通信を制御する制御信号を生成する生成手段を記憶装置及び収集装置に設け、制御信号が入力される入力部を記憶装置及び収集装置に設け、収集装置の生成手段にて生成された例えば低電位の制御信号を収集装置の入力部に入力して、通信可能な記憶装置が存在することを収集装置に認識させ、記憶装置の生成手段から記憶装置の入力部に例えば低電位の制御信号を入力して、記憶装置と収集装置との通信を行わせる。そして記憶装置と収集装置との通信が終了した後に、記憶装置は収集装置からの通信要求を無視し、高電位の制御信号を収集装置の入力部に入力させて、通信可能な記憶装置が存在しないことを収集装置に認識させ、収集装置の通信動作を終了させる。

本発明に係る情報収集システムは、前記収集装置は、前記記憶装置との通信を終了した後に、通信の再開を前記記憶装置に通知する再開通知手段を備え、該再開通知手段から前記記憶装置への前記通知の有無に対応する前記制御信号を前記収集装置の入力部へ入力するようにしてあることを特徴とする。

本発明においては、収集装置は通信を終了した記憶装置との通信を必要に応じて再開する。

本発明に係る情報収集システムは、前記記憶装置を複数備え、各記憶装置は制御信号を伝達する信号線を介して縦列に接続してあり、前記収集装置の入力部は前記信号線に接続してあり、縦列に接続された各記憶装置の内、一端に位置する記憶装置は前記信号線を介して前記収集装置に接続してあり、縦列に接続された各記憶装置の内、他端に位置する記憶装置は該記憶装置の生成手段にて生成された制御信号が常時入力されるようにしてあり、隣り合う一方の記憶装置の終了判定手段での判定結果に対応し、他方の記憶装置の生成手段にて生成された制御信号を入力部へ入力するようにしてあることを特徴とする。

本発明においては、複数の記憶装置を信号線を介して縦列に接続し、一端に位置する記憶装置を収集装置の入力部に接続し、他端に位置する記憶装置の入力部に、例えば高電位の制御信号を常時入力して、他端に位置する記憶装置を収集装置と通信させる。収集装置との通信を終了した記憶装置は収集装置からの通信要求を無視し、通信が終了した記憶装置に接続された他の記憶装置の生成手段にて生成された、例えば高電位の制御信号を、該記憶装置の入力部に入力させて、他の記憶装置を収集装置と通信させる。このようにして収集装置は、他端に位置する記憶装置から一端に位置する記憶装置まで順次通信を行い、全ての記憶装置から情報を取得する。

本発明に係る情報収集システムは、前記収集装置は第１基板に実装してあり、該第１基板の一面に配置された入力コネクタを備え、前記記憶装置は第２基板に実装してあり、該第２基板の一面に配置された入力コネクタと、前記第２基板の他面に配置された出力コネクタとを備え、該出力コネクタは、前記第１基板又は第２基板に配置された入力コネクタに接続してあることを特徴とする。

本発明においては、収集装置が実装された第１基板及び記憶装置が実装された第２基板それぞれの一面に入力コネクタを配置し、該入力コネクタに対向する出力コネクタを第２基板の他面に配置して、出力コネクタを第１基板又は第２基板の入力コネクタに接続する。第１基板の一面に第２基板の他面が対向し、該第２基板の一面に他の第２基板の他面が対向した状態で、収集装置及び記憶装置が積層し、接続される。

本発明に係る情報収集システムは、前記収集装置及び記憶装置はプログラムに基づいて動作する工作機械に設けてあり、前記記憶装置は、前記プログラムの使用を許可するライセンス情報を記憶しており、前記収集装置による前記ライセンス情報の収集後所定時間経過したときに、前記記憶装置に記憶されたライセンス情報を前記収集装置に再収集させる手段を備えることを特徴とする。

本発明においては、工作機械を動作させるプログラムの使用を許可するライセンス情報が記憶された記憶装置に、ライセンス情報の収集後所定時間経過後に収集装置が再度アクセスし、記憶装置の存在を確認する。

本発明に係る情報収集システムは、前記収集装置及び記憶装置はプログラムに基づいて動作する工作機械に設けてあり、前記記憶装置は、前記プログラムの使用を許可するライセンス情報を記憶しており、前記収集装置は前記記憶装置に記憶された前記ライセンス情報を識別する識別情報を記憶しており、前記記憶装置に記憶されたライセンス情報が前記識別情報に対応するか否かを判定する手段を備えることを特徴とする。

本発明においては、記憶装置に記憶してあり、工作機械を動作させるプログラムの使用を許可するライセンス情報が識別情報に対応するか否かを判断し、識別情報に対応するライセンス情報の有無を確認する。

本発明に係る情報収集システムにあっては、通信を制御する制御信号を生成する生成手段を記憶装置及び収集装置に設け、制御信号が入力される入力部を記憶装置及び収集装置に設け、収集装置の生成手段にて生成された例えば低電位の制御信号を収集装置の入力部に入力して、通信可能な記憶装置が存在することを収集装置に認識させ、記憶装置の生成手段から記憶装置の入力部に例えば低電位の制御信号を入力して、記憶装置と収集装置との通信を行わせる。そして記憶装置と収集装置との通信が終了した後に、記憶装置は収集装置からの通信要求を無視し、高電位の制御信号を収集装置の入力部に入力させて、通信可能な記憶装置が存在しないことを収集装置に認識させ、収集装置の通信動作を終了させる。収集装置は、通信可能な記憶装置の不在を示す制御信号が入力されるまで、換言すれば通信可能な記憶装置が存在しないことを認識するまで通信動作を継続するので、情報を記憶する全ての記憶装置にアクセスすることができる。

また本発明に係る情報収集システムにあっては、収集装置は通信を終了した記憶装置との通信を必要に応じて再開するので、適当なタイミングで情報を確認することができる。

また本発明に係る情報収集システムにあっては、複数の記憶装置を縦列に接続し、一端に位置する記憶装置を収集装置の入力部に接続し、他端に位置する記憶装置の入力部に、例えば高電位の制御信号を常時入力して、他端に位置する記憶装置を収集装置と通信させる。収集装置との通信を終了した記憶装置は収集装置からの通信要求を無視し、通信が終了した記憶装置に接続された他の記憶装置の生成手段にて生成された、例えば高電位の制御信号を、該記憶装置の入力部に入力させて、他の記憶装置を収集装置と通信させる。このようにして収集装置は、他端に位置する記憶装置から一端に位置する記憶装置まで順次通信を行い、収集装置に接続された全ての記憶装置にアクセスし、全ての情報を収集することができる。

また本発明に係る情報収集システムにあっては、収集装置が実装された第１基板及び記憶装置が実装された第２基板それぞれの一面に入力コネクタを配置し、該入力コネクタに対向する出力コネクタを第２基板の他面に配置して、出力コネクタを第１基板又は第２基板の入力コネクタに接続する。第１基板の一面に第２基板の他面が対向し、該第２基板の一面に他の第２基板の他面が対向した状態で、収集装置及び記憶装置が積層し、記憶装置の多少に拘わらず、収集装置及び記憶装置を確実に接続することができる。また情報収集システムをコンパクトにすることができる。

また本発明に係る情報収集システムにあっては、工作機械を動作させるプログラムの使用を許可するライセンス情報が記憶された記憶装置に、ライセンス情報の収集後所定時間経過後に収集装置が再度アクセスし、記憶装置の存在を確認するので、ライセンス情報取得後に記憶装置が取り外されていないか確認することができ、記憶装置が不在の場合にはエラーを出力し、ライセンスに係る工作機械の動作プログラムの使用を中止させることができる。

また本発明に係る情報収集システムにあっては、記憶装置に記憶してあり、工作機械を動作させるプログラムの使用を許可するライセンス情報が識別情報に対応するか否かを判断し、識別情報に対応するライセンス情報の有無を確認するので、識別情報に対応するライセンス情報がない場合にエラーを出力し、必要なライセンス情報を収集できていないことを報知することができる。

実施の形態に係る情報収集システムの外観を示す斜視図である。 情報収集システム周りの構成を略示するブロック図である。 副基板の構成を略示するブロック図である。 通信スレーブによる送信処理を説明するフローチャートである。 通信マスタによる収集処理を説明するフローチャートである。 収集処理中に実行され、ライセンス情報と識別情報との対応関係を判定する判定処理を説明するフローチャートである。 ＣＰＵによるメイン処理を説明するフローチャートである。 メイン処理中に実行される確認処理を説明するフローチャートである。

以下本発明を実施の形態に係る情報収集システムを示す図面に基づいて詳述する。該情報収集システムは、マシニングセンタ又は旋盤などの工作機械に搭載されている。図１は情報収集システムの外観を示す斜視図、図２は情報収集システム周りの構成を略示するブロック図、図３は副基板の構成を略示するブロック図である。なお図２において構成の一部を省略している。

情報収集システムは、主基板１と複数の副基板５０、５０、・・・、５０とを備えている。主基板１には、ＣＰＵ(Central Processing Unit)２、ＲＯＭ(Read Only Memory)３、ＲＡＭ(Random Access Memory)４、タイマ５、及びＩＣ(Integrated Circuit)を有する通信マスタ（収集装置）１０が実装されており、内部バス６を介して相互に接続されている。各副基板５０にはＩＣを有する通信スレーブ（記憶装置）２０が実装されている。通信マスタ１０と通信スレーブ２０との間及び通信スレーブ２０、２０、・・・、２０間は、通信バス７及び電圧信号（制御信号）が伝達される信号線８を介して接続されている。通信バス７には電力供給線及びリセット信号を伝達するリセット線が含まれる。通信バス７は、後述する入力コネクタ１１、２１、出力コネクタ２４を介して通信マスタ１０と各制御部２５を接続しているが、図２及び図３においては、図の複雑化を避けるために、通信マスタ１０と各制御部２５とを直接接続している。

ＲＯＭ３には、ライセンス情報に基づいて実行され、工作機械を動作させるオプションプログラムと、通信マスタ１０の通信動作及びオプションプログラムの実行処理を制御する制御プログラムとが記憶されている。ＲＡＭ４は、通信スレーブ２０に記憶され、オプションプログラムの実行を許可するライセンス情報を一時的に記憶するスレーブ情報記憶エリアを備えている。ＣＰＵ２は、ＲＯＭ３に記憶された制御プログラムをＲＡＭ４に読出して実行する。

主基板１は入力コネクタ１１を備えている。入力コネクタ１１は主基板１の上面側に位置している。信号線８は入力コネクタ１１に接続している。通信マスタ１０は、主基板１の上面側に実装されている。通信マスタ１０は、信号線８と接続可能な入力端子（入力部）１１ａを備えている。該入力端子１１ａには、抵抗１３を介して電源１２が接続されている。該入力端子１１ａに電源電圧が入力されている場合、通信マスタ１０は通信バス７を介した通信スレーブ２０との通信動作を停止し、ＲＡＭ４に通信停止フラグを設定する。通信マスタ１０は計数を実行するカウンタを備えている。通信マスタ１０は、各通信スレーブ２０に記憶され、通信マスタ１０が取得すべき全てのライセンス情報を識別する識別情報を記憶している。例えばライセンス情報Ａ、ライセンス情報Ｂ及びライセンス情報Ｃを通信マスタ１０が取得すべき場合、ライセンス情報Ａ、ライセンス情報Ｂ及びライセンス情報Ｃをそれぞれ識別する識別情報ａ、識別情報ｂ及び識別情報ｃが通信マスタ１０に予め記憶してある。

副基板５０には、ＩＣを有する通信スレーブ２０が実装されている。通信スレーブ２０は制御部２５と、出力コネクタ２４と、入力コネクタ２１とを備えている。出力コネクタ２４は、副基板５０の下面側に実装してある。入力コネクタ２１は、副基板５０の上面側に実装してある。制御部２５は、入力端子（入力部）２１ａ、出力端子２４ａ、送受信回路２６及び記憶部２７を備えている。送受信回路２６は、入力端子２１ａの状態により出力端子２４ａに出力する信号を制御する。また送受信回路２６は、記憶部２７の情報を通信バス７へ送受信する。記憶部２７は、前述したライセンス情報を記録している。出力コネクタ２４は、主基板１の入力コネクタ１１及び他の副基板５０の入力コネクタ２１と接続可能である。出力コネクタ２４は、ＮＰＮ型トランジスタ２８のコレクタに接続している。該コレクタは、信号線８と接続している。出力端子２４ａは、トランジスタ２８のベースと接続している。トランジスタ２８のエミッタは接地してある。制御部２５は、出力端子２４ａからベースに高電圧のＨ信号を出力し、トランジスタ２８をオンにする。また低電圧のＬ信号を出力し、トランジスタ２８をオフにする。なおトランジスタ２８に代えて、ＦＥＴ(Field Effect Transistor)その他のスイッチング素子を設けてもよい。

入力コネクタ２１は、他の副基板５０の出力コネクタ２４と接続可能である。入力コネクタ２１は、信号線８に接続している。入力端子２１ａは、入力コネクタ２１に接続している。該入力端子２１ａには、抵抗２３を介して電源２２が接続してある。

主基板１の上側に複数の副基板５０、５０、・・・、５０が主基板１に対向して積層しており、最下に位置する副基板５０に実装された通信スレーブ２０の出力コネクタ２４は、通信マスタ１０の入力コネクタ１１に接続されている。また各副基板５０に実装された各通信スレーブ２０は、隣合う一方の通信スレーブ２０の入力コネクタ２１と他方の通信スレーブ２０の出力コネクタ２４とを連結して縦列に接続してある。また最上に位置する副基板５０に実装された通信スレーブ２０の入力コネクタ２１は開放されており、Ｈ信号を示す高電圧が常時入力されている。

通信スレーブ２０の入力コネクタ２１及び出力コネクタ２４を副基板５０の上面側及び下面側にそれぞれ配置し、通信マスタ１０の入力コネクタ１１を主基板１の上面側に配置することによって、通信マスタ１０の入力コネクタ１１の上側に通信スレーブ２０の出力コネクタ２４を接続し、該通信スレーブ２０の入力コネクタ２１の上側に他の通信スレーブ２０の出力コネクタ２４を接続することができる。そのため通信マスタ１０の上側に通信スレーブ２０、２０、・・・、２０が積層し、通信スレーブ２０の多少に拘わらず、通信マスタ１０及び通信スレーブ２０を確実に縦列に接続することができる。また通信マスタ１０及び通信スレーブ２０、２０、・・・、２０を狭小な空間に配置することができる。

通信スレーブ２０は、入力コネクタ２１にＨ信号が入力されている場合に、記憶部２７に記憶したライセンス情報を通信マスタ１０の求めに応じて送信する送信処理を実行する。通信スレーブ２０は、電力供給時又はリセット時に、制御部２５からトランジスタ２８のベースにＨ信号を出力し、送信処理を開始する。

トランジスタ２８のベースにＨ信号を出力することによって、トランジスタ２８はオンになり、トランジスタ２８を介して出力コネクタ２４は接地する。そのため該出力コネクタ２４に接続された通信マスタ１０又は他の通信スレーブ２０の入力端子１１ａ、２１ａの電位は、電源電圧よりも低くなる。換言すれば、通信マスタ１０又は他の通信スレーブ２０の入力端子１１ａ、２１ａにＬ信号が入力される。

図４は通信スレーブ２０による送信処理を説明するフローチャートである。
通信スレーブ２０は、リセット解除後、最初に出力端子２４ａにＨ信号を出力し（ステップＳ１）、トランジスタ２８をＯＮにする。その後入力端子２１ａを監視し、Ｈ信号が入力されるまで待機する（ステップＳ２：ＮＯ）。入力端子２１ａにＨ信号が入力された場合（ステップＳ２：ＹＥＳ）、通信スレーブ２０は、通信バス７を介して通信マスタ１０から指令を受信するまで待機する（ステップＳ３：ＮＯ）。通信スレーブ２０は、指令を受信した場合（ステップＳ３：ＹＥＳ）、受信した指令が読出し指令であれば（ステップＳ４：ＹＥＳ）、記憶部２７に記憶されたライセンス情報を通信マスタ１０に送信する（ステップＳ５）。そしてステップＳ３へ処理を戻す。受信した信号が読出し指令ではなく（ステップＳ４：ＮＯ）、通信終了コマンドでもない場合（ステップＳ６：ＮＯ）、通信スレーブ２０は、受信した指令に従った所定の動作を実行する（ステップＳ７）。なお受信した指令が通信スレーブ２０内で規定していないコマンドの場合は、ステップＳ７をスキップする。そしてステップＳ３へ処理を戻す。

受信した指令が通信終了コマンドである場合（ステップＳ６：ＹＥＳ）、通信スレーブ２０は、制御部２５からトランジスタ２８のベースにＬ信号を出力する（ステップＳ８）。トランジスタ２８のベースにＬ信号を出力することによって、トランジスタ２８はオフになる。そのため出力コネクタ２４に接続された通信マスタ１０の入力端子１１ａ又は他の通信スレーブ２０の入力端子２１ａの電位は、抵抗１３、２３を介して略電源電圧になる。換言すれば、通信マスタ１０又は他の通信スレーブ２０の入力端子１１ａ、２１ａにＨ信号が入力される。

そして通信スレーブ２０は、送受信回路２６を操作し、通信バス７への接続をハイインピーダンスにする（ステップＳ９）。通信バス７との接続をハイインピーダンスに設定することによって、他の通信スレーブ２０は、通信マスタ１０と円滑に通信することができる。またこの操作以後、ハイインピーダンスを設定した通信スレーブ２０は、再びリセット信号が入力されるまで、通信バス７を介した通信マスタ１０との通信を無視する。なおハイインピーダンスに設定した後も、電力供給線を介して通信スレーブ２０に電力は供給されている。またリセット線を介して通信マスタ１０から通信スレーブ２０にリセット信号を伝達することができる。

通信マスタ１０は、入力端子１１ａにＬ信号が入力されている場合に、通信スレーブ２０と通信してライセンス情報を収集する収集処理を実行する。図５は通信マスタ１０による収集処理を説明するフローチャートである。

通信マスタ１０は、まずカウンタをクリアし（ステップＳ１１）、ＲＡＭ４にて通信停止フラグを解除する（ステップＳ１２）。そして全ての通信スレーブ２０、２０、・・・、２０にリセット指令を出力する（ステップＳ１３）。その後、入力端子１１ａにＨ信号が入力されているか否か判定する（ステップＳ１４）。入力端子１１ａにＨ信号が入力されていない場合（ステップＳ１４：ＮＯ）、換言すれば入力端子１１ａにＬ信号が入力されている場合、通信マスタ１０はカウンタをインクリメントする（ステップＳ１５）。なお入力端子１１ａにＨ信号が入力されていない場合、通信可能な通信スレーブ２０が存在する。通信マスタ１０は、通信バス７を介して読出し指令を送信し（ステップＳ１６）、ライセンス情報を取得する（ステップＳ１７）。前述したように、入力端子２１ａにＨ信号が入力された通信スレーブ２０は、読出し指令を受信した場合に、ライセンス情報を通信マスタ１０に送信する（図４におけるステップＳ２〜Ｓ５参照）。

通信マスタ１０は、ライセンス情報及びカウンタ値をＲＡＭ４のスレーブ情報記憶エリアに出力する（ステップＳ１８）。ＲＡＭ４は、ライセンス情報をカウンタ値と対応付けてスレーブ情報記憶エリアに記憶する。次に通信マスタ１０は、通信を終了すべきか否か判定する（ステップＳ１９）。通信を終了すべきでないと判定した場合（ステップＳ１９：ＮＯ）、通信マスタ１０はステップＳ１６へ処理を戻す。通信マスタ１０は、例えばフレームチェックシーケンスにおいてライセンス情報に誤りが検出された場合、通信を終了すべきでないと判定し、読出し指令を送信してライセンス情報の再送を要求する。通信を終了すべきと判定した場合（ステップＳ１９：ＹＥＳ）、通信マスタ１０は、通信終了コマンドを通信バス７を介して送信し（ステップＳ２０）、ステップＳ１４へ処理を戻す。

入力端子１１ａにＨ信号が入力されている場合（ステップＳ１４：ＹＥＳ）、通信マスタ１０は、ＲＡＭ４に通信停止フラグを設定する（ステップＳ２１）。なお入力端子１１ａにＨ信号が入力された場合、通信マスタ１０は、全ての通信スレーブ２０、２０、・・・、２０との通信が終了したことを認識する。通信マスタ１０は、Ｈ信号が入力されるまで、換言すれば通信可能な通信スレーブ２０が不在であることを認識するまで通信動作を継続するので、情報を記憶する全ての通信スレーブ２０、２０、・・・、２０にアクセスすることができる。

そして通信マスタ１０は、後述する判定処理を実行し（ステップＳ２２）、全ての通信スレーブ２０、２０、・・・、２０から再度ライセンス情報を読み込むことを示す再読込指令をＣＰＵ２から受信するまで待機する（ステップＳ２３：ＮＯ）。再読込指令をＣＰＵ２から受信した場合（ステップＳ２３：ＹＥＳ）、通信マスタ１０は、カウンタをクリアし（ステップＳ２４）、ＲＡＭ４に設定した通信停止フラグを解除する（ステップＳ２５）。そして通信マスタ１０は、通信バス７を介して全ての通信スレーブ２０、２０、・・・、２０にリセット指令を出力し（ステップＳ２６）、ステップＳ１４へ処理を戻す。
リセット指令を受信した通信スレーブ２０は、トランジスタ２８のベースにＨ信号を出力する。通信マスタ１０の入力端子１１ａにＬ信号が入力され、通信マスタ１０と通信スレーブ２０との通信が再開される。通信マスタ１０と通信を終了した通信スレーブ２０との通信が必要に応じて再開されるので、通信マスタ１０は適当なタイミングで情報を確認することができる。

図６は収集処理中に実行され、ライセンス情報と識別情報との対応関係を判定する判定処理を説明するフローチャートである。

通信マスタ１０は判定処理において、まずカウンタ値を参照する（ステップＳ２２１）。そして通信マスタ１０は、カウンタ値が０であるか否かを判定する（ステップＳ２２２）。カウンタ値が０でない場合（ステップＳ２２２：ＮＯ）、通信マスタ１０は、ＲＡＭ４のスレーブ情報記憶エリアにアクセスして、カウンタ値に対応するライセンス情報を参照する（ステップＳ２２３）。そして通信マスタ１０は、カウンタをデクリメントし（ステップＳ２２４）、処理をステップＳ２２１へ戻す。

カウンタ値が０である場合（ステップＳ２２２：ＹＥＳ）、通信マスタ１０は、スレーブ情報確認エリアに記憶された全てのライセンス情報を参照しており、参照した全てのライセンス情報と前述した識別情報とを比較し、ライセンス情報が識別情報に完全に対応しているか否かを判定する（ステップＳ２２５）。ライセンス情報が識別情報に完全に対応していると判定した場合、（ステップＳ２２５：ＹＥＳ）、通信マスタ１０は、ステップＳ２３へ処理を戻す。例えば、前述の識別情報ａ、識別情報ｂ及び識別情報ｃを記憶してある場合、参照した全てのライセンス情報が、ライセンス情報Ａ、ライセンス情報Ｂ及びライセンス情報Ｃであれば、ライセンス情報が識別情報に完全に対応していると判定する。

ライセンス情報が識別情報に完全には対応していないと判定した場合、（ステップＳ２２５：ＮＯ）、通信マスタ１０は、エラーを出力する（ステップＳ２２６）。例えば、前述の識別情報ａ、識別情報ｂ及び識別情報ｃを記憶してある場合、参照した全てのライセンス情報に、ライセンス情報Ａ〜Ｃ以外のライセンス情報が含まれている場合、又はライセンス情報Ａ〜Ｃの内、少なくとも一つが含まれていない場合は、ライセンス情報が識別情報に完全には対応していないと判定する。このためライセンス情報Ａ〜Ｃ以外のライセンス情報を記憶した通信スレーブ２０が通信マスタ１０に接続されている場合又はライセンス情報Ａ〜Ｃのいずれかを記憶した通信スレーブ２０が通信マスタ１０に接続されていない場合に、エラーを出力し、図示しない表示部にエラーメッセージを表示するか又は図示しない警告ランプを点灯させるなどし、不適当な通信スレーブ２０が接続されていること又は接続されるべき通信スレーブ２０が接続されていないことをユーザに報知することができる。

前記ＣＰＵ２は制御プログラムに基づいて、オプションプログラムを読出してメイン処理を実行する。図７はＣＰＵ２によるメイン処理を説明するフローチャートである。ＣＰＵ２は、電力供給時又はリセット時に、後述する再読込指令を解除し、メイン処理を開始するものとする。

ＣＰＵ２は、ＲＡＭ４にアクセスして、通信停止フラグが設定されるまで待機する（ステップＳ３１：ＮＯ）。なお通信停止フラグは、通信マスタ１０が全ての通信スレーブ２０との通信を終了した場合に、前述したステップＳ２１（図５参照）にて、通信マスタ１０によってＲＡＭ４に設定される。通信停止フラグがＲＡＭ４に設定された場合（ステップＳ３１：ＹＥＳ）、ＣＰＵ２は、ＲＡＭ４にアクセスしてスレーブ情報記憶エリアに記憶されたライセンス情報それぞれを読出す（ステップＳ３２）。そしてＣＰＵ２は、読出したライセンス情報に基づいて、実行を許可されたオプションプログラムを読出し（ステップＳ３３）、実行する（ステップＳ３４）。そしてＣＰＵ２は、タイマ５を参照し、所定時間（例えば前回のタイマクリア時からの所定時間）経過したか否かを判定する（ステップＳ３５）。所定時間経過していない場合（ステップＳ３５：ＮＯ）、ＣＰＵ２はステップＳ３４へ処理を戻す。所定時間経過した場合（ステップＳ３５：ＹＥＳ）、後述する確認処理を実行する（ステップＳ３６）。

図８はメイン処理中に実行される確認処理を説明するフローチャートである。
ＣＰＵ２は確認処理において、まず再読込指令を発行する（ステップＳ３６１）。発行された再読込指令を受信した通信マスタ１０は、前述したステップＳ２４〜２６（図５参照）にて、カウンタのクリア、通信停止フラグの解除及びリセット指令の出力を行い、ステップＳ１７にてライセンス情報を取得する。そしてＣＰＵ２は、ＲＡＭ４にアクセスして、通信停止フラグが設定されるまで待機する（ステップＳ３６２：ＮＯ）。なお通信停止フラグは、通信マスタ１０が全ての通信スレーブ２０との通信を終了した場合に、前述したステップＳ２１（図５参照）にて、通信マスタ１０によってＲＡＭ４に設定される。

ＣＰＵ２は、現在実行しているオプションプログラムについて、ライセンス情報を取得したか否か判定する（ステップＳ３６３）。ライセンス情報を取得した場合（ステップＳ３６３：ＹＥＳ）、ＣＰＵ２はタイマ５をクリアし（ステップＳ３６４）、ステップＳ３４へ処理を戻す。ライセンス情報を取得していない場合（ステップＳ３６３：ＮＯ）、ＣＰＵ２はエラーを出力し（ステップＳ３６５）、現在実行しているオプションプログラムを停止させる（ステップＳ３６６）。オプションプログラムの実行後に、再度ライセンス情報の読み込みを行うので、例えばオプションプログラムの実行後に通信スレーブ２０が取り外されている場合に、エラーを出力して異常をユーザに報知し、ライセンス情報がない状態でオプションプログラムを実行することを防止することができる。

なお本実施の形態においては、抵抗１３、２３を介して、通信マスタ１０及び通信スレーブ２０の入力端子１１ａ、２１ａに電源電圧を印加し、トランジスタ２８を介して通信スレーブ２０の出力端子２４ａを接地しているが、トランジスタ及び抵抗を介して、通信スレーブ２０の出力コネクタ２４に電源電圧を印加し、抵抗を介して通信マスタ１０及び通信スレーブ２０の入力端子１１ａ、２１ａを接地してもよい。この場合、トランジスタをオン／オフにすることによって、入力端子１１ａ、２１ａにＨ信号又はＬ信号が入力され、逆論理で実施の形態と同様な作用を導くことができる。

また本実施の形態は、工作機械に搭載された情報収集システムであり、工作機械を動作させるオプションプログラムの使用を許可するライセンス情報を通信スレーブ２０から通信マスタ１０が取得する構成であるが、一又は複数のＩＣカードから情報リーダが所定の情報を取得する構成、若しくは一又は複数のセンサからデータロガーが検出値を取得する構成にも適用することができる。また副基板５０に複数の通信スレーブ２０、２０、・・・、２０を実装し、いずれか一つの通信スレーブ２０の入力端子２１ａにＨ信号又はＬ信号を入力し、副基板５０に実装された全通信スレーブ２０、２０、・・・、２０を選択する構成でもよい。

以上説明した実施の形態は本発明の例示であり、本発明は特許請求の範囲に記載された事項及び特許請求の範囲の記載に基づいて定められる範囲内において種々変更した形態で実施することができる。

１ 主基板
２ ＣＰＵ
３ ＲＯＭ
４ ＲＡＭ
１０ 通信マスタ（収集装置）
１１ 入力コネクタ
１１ａ 入力端子（入力部）
１２ 電源
１３ 抵抗
２０ 通信スレーブ（記憶装置）
２１ 入力コネクタ
２１ａ 入力端子（入力部）
２２ 電源
２３ 抵抗
２４ 出力コネクタ
２４ａ 出力端子
２５ 制御部
２６ 送受信回路
２７ 記憶部
２８ トランジスタ

Claims (6)

1. 情報を記憶した一又は複数の記憶装置と情報を収集する収集装置との間で通信し、前記収集装置によって前記記憶装置に記憶された情報を収集する情報収集システムにおいて、
   前記記憶装置は、
   通信を制御する制御信号を生成する生成手段と、
   該生成手段にて生成された制御信号が入力される入力部と、
   該入力部に入力された前記制御信号に基づいて、前記収集装置と通信する通信手段と、
   該通信手段による通信が終了したか否かを判定する終了判定手段とを備え、
   前記収集装置は、
   通信を制御する制御信号を生成する生成手段と、
   該生成手段にて生成された制御信号が入力される入力部と、
   該入力部に入力された前記制御信号に基づいて、通信可能な記憶装置の存否を検出する検出手段と、
   該検出手段にて通信可能な記憶装置の存在を検出した場合に、該記憶装置と通信する通信手段と、
   該通信手段による通信を終了することを前記記憶装置に通知する終了通知手段とを備え、
   前記終了判定手段での判定結果に対応する前記制御信号を前記収集装置の入力部へ入力し、前記収集装置と前記記憶装置との通信を実行するか又は終了するようにしてあること
   を特徴とする情報収集システム。
2. 前記収集装置は、前記記憶装置との通信を終了した後に、通信の再開を前記記憶装置に通知する再開通知手段を備え、
   該再開通知手段から前記記憶装置への前記通知の有無に対応する前記制御信号を前記収集装置の入力部へ入力するようにしてあること
   を特徴とする請求項１に記載の情報収集システム。
3. 前記記憶装置を複数備え、
   各記憶装置は制御信号を伝達する信号線を介して縦列に接続してあり、
   前記収集装置の入力部は前記信号線に接続してあり、
   縦列に接続された各記憶装置の内、一端に位置する記憶装置は前記信号線を介して前記収集装置に接続してあり、
   縦列に接続された各記憶装置の内、他端に位置する記憶装置は該記憶装置の生成手段にて生成された制御信号が常時入力されるようにしてあり、
   隣り合う一方の記憶装置の終了判定手段での判定結果に対応し、他方の記憶装置の生成手段にて生成された制御信号を入力部へ入力するようにしてあること
   を特徴とする請求項１又は２に記載の情報収集システム。
4. 前記収集装置は第１基板に実装してあり、該第１基板の一面に配置された入力コネクタを備え、
   前記記憶装置は第２基板に実装してあり、該第２基板の一面に配置された入力コネクタと、前記第２基板の他面に配置された出力コネクタとを備え、
   該出力コネクタは、前記第１基板又は第２基板に配置された入力コネクタに接続してあること
   を特徴とする請求項１から３のいずれか一つに記載の情報収集システム。
5. 前記収集装置及び記憶装置はプログラムに基づいて動作する工作機械に設けてあり、
   前記記憶装置は、前記プログラムの使用を許可するライセンス情報を記憶しており、
   前記収集装置による前記ライセンス情報の収集後所定時間経過したときに、前記記憶装置に記憶されたライセンス情報を前記収集装置に再収集させる手段を備えること
   を特徴とする請求項１から４のいずれか一つに記載の情報収集システム。
6. 前記収集装置及び記憶装置はプログラムに基づいて動作する工作機械に設けてあり、
   前記記憶装置は、前記プログラムの使用を許可するライセンス情報を記憶しており、
   前記収集装置は前記記憶装置に記憶された前記ライセンス情報を識別する識別情報を記憶しており、前記記憶装置に記憶されたライセンス情報が前記識別情報に対応するか否かを判定する手段を備えること
   を特徴とする請求項１から４のいずれか一つに記載の情報収集システム。

Images