JP2012124209A - チップバリスタ - Google Patents

チップバリスタ Download PDF

Info

Publication number
JP2012124209A
JP2012124209A JP2010271459A JP2010271459A JP2012124209A JP 2012124209 A JP2012124209 A JP 2012124209A JP 2010271459 A JP2010271459 A JP 2010271459A JP 2010271459 A JP2010271459 A JP 2010271459A JP 2012124209 A JP2012124209 A JP 2012124209A
Authority
JP
Japan
Prior art keywords
varistor
element body
end faces
pair
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010271459A
Other languages
English (en)
Other versions
JP5321570B2 (ja
Inventor
takahiro Itami
崇裕 伊丹
Katsunari Moriai
克成 森合
Kaname Ueda
要 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2010271459A priority Critical patent/JP5321570B2/ja
Publication of JP2012124209A publication Critical patent/JP2012124209A/ja
Application granted granted Critical
Publication of JP5321570B2 publication Critical patent/JP5321570B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1006Thick film varistors

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

【課題】内部電極を備えることなく、ESD耐量を良好に維持しつつ、低静電容量化を図ることが可能なチップバリスタを提供すること。
【解決手段】素体3は、バリスタ部7と支持部9とを有している。バリスタ部7は、ZnOを主成分とし且つ副成分として希土類金属及びCoが含有する焼結体からなり、端子電極5に接続されるように素体3の一対の端面3a,3b間にわたって延び、電圧非直線特性を発現する。支持部9は、ZnOを主成分とし且つ副成分としてSr、Zr、及びCoを含有する焼結体からなり、端子電極5に接続されるように素体3の一対の端面3a,3b間にわたって延びている。バリスタ部7と支持部9とは、素体3の一対の端面3a,3b間にわたって延び且つ互いに接続される主面7a,7b,9a,9bを含んでいる。
【選択図】図2

Description

本発明は、チップバリスタに関する。
チップバリスタとして、バリスタ層とバリスタ層を挟むように配置された内部電極とを有するバリスタ素体と、バリスタ素体の端部に対応する内部電極に接続されるように配置された端子電極と、を備えた積層チップバリスタが知られている(たとえば、特許文献1参照)。積層チップバリスタでは、バリスタ層における内部電極で挟まれる領域が、電圧非直線特性(以下、「バリスタ特性」と称する場合もある)を発現する領域として機能する。
特開2002−246207号公報
最近の高速インターフェイスでは、高速化を実現するために、IC自体の構造がESD(Electrostatic Discharge:静電気放電)に対して脆弱になってきている。このため、高速伝送系ICにおけるESD対策の要求が高まっており、ESD対策部品として特許文献1に記載されている積層チップバリスが用いられている。高速伝送系用のESD対策部品に要求される特性として、静電容量の低減は必須である。発現する静電容量が大きいと、信号品位に問題を生じ、最悪の場合は通信不可となる懼れがある。
積層チップバリスタの静電容量を低減させる手法としては、内部電極が互いに重なり合う部分の面積を少なくする手法が考えられる。内部電極が互いに重なり合う部分の面積を少なくすることにより、静電容量が発現する領域が減少して、静電容量が低減する。しかしながら、内部電極が互いに重なり合う部分の面積(以下、「重なり面積」と称する)を少なくすると、ESDに対する耐量(以下、「ESD耐量」と称する)が低下するという新たな問題点が生じる。ESDのようなサージ電圧を印加した場合、内部電極が互いに重なり合う部分での電界分布は、内部電極が互いに重なり合う部分の端部に集中する。内部電極が互いに重なり合う部分の電界分布が端部に集中すると、重なり面積が少なくなればなるほど、ESD耐量は急激に低下する。
積層チップバリスタは、上述したように、内部電極を備えるために、ESD耐量を良好に維持しつつ、低静電容量化を図ることが困難であった。
本発明の目的は、内部電極を備えることなく、ESD耐量を良好に維持しつつ、低静電容量化を図ることが可能なチップバリスタを提供することである。
本発明は、互いに対向する一対の端面を含む素体と、素体の端面側にそれぞれ配置された端子電極と、を備えたチップバリスタであって、素体は、ZnOを主成分とし且つ副成分として希土類金属及びCoが含有する焼結体からなり、端子電極に接続されるように一対の端面間にわたって延び、電圧非直線特性を発現するバリスタ部と、ZnOを主成分とし且つ副成分としてSr、Zr、及びCoを含有する焼結体からなり、端子電極に接続されるように一対の端面間にわたって延びる支持部と、を有し、バリスタ部と支持部とは、一対の端面の対向方向に延び且つ互いに接続される主面を含んでいることを特徴とする。
本発明に係るチップバリスタでは、バリスタ部が端子電極に接続されるように一対の端面間にわたって延びており、バリスタ部が端子電極間にバリスタ特性を直接的に発現する領域として機能する。すなわち、本発明のチップバリスタは、上述した積層チップバリスタと異なり、内部電極を備えることなく、端子電極間にバリスタ特性を発現する。このため、ESDのようなサージ電圧が印加された場合でも、電界分布が集中する箇所がバリスタ部に生じることはなく、ESD耐量が低下しない。
本発明では、支持部が副成分としてZrを含有している。Zrは、ZnOの粒成長を抑制する物質として作用する。このため、支持部では、ZnOの粒成長が抑制され、ZnOの結晶粒が比較的小さい。ZnOの結晶粒内の電気抵抗値に比べZnOの結晶粒界の電気抵抗値が遥かに大きく、電界は、主としてZnOの結晶粒界に加わる。このため、ZnOの結晶粒からなる焼結体に発現する静電容量は、端子電極間におけるZnOの結晶粒界の数に影響を受ける。すなわち、端子電極間におけるZnOの結晶粒界の数が少ないと、静電容量は高く、端子電極間におけるZnOの結晶粒界の数が多いと、静電容量は低い。上述したように、本発明に係るチップバリスタでは、支持部でのZnOの粒成長が抑制され、ZnOの結晶粒が比較的小さいことから、端子電極間におけるZnOの結晶粒界の数が比較的多い。このため、支持部の静電容量が低くなり、チップバリスタの低静電容量化を図ることができる。
本発明では、支持部が副成分としてSrを含有している。Srは、焼成の際に、液相を形成するため、バリスタ部の上記主面と支持部の上記主面とを接続する糊剤として機能する。したがって、バリスタ部と支持部との界面における接続強度は強固となり、バリスタ部と支持部との間での剥離の発生を抑制できる。
バリスタ部は、副成分としてSrを更に含有していてもよい。この場合、バリスタ部と支持部との界面における接続強度がより一層強固となり、バリスタ部と支持部との間での剥離の発生をより一層抑制できる。
支持部は、一対の端面の対向方向に交差する方向でバリスタ部を挟むように複数配置されていてもよい。この場合、支持部によりバリスタ部を確実に保護することができる。
本発明によれば、内部電極を備えることなく、ESD耐量を良好に維持しつつ、低静電容量化を図ることが可能なチップバリスタを提供することができる。
本実施形態に係るチップバリスタを示す斜視図である。 本実施形態に係るチップバリスタの断面構成を説明する図である。 本実施形態に係るチップバリスタの断面構成を説明する図である。 本実施形態に係るチップバリスタの製造過程を説明するための図である。 本実施形態に係るチップバリスタの製造過程を説明するための図である。 本実施形態に係るチップバリスタの素体の構成を説明するための模式図である。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
まず、図1〜図3を参照して、本実施形態に係るチップバリスタ1の構成を説明する。図1は、本実施形態に係るチップバリスタを示す斜視図である。図2及び図3は、本実施形態に係るチップバリスタの断面構成を説明する図である。
チップバリスタ1は、図1に示されるように、略直方体形状の素体3と、素体3の両端に形成された一対の端子電極5とを備えている。このチップバリスタ1は、たとえば、図示Y方向における長さが0.4mm、Z方向における高さが0.2mm、X方向における幅が0.2mmといった極小サイズ(いわゆる0402サイズ)のチップバリスタである。
素体3は、バリスタ部7と、複数(本実施形態においては、二つ)の支持部9と、を有している。素体3は、外表面として、互いに対向し且つ正方形状の端面3a,3bと、端面3a,3bに直交する方向に延びる4つの側面3c〜3fとを有している。支持部9は、図2及び図3に示されるように、側面3e,3fの対向方向、すなわち端面3a,3bの対向方向に交差(直交)する方向でバリスタ部7を挟んでいる。
バリスタ部7は、素体3の厚み方向(図中Z方向)の略中央に位置する直方体形状の部分であり、バリスタ特性を発現する焼結体(半導体セラミック)からなる。バリスタ部7は、素体3の端面3a,3b間にわたって延びている。バリスタ部7は、その厚み方向(図中Y方向)に対向する一対の主面7a,7bを含んでいる。バリスタ部7の厚みは、たとえば5〜100μm程度に設定される。主面7a,7bは、素体3の端面3a,3b間にわたって延びている。
バリスタ部7は、ZnO(酸化亜鉛)を主成分として含むと共に、副成分としてCo、希土類金属元素、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)などの金属単体やこれらの酸化物を含む。本実施形態において、バリスタ部7は、副成分としてCo、Pr、Cr、Ca、K、及びAlを含んでいる。バリスタ部7におけるZnOの含有量は、特に限定されないが、バリスタ部7を構成する全体の材料を100質量%とした場合に、通常、99.8〜69.0質量%である。
希土類金属元素(たとえば、Pr)は、バリスタ特性を発現させる物質として作用する。バリスタ部7における希土類金属元素の含有量は、たとえば0.01〜10原子%程度に設定される。Coは、希土類金属元素によるバリスタ特性の発現を補助する物質として作用する。バリスタ部7におけるCoの含有量は、たとえば0.05〜50原子%程度に設定される。好ましくは、バリスタ部7におけるCoの含有量は、たとえば0.5〜10原子%程度に設定される。
バリスタ部7は、素体3の長手方向に延びる側面7c,7dと、主面7a,7bと側面7c,7dとに直交する方向に延びる端面7e,7fと、を更に含んでいる。側面7cは、側面3eの一部を構成し、側面7dは、側面3fの一部を構成している。端面7eは、端面3aの一部を構成し、端面7fは、端面3bの一部を構成している。
支持部9は、図1及び図2に示されるように、略直方体形状の部分であり、バリスタ部7をその間に挟むように配置されている。支持部9は、素体3の端面3a,3b間にわたって延びている。支持部9は、バリスタ部7(主面7a,7b)に接続される主面9aと、主面9aに対向する主面9bと、を有している。主面9a,9bは、素体3の端面3a,3b間にわたって延びている。本実施形態では、バリスタ部7の主面7a,7bの略全体が、支持部9の主面9aと接触して、接続されている。支持部9の主面9aは、バリスタ部7の主面7a,7bと略同じ形状を呈している。支持部9の主面9bは、素体3の側面3c,3dを構成する。
支持部9は、ZnOを主成分として含む焼結体からなる。支持部9は、副成分として、Sr、Zr、及びCoを含んでいる。支持部9におけるZnOの含有量は、特に限定されないが、支持部9を構成する全体の材料を100質量%とした場合に、たとえば100〜69.0質量%である。支持部9におけるSrの含有量は、たとえば0.1〜30原子%程度に設定される。支持部9におけるZrの含有量は、たとえば0.1〜20原子%程度に設定される。支持部9におけるCoの含有量は、たとえば0.05〜50原子%程度に設定される。支持部9は、上記Sr、Zr、及びCo以外にも、副成分として、Ca、Ba、Al、又はGaなどを含有していてもよい。
支持部9は、素体3の長手方向に延びる側面9c,9dと、主面9a,9bと側面9c,9dとに直交する方向に延びる端面9e,9fと、を更に含んでいる。側面9cは、側面3eの一部を構成し、側面9dは、側面3fの一部を構成している。端面9eは、端面3aの一部を構成し、端面9fは、端面3bの一部を構成している。
端子電極5は、素体3の各端面3a,3bを覆うように多層に形成されている。したがって、端子電極5は、バリスタ部7と支持部9とに接続されている。端子電極5は、たとえば、第一〜第三電極層からなる層構造とされる。第一電極層は、素体3のバリスタ部7と支持部9とに直接接続され且つAg等を主成分とした導電性粉末及びガラスフリットを含む。第二電極層は、第一電極層を覆うように形成され且つNiを主成分とする。第三電極層は、第二電極層を覆うように形成され且つSnを主成分とする。
続いて、図4及び図5を参照して、上述した構成を有するチップバリスタ1の製造過程の一例について説明する。図4及び図5は、本実施形態に係るチップバリスタの製造過程を説明するための図である。
まず、バリスタ部7を構成する主成分であるZnOと、Co、Pr、Cr、Ca、K、及びAlの金属又は酸化物等の微量添加物とを所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する。その後、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて混合及び粉砕を行ってスラリーを得る。このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して所定の厚さ(たとえば30μm程度)の膜を形成する。こうして得られた膜をフィルムから剥離して第一のグリーンシートを得る。
また、支持部9を構成する主成分であるZnOと、Sr、Zr、及びCoの金属又は酸化物等の微量添加物とを所定の割合となるように各々秤量した後、各成分を混合して支持部9用の材料を調整する。その後、この支持部9用の材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて混合及び粉砕を行ってスラリーを得る。このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して所定の厚さ(たとえば30μm程度)の膜を形成する。こうして得られた膜をフィルムから剥離して第二のグリーンシートを得る。
次に、第一のグリーンシートと第二のグリーンシートとを所定の枚数ずつ重ね、第一のグリーンシートからなるバリスタグリーン層と第二のグリーンシートからなる支持グリーン層とが、バリスタグリーン層が支持グリーン層の間に挟まれるように積層する。その後、積層されたグリーンシートに圧力を加えて各グリーンシートを互いに圧着させる。バリスタグリーン層の厚みは、第一のグリーンシートの枚数により調整される。支持グリーン層の厚みは、第二のグリーンシートの枚数により調整される。第一のグリーンシートの枚数は、少なくとも1枚でよい。
以上により、図4に示されるように、バリスタグリーン層L1と支持グリーン層L2とが積層された積層体LBが準備されることとなる。
次に、積層体LBを乾燥させた後、図5に示されるように、チップ単位に切断し、複数のグリーン素体GC(焼成前の素体3)を得る。積層体LBの切断は、たとえばダイシングソーなどにより行う。
次に、複数のグリーン素体GCに、所定の条件(たとえば、180〜400℃で且つ0.5〜24時間)で加熱処理を実施して脱バインダを行った後、さらに、所定の条件(たとえば、1000〜1400℃で且つ0.5〜8時間)で焼成を行う。この焼成によって、第一のグリーンシートからなるバリスタグリーン層L1はバリスタ部7となり、第二のグリーンシートからなる支持グリーン層L2は支持部9となり、バリスタ部7が支持部9で挟まれた複数の素体3が得られることとなる。バリスタグリーン層L1と支持グリーン層L2とは、一体に焼成される。焼成後、必要に応じて素体3にバレル研磨を施してもよい。バレル研磨は、焼成前、すなわち積層体LBの切断後に行ってもよい。
次に、素体3の両端面3a,3bを覆うように導電性ペーストを付与して、熱処理を施すことにより導電性ペーストを素体3に焼付けて、第一電極層を形成する。その後、第一電極層を覆うように、Niめっき及びSnめっき等の電気めっき処理を施すことにより第二及び第三電極層を形成する。これらにより、素体3の両端側に端子電極5が形成されることとなる。導電性ペーストは、例えば金属粉末にガラスフリット及び有機ビヒクルを混合したものを用いることができる。金属粉末は、たとえばCu、Ag、又はAg−Pd合金を主成分とするもの用いることができる。
これらの過程により、チップバリスタ1が得られる。必要に応じて、以下の処理を追加してもよい。
追加の処理では、素体3の露出表面(側面3c〜3f)からアルカリ金属(たとえば、Li、Na等)を拡散させる。ここでは、まず、端子電極5が形成された素体3の表面(側面3c〜3f)にアルカリ金属化合物を付着させる。アルカリ金属化合物の付着には、密閉回転ポットを用いることができる。アルカリ金属化合物としては、特に限定されないが、熱処理することにより、アルカリ金属が素体3の表面から拡散できる化合物であり、アルカリ金属の酸化物、水酸化物、塩化物、硝酸塩、硼酸塩、炭酸塩及び蓚酸塩等が用いられる。
そして、このアルカリ金属化合物が付着している素体3を電気炉で、所定の温度及び時間で熱処理する。この結果、アルカリ金属化合物からアルカリ金属が素体3の表面(側面3c〜3f)から内部に拡散する。好ましい熱処理温度は、700〜1000℃であり、熱処理雰囲気は大気である。熱処理時間(保持時間)は、好ましくは10分〜4時間である。アルカリ金属の代わりに、Ag又はCuを拡散させてもよい。
素体3(バリスタ部7及び支持部9)におけるアルカリ金属が拡散した部分は、高抵抗化及び低静電容量化が図られる。素体3の端面3a,3b(バリスタ部7の端面7e,7f)は、端子電極5により覆われていることから、アルカリ金属が端面3a,3bから拡散することはない。したがって、アルカリ金属が、端子電極5とバリスタ部7との電気的な接続に支障になることはない。
以上のように、本実施形態では、バリスタ部7が端子電極5に接続されるように一対の端面3a,3b間にわたって延びており、バリスタ部7が端子電極5間にバリスタ特性を直接的に発現する領域として機能する。すなわち、チップバリスタ1は、いわゆる積層チップバリスタと異なり、内部電極を備えることなく、端子電極5間にバリスタ特性を発現する。このため、チップバリスタ1では、ESDのようなサージ電圧が印加された場合でも、電界分布が集中する箇所がバリスタ部7に生じることはなく、ESD耐量が低下しない。
積層チップバリスタでは、バリスタグリーンシートへの電極パターンの形成精度、バリスタグリーンシートの積層ずれ、又は積層体の切断ずれなどの要因により、内部電極が互いに重なり合う部分の面積にばらつきが生じる懼れがある。内部電極が互いに重なり合う部分の面積にばらつきが生じると、内部電極が互いに重なり合う部分により発現する静電容量にばらつきが生じる。これに対して、チップバリスタ1は、上述したように、内部電極を備えていないことから、内部電極に起因する静電容量のばらつきが生じることはない。
本実施形態では、ZnOを主成分として含有している支持部9が副成分としてZrを含有している。Zrは、ZnOの粒成長を抑制する物質として作用する。このため、支持部9では、ZnOの粒成長が抑制され、図6に示されるように、ZnOの結晶粒が比較的小さい。切断法により求めたバリスタ部7の平均結晶粒径は10〜30μmであり、支持部9の平均結晶粒径は1〜3μmである。切断法は、1000〜5000倍程度の電子顕微鏡を用いて撮影された写真上で、結晶を横断する任意の線分を引き、当該任意の線分の長さをその任意の線分と交わる結晶の個数で割り、平均値を求める手法である。切断法により求められた平均値が平均結晶粒径とされる。
バリスタ部7では、Zrは、原料由来や工程由来のコンタミネーションによるもの以外は含有していないため、ZnOの結晶粒が比較的大きい。Zrは、含有量が20原子%より多いと、焼結不足になる傾向にあり、0.1原子%よりも少ないと、ZnOが粒成長してしまう傾向にある。したがって、支持部9におけるZrの含有量は、0.1〜20原子%の範囲が好ましい。
ZnOの結晶粒内の電気抵抗値に比べZnOの結晶粒界の電気抵抗値が遥かに大きく、電界は、主としてZnOの結晶粒界に加わる。このため、ZnOの結晶粒からなる焼結体に発現する静電容量は、端子電極5間におけるZnOの結晶粒界の数に影響を受ける。すなわち、端子電極5間におけるZnOの結晶粒界の数が少ないと、静電容量は高く、端子電極5間におけるZnOの結晶粒界の数が多いと、静電容量は低い。
上述したように、チップバリスタ1では、支持部9では、ZnOの粒成長が抑制され、ZnOの結晶粒が比較的小さいことから、端子電極5間におけるZnOの結晶粒界の数が比較的多い。これに対して、バリスタ部7では、ZnOの結晶粒が比較的大きく、端子電極5間におけるZnOの結晶粒界の数が比較的少ない。この結果、支持部9の静電容量が低くなり、チップバリスタ1の低静電容量化を図ることができる。支持部9では、上述したように、端子電極5間におけるZnOの結晶粒界の数が比較的多い。このため、支持部9では、バリスタ電圧が非常に高くなり、支持部9は実質的にバリスタとして機能しない。
本実施形態では、支持部9が副成分としてSrを含有している。Srは、焼成の際に、液相を形成するため、バリスタ部7の主面7a,7bと支持部の主面9a,9bとを接続する糊剤として機能する。したがって、バリスタ部7と支持部9との界面における接続強度は強固となり、バリスタ部7と支持部9との間での剥離の発生を抑制できる。Srは、含有量が30原子%より多いと、溶融し易い傾向にあり、0.1原子%よりも少ないと、焼結不足になると共に、バリスタ部7と支持部9との間で剥離が生じる傾向にある。したがって、支持部9におけるSrの含有量は、0.1〜30原子%の範囲が好ましい。
本実施形態では、支持部9が副成分としてCoを含有している。Coは、含有量が50原子%より多いと、バリスタ部7へ拡散し、バリスタ部7のバリスタ電圧が上昇し、実用に適さない。Coは、含有量が0.05原子%よりも少ないと、バリスタ部7からCoが拡散することとなり、バリスタ部7の非直線性が劣化する傾向にある。したがって、支持部9におけるCoの含有量は、0.05〜50原子%の範囲が好ましい。バリスタ部7と支持部9とのCoの含有量は、特性の劣化が生じないように、近似していることが好ましい。
本実施形態では、支持部9は、バリスタ部7を挟むように複数配置されていている。このため、支持部9によりバリスタ部7を確実に保護することができる。
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
本実施形態では、一対の支持部9がバリスタ部7を挟むように配置されているが、これに限られない。たとえば、チップバリスタ1は、一対の支持部9のうちいずれか一方の支持部9を備えていればよい。
バリスタ部7は、副成分としてSrを更に含有していてもよい。この場合、バリスタ部7と支持部9との界面における接続強度がより一層強固となり、バリスタ部7と支持部9との間での剥離の発生をより一層抑制できる。
支持部9は、副成分として、上述した成分以外に、希土類金属元素を含有していてもよい。支持部9では、上述したように、Zrを含有することから、端子電極5間におけるZnOの結晶粒界の数が多くなり、バリスタ電圧が非常に高くなる。したがって、支持部9が希土類金属元素を含有していても、支持部9はバリスタ特性を実質的に発現せず、バリスタとして機能することはない。
1…チップバリスタ、3…素体、3a,3b…端面、3c〜3f…側面、5…端子電極、7…バリスタ部、7a,7b…主面、7c,7d…側面、7e,7f…端面、9…支持部、9a,9b…主面、9c,9d…側面、9e,9f…端面。

Claims (3)

  1. 互いに対向する一対の端面を含む素体と、前記素体の前記端面側にそれぞれ配置された端子電極と、を備えたチップバリスタであって、
    前記素体は、
    ZnOを主成分とし且つ副成分として希土類金属及びCoが含有する焼結体からなり、前記端子電極に接続されるように前記一対の端面間にわたって延び、電圧非直線特性を発現するバリスタ部と、
    ZnOを主成分とし且つ副成分としてSr、Zr、及びCoを含有する焼結体からなり、前記端子電極に接続されるように前記一対の端面間にわたって延びる支持部と、を有し、
    前記バリスタ部と前記支持部とは、前記一対の端面間にわたって延び且つ互いに接続される主面を含んでいることを特徴とするチップバリスタ。
  2. 前記バリスタ部は、副成分としてSrを更に含有していることを特徴とする請求項1に記載のチップバリスタ。
  3. 前記支持部は、前記一対の端面の対向方向に交差する方向で前記バリスタ部を挟むように複数配置されていることを特徴とする請求項1又は2に記載のチップバリスタ。
JP2010271459A 2010-12-06 2010-12-06 チップバリスタ Active JP5321570B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010271459A JP5321570B2 (ja) 2010-12-06 2010-12-06 チップバリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010271459A JP5321570B2 (ja) 2010-12-06 2010-12-06 チップバリスタ

Publications (2)

Publication Number Publication Date
JP2012124209A true JP2012124209A (ja) 2012-06-28
JP5321570B2 JP5321570B2 (ja) 2013-10-23

Family

ID=46505384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010271459A Active JP5321570B2 (ja) 2010-12-06 2010-12-06 チップバリスタ

Country Status (1)

Country Link
JP (1) JP5321570B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63143801A (ja) * 1986-12-08 1988-06-16 富士電機株式会社 電圧非直線抵抗素子
JPH05275214A (ja) * 1992-03-25 1993-10-22 Murata Mfg Co Ltd 抵抗体
JPH0689803A (ja) * 1992-09-08 1994-03-29 Fuji Electric Co Ltd 電圧非直線抵抗体の製造方法
JPH09205006A (ja) * 1996-01-24 1997-08-05 Hitachi Ltd 電圧非直線抵抗体及びその製造方法
JP2000232005A (ja) * 1999-02-09 2000-08-22 Toshiba Corp 非直線抵抗体
JP2006344820A (ja) * 2005-06-09 2006-12-21 Tdk Corp セラミック電子部品の製造方法
JP2007080950A (ja) * 2005-09-12 2007-03-29 Tdk Corp バリスタシート用ペーストの製造方法、積層型チップバリスタの製造方法、及び積層型チップバリスタ
JP2010129817A (ja) * 2008-11-28 2010-06-10 Murata Mfg Co Ltd 非線形抵抗変化素子

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63143801A (ja) * 1986-12-08 1988-06-16 富士電機株式会社 電圧非直線抵抗素子
JPH05275214A (ja) * 1992-03-25 1993-10-22 Murata Mfg Co Ltd 抵抗体
JPH0689803A (ja) * 1992-09-08 1994-03-29 Fuji Electric Co Ltd 電圧非直線抵抗体の製造方法
JPH09205006A (ja) * 1996-01-24 1997-08-05 Hitachi Ltd 電圧非直線抵抗体及びその製造方法
JP2000232005A (ja) * 1999-02-09 2000-08-22 Toshiba Corp 非直線抵抗体
JP2006344820A (ja) * 2005-06-09 2006-12-21 Tdk Corp セラミック電子部品の製造方法
JP2007080950A (ja) * 2005-09-12 2007-03-29 Tdk Corp バリスタシート用ペーストの製造方法、積層型チップバリスタの製造方法、及び積層型チップバリスタ
JP2010129817A (ja) * 2008-11-28 2010-06-10 Murata Mfg Co Ltd 非線形抵抗変化素子

Also Published As

Publication number Publication date
JP5321570B2 (ja) 2013-10-23

Similar Documents

Publication Publication Date Title
KR100674385B1 (ko) 적층형 칩 배리스터
JP5696623B2 (ja) チップバリスタ
JP5803375B2 (ja) 積層チップバリスタ及び積層チップバリスタの製造方法
JP2005353845A (ja) 積層型チップバリスタ
TWI283419B (en) Laminated ceramic capacitor
JP4262141B2 (ja) 積層型チップバリスタ及びその製造方法
US8508325B2 (en) Chip varistor and chip varistor manufacturing method
JP4623036B2 (ja) 電子部品の製造方法及び電子部品
JP4683068B2 (ja) 積層型チップバリスタ
JP5321570B2 (ja) チップバリスタ
JP2006295080A (ja) 積層型チップバリスタ
JP5338795B2 (ja) チップバリスタ
JP5577917B2 (ja) チップバリスタ
JP5375810B2 (ja) チップバリスタ
JP5799672B2 (ja) チップバリスタ
JP5304772B2 (ja) チップバリスタ及びチップバリスタの製造方法
JP4087359B2 (ja) 積層型チップバリスタ
JP4539671B2 (ja) 電子部品及びその製造方法
JP3981125B2 (ja) 積層型チップバリスタ及びその製造方法
JP4710560B2 (ja) 積層型チップバリスタの製造方法
JP4070780B2 (ja) 積層型チップバリスタ
JP4655053B2 (ja) サーミスタ素子
JP2006269985A (ja) 積層型チップバリスタ
JP4710654B2 (ja) 積層型チップバリスタの製造方法
JP2008270391A (ja) 積層型チップバリスタおよびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130701

R150 Certificate of patent or registration of utility model

Ref document number: 5321570

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250