JP2012142473A - 光電素子及びその製造方法 - Google Patents
光電素子及びその製造方法 Download PDFInfo
- Publication number
- JP2012142473A JP2012142473A JP2011000291A JP2011000291A JP2012142473A JP 2012142473 A JP2012142473 A JP 2012142473A JP 2011000291 A JP2011000291 A JP 2011000291A JP 2011000291 A JP2011000291 A JP 2011000291A JP 2012142473 A JP2012142473 A JP 2012142473A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cavity
- type crystal
- substrate
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【解決手段】本発明による光電素子であって、表面を有し、表面と垂直する法線方向を含む基板と;基板の表面に位置して表面と接触し、基板の表面の一部を露出する複数の第一種結晶柱と;第一種結晶柱の側壁及び基板の露出表面に位置する第一保護層と;複数の第一種結晶柱の上に位置し、第一表面及び第一表面と相対する第二表面を有し、第一表面は複数の第一種結晶柱と直接接触する第一緩衝層と;複数の第一種結晶柱、基板の表面及び第一緩衝層の第一表面の間に位置する少なくとも一つの第一空洞構造と、を含み、少なくとも一つの第一空洞構造は幅と高さを有し、幅は第一空洞構造における表面に平行する方向の最大寸法であり、高さは第一空洞構造における法線方向に平行する方向の最大寸法であり、高さと幅の比率は1/5〜3の範囲にある。
【選択図】 図1D
Description
図1Aに示されているように、基板101の第一表面1011に第一種結晶層102を成長させる。その内、基板は法線方向Nを有する。
続いて、図1Cに示されているように、上記の第一種結晶柱1021の表面及び露出された基板の第一表面上に保護層103を被覆する。保護層103は、第一種結晶柱1021の側壁を被覆する第一保護層1031、第一種結晶柱1021の間にある露出された基板の第一表面1011上を被覆する第二保護層1032、第一種結晶柱1021の上面を被覆する第三保護層1033を含む。実施例において、保護層103はスピンオングラス塗布(SOG, spin on glass coating)方法によって形成され、保護層103の材料はSiO2、HSQ(Hydrogen Silesquioxane)及びMSQ(Methylsequioxane)などのようなシルセスキオキサン(Silsequioxane)を基材とする重合体である。
で定義され、全体体積VTは第一空洞104の総体積に第一結晶層102の体積を加えた値である。本実施例において、空洞隙率Фは、5%〜90%、10%〜90%、20%〜90%、30%〜90%、40%〜90%、50%〜90%、60%〜90%、70%〜90%又は80%〜90%の範囲にある。
で定義され、全体体積VTは第一空洞204の総体積に第一種結晶柱2021の体積を加えた値である。本実施例において、空洞隙率Фは、5%〜90%、10%〜90%、20%〜90%、30%〜90%、40%〜90%、50%〜90%、60%〜90%、70%〜90%又は80%〜90%の範囲にある。
で定義され、全体体積VTは第二空洞208の総体積に第二種結晶柱2061の体積を加えた値である。本実施例において、空洞隙率Фは、5%〜90%、10%〜90%、20%〜90%、30%〜90%、40%〜90%、50%〜90%、60%〜90%、70%〜90%又は80%〜90%の範囲にある。
102、202、302 第一種結晶層
103、203 保護層
104、204 第一空洞
105、205 第一緩衝層
106、210 第一半導体層
107、211 能動層
108、212 第二半導体層
109、110、213、214 電極
206 第二種結晶層
208 第二空洞
209 第二緩衝層
303 エッチングレジスト層
304 金属薄膜層
Claims (15)
- 光電素子であって、
表面を有し、前記表面と垂直する法線方向を含む基板と、
前記基板の前記表面に位置して前記表面と接触し、前記基板の前記表面の一部を露出する複数の第一種結晶柱と、
前記第一種結晶柱の側壁及び前記基板の前記露出された表面に位置する第一保護層と、
前記複数の第一種結晶柱の上に位置し、第一表面及び前記第一表面と相対する第二表面を有し、前記第一表面は前記複数の第一種結晶柱と直接接触する第一緩衝層と、
前記複数の第一種結晶柱、前記基板の前記表面及び前記第一緩衝層の前記第一表面の間に位置する少なくとも一つの第一空洞構造と、を含み、
前記少なくとも一つの第一空洞構造は幅と高さを有し、前記幅は前記第一空洞構造における前記表面に平行する方向の最大寸法であり、前記高さは前記第一空洞構造における前記法線方向に平行する方向の最大寸法であり、前記高さと前記幅の比率は1/5〜3の範囲にあることを特徴とする光電素子。 - 光電素子であって、
表面を有し、前記表面と垂直する法線方向を含む基板と、
前記基板の前記表面に位置して前記表面と接触し、前記基板の前記表面の一部を露出する複数の第一種結晶柱と、
前記第一種結晶柱の側壁及び前記基板の前記露出された表面に位置する第一保護層と、
前記複数の第一種結晶柱の上に位置し、第一表面及び前記第一表面と相対する第二表面を有し、前記第一表面は前記複数の第一種結晶柱と直接接触する第一緩衝層と、
記複数の第一種結晶柱、前記基板の前記表面及び前記第一緩衝層の前記第一表面の間に位置する少なくとも一つの第一空洞構造と、を含み、
前記少なくとも一つの第一空洞構造は幅と高さを有し、前記幅は前記第一空洞構造における前記表面に平行する方向の最大寸法であり、前記高さは前記第一空洞構造における前記法線方向に平行する方向の最大寸法であり、前記高さは0.5μm〜2μmの範囲にあり、及び/又は前記幅は50nm〜600nmの範囲にあることを特徴とする光電素子。 - 前記光電素子は複数の前記第一空洞構造を有し、前記複数の第一空洞構造は互いに独立し、或いは相互連結され、或いは一つ又は複数のメッシュ状の第一空洞群を形成し、或いは規則的なアレイを形成し、かつ前記複数の第一空洞構造の平均間隔は100Å〜1.5μmの範囲にあり、空洞隙率は5%〜90%の範囲にあることを特徴とする請求項1又は2記載の光電素子。
- 更に、前記第一緩衝層の前記第二表面に形成された第一半導体層、能動層及び第二半導体層を含むことを特徴とする請求項1又は2記載の光電素子。
- 更に、
前記第一緩衝層の前記第二表面に位置し、前記第二表面の一部を露出する複数の第二種結晶柱と、
前記第二種結晶柱の側壁及び前記第一緩衝層の前記露出された第二表面に位置する第二保護層と、
前記複数の第二種結晶柱の上に位置し、第一表面及び前記第一表面と相対する第二表面を有し、前記第一表面は前記複数の第一種結晶柱と直接接触する第二緩衝層と、
前記複数の第二種結晶柱、前記第一緩衝層の前記第二表面及び前記第二緩衝層の前記第一表面の間に位置する少なくとも一つの第二空洞構造と、を含み、
前記第二空洞構造は高さと幅の比率は1/5〜3の範囲にあり、前記高さは0.5μm〜2μmの範囲にあり、及び/又は前記幅は50nm〜600nmの範囲にあり、かつ前記第一緩衝層又は前記第二緩衝層は不純物を添加していない層又は未混合層又は−n型混合層であることを特徴とする請求項1又は2記載の光電素子。 - 前記光電素子は複数の前記第二空洞構造を有し、前記複数の第二空洞構造は互いに独立し、或いは相互連結され、或いは一つ又は複数のメッシュ状の第二空洞群を形成し、或いは規則的なアレイを形成し、かつ前記複数の第二空洞構造の平均間隔は100Å〜1.5μmの範囲にあり、空洞隙率は5%〜90%の範囲にあり、前記第一空洞の体積は前記第二空洞の体積以上であることを特徴とする請求項5記載の光電素子。
- 前記第一保護層又は前記第二保護層の材料は、SiO2、HSQ(Hydrogen Silesquioxane)又はMSQ(Methylsequioxane)等のようなシルセスキオキサン(Silsequioxane)を基材とする重合体であることを特徴とする請求項5記載の光電素子。
- 光電素子の製造方法であって、
表面を有し、前記表面と垂直する法線方向を含む基板を提供するステップと、
前記基板の前記表面に第一種結晶層を形成するステップと、
前記第一種結晶層をパターン化して、複数の第一種結晶柱を形成し、かつ前記基板の前記表面の一部を露出するステップと、
前記複数の第一種結晶柱の側壁及び前記基板の前記露出された表面に保護層を被覆するステップと、
前記複数の第一種結晶柱の上に、第一表面及び前記第一表面と相対する第二表面を有し、前記第一表面は前記複数の第一種結晶柱と直接接触する第一緩衝層を形成するステップと、
前記複数の第一種結晶柱、前記基板の前記表面及び前記第一緩衝層の前記第一表面の間に位置する少なくとも一つの第一空洞構造を形成するステップと、を含み、
前記少なくとも一つの第一空洞構造は幅と高さを有し、前記幅は前記第一空洞構造における前記表面に平行する方向の最大寸法であり、前記高さは前記第一空洞構造における前記法線方向に平行する方向の最大寸法であり、前記高さと前記幅の比率は1/5〜3の範囲にあることを特徴とする光電素子の製造方法。 - 光電素子の製造方法であって、
表面を有し、前記表面と垂直する法線方向を含む基板を提供するステップと、
前記基板の前記表面に第一種結晶層を形成するステップと、
前記第一種結晶層をパターン化して、複数の第一種結晶柱を形成し、かつ前記基板の前記表面の一部を露出するステップと、
前記複数の第一種結晶柱の側壁及び前記基板の前記露出された表面に保護層を被覆するステップと、
前記複数の第一種結晶柱の上に、第一表面及び前記第一表面と相対する第二表面を有し、前記第一表面は前記複数の第一種結晶柱と直接接触する第一緩衝層を形成するステップと、
前記複数の第一種結晶柱、前記基板の前記表面及び前記第一緩衝層の前記第一表面の間に位置する少なくとも一つの第一空洞構造を形成するステップと、を含み、
前記少なくとも一つの第一空洞構造は幅と高さを有し、前記幅は前記第一空洞構造における前記表面に平行する方向の最大寸法であり、前記高さは前記第一空洞構造における前記法線方向に平行する方向の最大寸法であり、前記高さは0.5μm〜2μmの範囲にあり、及び/又は前記幅は50nm〜600nmの範囲にあることを特徴とする光電素子の製造方法。 - 前記第一種結晶層をパターン化するステップは、
前記第一種結晶層にエッチングレジスト層を形成するステップと、
前記エッチングレジスト層に金属薄膜層を形成するステップと、
前記金属薄膜層を複数の金属粒になるように加熱するステップと、
前記複数の金属粒をマスクとして、前記エッチングレジスト層に対し、パターンを形成するように異方性エッチングを行うステップと、
前記複数の金属粒を除去するステップと、
前記パターン化したエッチングレジスト層をマスクとして、前記第一種結晶層に対しドライエッチングを行うステップと、を含む
ことを特徴とする請求項8又は9記載の光電素子の製造方法。 - 前記光電素子は複数の前記第一空洞構造を有し、前記複数の第一空洞構造は互いに独立し、或いは相互連結され、或いは一つ又は複数のメッシュ状の第一空洞群を形成し、或いは規則的なアレイを形成し、かつ前記複数の第一空洞構造の平均間隔は100Å〜1.5μmの範囲にあり、空洞隙率は5%〜90%の範囲にあることを特徴とする請求項8又は9記載の光電素子の製造方法。
- 更に、前記第一緩衝層の前記第二表面に第一半導体層、能動層及び第二半導体層を形成するステップを含むことを特徴とする請求項8又は9記載の光電素子の製造方法。
- 更に、
前記第一緩衝層の前記第二表面に前記第二表面の一部が露出されるよう複数の第二種結晶柱を形成するステップと、
前記第二種結晶柱の側壁及び前記第一緩衝層の前記露出された第二表面に第二保護層を被覆するステップと、
前記複数の第二種結晶柱の上に、第一表面及び前記第一表面と相対する第二表面を有し、前記第一表面は前記複数の第一種結晶柱と直接接触する第二緩衝層を形成するステップと、
前記複数の第二種結晶柱、前記第一緩衝層の前記第二表面及び前記第二緩衝層の前記第一表面の間に位置する少なくとも一つの第二空洞構造を形成するステップと、を含み、
前記少なくとも一つの第二空洞構造は幅と高さを有し、前記幅は前記第二空洞構造における前記表面に平行する方向の最大寸法であり、前記高さは前記第二空洞構造における前記法線方向に平行する方向の最大寸法であり、前記高さと前記幅の比率は1/5〜3の範囲にあり、又は前記高さは0.5μm〜2μmの範囲にあり、及び/又は前記幅は50nm〜600nmの範囲にあり、かつ前記第一緩衝層又は前記第二緩衝層は不純物を添加していない層又は未混合層又は−n型混合層であることを特徴とする請求項8又は9記載の光電素子の製造方法。 - 前記複数の第二空洞構造は互いに独立し、或いは相互連結され、或いは一つ又は複数のメッシュ状の第二空洞群を形成し、或いは規則的なアレイを形成し、かつ前記複数の第二空洞構造の平均間隔は100Å〜1.5μmの範囲にあり、空洞隙率は5%〜90%の範囲にあり、前記第一空洞の体積は前記第二空洞の体積以上であることを特徴とする請求項13記載の光電素子の製造方法。
- 前記第一保護層又は前記第二保護層は、スピンオングラス塗布(SOG, spin on glass coating)方法によって形成されることを特徴とする請求項13記載の光電素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011000291A JP2012142473A (ja) | 2011-01-05 | 2011-01-05 | 光電素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011000291A JP2012142473A (ja) | 2011-01-05 | 2011-01-05 | 光電素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012142473A true JP2012142473A (ja) | 2012-07-26 |
| JP2012142473A5 JP2012142473A5 (ja) | 2014-02-20 |
Family
ID=46678437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011000291A Pending JP2012142473A (ja) | 2011-01-05 | 2011-01-05 | 光電素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012142473A (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11145516A (ja) * | 1997-11-07 | 1999-05-28 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体の製造方法 |
| JP2002217115A (ja) * | 2001-01-18 | 2002-08-02 | Sony Corp | 結晶膜、結晶基板および半導体装置 |
| JP2002261032A (ja) * | 2000-06-19 | 2002-09-13 | Nichia Chem Ind Ltd | 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子 |
| JP2004055864A (ja) * | 2002-07-22 | 2004-02-19 | Fuji Photo Film Co Ltd | 半導体素子用基板の製造方法および半導体素子用基板ならびに半導体素子 |
| JP2004146531A (ja) * | 2002-10-23 | 2004-05-20 | Sony Corp | 半導体素子およびその製造方法、ならびに半導体基板 |
| US20070259464A1 (en) * | 2006-05-05 | 2007-11-08 | Applied Materials, Inc. | Dislocation-specific dielectric mask deposition and lateral epitaxial overgrowth to reduce dislocation density of nitride films |
| WO2008140254A1 (en) * | 2007-05-14 | 2008-11-20 | Ninex Co., Ltd. | Method of manufacturing semiconductor substrate having gan layer |
-
2011
- 2011-01-05 JP JP2011000291A patent/JP2012142473A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11145516A (ja) * | 1997-11-07 | 1999-05-28 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体の製造方法 |
| JP2002261032A (ja) * | 2000-06-19 | 2002-09-13 | Nichia Chem Ind Ltd | 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子 |
| JP2002217115A (ja) * | 2001-01-18 | 2002-08-02 | Sony Corp | 結晶膜、結晶基板および半導体装置 |
| JP2004055864A (ja) * | 2002-07-22 | 2004-02-19 | Fuji Photo Film Co Ltd | 半導体素子用基板の製造方法および半導体素子用基板ならびに半導体素子 |
| JP2004146531A (ja) * | 2002-10-23 | 2004-05-20 | Sony Corp | 半導体素子およびその製造方法、ならびに半導体基板 |
| US20070259464A1 (en) * | 2006-05-05 | 2007-11-08 | Applied Materials, Inc. | Dislocation-specific dielectric mask deposition and lateral epitaxial overgrowth to reduce dislocation density of nitride films |
| WO2008140254A1 (en) * | 2007-05-14 | 2008-11-20 | Ninex Co., Ltd. | Method of manufacturing semiconductor substrate having gan layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI419367B (zh) | 光電元件及其製造方法 | |
| TWI451597B (zh) | 光電元件及其製造方法 | |
| US8519430B2 (en) | Optoelectronic device and method for manufacturing the same | |
| TWI501421B (zh) | 光電元件及其製造方法 | |
| JP5763789B2 (ja) | 光電素子及びその製造方法 | |
| US8343788B2 (en) | Light emitting device and manufacturing method thereof | |
| US9070827B2 (en) | Optoelectronic device and method for manufacturing the same | |
| CN110416377B (zh) | 发光元件 | |
| US8946736B2 (en) | Optoelectronic device and method for manufacturing the same | |
| CN102544287B (zh) | 光电元件及其制造方法 | |
| CN102420281B (zh) | 光电元件及其制造方法 | |
| TWI431810B (zh) | 光電元件及其製造方法 | |
| CN102623580B (zh) | 光电元件及其制造方法 | |
| TWI495155B (zh) | 光電元件及其製造方法 | |
| JP2012094752A (ja) | 光電素子及びその製造方法 | |
| JP2012142473A (ja) | 光電素子及びその製造方法 | |
| KR101643213B1 (ko) | 광전소자 및 그 제조방법 | |
| KR20120040426A (ko) | 광전 소자 및 그 제조 방법 | |
| US20140167097A1 (en) | Optoelectronic device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140106 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141028 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150603 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150908 |
