JP2012142528A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012142528A
JP2012142528A JP2011001305A JP2011001305A JP2012142528A JP 2012142528 A JP2012142528 A JP 2012142528A JP 2011001305 A JP2011001305 A JP 2011001305A JP 2011001305 A JP2011001305 A JP 2011001305A JP 2012142528 A JP2012142528 A JP 2012142528A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
manufacturing
film
polysilazane solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011001305A
Other languages
English (en)
Inventor
Jiro Miyahara
二朗 宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2011001305A priority Critical patent/JP2012142528A/ja
Priority to US13/341,449 priority patent/US20120178265A1/en
Publication of JP2012142528A publication Critical patent/JP2012142528A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6339—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE or pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6518—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer
    • H10P14/6519—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being oxygen
    • H10P14/6522—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being oxygen introduced into a nitride material, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6687—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H10P14/6689—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6927—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/23—Cleaning during device manufacture during, before or after processing of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/098—Manufacture or treatment of dielectric parts thereof by filling between adjacent conductive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ＳＯＤ法によって形成するシリコン酸化膜に、ボイドが発生することを抑制する。
【解決手段】基板、基板表面に形成された溝状領域Ｇ、及び溝状領域Ｇに埋設されたシリコン酸化膜８を有する半導体装置の製造方法であって、溝状領域Ｇを含む基板の表面を覆うライナー膜６を形成するライナー膜形成工程と、ライナー膜６の表面を水洗する水洗工程と、水洗後の残留水分を除去する水分除去工程と、基板表面にポリシラザン溶液をスピンコートにより塗布する塗布工程と、アニールによりポリシラザン溶液をシリコン酸化膜８に改質する改質工程とを備える。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関し、特に微細溝を埋める絶縁膜をＳＯＤ(Spin on Dielectric)法を用いて成膜する半導体装置の製造方法に関する。
従来、半導体装置の製造において、ＳＴＩ(Shallow Trench Isolation)トレンチ、ゲート電極間、ビット線間等の非常に幅の狭い領域への絶縁膜の形成は、ＨＤＰ−ＣＶＤ(High Density Plasma - Chemical Vapor Deposition)法やＢＰＳＧ(Boron Phosphorus Silicon Glass)を堆積した後リフローさせる方法等により行われている。
しかし、素子の微細化に伴って上記各領域の幅がますます狭小化し、これらの方法では絶縁膜を十分に埋め込むことが困難になってきている。そこで近年、埋設性の良いポリシラザン溶液をスピンコートによって埋め込み、その後スチーム（Ｈ２Ｏ）雰囲気中でアニールを行うことによってポリシラザンをシリコン酸化膜に改質させるＳＯＤ法が研究されている（特許文献１参照）。
特開２０１０−１６６０２６号公報
ＳＯＤ法では、ポリシラザン溶液をスピンコートによって成膜する前に、基板全面に耐酸化性能のあるライナー膜が形成される。これは、改質のためのアニールによって下層膜が酸化されてしまうことを防止するためである。ライナー膜としては、特許文献１にも記載されているように、ＳｉＯＮ膜が好適に使用できる。
しかしながら、基板表面にＳｉＯＮ膜を成膜すると、アンモニア昇華物が異物として生ずることが判明した。このアンモニア昇華物はスクラバー水洗によって除去可能であるが、スクラバー水洗を行うと今度は、最終的に形成されるシリコン酸化膜にボイドが発生してしまうという問題が新たに発生することが判明した。このようなボイドは電子顕微鏡による観察でも確認されており、デバイス不良の原因となるためボイド発生を抑制することが必要になっている。
本発明による半導体装置の製造方法は、基板、前記基板表面に形成された溝状領域、及び前記溝状領域に埋設されたシリコン酸化膜を有する半導体装置の製造方法であって、前記溝状領域を含む前記基板の表面を覆うライナー膜を形成するライナー膜形成工程と、前記ライナー膜の表面を水洗する水洗工程と、前記水洗後の残留水分を除去する水分除去工程と、前記基板表面にポリシラザン溶液をスピンコートにより塗布する塗布工程と、アニールにより前記ポリシラザン溶液を前記シリコン酸化膜に改質する改質工程とを備えることを特徴とする。
本発明によれば、水洗後の残留水分がポリシラザン溶液の塗布前の段階で除去される。したがって、最終的に形成されるシリコン酸化膜にボイドが発生することを抑制できる。
（ａ）〜（ｈ）は、本発明の好ましい実施の形態による半導体装置の製造工程を示す図である。 （ａ）は、本実施の形態による製造工程において、水分除去工程から改質工程に至る処理のフローチャートを示す図である。また、（ｂ）は、比較例による製造工程でのポリシラザン溶液の塗布工程及び改質工程にかかる処理のフローチャートを示す図である。 ポリシラザン溶液の塗布を行う際のタイムシーケンスを示す図である。 シリコン酸化膜に存在するボイド数を測定し、その結果を示す実験データを積み上げ縦棒グラフ形式で表したグラフである。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図１（ａ）〜（ｈ）は、本発明の好ましい実施の形態による半導体装置の製造工程を示す図である。同図に示す半導体装置は例えばＤＲＡＭ(Dynamic Random Access Memory)などの半導体記憶装置であり、並行する複数のビット線ＢＬを備えている。ビット線ＢＬの間には非常に幅の狭い溝状領域Ｇが形成されており、本実施の形態による製造工程では、最終的にはこの溝状領域Ｇの内部に図１（ｈ）に示すシリコン酸化膜８を形成する。
本実施の形態による製造工程は、実施順に、ビット線ＢＬ及びサイドウォール絶縁膜５の形成工程（図１（ａ）〜（ｄ））、ライナー膜６の形成工程（図１（ｅ））、スクラバー水洗工程（図１（ｆ））、水分除去工程及びポリシラザン溶液の塗布工程（図１（ｇ））、並びにポリシラザン溶液の改質工程（図１（ｈ））の各工程によって構成される。本実施の形態による製造工程の主たる特徴は、スクラバー水洗工程とポリシラザン溶液の塗布工程の間に、水洗後の残留水分を除去する水分除去工程を設けた点にある。これにより、水洗後の残留水分がポリシラザン溶液の塗布前の段階で除去されるので、最終的に形成されるシリコン酸化膜８にボイドが発生することを抑制できる。以下、各工程について詳細に説明する。
初めに、図１（ａ）に示すように、図示しないウェハー（個々のチップに分離する前の基板）の表面にシリコン酸化膜からなる層間絶縁膜１を形成し、その上にビット線ＢＬの材料である配線膜２と、シリコン窒化膜からなるマスク絶縁膜３とをこの順で積層する。配線膜２としては、例えば窒化タングステンとタングステンの積層膜からなる金属膜を用いることが好適である。
次に、マスク絶縁膜３の上面にレジスト４を塗布し、図１（ｂ）に示すように、ビット線ＢＬのパターンにしたがってパターニングする。そして、シリコン窒化膜及び金属膜を順次ドライエッチングによりエッチングすることにより、配線膜２を、図１（ｃ）に示すようなビット線ＢＬの形状にパターニングする。ビット線ＢＬのピッチは、例えば１１０ｎｍである。
次に、ウェハー全面にシリコン窒化膜を成膜する。このときの成膜量は、横方向の膜厚で約２５ｎｍ程度とすることが好ましい。シリコン窒化膜を成膜したら、続いてドライエッチングによるエッチバックを行う。エッチバックが完了すると、図１（ｄ）に示すように、ビット線ＢＬ及びマスク絶縁膜３の側面がサイドウォール絶縁膜５によって覆われる一方、ビット線ＢＬの線間領域では層間絶縁膜１が露出する。ここまでの工程により、ビット線ＢＬの間に幅約４０ｎｍ、深さ約２６０ｎｍの溝状領域Ｇが形成される。
次に、図１（ｅ）に示すように、ウェハー全面を覆うライナー膜６を形成する（ライナー膜形成工程）。ライナー膜６は、後述するポリシラザンの拡散工程において層間絶縁膜１やサイドウォール絶縁膜５が汚染されないように設けられているもので、具体的にはＳｉＯＮ膜を用いることが好ましい。このＳｉＯＮ膜としては、窒素よりも酸素を多く含むものが好ましく、具体的には窒素原子に対する酸素原子の原子数比が２．２〜５．５であることが好ましく、２．８〜３．５であることがより好ましい。また、ライナー膜６中の窒素原子の含有率は１０〜２０ａｔｏｍ％とすることが好ましく、１４〜１７ａｔｏｍ％とすることがより好ましい。なお、仮にライナー膜６中の窒素原子の含有率が１０ａｔｏｍ％より小さく、かつ窒素原子に対する酸素原子の原子数比が５．５より大きいとすると、ライナー膜６の酸化膜拡散阻止能が低下し、ライナー膜６より下層に存在する金属膜やシリコン酸化膜の酸化を防止することが困難となる。また、仮にライナー膜６中の窒素原子の含有率が２０ａｔｏｍ％より大きく、かつ窒素原子に対する酸素原子の原子数比が２．２より小さいとすると、溝状領域Ｇに形成されたポリシラザンの改質が不十分となる。これは、シリコン酸化膜８中にボイドが発生する原因となる。
ライナー膜６の形成は、例えばＬＰＣＶＤ(Low Pressure Chemical Vapor Deposition)法によって行うことが好適である。この場合、反応ガスとしては、ジクロロシラン（ＳｉＨ２Ｃｌ２）、アンモニア（ＮＨ３）及び亜酸化窒素（Ｎ２Ｏ）の混合ガスを用いることが好適である。アンモニアと亜酸化窒素のガス混合比を変えることによりライナー膜６の組成比を変化させることができるので、ライナー膜６内の窒素原子に対する酸素原子の原子数比及びライナー膜６中の窒素原子の含有率が上記の範囲内に含まれるよう、これらのガスの量を制御すればよい。具体的な例を挙げると、ジクロロシランの流量を１４０ｓｃｃｍ、アンモニアの流量を１０ｓｃｃｍ、亜酸化窒素の流量を５００ｓｃｃｍとし、さらに成膜雰囲気の圧力を２３８Ｐａ、成膜温度を６３０℃とすることで、好適なライナー膜６を形成できる。なお、上記３種類のガスは、同時に供給するよりも、亜酸化窒素を最初に反応室に導入し、次にアンモニア、最後にジクロロシランを導入することが望ましい。これにより、成膜初期段階からライナー膜６の組成制御が容易となる利点がある。この条件で形成したライナー膜６の窒素原子含有率は１６ａｔｏｍ％であり、窒素原子に対する酸素原子の原子数比は３．０となる。
なお、ライナー膜６はＳｉＯＮ膜の単層膜としてもよいが、ＳｉＯＮ膜の下に厚さ２〜５ｎｍのシリコン酸化膜を形成することとしてもよい。
次に、図１（ｆ）に示すように、ウェハー全体を水洗いする（水洗工程）。この水洗工程はライナー膜６成膜時に生ずるアンモニア昇華物を除去するために行うもので、スクラバー洗浄機を用いた水洗い（スクラバー水洗）とすることが好ましい。
続いて、ライナー膜６の表面から水洗後の残留水分を除去し（水分除去工程）、その後にポリシラザン溶液の塗布を行うことで、図１（ｇ）に示すようにウェハー表面をポリシラザン７で覆う（塗布工程）。塗布工程が完了したら、次に、図１（ｈ）に示すように、ポリシラザン７をシリコン酸化膜８に改質する（改質工程）。以下、この水分除去工程、塗布工程、及び改質工程について、図２を参照しながら詳しく説明する。
図２（ａ）は、本実施の形態による製造工程において、水分除去工程から改質工程に至る処理のフローチャートを示す図である。また、図２（ｂ）は、比較例による製造工程でのポリシラザン溶液の塗布工程及び改質工程にかかる処理のフローチャートを示す図である。
ポリシラザン溶液の塗布工程は、ホットプレートを備えるＳＯＤ塗布機（不図示）を用いて行う。本実施の形態による製造工程でのポリシラザン溶液の塗布工程では、図２（ａ）に示すように、まず初めにウェハーの加熱処理（プリベーク）を行う（ステップＳ１）。この加熱処理は、スクラバー水洗を行った後の残留水分を除去する水分除去工程に相当する。図２（ｂ）に示すように、比較例では、このステップＳ１にかかる加熱処理は実施されない。
水分除去工程では、具体的には、ＳＯＤ塗布機のホットプレートを用い、ウェハーを熱することによって残留水分を気化させる。加熱温度は３００℃、加熱時間は１８０秒とすることが好適である。こうすることで残留水分が十分に除去され、ライナー膜６表面の濡れ性が改善されることから、後にポリシラザン溶液を塗布する際、ボイドの発生が抑制される。この点については、後ほど実験データを示しながら再度詳しく説明する。
次に、ウェハーの冷却（プリクール）を行う（冷却工程。ステップＳ２）。この冷却処理は、ウェハーを２３℃の雰囲気中に６０秒間置くことによって行うことが好ましい。冷却工程が完了したら、続いて、ポリシラザン溶液の塗布を行う（ステップＳ３）。ステップＳ２，Ｓ３にかかる工程は、図２（ｂ）に示すように比較例においても実施されるが、ステップＳ３に含まれるリフロー工程（後述）の継続時間が異なる。以下、詳しく説明する。
図３は、ポリシラザン溶液の塗布を行う際のタイムシーケンスを示す図である。同図では、横軸を時刻、縦軸を塗布回転数（ｒｐｍ）としている。同図に示すように、ポリシラザン溶液の塗布は、ポリシラザン溶液をウェハー表面に滴下するディスペンス工程と、ディスペンス工程で滴下したポリシラザン溶液を拡散させるリフロー工程と、リフロー工程の実施後、ポリシラザン溶液を除去するキャスティング工程との３工程で行われる。なお、ディスペンス工程では、ウェハー表面の中間領域（縁部と中央部の間の領域）にポリシラザン溶液を滴下する。また、リフロー工程では、ディスペンス工程で滴下したポリシラザン溶液を、ウェハー中央及び縁部に拡散させる。キャスティング工程は、ウェハーを高速回転させることで、ウェハー表面に残る余分なポリシラザン溶液を飛ばす工程である。
３つの工程はいずれもウェハーを回転させた状態で行われるが、その好適な回転数は、図３に示すように、工程ごとに異なる。具体的には、リフロー工程での回転数（第２の回転数）は、ディスペンス工程での回転数（第１の回転数）及びキャスティング工程での回転数（第３の回転数）より低く設定することが好適である。これらの回転数は、ポリシラザン溶液がウェハー全体に均等に行き渡るように決定される。
具体的な数値を挙げると、第２の回転数を２００ｒｐｍ以下とし、第１及び第３の回転数を１０００ｒｐｍ以上とすることが好適であり、第１乃至第３の回転数をそれぞれ図３に示すように１８００ｒｐｍ，１００ｒｐｍ，１９７２ｒｐｍとすることがより好適である。
本実施の形態と比較例とでは、図２に示したように、リフロー工程の継続時間が異なっている。すなわち、本実施の形態ではリフロー工程の継続時間を３秒としているが、比較例では、図２（ｂ）に示すように０．１秒である。リフロー工程の継続時間は３秒以上とすることが好ましく、こうすることで、溝状領域Ｇの内部にポリシラザン溶液がよく浸透し、ボイドの発生が抑制される。この点についても、後ほど実験データを示しながら再度詳しく説明する。
図２に戻る。ポリシラザン溶液の塗布が完了したら、次にウェハーの加熱処理（ポストベーク）を再度行う（ステップＳ４）。この加熱処理はいわゆるアニールであり、ポリシラザン溶液をシリコン酸化膜に改質する改質工程に相当する。具体的には、ステップＳ１でも用いたＳＯＤ塗布機のホットプレートを用い、スチーム（Ｈ２Ｏ）雰囲気中でウェハーを加熱する。加熱温度は１５０℃、加熱時間は１８０秒とすることが好適である。
最後に、ウェハーの冷却（ポストクール）を再度行う（ステップＳ５）。この冷却は、ステップＳ２と同じ条件、すなわちウェハーを２３℃の雰囲気中に６０秒間置くことによって行うことが好ましい。
以上説明した各工程により、図１（ｈ）に示したように、溝状領域Ｇ内にシリコン酸化膜８が埋め込まれた半導体装置が完成する。そして、上述したように、水洗後の残留水分を除去する水分除去工程をポリシラザン溶液の塗布工程の前に設けたこと、並びにリフロー工程の継続時間を３秒以上に設定したことにより、完成した半導体装置では、シリコン酸化膜８内に生ずるボイドの量が大幅に削減されている。
図４は、上述した各工程のすべてが終了した後の段階でシリコン酸化膜８に存在するボイド数を測定し、その結果を示す実験データを積み上げ縦棒グラフ形式で表したグラフである。測定は、溝状領域Ｇの中央付近でウェハーを切断し、その断面を電子顕微鏡で観察することによって行った。同図において、「Ｅｄｇｅ」「Ｍｉｄｄｌｅ」「Ｃｅｎｔｅｒ」は、それぞれウェハー表面の縁部、中間領域、中央部の各断面の測定結果に対応する。また、図４（ａ）は比較例によって製造した半導体装置での測定結果であり、図４（ｂ）〜（ｅ）はそれぞれ、本実施の形態によって製造した半導体装置においてリフロー工程の継続時間を０．１秒、１秒、３秒、５秒とした場合の測定結果である。
図４に示すように、本実施の形態によって製造した半導体装置では、図４（ｂ）〜（ｅ）のいずれの例についても、比較例によって製造した半導体装置に比べ、シリコン酸化膜８内に生ずるボイドの数が減少している。これは、図４（ａ）と図４（ｂ）とを比較すると理解されるように、まず第一に、水分除去工程をポリシラザン溶液の塗布工程の前に設けたことによる効果であり、これによってボイド数は半分以下に減少している。
一方、図４（ｂ）〜（ｅ）を見ると理解されるように、少なくとも０．１〜３秒の間では、リフロー工程の継続時間が長いほどボイド数が減少している。なお、図４（ｅ）では、ボイド数が図４（ｄ）の例に比べて上昇しているが、これは測定誤差によるものであると考えられ、実際にはリフロー工程の継続時間が３秒以上になると、ボイド数の有意な増減は見られなくなる。
図４の結果から、水分除去工程をポリシラザン溶液の塗布工程の前に設けること、並びにリフロー工程の継続時間を３秒以上に設定することで、シリコン酸化膜８内に生ずるボイドの量を大幅に削減可能である、と言える。
以上説明したように、本実施の形態による半導体装置の製造工程によれば、ＳＯＤ法によって形成されるシリコン酸化膜に、ボイドが発生することを抑制できる。
また、新たに設けた水分除去工程では改質工程で用いるホットプレートを流用しているので、水分除去工程を含む塗布工程及び改質工程を単一のＳＯＤ塗布機で行える。したがって、本実施の形態による半導体装置の製造工程によれば、水分除去工程を追加したことによる実際の製造現場への影響を非常に小さなものに抑えることが可能になる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施の形態では、ビット線ＢＬ間の溝状領域Ｇを埋めるシリコン酸化膜８に本発明を適用したが、本発明の適用範囲はこれに限られない。つまり、本発明は、溝状の狭い領域にシリコン酸化膜を埋設する各種の工程に広く適用可能である。
ＢＬ ビット線
Ｇ 溝状領域
１ 層間絶縁膜
２ 配線膜
３ マスク絶縁膜
４ レジスト
５ サイドウォール絶縁膜
６ ライナー膜
７ ポリシラザン
８ シリコン酸化膜

Claims (8)

  1. 基板、前記基板表面に形成された溝状領域、及び前記溝状領域に埋設されたシリコン酸化膜を有する半導体装置の製造方法であって、
    前記溝状領域を含む前記基板の表面を覆うライナー膜を形成するライナー膜形成工程と、
    前記ライナー膜の表面を水洗する水洗工程と、
    前記水洗後の残留水分を除去する水分除去工程と、
    前記基板表面にポリシラザン溶液をスピンコートにより塗布する塗布工程と、
    アニールにより前記ポリシラザン溶液を前記シリコン酸化膜に改質する改質工程と
    を備えることを特徴とする半導体装置の製造方法。
  2. 前記水分除去工程は、前記基板を熱し、前記残留水分を気化させることによって実施される
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記塗布工程及び前記改質工程は、ホットプレートを備えるＳＯＤ塗布機によって実施され、
    前記水分除去工程及び前記改質工程では、前記ホットプレートによって前記基板を熱する
    ことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記水分除去工程では、前記アニールより高い温度で前記基板を熱する
    ことを特徴とする請求項２又は３に記載の半導体装置の製造方法。
  5. 前記水分除去工程と前記塗布工程の間に、前記基板を冷ます冷却工程をさらに備える
    ことを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
  6. 前記塗布工程は、
    前記ポリシラザン溶液を滴下するディスペンス工程と、
    前記ディスペンス工程で滴下した前記ポリシラザン溶液を前記基板表面に拡散するリフロー工程と、
    前記リフロー工程の実施後、前記ポリシラザン溶液を除去するキャスティング工程とを有し、
    前記リフロー工程は、３秒以上にわたって実施される
    ことを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
  7. 前記ディスペンス工程では、前記基板を第１の回転数で回転させた状態で前記滴下を実施し、
    前記リフロー工程では、前記基板を第２の回転数で回転させた状態で前記拡散を実施し、
    前記キャスティング工程では、前記基板を第３の回転数で回転させた状態で前記除去を実施し、
    前記第２の回転数は、前記第１及び第３の回転数より低い
    ことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記第２の回転数は２００ｒｐｍ以下であり、前記第１及び第３の回転数は１０００ｒｐｍ以上である
    ことを特徴とする請求項７に記載の半導体装置の製造方法。
JP2011001305A 2011-01-06 2011-01-06 半導体装置の製造方法 Pending JP2012142528A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011001305A JP2012142528A (ja) 2011-01-06 2011-01-06 半導体装置の製造方法
US13/341,449 US20120178265A1 (en) 2011-01-06 2011-12-30 Method of manufacturing semiconductor device using sod method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011001305A JP2012142528A (ja) 2011-01-06 2011-01-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012142528A true JP2012142528A (ja) 2012-07-26

Family

ID=46455598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011001305A Pending JP2012142528A (ja) 2011-01-06 2011-01-06 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20120178265A1 (ja)
JP (1) JP2012142528A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102352232B1 (ko) 2015-06-15 2022-01-17 삼성전자주식회사 콘택 구조체들을 갖는 반도체 소자의 제조 방법
US9847245B1 (en) 2016-06-16 2017-12-19 Samsung Electronics Co., Ltd. Filling processes
US10329452B2 (en) * 2016-06-21 2019-06-25 Honeywell International Inc. Materials and spin coating methods suitable for advanced planarization applications
CN110890268A (zh) * 2018-09-10 2020-03-17 长鑫存储技术有限公司 晶圆镀膜方法与设备
CN117524851B (zh) * 2024-01-03 2024-05-14 长鑫新桥存储技术有限公司 氧化硅薄膜的制备方法及半导体结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115745A (ja) * 1985-11-15 1987-05-27 Nec Corp 半導体装置の製造方法
JP2000021873A (ja) * 1998-06-26 2000-01-21 Fujitsu Ltd 積層構造、配線構造、その製造方法、及び半導体装置
JP2005340802A (ja) * 2004-04-28 2005-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及び表示装置の作製方法
JP2006128638A (ja) * 2004-09-29 2006-05-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2007083654A1 (ja) * 2006-01-18 2007-07-26 Az Electronic Materials (Japan) K.K. シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板
JP2010098293A (ja) * 2008-09-22 2010-04-30 Elpida Memory Inc 半導体装置
JP2010166026A (ja) * 2008-12-16 2010-07-29 Elpida Memory Inc 半導体装置及びその製造方法
JP2010186938A (ja) * 2009-02-13 2010-08-26 Asahi Kasei E-Materials Corp ポリシロキサン系トレンチ埋め込み用縮合反応物及びトレンチ埋め込み膜の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512167B1 (ko) * 2001-03-12 2005-09-02 삼성전자주식회사 트렌치 소자 분리형 반도체 장치 및 트렌치형 소자 분리막형성방법
JP2003156858A (ja) * 2001-11-22 2003-05-30 Tokyo Electron Ltd 基板処理方法及び基板処理システム
JP5091722B2 (ja) * 2008-03-04 2012-12-05 東京エレクトロン株式会社 塗布処理方法、プログラム、コンピュータ記憶媒体及び塗布処理装置
JP2010283256A (ja) * 2009-06-08 2010-12-16 Toshiba Corp 半導体装置およびｎａｎｄ型フラッシュメモリの製造方法
US8105956B2 (en) * 2009-10-20 2012-01-31 Micron Technology, Inc. Methods of forming silicon oxides and methods of forming interlevel dielectrics

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115745A (ja) * 1985-11-15 1987-05-27 Nec Corp 半導体装置の製造方法
JP2000021873A (ja) * 1998-06-26 2000-01-21 Fujitsu Ltd 積層構造、配線構造、その製造方法、及び半導体装置
JP2005340802A (ja) * 2004-04-28 2005-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及び表示装置の作製方法
JP2006128638A (ja) * 2004-09-29 2006-05-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2007083654A1 (ja) * 2006-01-18 2007-07-26 Az Electronic Materials (Japan) K.K. シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板
JP2010098293A (ja) * 2008-09-22 2010-04-30 Elpida Memory Inc 半導体装置
JP2010166026A (ja) * 2008-12-16 2010-07-29 Elpida Memory Inc 半導体装置及びその製造方法
JP2010186938A (ja) * 2009-02-13 2010-08-26 Asahi Kasei E-Materials Corp ポリシロキサン系トレンチ埋め込み用縮合反応物及びトレンチ埋め込み膜の製造方法

Also Published As

Publication number Publication date
US20120178265A1 (en) 2012-07-12

Similar Documents

Publication Publication Date Title
US8603892B2 (en) Method of manufacturing a semiconductor device
US20150357232A1 (en) Method for manufacturing semiconductor device
CN100373624C (zh) 半导体存储器装置及其制造方法
US20070207590A1 (en) Manufacturing method of semiconductor device
US20080157266A1 (en) Sti liner modification method
TW200534389A (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
US7238586B2 (en) Seamless trench fill method utilizing sub-atmospheric pressure chemical vapor deposition technique
JP2012142528A (ja) 半導体装置の製造方法
JP2009076615A (ja) 半導体装置の製造方法
US8772153B2 (en) Semiconductor device with air gap therein and manufacturing method thereof
US7892984B2 (en) Reduction of defects formed on the surface of a silicon oxynitride film
CN101752242A (zh) 绝缘层以及使用其的半导体器件的制造方法
KR100531467B1 (ko) 반도체 소자의 층간절연막 형성 방법
TWI287258B (en) Method for fabricating semiconductor device
JP3629179B2 (ja) 半導体装置の製造方法
US6887767B2 (en) Method for manufacturing semiconductor device
US6245688B1 (en) Dry Air/N2 post treatment to avoid the formation of B/P precipitation after BPSG film deposition
KR100755073B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR100869852B1 (ko) 반도체 소자의 소자분리막 형성방법
JP5640448B2 (ja) 半導体装置の製造方法
KR20090045679A (ko) 반도체 소자 제조 방법
JP2008041977A (ja) 半導体回路装置の製造方法
KR100695420B1 (ko) 반도체 소자의 컨택 플러그 형성방법
KR101082107B1 (ko) 소자분리층을 포함하는 반도체 소자 및 제조 방법
KR20090106883A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130822

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150414