JP2012155686A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2012155686A5 JP2012155686A5 JP2011016890A JP2011016890A JP2012155686A5 JP 2012155686 A5 JP2012155686 A5 JP 2012155686A5 JP 2011016890 A JP2011016890 A JP 2011016890A JP 2011016890 A JP2011016890 A JP 2011016890A JP 2012155686 A5 JP2012155686 A5 JP 2012155686A5
- Authority
- JP
- Japan
- Prior art keywords
- storage
- storage device
- control device
- storage control
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 claims description 30
- 230000007704 transition Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims 12
- 238000000034 method Methods 0.000 claims 4
Description
本発明に係る情報処理装置は、第1の記憶装置及び第2の記憶装置に記憶制御装置を介して接続される情報処理装置であって、前記記憶制御装置をシングルモードからミラーリングモードへ移行させる指示を受け付ける受付手段と、前記受付手段が前記指示を受け付けた際に、前記記憶制御装置のリビルド機能をオフに設定する第1の設定手段と、前記第1の設定手段が前記記憶制御装置のリビルド機能をオフに設定した後に、前記記憶制御装置をシングルモードからミラーリングモードへ移行させる移行手段と、前記移行手段が前記記憶制御装置をシングルモードからミラーリングモードへ移行させたことに応じて、前記第2の記憶装置を使用するか否か判断するための情報を前記第2の記憶装置から取得する取得手段と、前記取得手段により取得された情報に基づいて、前記第2の記憶装置を使用するか否か判断する判断手段と、前記判断手段が前記第2の記憶装置を使用すると判断した場合に、前記第1の記憶装置及び前記第2の記憶装置を用いてリビルドを開始するように制御する制御手段とを有することを特徴とする。
Claims (16)
- 第1の記憶装置及び第2の記憶装置に記憶制御装置を介して接続される情報処理装置であって、
前記記憶制御装置をシングルモードからミラーリングモードへ移行させる指示を受け付ける受付手段と、
前記受付手段が前記指示を受け付けた際に、前記記憶制御装置のリビルド機能をオフに設定する第1の設定手段と、
前記第1の設定手段が前記記憶制御装置のリビルド機能をオフに設定した後に、前記記憶制御装置をシングルモードからミラーリングモードへ移行させる移行手段と、
前記移行手段が前記記憶制御装置をシングルモードからミラーリングモードへ移行させたことに応じて、前記第2の記憶装置を使用するか否か判断するための情報を前記第2の記憶装置から取得する取得手段と、
前記取得手段により取得された情報に基づいて、前記第2の記憶装置を使用するか否か判断する判断手段と、
前記判断手段が前記第2の記憶装置を使用すると判断した場合に、前記第1の記憶装置及び前記第2の記憶装置を用いてリビルドを開始するように制御する制御手段とを有することを特徴とする情報処理装置。 - 前記移行手段は、前記記憶制御装置のリビルド機能がオンに設定されている場合には、前記記憶制御装置をシングルモードからミラーリングモードのリビルドステートへ移行させ、前記記憶制御装置のリビルド機能がオフに設定されている場合には、前記記憶制御装置をシングルモードからミラーリングモードのミラーステートへ移行させることを特徴とする請求項1に記載の情報処理装置。
- 前記判断手段が前記第2の記憶装置を使用すると判断した場合に、前記記憶制御装置のリビルド機能をオンに設定する第2の設定手段を更に有することを特徴とする請求項1又は2に記載の情報処理装置。
- 前記記憶制御装置のリビルド機能がオフに設定されている状態で前記情報処理装置の電源がオフになった場合に、次に前記情報処理装置の電源がオンになった際に前記記憶制御装置のリビルド機能をオンに設定する第3の設定手段を更に有することを特徴とする請求項1乃至3の何れか1項に記載の情報処理装置。
- 前記制御手段は、前記記憶制御装置をミラーリングモードのミラーステートからミラーリングモードのリビルドステートへ移行させることにより、前記第1の記憶装置及び前記第2の記憶装置を用いてリビルドを開始するように制御することを特徴とする請求項1乃至4の何れか1項に記載の情報処理装置。
- 前記判断手段が前記第2の記憶装置の使用を許可しないと判断した場合に、エラーを通知する通知手段を更に有することを特徴とする請求項1乃至5の何れか1項に記載の情報処理装置。
- 第1の記憶装置及び第2の記憶装置に記憶制御装置を介して接続される情報処理装置であって、
前記記憶制御装置から記憶装置が取外されたことを検知する第1の検知手段と、
前記第1の検知手段が前記記憶制御装置から記憶装置が取外されたことを検知した際に、前記記憶制御装置のリビルド機能をオフに設定する第1の設定手段と、
前記第1の設定手段が前記記憶制御装置のリビルド機能をオフに設定した後に、前記記憶制御装置に第2の記憶装置が接続されたことを検知する第2の検知手段と、
前記第2の検知手段が前記記憶制御装置に第2の記憶装置が接続されたことを検知したことに応じて、前記第2の記憶装置を使用するか否か判断するための情報を前記第2の記憶装置から取得する取得手段と、
前記取得手段により取得された情報に基づいて、前記第2の記憶装置を使用するか否か判断する判断手段と、
前記判断手段が前記第2の記憶装置を使用すると判断した場合に、前記第1の記憶装置及び前記第2の記憶装置を用いてリビルドを開始するように制御する制御手段とを有することを特徴とする情報処理装置。 - 前記記憶制御装置のリビルド機能がオンに設定されている状態で、前記第2の検知手段が前記記憶制御装置に第2の記憶装置が接続されたことを検知した場合に、前記記憶制御装置をミラーリングモードのデグレードステートからミラーリングモードのリビルドステートへ移行させる移行手段を更に有することを特徴とする請求項7に記載の情報処理装置。
- 前記判断手段が前記第2の記憶装置を使用すると判断した場合に、前記記憶制御装置のリビルド機能をオンに設定する第2の設定手段を更に有することを特徴とする請求項7又は8に記載の情報処理装置。
- 前記記憶制御装置のリビルド機能がオフに設定されている状態で前記情報処理装置の電源がオフになった場合に、次に前記情報処理装置の電源がオンになった際に前記記憶制御装置のリビルド機能をオンに設定する第3の設定手段を更に有することを特徴とする請求項7乃至9の何れか1項に記載の情報処理装置。
- 前記制御手段は、前記記憶制御装置をミラーリングモードのデグレードステートからミラーリングモードのリビルドステートへ移行させることにより、前記第1の記憶装置及び前記第2の記憶装置を用いてリビルドを開始するように制御することを特徴とする請求項7乃至10の何れか1項に記載の情報処理装置。
- 前記判断手段が前記第2の記憶装置の使用を許可しないと判断した場合に、エラーを通知する通知手段を更に有することを特徴とする請求項7乃至11の何れか1項に記載の情報処理装置。
- 第1の記憶装置及び第2の記憶装置に記憶制御装置を介して接続される情報処理装置の制御方法であって、
前記記憶制御装置をシングルモードからミラーリングモードへ移行させる指示を受け付ける受付工程と、
前記受付工程で前記指示を受け付けた際に、前記記憶制御装置のリビルド機能をオフに設定する第1の設定工程と、
前記第1の設定工程が前記記憶制御装置のリビルド機能をオフに設定した後に、前記記憶制御装置をシングルモードからミラーリングモードへ移行させる移行工程と、
前記移行工程で前記記憶制御装置をシングルモードからミラーリングモードへ移行させたことに応じて、前記第2の記憶装置を使用するか否か判断するための情報を前記第2の記憶装置から取得する取得工程と、
前記取得工程により取得された情報に基づいて、前記第2の記憶装置を使用するか否か判断する判断工程と、
前記判断工程で前記第2の記憶装置を使用すると判断した場合に、前記第1の記憶装置及び前記第2の記憶装置を用いてリビルドを開始するように制御する制御工程とを有することを特徴とする情報処理装置。 - 第1の記憶装置及び第2の記憶装置に記憶制御装置を介して接続される情報処理装置の制御方法であって、
前記記憶制御装置から記憶装置が取外されたことを検知する第1の検知工程と、
前記第1の検知工程で前記記憶制御装置から記憶装置が取外されたことを検知した際に、前記記憶制御装置のリビルド機能をオフに設定する第1の設定工程と、
前記第1の設定工程で前記記憶制御装置のリビルド機能をオフに設定した後に、前記記憶制御装置に第2の記憶装置が接続されたことを検知する第2の検知工程と、
前記第2の検知工程で前記記憶制御装置に第2の記憶装置が接続されたことを検知したことに応じて、前記第2の記憶装置を使用するか否か判断するための情報を前記第2の記憶装置から取得する取得工程と、
前記取得工程により取得された情報に基づいて、前記第2の記憶装置を使用するか否か判断する判断工程と、
前記判断工程で前記第2の記憶装置を使用すると判断した場合に、前記第1の記憶装置及び前記第2の記憶装置を用いてリビルドを開始するように制御する制御工程とを有することを特徴とする情報処理装置。 - 第1の記憶装置及び第2の記憶装置に記憶制御装置を介して接続される情報処理装置に、
前記記憶制御装置をシングルモードからミラーリングモードへ移行させる指示を受け付ける受付工程と、
前記受付工程で前記指示を受け付けた際に、前記記憶制御装置のリビルド機能をオフに設定する第1の設定工程と、
前記第1の設定工程が前記記憶制御装置のリビルド機能をオフに設定した後に、前記記憶制御装置をシングルモードからミラーリングモードへ移行させる移行工程と、
前記移行工程で前記記憶制御装置をシングルモードからミラーリングモードへ移行させたことに応じて、前記第2の記憶装置を使用するか否か判断するための情報を前記第2の記憶装置から取得する取得工程と、
前記取得工程により取得された情報に基づいて、前記第2の記憶装置を使用するか否か判断する判断工程と、
前記判断工程で前記第2の記憶装置を使用すると判断した場合に、前記第1の記憶装置及び前記第2の記憶装置を用いてリビルドを開始するように制御する制御工程とを実行させるためのプログラム。 - 第1の記憶装置及び第2の記憶装置に記憶制御装置を介して接続される情報処理装置に、
前記記憶制御装置から記憶装置が取外されたことを検知する第1の検知工程と、
前記第1の検知工程で前記記憶制御装置から記憶装置が取外されたことを検知した際に、前記記憶制御装置のリビルド機能をオフに設定する第1の設定工程と、
前記第1の設定工程で前記記憶制御装置のリビルド機能をオフに設定した後に、前記記憶制御装置に第2の記憶装置が接続されたことを検知する第2の検知工程と、
前記第2の検知工程で前記記憶制御装置に第2の記憶装置が接続されたことを検知したことに応じて、前記第2の記憶装置を使用するか否か判断するための情報を前記第2の記憶装置から取得する取得工程と、
前記取得工程により取得された情報に基づいて、前記第2の記憶装置を使用するか否か判断する判断工程と、
前記判断工程で前記第2の記憶装置を使用すると判断した場合に、前記第1の記憶装置及び前記第2の記憶装置を用いてリビルドを開始するように制御する制御工程とを実行させるためのプログラム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011016890A JP5762016B2 (ja) | 2011-01-28 | 2011-01-28 | 情報処理装置、制御方法、及びプログラム |
| CN201210020597.7A CN102622188B (zh) | 2011-01-28 | 2012-01-20 | 信息处理装置及控制方法 |
| US13/357,287 US8924669B2 (en) | 2011-01-28 | 2012-01-24 | Information processing apparatus, control method, and program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011016890A JP5762016B2 (ja) | 2011-01-28 | 2011-01-28 | 情報処理装置、制御方法、及びプログラム |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012155686A JP2012155686A (ja) | 2012-08-16 |
| JP2012155686A5 true JP2012155686A5 (ja) | 2014-03-13 |
| JP5762016B2 JP5762016B2 (ja) | 2015-08-12 |
Family
ID=46562124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011016890A Expired - Fee Related JP5762016B2 (ja) | 2011-01-28 | 2011-01-28 | 情報処理装置、制御方法、及びプログラム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8924669B2 (ja) |
| JP (1) | JP5762016B2 (ja) |
| CN (1) | CN102622188B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6032889B2 (ja) * | 2011-12-15 | 2016-11-30 | キヤノン株式会社 | 情報処理装置、制御方法、及びプログラム |
| JP5738821B2 (ja) * | 2012-10-31 | 2015-06-24 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
| JP6415092B2 (ja) * | 2014-04-25 | 2018-10-31 | キヤノン株式会社 | ストレージデバイスへのデータの書き込みを禁止する情報処理装置及び方法 |
| JP6233279B2 (ja) * | 2014-11-07 | 2017-11-22 | コニカミノルタ株式会社 | 画像形成装置、画像形成装置の制御プログラム、およびコントローラー |
| CN105893282B (zh) * | 2015-01-04 | 2019-11-12 | 伊姆西公司 | 硬盘移动识别方法和系统 |
| JP6299617B2 (ja) * | 2015-01-27 | 2018-03-28 | コニカミノルタ株式会社 | 画像形成装置、画像形成装置の制御プログラム、コントローラー、およびコントローラーの制御プログラム |
| JP6532240B2 (ja) * | 2015-02-09 | 2019-06-19 | キヤノン株式会社 | 情報処理装置およびその制御方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05341918A (ja) * | 1992-05-12 | 1993-12-24 | Internatl Business Mach Corp <Ibm> | 二重化デイスク記憶装置システムを構成するための接続装置 |
| JPH0863298A (ja) | 1994-08-18 | 1996-03-08 | Hitachi Ltd | ディスクアレイ装置 |
| US6571324B1 (en) * | 1997-06-26 | 2003-05-27 | Hewlett-Packard Development Company, L.P. | Warmswap of failed memory modules and data reconstruction in a mirrored writeback cache system |
| US6871271B2 (en) * | 2000-12-21 | 2005-03-22 | Emc Corporation | Incrementally restoring a mass storage device to a prior state |
| US7028215B2 (en) * | 2002-05-03 | 2006-04-11 | Hewlett-Packard Development Company, L.P. | Hot mirroring in a computer system with redundant memory subsystems |
| US7984316B2 (en) * | 2004-02-24 | 2011-07-19 | Paul Kaler | Solid state disk with hot-swappable components |
| JP4888935B2 (ja) | 2005-03-14 | 2012-02-29 | 株式会社リコー | ストレージシステム |
| JP5274263B2 (ja) | 2009-01-06 | 2013-08-28 | キヤノン株式会社 | 情報処理装置及び情報処理装置の制御方法 |
| JP5207988B2 (ja) | 2009-01-07 | 2013-06-12 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法、プログラム、及び記憶媒体 |
-
2011
- 2011-01-28 JP JP2011016890A patent/JP5762016B2/ja not_active Expired - Fee Related
-
2012
- 2012-01-20 CN CN201210020597.7A patent/CN102622188B/zh not_active Expired - Fee Related
- 2012-01-24 US US13/357,287 patent/US8924669B2/en not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012155686A5 (ja) | ||
| EP2469376A3 (en) | Image display control apparatus and image display control method | |
| WO2012082811A3 (en) | Virtual machine branching and parallel execution | |
| JP2015012634A5 (ja) | ||
| JP2014021678A5 (ja) | ||
| JP2017074469A5 (ja) | ||
| JP2013158599A5 (ja) | ||
| JP2011028430A5 (ja) | ||
| JP2012222753A5 (ja) | ||
| JP2015194997A5 (ja) | 電子機器、電子機器の制御方法、プログラム | |
| JP2013200660A5 (ja) | ||
| JP2016055019A5 (ja) | ||
| JP2014082602A5 (ja) | ||
| JP2013020606A5 (ja) | ||
| EP2233974A3 (en) | Apparatus and method of inspecting mask | |
| JP2015009966A5 (ja) | 画像形成装置及び用紙後処理装置、並びに画像形成装置の制御方法及び用紙後処理装置の制御方法 | |
| JP2015153027A5 (ja) | ||
| JP2016025647A5 (ja) | ||
| JP2012224079A5 (ja) | 制御装置、制御方法およびプログラム | |
| JP2010199828A5 (ja) | ||
| JP2015168060A5 (ja) | 画像形成装置、画像形成装置の制御方法 | |
| JP2016024660A5 (ja) | 情報処理装置、情報処理装置の制御方法、印刷装置およびプログラム | |
| JP2013242680A5 (ja) | ||
| JP2016055018A5 (ja) | ||
| JP2012128705A5 (ja) |