JP2012168096A - 物理量センサ - Google Patents

Abstract

【課題】自動車用加速度センサ１の電力消費を低減する。
【解決手段】加速度検出用のセンサ素子１０の出力信号を電圧増幅する増幅回路２０と、増幅回路２０の出力信号を一定期間毎にサンプリングするＡＤ変換器３２とを備え、演算器３３は、ＡＤ変換器３２から出力されるサンプリング値をフィルタ処理するためのフィルタ演算を繰り返し実施し、ＡＤ変換器３２から出力されるサンプリング値に基づいてサンプリング値が規定値以上であると判定したときには、長い周期でフィルタ演算を繰り返し実施し、サンプリング値が規定値未満であるときには、短い周期でフィルタ演算を繰り返し実施する。このためフィルタ演算の回数を減らすことができる。
【選択図】図１

Description

本発明は、物理量センサに関するものである。

従来、物理量センサにおいて、１つの加速度センサ素子の出力を、互いに異なる周波数帯域の信号成分を通過させる第１、第２のフィルタのそれぞれに通過させて、第１のフィルタの出力をエアバックシステムに出力し、第２のフィルタの出力をＡＢＳの制御システムに出力するようにしたものがある（例えば、特許文献１参照）。

センサ装置において、検出素子と、この検出素子の出力信号を処理するセンサ回路部とを備え、センサ回路部のフィルタ特性をセンサ装置自体の設置場所や用途に合わせるために、外部から入力される要求信号に応じてセンサ回路部のフィルタ特性を調整するようにしたものがある（例えば、特許文献２参照）。

また、センサシステムにおいて、センサと制御用マイクロコンピュータとの電源を間欠的にオンして消費電力を低減するようにしたものがある（例えば、特許文献３参照）。

特開平１０−２８２１３６号公報 特開２００９−６３４７１号公報 特開２００９−１８４３６８号公報

本発明者等は、上述の３つの特許文献１、２、３を参考にして、センサ素子の出力をデジタル信号に変換してこの変換したデジタル信号に対してデジタルフィルタ演算するシステムについて検討した。例えば、短い時間間隔でデジタルフィルタ演算を繰り返し実施するには、デジタルフィルタ演算の実施に際して高速な演算をする必要があり、多大な電力を必要とする。

本発明は上記点に鑑みて、センサ素子の出力に対してデジタルフィルタ演算を実施する物理量センサにおいて、電力消費を低減することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、サンプリング値が規定値未満であると判定手段が判定したときには、演算手段が長い周期でフィルタ演算を繰り返し実施し、サンプリング値が規定値以上であると判定手段が判定したときには、演算手段が短い周期でフィルタ演算を繰り返し実施することを特徴とする。

請求項１に記載の発明によれば、サンプリング値が規定値未満であると判定手段が判定したときには、演算手段が長い周期でフィルタ演算を繰り返し実施するので、演算手段の演算量を減らすことができる。このため、演算手段が演算する際に必要な消費電力を減らすことができる。したがって、センサ素子の出力に対してデジタルフィルタ演算を実施する物理量センサにおいて、電力消費を低減することができる。

請求項２に記載の発明では、今回のサンプリングのタイミングが下降期間に入っていると下降期間判定手段が判定したときには、演算手段が短い周期でフィルタ演算を繰り返し実施し、
今回のサンプリングのタイミングが下降期間を終えていると下降期間判定手段が判定したときには、演算手段が長い周期でフィルタ演算を繰り返し実施することを特徴とする。

例えば、今回のサンプリングのタイミングが下降期間内に入っているときに、演算手段が長い周期でフィルタ演算する場合には、周期の変更がフィルタ演算におけるフィルタ特性に大きく影響して演算結果が変動する。

これに対して、請求項２に記載の発明では、今回のサンプリングのタイミングが下降期間に入っているときには、演算手段が短い周期でフィルタ演算を実施するので、周期の変更がフィルタ演算におけるフィルタ特性に影響を及ぼすことはない。このため、下降期間における演算結果として、従来と同等の演算結果を求めることができる。

請求項３に記載の発明では、今回のサンプリングのタイミングが上昇期間に入っていると上昇期間判定手段が判定したときには、演算手段は、Ｙｎ−ＳをＹｎ−１と同一値にしてＹｎを演算することを特徴とする。

例えば、今回のサンプリングのタイミングが上昇期間内に入っているときに、演算手段がフィルタ演算する際に、Ｙｎ−Ｓがフィルタ演算におけるフィルタ特性に大きく影響して演算結果が変動する。

これに対して、請求項４に記載の発明では、今回のサンプリングのタイミングが上昇期間に入っているときには、Ｙｎ−ＳをＹｎ−１と同一値にしてＹｎを演算するので、Ｙｎ−Ｓがフィルタ演算におけるフィルタ特性に影響を及ぼすことはない。このため、上昇期間における演算結果として、従来と同等の演算結果を求めることができる。

請求項５に記載の発明では、上昇期間判定手段（Ｓ３１０）は、今回のサンプリング値が規定値以上であると判定手段が判定することに先だって、判定手段がサンプリング値が規定値未満であると判定した場合には、今回のサンプリングのタイミングが上昇期間内に入っているとし、
上昇期間判定手段（Ｓ３１０）は、今回のサンプリング値が規定値以上であると判定手段が判定することに先だって、判定手段がサンプリング値が規定値以上であると判定した場合には、今回のサンプリングのタイミングが下降期間を終えているとすることを特徴とする。

さらに、請求項６に記載の発明では、差分が規定値未満であると判定手段が判定したときには、演算手段が長い周期でフィルタ演算を繰り返し実施し、差分が規定値以上であると判定手段が判定したときには、演算手段が短い周期でフィルタ演算を繰り返し実施することを特徴とする。

請求項６に記載の発明によれば、今回のサンプリング値と前回のサンプリング値との差分が規定値未満であると判定手段が判定したときには、演算手段が長い周期でフィルタ演算を繰り返し実施するので、演算手段の演算量を減らすことができる。このため、演算手段が演算する際に必要な消費電力を減らすことができる。したがって、請求項１に記載の発明と同様、センサ素子の出力に対してデジタルフィルタ演算を実施する物理量センサにおいて、電力消費を低減することができる。

請求項７に記載の発明では、今回のサンプリングのタイミングが下降期間に入っていると下降期間判定手段が判定したときには、演算手段が短い周期でフィルタ演算を繰り返し実施し、
今回のサンプリングのタイミングが下降期間を終えていると下降期間判定手段が判定したときには、演算手段が長い周期でフィルタ演算を繰り返し実施することを特徴とする。

これにより、上述の請求項２に記載の発明と同様の効果が得られる。

請求項８に記載の発明では、下降期間判定手段（Ｓ２３０）は、差分が規定値以上であると判定手段が判定した後に差分が規定値未満であると判定手段が判定した回数が所定回数未満であるか否かを判定することにより、今回のサンプリングのタイミングが下降期間内に入っているか否かを判定することを特徴とする。

請求項９に記載の発明では、今回のサンプリングのタイミングが上昇期間に入っていると上昇期間判定手段が判定したときには、演算手段は、Ｙｎ−ＳをＹｎ−１と同一値にしてＹｎを演算することを特徴とする。

これにより、上述の請求項４に記載の発明と同様の効果が得られる。

請求項１０に記載の発明では、上昇期間判定手段（Ｓ３１０）は、差分が規定値以上であると判定手段が判定することに先だって、判定手段が差分が規定値未満であると判定した場合には、今回のサンプリングのタイミングが上昇期間内に入っているとし、
上昇期間判定手段（Ｓ３１０）は、今回の差分が規定値以上であると判定手段が判定することに先だって、判定手段が差分が規定値以上であると判定した場合には、今回のサンプリングのタイミングが下降期間を終えているとすることを特徴とする。

請求項１１に記載の発明では、ＡＤ変換器（３２）が複数回、サンプリングを実施する毎に演算手段が１回のフィルタ演算を実施することにより、演算手段が長い周期でフィルタ演算を実施することを特徴とする。

請求項１２に記載の発明では、演算手段が長い周期でフィルタ演算を実施するときと、演算手段が短い周期でフィルタ演算を実施するときとでは、フィルタ演算のフィルタ特性が同一になるように演算手段がフィルタ演算で用いる係数としてのＡ０およびＢを切り替えるようになっていることを特徴とする。

請求項１２に記載の発明によれば、演算手段が短い周期でフィルタ演算を実施する場合には、演算手段が長い周期でフィルタ演算を実施する場合と同様、従来と同等のフィルタ特性を示す演算結果を求めることができる。

請求項１３に記載の発明では、比較手段（３３ａ）がサンプリング値が規定値以上であると判定したときに、比較手段は、クロック発生手段からＣＰＵに与えるクロックの周波数を第１のクロックの周波数に設定するようになっており、
比較手段（３３ａ）がサンプリング値が規定値未満であると判定したときには、比較手段は、サンプリング値が規定値未満であると判定した旨を示す判定結果信号をＣＰＵに出力して、ＣＰＵがクロック発生手段からＣＰＵ自体に与えるクロックの周波数を第２のクロックの周波数に設定するようになっていることを特徴とする。

請求項１３に記載の発明によれば、比較手段がサンプリング値が規定値以上であると判定したときには、ＣＰＵの動作クロックの周波数が第１のクロックの周波数に設定される。一方、比較手段がサンプリング値が規定値未満であると判定したときにはＣＰＵの動作クロックの周波数が第２のクロックの周波数（＜第１のクロックの周波数）に設定される。このため、サンプリング値が規定値以上であるか否かの判定に関わらず、ＣＰＵの動作クロックの周波数が第１のクロックの周波数に設定される場合に比べて、ＣＰＵで消費される電力を減らすことができる。このため、請求項１と同様の効果が得られる。

請求項１４に記載の発明では、今回のサンプリングのタイミングが下降期間に入っているとＣＰＵが判定したときには、クロック発生手段からＣＰＵに与えられるクロックの周波数を第１のクロックの周波数に維持するようになっており、
今回のサンプリングのタイミングが下降期間を終えているとＣＰＵが判定したときには、ＣＰＵがクロック発生手段からＣＰＵ自体に与えるクロックの周波数を第２のクロックの周波数に設定するようになっていることを特徴とする。

例えば、今回のサンプリングのタイミングが下降期間内に入っているときに、ＣＰＵの動作クロックの周波数が第２のクロックの周波数に設定される場合には、動作クロックの周波数の変更がフィルタ演算におけるフィルタ特性に大きく影響して演算結果が変動する。

これに対して、請求項１４に記載の発明では、今回のサンプリングのタイミングが下降期間に入っているときには、ＣＰＵの動作クロックの周波数が第１のクロックの周波数に維持するので、動作クロックの周波数の変更がフィルタ演算におけるフィルタ特性に影響を及ぼすことはない。このため、下降期間における演算結果として、従来と同等の演算結果を求めることができる。

請求項１５に記載の発明では、ＡＤ変換器がサンプリングを実施する毎に、サンプリング値が規定値以上であるか否かを比較手段が判定するようになっており、
ＣＰＵは、サンプリング値が規定値以上であると比較手段が判定した後にサンプリング値が規定値よりも小さいと比較手段が判定した回数が所定回数未満であるか否かを判定することにより、今回のサンプリングのタイミングが下降期間内に入っているか否かを判定することを特徴とする。

請求項１６に記載の発明では、今回のサンプリングのタイミングが上昇期間に入っているとＣＰＵが判定したときには、ＣＰＵは、Ｙｎ−ＳをＹｎ−１と同一値にしてＹｎを演算することを特徴とする。

例えば、今回のサンプリングのタイミングが上昇期間内に入っているときに、ＣＰＵがフィルタ演算する際に、Ｙｎ−Ｓがフィルタ演算におけるフィルタ特性に大きく影響して演算結果が変動する。

これに対して、請求項１６に記載の発明では、今回のサンプリングのタイミングが上昇期間に入っているときには、Ｙｎ−ＳをＹｎ−１と同一値にしてＹｎを演算するので、Ｙｎ−Ｓがフィルタ演算におけるフィルタ特性に影響を及ぼすことはない。このため、上昇期間における演算結果として、従来と同等の演算結果を求めることができる。

請求項１７に記載の発明では、ＣＰＵは、今回のサンプリング値が規定値以上であると判定することに先だって、サンプリング値が規定値未満であると判定した場合には、今回のサンプリングのタイミングが上昇期間内に入っているとし、
ＣＰＵは、今回のサンプリング値が規定値以上であると判定することに先だって、サンプリング値が規定値以上であると判定した場合には、今回のサンプリングのタイミングが上昇期間を終えているとすることを特徴とする。

請求項１８に記載の発明では、比較手段が差分が規定値以上であると判定したときに、比較手段は、クロック発生手段からＣＰＵに与えるクロックの周波数を第１のクロックの周波数に設定するようになっており、
差分が規定値未満であると比較手段が判定したときには、比較手段は、差分が規定値未満であると判定した旨を示す判定結果信号をＣＰＵに出力して、ＣＰＵがクロック発生手段からＣＰＵ自体に与えるクロックの周波数を第２のクロックの周波数に設定するようになっていることを特徴とする。

請求項１８に記載の発明によれば、比較手段が差分が規定値以上であると判定したときには、ＣＰＵの動作クロックの周波数が第１のクロックの周波数に設定される。一方、比較手段が差分が規定値未満であると判定したときにはＣＰＵの動作クロックの周波数が第２のクロックの周波数（＜第１のクロックの周波数）に設定される。このため、差分が規定値以上であるか否かの判定に関わらず、ＣＰＵの動作クロックの周波数が第１のクロックの周波数に設定される場合に比べて、ＣＰＵで消費される電力を減らすことができる。このため、請求項１３と同様の効果が得られる。

請求項１９に記載の発明では、今回のサンプリングのタイミングが下降期間を終えていると下降期間判定手段が判定したときには、ＣＰＵがクロック発生手段からＣＰＵ自体に与えるクロックの周波数を第２のクロックの周波数に設定するようになっていることを特徴とする。これにより、上述の請求項１４に記載の発明と同様の効果が得られる。

請求項２０に記載の発明では、ＣＰＵは、差分が規定値以上であると比較手段が判定した後に差分が規定値未満であると比較手段が判定した回数が所定回数未満であるか否かを判定することにより、差分が規定値よりも大きな状態から小さい状態に移行する下降期間内に今回のサンプリングのタイミングが入っているか否かを判定するようになっていることを特徴とする。

請求項２１に記載の発明では、今回のサンプリングのタイミングが上昇期間に入っているとＣＰＵが判定したときには、ＣＰＵは、Ｙｎ−ＳをＹｎ−１と同一値にしてＹｎを演算することを特徴とする。

これにより、上述の請求項１６に記載の発明と同様の効果が得られる。

請求項２２に記載の発明では、ＣＰＵは、差分が規定値以上であると判定することに先だって、差分が規定値未満であると判定した場合には、今回のサンプリングのタイミングが上昇期間内に入っているとし、
ＣＰＵは、今回の差分が規定値以上であると判定することに先だって、差分が規定値以上であると判定した場合には、今回のサンプリングのタイミングが上昇期間を終えているとすることを特徴とする。

請求項２３に記載の発明では、クロック発生手段からＣＰＵに与えられるクロックの周波数が第１のクロックの周波数に設定されているときと、クロック発生手段からＣＰＵに与えられるクロックの周波数が第２のクロックの周波数に設定されているときとで、フィルタ演算のフィルタ特性が同一になるようにＣＰＵがフィルタ演算で用いる係数としてのＡ０およびＢを切り替えるようになっていることを特徴とする。

請求項２３に記載の発明では、ＣＰＵが第１のクロックを動作クロックとして動作する場合には、ＣＰＵが第２のクロックを動作クロックとして動作する場合と同様、従来と同等のフィルタ特性を示す演算結果を求めることができる。

請求項２４に記載の発明では、クロック発生手段によってＣＰＵの動作クロックの周波数が第２のクロックの周波数に設定されているときには、ＣＰＵが１回のフィルタ演算を複数に分散化して実施することを特徴とする。

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の第１実施形態における自動車用加速度センサの回路構成を示す図である。 図１の自動車用加速度センサの作動を説明するための図である。 図１のＣＰＵのメイン演算処理を示すフローチャートである。 図１のＣＰＵのＡＤ割込み処理を示すフローチャートである。 図１のＣＰＵの通信割込み処理を示すフローチャートである。 従来のＡＤ変換器のサンプリングタイミングとＣＰＵによるデジタルフィルタ演算の実行タイミングとの関係を示す図である。 図１のＡＤ変換器のサンプリングタイミングとＣＰＵによるデジタルフィルタ演算の実行タイミングとの関係を示す図である。 図１０の演算器の処理状態を示す図である。 従来の演算器の処理状態を示す図である。 本発明の第２実施形態における自動車用加速度センサの回路構成を示す図である。 図１０のＣＰＵのメイン演算処理を示すフローチャートである。 図１０ＣＰＵのＡＤ割込み処理を示すフローチャートである。 図１０の演算器の処理状態を示す図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。

（第１実施形態）
図１に本発明に係る自動車用加速度センサ１の電気回路構成を示す。自動車用加速度センサ１は、センサ素子１０、増幅回路２０、制御装置３０、および発振回路４０から構成されている。

センサ素子１０は、被検出対象としての自動車の加速度（物理量）を検出するセンサエレメントである。増幅回路２０はセンサ素子１０の出力信号を電圧増幅するアンプである。制御装置３０は、増幅回路２０の出力信号をデジタル信号に変換するとともに、この変換されたデジタル信号に対するフィルタ処理するためのデジタルフィルタ演算（以下、単に、フィルタ演算という）を実施する回路である。フィルタ処理は、デジタル信号をフィルタリング（すなわち、濾過）して濾過信号を求める処理である。

具体的には、制御装置３０は、低消費電力回路３１、ＡＤ変換器３２、演算器３３、および通信回路３４から構成されている。

低消費電力回路３１は、発振回路４０からのクロックを第１の分周比で分周してこの分周したクロックを第１のクロックとしてＡＤ変換器３１に出力する。低消費電力回路３１は、発振回路４０からのクロックを第２の分周比で分周してこの分周したクロックを第２のクロックとして演算器３３のＣＰＵ３６に出力する。

ここで、クロックとは、一定の周波数を有する信号のことである。第１のクロックは、ＡＤ変換器３１の動作クロックとして用いられる。第２のクロックは演算器３３の動作クロックとして用いられる。なお、第１、第２のクロックとしては、互いに異なる周波数に設定されている。

ＡＤ変換器３２は、低消費電力回路３１からのクロックに基づいて動作し、増幅回路２０の出力信号を繰り返しサンプリングしてサンプリング値を出力する。演算器３３は、低消費電力回路３１からのクロックに基づいて動作し、ＡＤ変換器３２からのサンプリング値に対するフィルタ処理を行うためのフィルタ演算を実施するデジタルフィルタ回路である。具体的には、演算器３３は、メモリ３５、ＣＰＵ３６、および積和演算器３７から構成されている。

ＣＰＵ３６は、後述するように、ＡＤ変換器３２からのサンプリング値（ＡＤ変換データ）に対してフィルタ処理を実行する。本実施形態のＣＰＵ３６は、命令実行の必要の無い場合に、ＣＰＵ３６自体の実行を停止するスリープ機能（或いは、ストップ機能）を有し、外部からの割り込み（後述するＡＤ変換器３２からのＡＤ変換完了信号、或いは電子制御装置からの演算結果要求信号の受信）にて動作を再開させるウェイクアップ機能を有する。

積和演算器３７は、ＣＰＵ３６によるコンピュータプログラムの実行に伴って、ＣＰＵ３６からの指令に応じて、フィルタ処理のための積算、加算、引き算などの各種の演算を実施する。

メモリ３５は、ＲＯＭ、ＲＡＭから構成されて、ＣＰＵ３６のコンピュータプログラムを記憶するとともに、積和演算器３６が演算する際に必要な演算結果を格納するバッファ（以下、演算結果バッファという）を構成する。なお、演算結果バッファの詳細については後述する。

通信回路３４は、ホストとしての電子制御装置（図示省略）との間で通信する。図中の符号３８は、低消費電力回路３１、ＡＤ変換器３２、演算器３３、および通信回路３４のうちいずれか２つの装置の間を接続するバスである。

次に、本実施形態の自動車用加速度センサ１の作動の説明に先立って、メモリ３５の演算結果バッファについて説明する。

本実施形態のメモリ３５には、演算結果バッファとして第１、第２、第３の演算結果バッファが用意されている。第１の演算結果バッファは、Ｙｎ−１の値を格納するためのバッファである。Ｙｎ−１は、後述するように、（ｎ−１）回目のフィルタ演算において後述する数式１で算出される演算結果である。第２の演算結果バッファは、Ｙｎ−２の値を格納するためのバッファである。Ｙｎ−２は、後述するように、（ｎ−２）回目のフィルタ演算において数式１で算出される演算結果である。第３の演算結果バッファは、Ｙｎ−３の値を格納するためのバッファである。Ｙｎ−３は、後述するように、（ｎ−３）回目のフィルタ演算において数式１で算出された演算結果である。

なお、以下、第１〜第３の演算結果バッファを明確に区別するために、便宜上、第１の演算結果バッファをＹｎ−１用演算結果バッファとし、第２の演算結果バッファをＹｎ−２用演算結果バッファとし、第３の演算結果バッファをＹｎ−３用演算結果バッファとする。

次に、本実施形態の自動車用加速度センサ１の作動について図２〜図５を参照して説明する。図２は自動車用加速度センサ１の作動の概略を示す図である。

センサ素子１０は自動車の加速度（すなわち、アナログ物理量）を示す出力信号を出力する。増幅回路２０はセンサ素子１０の出力信号を電圧増幅する。次に、ＡＤ変換器（図中ＡＤと記す）３２は、増幅回路２０の出力信号（すなわち、アナログ信号）を一定期間毎にサンプリングしてこのサンプリング毎にサンプリング値を出力する。ＡＤ変換器３２は、サンプリングが完了する毎に、ＡＤ完了信号を演算器３３のＣＰＵ３６に出力する。このことにより、ＡＤ変換器３２がＣＰＵ３６に対してアナログ／デジタル変換の完了を通知することになる。

ＣＰＵ３６は、積和演算器３７とともに、後述するように、ＡＤ変換器３２からのサンプリング値に対するフィルタ処理のためのフィルタ演算を繰り返し実施する。その後、通信回路３４は、ホストとしての電子制御装置（図示省略）からの演算結果要求信号に対応して演算結果（デジタル信号）を電子制御装置に出力する。

以下、演算器３３のＣＰＵ３６によるメイン演算処理の詳細について図３を参照して説明する。図３はメイン演算処理の全体を示すフローチャートである。メイン演算処理の実行は、例えば演算器３３に対する電源オン時にて、開始される。

まず、ステップＳ１００において、ＡＤ変換器３２を初期化し、次のステップＳ１１０において通信回路３４を初期化する。次のステップＳ１２０において、Ｙｎ−１用演算結果バッファ、Ｙｎ−２用演算結果バッファ、およびＹｎ−３用演算結果バッファをそれぞれ初期化する。

次のステップＳ１３０において、演算カウンタのカウント値Ｋとして−２を設定する。演算カウンタのカウント値Ｋは、後述する上昇期間や下降期間の判定処理（図４中のステップ３１０、Ｓ２３０）などのために用いられるパラメータである。

次のステップＳ１４０において、ＡＤ変換器３２からの割り込みを許可する。次のステップＳ１５０において、通信回路３４からの割り込みを許可する。

その後、スリープ（ステップＳ１６０）とウェイクアップ（ステップＳ１７０）とを交互に実施する。スリープは、ＣＰＵ３６が作動を停止している状態である。スリープは、ＣＰＵ３６によって実行すべき命令がなくなると、行われるものである。

ここで、ＣＰＵ３６は、スリープに移行する際に、低消費電力回路３１にクロック停止信号を出力する。これに伴い、低消費電力回路３１は、ＣＰＵ３６からのクロック停止信号を受けると、ＣＰＵ３６に対するＣＰＵクロックの出力を停止する。このことにより、ＣＰＵ３６がスリープになる。

一方、ウェイクアップは、ＡＤ変換器３２および通信回路３４のうちいずれか一方からの割り込みが行われたときに、行われる。具体的には、ＣＰＵ３６は、ＡＤ変換器３２からのＡＤ完了信号を受けたときにＡＤ変換器３２からの割り込みを受けたとしてウェイクアップを行う。通信回路３４は、電子制御装置からの演算結果要求信号を受信すると、この受信した演算結果要求信号をＣＰＵ３６に送信する。ＣＰＵ３６は、通信回路３４からの演算結果要求信号を受けたときに通信回路３４からの割り込みを受けたとしてウェイクアップを行う。

ここで、ＡＤ変換器３２からのＡＤ完了信号、および通信回路３４からの演算結果要求信号は、低消費電力回路３１に対しても送信される。このため、ＡＤ完了信号、および演算結果要求信号のうちいずれか一方の信号を低消費電力回路３１が受けると、低消費電力回路３１はＣＰＵ３６に対するクロックの出力を開始することになる。

ＣＰＵ３６は、ＡＤ完了信号、および演算結果要求信号のうちいずれか一方の信号を受けると、ウェイクアップして、ＡＤ割り込み処理や通信割り込み処理を開始することになる。

本実施形態のＡＤ割り込み処理では、通常演算と間引き演算とのうちいずれか一方でフィルタ演算の演算結果を求める。通常演算とは、ＡＤ変換器３２から割り込みを受ける毎にフィルタ演算を実施するものであり、間引き演算とは、通常演算を実施する周期に比べて長い周期でフィルタ演算を実施するものである。本実施形態の間引き演算の周期は、通常演算の周期の４倍の時間が設定されている。

以下、ＡＤ割り込み処理の概略について説明する。図４はＡＤ割り込み処理を示すフローチャートである。ＡＤ割り込み処理の実行は、上述のように、ＡＤ変換器３２から割り込みを受ける毎に、開始される。

まず、ステップＳ２００において、ＡＤ変換器３２から出力されるサンプリング値Ｘ（すなわち、センサ素子１０の出力値）を取得して、次のステップＳ２１０（判定手段）において、サンプリング値Ｘが規定値以上か否かを判定する。本実施形態では、規定値は、車両が走行時か或いは衝突時かを判定するために設定されている加速度である。

サンプリング値Ｘが規定値未満であるときには、ステップＳ２１０においてＮＯと判定して、次のステップＳ２２０に進んで、演算カウンタのカウント値Ｋを１つインクリメントする。

ここで、本実施形態では、サンプリング値Ｘが規定値未満である場合には、原則的には、長い周期でフィルタ演算を行う間引き演算により演算結果を求めるものの、サンプリング値Ｘが規定値より大きい状態から小さい状態に変化する下降期間において、間引き演算によりフィルタ演算を行う場合には、フィルタ演算の周期の変更が、フィルタ演算のフィルタ特性に影響し過ぎる。このため、フィルタ演算の演算結果が変動して、本来得るべき演算結果（すなわち、従来と同等の演算結果）から離れる。

そこで、次のステップＳ２３０（下降期間判定手段）において、今回のサンプリングのタイミングが上述の下降期間内に入っているか否かを判定するために、演算カウンタのカウント値Ｋが零以下であるか否かを判定する。

例えば、（ｍ−３）回目のＡＤ割り込み処理のステップＳ２１０でＹＥＳ判定した後において、（ｍ−２）回目のＡＤ割り込み処理、（ｍ−１）回目のＡＤ割り込み処理、およびｍ回目のＡＤ割り込み処理のそれぞれのステップＳ２１０でＮＯ判定した場合には、演算カウンタのカウント値Ｋ＞０となる。ｍは整数であってＡＤ割り込み処理の実行回数を示す。

つまり、ステップＳ２１０でＹＥＳと判定した後にステップＳ２１０でＮＯと判定する判定回数が３回以上になると、演算カウンタのカウント値Ｋ＞０となる。このため、上述の下降期間を終了として、ステップＳ２３０でＹＥＳと判定する。

一方、ステップＳ２１０でＹＥＳと判定した後にステップＳ２１０でＮＯと判定する判定回数が３回未満であるときには、演算カウンタのカウント値Ｋ≦０となり、ｍ回目のサンプリングのタイミングが上述の下降期間内に入っているとして、ステップＳ２３０でＹＥＳと判定する。このことにより、フィルタ演算の演算結果が安定する安定期間まで待つことになる。

このように判定するステップＳ２３０において、演算カウンタのカウント値Ｋが零以下であるとして（Ｋ≦０）、ＹＥＳと判定した場合には、今回のサンプリングのタイミングが上述の下降期間内に入っているとする。この場合、次のステップＳ２４０において、次の数式１で用いる係数（Ａ、Ｂ０、Ｂ１、Ｂ２）を通常演算用の係数に設定する。

Ｙｎ＝Ａ０・Ｘ＋Ｂ０・Ｙｎ−１
＋Ｂ１・Ｙｎ−２＋Ｂ２・Ｙｎ−３・・・・・・（数式１）
ここで、ｎはであってフィルタ演算の処理の実行回数を示す。ＡはＸに掛けるための係数であり、Ｂ０はＹｎ−１に掛けるための係数であり、Ｂ１はＹｎ−２に掛けるための係数であり、Ｂ２はＹｎ−３に掛けるための係数である。なお、Ｂ０、Ｂ１、およびＢ２は、特許請求の範囲に記載のＢに相当する。Ｂ１、およびＢ２は、特許請求の範囲に記載のＢＳに相当し、Ｙｎ−２、Ｙｎ−３は、特許請求の範囲に記載のＹｎ−Ｓに相当する。

次に、ステップＳ２５０（演算手段）において、積和演算器３７によって、数式１を用いたフィルタ演算処理を実施させる。

すなわち、ＡＤ変換器３２のサンプリングの実施毎に上記ステップ２００で取得されるサンプリング値を数式１中Ｘに代入する。当該サンプリング値としては、ＡＤ割り込み処理の実行毎に新たに取得される値が用いられる。そして、Ｙｎ−１用演算結果バッファの記憶値を数式１中のＹｎ−１に代入し、Ｙｎ−２用演算結果バッファの記憶値を数式１中のＹｎ−２に代入し、Ｙｎ−３用演算結果バッファの記憶値を数式１中のＹｎ−３に代入してＹｎを求めることになる。Ｙｎはｎ回目のフィルタ演算の処理における演算結果である。

ここで、上述の数式１は、例えばバンドパスフィルタを構成するためのものであって、増幅回路２０の出力信号（すなわち、センサ素子１０の出力信号）のうち所定の周波数帯の信号成分を濾過信号として抽出するために用いられる。

次のステップＳ２６０では、Ｙｎ−１用演算結果バッファの記憶値、Ｙｎ−２用演算結果バッファの記憶値、およびＹｎ−３用演算結果バッファの記憶値を更新する。

具体的には、Ｙｎ−１用演算結果バッファには、（ｎ−１）回目のフィルタ演算の演算結果Ｙｎに代えて、ｎ回目のフィルタ演算の演算結果Ｙｎを記憶させる。
Ｙｎ−２用演算結果バッファには、（ｎ−１）回目のフィルタ演算で用いた演算結果Ｙｎ−１に代えて、ｎ回目のフィルタ演算で用いた演算結果Ｙｎ−１を記憶させる。Ｙｎ−３用演算結果バッファに、（ｎ−１）回目のフィルタ演算で用いたＹｎ−２に代えて、ｎ回目のフィルタ演算で用いたＹｎ−２を記憶させる。

ここで、上記ステップＳ２５０で算出した演算結果Ｙｎのビット数は、電子制御装置と通信回路３４との間の通信で用いられる通信データのビット数に比べて大きい。そこで、ステップＳ２７０では、上記ステップＳ２５０で算出した演算結果Ｙｎを所定ビット数のデータに変換してＹを求める。Ｙを構成するデータの個数は、Ｙｎを構成するデータの個数に比べて小さい。その後、ＡＤ割り込み処理を終了する。

また、上述のステップＳ２３０において、演算カウンタのカウント値Ｋが零より大きいときには（演算カウンタのカウント値Ｋ＞０）、今回のサンプリングのタイミングが上記下降期間を終えているとして、ＮＯと判定する。これに伴い、以下のように間引き演算を実施することになる。

次のステップＳ２８０において、演算カウンタのカウント値Ｋが４以上であるか否かを判定する。このことにより、間引き演算においてフィルタ演算（演算結果ｙｎの演算）を実施するべきか否かを判定することになる。

ここで、演算カウンタのカウント値Ｋが４未満であるときには（演算カウンタのカウント値Ｋ＜４）、フィルタ演算を実施するべきではないとして、ステップＳ２８０でＮＯと判定して、ＡＤ割り込み処理を終了する。このことにより、ＡＤ変換器３２から割り込み信号を受けても、ステップＳ２５０のフィルタ演算を実行せずに、ＡＤ割り込み処理を終了して、直ちにスリープになる。

また、演算カウンタのカウント値Ｋが４以上であるときには（演算カウンタのカウント値Ｋ≧４）、フィルタ演算を実施するべきであるとして、ステップＳ２８０でＹＥＳと判定する。これに伴い、ステップＳ２９０で演算カウンタのカウント値Ｋを零にセットして、次のステップＳ３００に移行して、上記数式１で用いる係数を間引き演算用の係数とする。

ここで、間引き演算用の係数および通常演算用の係数は、同一特性のフィルタを数式１で構成するように設定されている。例えば、数式１によりバンドパスフィルタを構成する場合には、間引き演算および通常演算は、フィルタ演算の周期が互いに異なるものの、同一周波数帯域の濾過信号を抽出するように間引き演算用の係数および通常演算用の係数が設定されている。

次に、ステップＳ２５０において、上述の如く、ステップＳ２００で取得されたサンプリング値Ｘ、Ｙｎ−１用演算結果バッファの記憶値、Ｙｎ−２用演算結果バッファの記憶値、およびＹｎ−３用演算結果バッファの記憶値を数式１に代入してＹｎを算出する。

このように演算カウンタのカウント値Ｋが４以上になる毎に、ステップＳ３００、Ｓ２５０により、間引き演算用の係数を用いてフィルタ演算を実施する。

次に、ステップＳ２６０において、上述の如く、Ｙｎ−１用演算結果バッファの記憶値、Ｙｎ−２用演算結果バッファの記憶値、およびＹｎ−３用演算結果バッファの記憶値を更新する。その後、ステップＳ２７０でＹｎをＹに変換した後、ＡＤ割り込み処理を終了する。

また、上記ステップＳ２１０において、サンプリング値Ｘが規定値以上であるときには（サンプリング値Ｘ≧規定値）、ＹＥＳと判定する。

次に、次のステップＳ３１０（上昇期間判定手段）において、サンプリング値Ｘが規定値よりも小さい状態から大きい状態に変化する上昇期間内に今回のサンプリングのタイミングが入っているか否かを判定するために、演算カウンタのカウント値Ｋが零以上であるか否かを判定する。

例えば、ｍ回目のＡＤ割り込み処理においてステップＳ２１０でＹＥＳと判定するに先だって、ｍ−１回目のＡＤ割り込み処理においてステップＳ２１０でＮＯと判定したときには、演算カウンタのカウント値Ｋ≧０となり、ステップＳ３１０においてＹＥＳと判定する。

つまり、今回のサンプリングのタイミング（すなわち、ｍ回目のサンプリングのタイミング）が上昇期間内に入っていると判定する。

ｍ回目のＡＤ割り込み処理にてステップＳ２１０でＹＥＳと判定するに先だって、ｍ−１回目のＡＤ割り込み処理にてステップＳ２１０でＹＥＳと判定したときには、演算カウンタのカウント値Ｋ＜０となり、ステップＳ３１０においてＮＯと判定する。

つまり、今回のサンプリングのタイミング（すなわち、ｍ回目のサンプリングのタイミング）が上昇期間を終了していると判定する。

このように判定するステップＳ３１０において、ＹＥＳと判定すると、次のステップＳ３２０において、Ｙｎ−２用演算結果バッファおよびＹｎ−３用演算結果バッファのそれぞれに対して、Ｙｎ−１用演算結果バッファの記憶値を格納する。

その後、ステップＳ３３０で演算カウンタのカウント値Ｋに零を設定して、次のステップＳ２４０で、数式１で用いる係数を通常演算用の係数とする。

次のステップＳ２５０において、上述の如く、上記ステップ２００で取得したサンプリング値を数式１中Ｘに代入し、Ｙｎ−１用演算結果バッファの記憶値を数式１中のＹｎ−１に代入し、Ｙｎ−２用演算結果バッファの記憶値を数式１中のＹｎ−２に代入し、Ｙｎ−３用演算結果バッファの記憶値を数式１中のＹｎ−３に代入してＹｎを求めることになる。

ここで、Ｙｎ−２用演算結果バッファおよびＹｎ−３用演算結果バッファのそれぞれに、Ｙｎ−１用演算結果バッファの記憶値を格納している。このため、今回のステップＳ２５０において、Ｙｎ−２およびＹｎ−３をそれぞれＹｎ−１と同一値にしてＹｎを求めることになる。

その後、次のステップＳ２６０において、Ｙｎ−３用演算結果バッファの記憶値、Ｙｎ−２用演算結果バッファの記憶値、およびＹｎ−１用演算結果バッファの記憶値をそれぞれ更新し、ステップＳ２７０では、ＹｎをＹに変換する。

次に、通信割り込み処理の詳細について図５説明する。図５は通信割り込み処理の詳細を示すフローチャートである。通信割り込み処理の実行は、上述のように、通信回路３４から割り込みを受ける毎に、開始される。

まず、ステップＳ５００において、通信回路３４を制御して電子制御装置にＹを送信させる。この送信されるＹとして、通信回路３４から割り込み信号の受信タイミングに対して最も近いタイミングで算出されるＹが用いられる。

次に、本実施形態のＡＤ割り込み処理の具体例について図６、図７を参照して説明する。図６は従来のＡＤ変換器３２のサンプリングのタイミングとＣＰＵ３６によるフィルタ演算の実行タイミングとの関係を示す図である。図７は本実施形態のＡＤ変換器３２のサンプリングのタイミングとＣＰＵ３６によるフィルタ演算の実行タイミングとの関係を示す図である。

従来の自動車用加速度センサ１では、図６に示すように、ＡＤ変換器３２が増幅回路２０の出力信号をサンプリングする毎にＣＰＵ３６がサンプリング値Ｘに対するフィルタ演算（これは、図４のステップＳ２５０に相当する）を実行することになる。

これに対して、本実施形態の自動車用加速度センサ１では、ＣＰＵ３６がフィルタ演算を実施する周期を図７に示すように変化させる。以下、増幅回路２０の出力信号（図７中の実線）が規定値（図７中の鎖線）よりも小さい状態から、大きくなり、その後増幅回路２０の出力信号の大きさが規定値よりも小さくなる例について説明する。

まず、ＡＤ変換器３２がｍ（≧３：ｍは整数）回目のサンプリングを実施し、ステップＳ２１０でＮＯと判定して、ステップＳ２２０で演算カウンタのカウント値Ｋを１つインクリメントする。これに伴い、演算カウンタのカウント値Ｋ≧４となる場合には、ステップＳ２３０でＮＯと判定する。その後、ステップＳ３００、Ｓ２５０により間引き演算用の係数を用いてフィルタ演算を実行する。

その後、ＡＤ変換器３２が（ｍ＋１）回目〜（ｍ＋３）回目のサンプリングをそれぞれ実施したときには、ステップＳ２１０でＮＯと判定し、ステップＳ２２０で演算カウンタのカウント値Ｋを１つインクリメントする。そして、演算カウンタのカウント値Ｋ＜４としてステップＳ２８０でＮＯと判定し、フィルタ演算を実行せずに、終了する。

次に、ＡＤ変換器３２が（ｍ＋４）回目のサンプリングを実施し、ステップＳ２１０でＮＯと判定した場合には、ステップＳ２２０で演算カウンタのカウント値Ｋを１つインクリメントして演算カウンタのカウント値Ｋ≧４になる。このため、ステップＳ２８０でＹＥＳと判定し、その後、ステップＳ３００、Ｓ２５０により間引き演算用の係数を用いてフィルタ演算を実行する。

このように、ＡＤ変換器３２のサンプリング値が規定値未満であり、かつ演算カウンタのカウント値Ｋ＞０の場合には、演算カウンタのカウント値Ｋが４以上になる毎に、ステップＳ３００、Ｓ２５０により間引き演算用の係数を用いてフィルタ演算を実行する。

次に、ＡＤ変換器３２が（ｍ＋５）回目のサンプリングを実施し、ステップＳ２１０でＮＯと判定した場合には、ｍ回目のサンプリングの場合と同様に、フィルタ演算を実行せずに、終了する。

その後、増幅回路２０の出力信号の大きさが規定値より大きくなり、ＡＤ変換器３２が（ｍ＋６）回目のサンプリングを実施すると、ステップＳ２１０でＹＥＳと判定する。この場合、ステップＳ３１０において、演算カウンタのカウント値Ｋが零以上となり、（ｍ＋６）回目のサンプリングのタイミングが上述の上昇期間内に入っているとして、次のステップＳ３２０において、Ｙｎ−２用演算結果バッファおよびＹｎ−３用演算結果バッファのそれぞれに対して、Ｙｎ−１用演算結果バッファの記憶値を記憶させる。この場合、ステップＳ２４０、Ｓ２５０により、数式１においてＹｎ−２およびＹｎ−３をそれぞれＹｎ−１と同一値に設定して、通常演算用の係数を用いたフィルタ演算を実行する。

次に、ＡＤ変換器３２が（ｍ＋７）回目のサンプリングを実施し、ステップＳ２１０でＹＥＳと判定すると、ステップＳ３１０において、演算カウンタのカウント値Ｋが零未満であるとしてＮＯと判定する。すなわち、（ｍ＋６）回目のサンプリングのタイミングが上述の上昇期間内から外れたと判定する。次いで、ステップＳ２４０、Ｓ２５０により通常演算用の係数を用いてフィルタ演算を実行する。このとき、数式１においてＹｎ−２およびＹｎ−３をそのまま用いてフィルタ演算を実行する。

その後、ＡＤ変換器３２により（ｍ＋８）回目のサンプリング、および（ｍ＋９）回目のサンプリングを実施した場合に、ステップＳ２１０でＹＥＳと判定する。この場合、ステップＳ２４０、Ｓ２５０により通常演算用の係数を用いてフィルタ演算を実行する。

その後、増幅回路２０の出力信号の大きさが規定値より小さくなり、ＡＤ変換器３２が（ｍ＋１０）回目のサンプリングを実施すると、ステップＳ２１０でＮＯと判定する。その後、ステップＳ２２０で演算カウンタのカウント値Ｋを１つインクリメントし、演算カウンタのカウント値Ｋ≦０として、ステップＳ２３０でＹＥＳと判定する。この場合、（ｍ＋１０）回目のサンプリングのタイミングが上述の下降期間に入っていると判定する。次いで、ステップＳ２４０、Ｓ２５０により通常演算用の係数を用いてフィルタ演算を実行する。

次に、ＡＤ変換器３２が（ｍ＋１１）回目のサンプリングを実施した場合も、上記（ｍ＋１０）回目のサンプリングの場合と同様に、ステップＳ２２０のインクリメント処理をしても、演算カウンタのカウント値Ｋ≦０となる。このため、（ｍ＋１１）回目のサンプリングのタイミングが上述の下降期間に入っているとして、ステップＳ２３０でＹＥＳと判定する。次いで、ステップＳ２４０、Ｓ２５０により通常演算用の係数を用いてフィルタ演算を実行する。

次に、ＡＤ変換器３２が（ｍ＋１２）回目のサンプリングを実施し、ステップＳ２１０でＮＯと判定すると、ステップＳ２２０のインクリメント処理を経て、演算カウンタのカウント値Ｋ＞０となる。このため、（ｍ＋１２）回目のサンプリングのタイミングが上述の下降期間を終了したとして、ステップＳ２３０でＹＥＳと判定する。その後、ステップＳ２８０でＮＯと判定して、フィルタ演算を実行せずに、終了する。

このようにＣＰＵ３６がＡＤ変換器３２からＡＤ割り込みを受ける毎にＡＤ割り込み処理を実施して、フィルタ演算処理を行う。このとき、ＣＰＵ３６がＡＤ割り込み処理を実施中に通信回路３４から通信割り込みを受けると（図中Ｔａ参照）、ＡＤ割り込みを処理の終了後（図中Ｔｂ参照）に通信割り込み処理を行う。ここで、ＡＤ割り込み処理および通信割り込み処理を除いた期間では、ＣＰＵ３６がスリープになる。

また、サンプリング値Ｘが規定値未満で、かつ演算カウンタのカウンタ値が零より小さいときに、図８（ｂ）に示すように、ＣＰＵ３６が間引き演算を実施する。

すなわち、ＡＤ変換器３２からＡＤ割り込みを受ける毎にＡＤ割り込み処理を実施するものの、フィルタ演算の回数を間引いて、ＡＤ割り込み処理を４回実施する毎に１回のフィルタ演算を行う。図８（ｂ）に示す例では、通信割り込みがＡＤ割り込みを処理に対してオフセットしたタイミングで行われた例を示し、ＡＤ割り込みを処理および通信割り込み処理を除いた期間ではＣＰＵ３６がスリープになっている。

これに対して、従来の自動車用加速度センサ１の場合には、図９に示すように、ＣＰＵ３６がＡＤ変換器３２からＡＤ割り込みを受ける毎にＡＤ割り込み処理を実施してフィルタ演算処理を行う。このとき、ＡＤ割り込みを処理および通信割り込み処理を除いた期間は、ウエイトモードになっている。

以上説明した本実施形態によれば、自動車の加速度を検出するセンサ素子１０と、センサ素子１０の出力信号を電圧増幅する増幅回路２０と、増幅回路２０の出力信号を一定期間毎にサンプリングするＡＤ変換器３２とを備え、演算器３３は、ＡＤ変換器３２から出力されるサンプリング値に対してフィルタ処理を行うためのフィルタ演算を繰り返し実施し、ＡＤ変換器３２から出力されるサンプリング値が規定値以上であると判定したときには、短い周期でフィルタ演算を繰り返し実施し、サンプリング値が規定値未満であるときには、長い周期でフィルタ演算を繰り返し実施することを特徴としている。

このため、本実施形態によれば、サンプリング値が規定値未満であるか否かに関わらず、ＡＤ変換器３２がサンプリングを実行する毎に、フィルタ演算を実施する場合に比べて、フィルタ演算の回数を減らすことができる。このため、ＣＰＵ３６の演算量を減らすことができる。したがって、ＣＰＵ３６、ひいては演算器３３の電力消費を低減することができる。

本実施形態では、通常演算を実施するときには、通常演算用係数を用いて数式１を用いてフィルタ演算を実施する。間引き演算を実施するときには、間引き演算用係数を用いて数式１を用いてフィルタ演算を実施する。

ここで、間引き演算のフィルタ特性と通常演算のフィルタ特性とが互いに同一になるように通常演算用係数および間引き演算用係数が設定されている。このため、間引き演算および通常演算は、フィルタ演算を実施する周期が互いに異なるものの、従来と同等のフィルタ演算の演算結果Ｙｎを求めることができる。

本実施形態では、演算カウンタのカウント値Ｋ≦０であるとき、今回のサンプリングのタイミングが増幅回路２０の出力信号の大きさが規定値よりも大きい状態から規定値よりも小さい状態に変化する下降期間内に入っているとして、サンプリング値Ｘ≦規定値であるにも関わらず、フィルタ演算として通常演算を実施する。

ここで、仮に、今回のサンプリングのタイミングが下降期間内に入っているときに、フィルタ演算として間引き演算を実施した場合には、フィルタ演算を実施する周期を長くする（すなわち、フィルタ演算を間引く）ことに伴って演算結果Ｙｎの変動が生じて、本来得るべき従来と同等の演算結果からずれてしまう。

そこで、本実施形態では、上述の如く、今回のサンプリングのタイミングが下降期間内に入っているとしてステップＳ２３０でＹＥＳと判定したときには、フィルタ演算としての通常演算を実施して、フィルタ演算を実施する周期を長くすることに伴って演算結果Ｙｎの変動が生じることを抑制することができるので、従来と同等の演算結果Ｙｎを求めることができる。

すなわち、ステップＳ２３０でＹＥＳと判定した場合には演算結果Ｙｎが安定するまでの安定期間を設け、この期間の間は、通常演算を実施し、安定期間が終了したら間引き演算に移行する。これにより、センサ素子１０からの出力信号の大きさが、制御として監視外の値である間は、演算量を低減し、その余った時間、演算器３３を停止させることで、消費電力を低減することができる。

本実施形態では、ステップＳ３１０において、今回のサンプリングのタイミングが上昇期間内に入っているとしてＹＥＳと判定する。これに伴い、Ｙｎ−３およびＹｎ−２をそれぞれＹｎ−１と同一値に設定して数式１の演算結果Ｙｎを求める。

このため、今回のサンプリングのタイミングが上昇期間内に入っているときに、増幅回路２０の出力信号の大きさが規定値よりも小さい状態であるときの演算結果（Ｙｎ−３、Ｙｎ−２）がフィルタ特性に影響を与えることを抑制することができるので、従来と同等の演算結果Ｙｎを求めることができる。

但し、車両衝突時には、上昇期間の終了後に、加速度が急激に変化する。そして、上昇期間の終了後にて加速度が急激に変化する期間のフィルタ特性に、Ｙｎ−３およびＹｎ−２が影響を与えることはない。このため、ステップＳ３２０の処理を用いないで、本実施形態を実施してもよい。

次に、本実施形態の自動車用加速度センサ１の具体的な数値例について説明する。

例えば、自動車停車時には加速度が発生しなく、自動車が走行時には加速度が数Ｇ以下でゆっくり変化する。車両衝突時では２０Ｇ以上の加速度が発生し加速度が急激に変化する。このため、ＡＤ変換器３２としては２０ＫＨｚ程度の周期でサンプリングを実施する。増幅回路２０の出力信号（すなわち、センサ素子１０の出力）の変化の大小（すなわち、ゆっくり変化するのか、或いは急激な変化であるか）を判定するための規定値としては、数Ｇ相当の値を用いる。このことは、車両が低速で走行しているときには、演算器３３は、上述のように、長い周期でフィルタ演算を繰り返し実施する。このため、演算量を減らすことができる。例えば、車両が低速で走行しているときには、車両衝突などの高速計算を実施せずに１／１０に演算量を減らすことが可能であるため、ＣＰＵ３６の消費電力を約１／１０まで低減することが出来る。
（第２実施形態）
上述の第１実施形態では、サンプリング値Ｘが規定値未満であるときには、フィルタ演算を長い周期で実施する例について説明したが、これに代えて、本第２実施形態では、サンプリング値Ｘが規定値未満であるときには、ＣＰＵ３６の動作クロックの周波数を低くする例について説明する。

図１０に本実施形態の自動車用加速度センサ１の電気回路構成を示す。本実施形態の自動車用加速度センサ１は、センサ素子１０、増幅回路２０、制御装置３０Ａ、および発振回路４０から構成されている。

本実施形態の自動車用加速度センサ１のうち制御装置３０Ａ以外の他の構成（１０、２０、４０）は、図１の自動車用加速度センサ１の回路構成と同様である。そこで、他の構成（１０、２０、４０）の説明を省略し、以下、制御装置３０Ａについて説明する。

本実施形態の制御装置３０Ａは、分周器３１ａ、クロック切替器３１ｂ、ＡＤ変換器３２、演算器３３、比較器３３ａ、および通信回路３４から構成されている。

制御装置３０Ａは、図１において、低消費電力回路に代えて、分周器３１ａ、クロック切替器３１ｂ、および比較器３３ａを備える構成となっている。そこで、ＡＤ変換器３２、演算器３３、および通信回路３４の説明を簡素化し、分周器３１ａ、クロック切替器３１ｂ、および比較器３３ａについて説明する。

分周器３１ａは、発振器４０から出力されるクロックを異なる三つの分周比で分周して、ＡＤ変換クロック、および第１、第２のＣＰＵクロックを出力する。

第１、第２のＣＰＵクロックは、クロック切替器３１ｂに出力されるもので、後述するように演算器３３のＣＰＵ３６の動作クロックとして用いられる。

ここで、第１のＣＰＵクロックの周波数をｆｃｐｕとすると、第２のＣＰＵクロックの周波数は（ｆｃｐｕ／４）となる。つまり、第１のＣＰＵクロックの周波数は、第２のＣＰＵクロックの周波数に比べて高く設定されている。ＡＤ変換クロックは、ＡＤ変換器３２の動作クロックとして用いられる。ＡＤ変換クロックの周波数ｆａｄは、第１のＣＰＵクロックの周波数（ｆｃｐｕ）および第２のＣＰＵクロックの周波数（ｆｃｐｕ／４）に対して異なる周波数に設定されている。

比較器３３ａは、ＡＤ変換器３２から出力されるサンプリング値Ｘ（すなわち、ＡＤ変換データ）がＣＰＵ３６により設定される基準データよりも大きいか否かを判定する。本実施形態の基準データとしては、上述の第１実施形態で用いた規定値と同一の値を示すデータが用いられる。

クロック切替器３１ｂは、後述するように、ＡＤ変換器３２或いはＣＰＵ３３の出力信号に応じて、第１、第２のＣＰＵクロックのうちいずれか一方のＣＰＵクロックをＣＰＵ３６に出力する。

次に、本実施形態の自動車用加速度センサ１の作動について図１１〜図１３を参照して説明する。

本実施形態のセンサ素子１０、増幅回路２０、ＡＤ変換器３２、および演算器３３のそれぞれの作動は、上記第１の実施形態と実質的に同様である。本実施形態の演算器３３のＣＰＵ３６が上記第１の実施形態と異なる作動を行う。そこで、以下、自動車用加速度センサ１のうち、ＣＰＵ３６、および分周器３１ａ、クロック切替器３１ｂ、および比較器３３ａ以外の回路構成（１０、２０、３２、３３）については、説明を簡素化し、ＣＰＵ３６、および分周器３１ａ、クロック切替器３１ｂ、および比較器３３ａについて説明する。

まず、電源オン時にて、発振器４０がクロックの出力を開始する。分周器３１ａは、発振器４０からのクロックを分周したＡＤ変換クロックをＡＤ変換器３２に出力するとともに、発振器４０からのクロックを分周した第１、第２のＣＰＵクロックをクロック切替器３１ｂに出力する。そして、クロック切替器３１ｂは、第１のＣＰＵクロックをＣＰＵ３６に出力する。これに伴い、ＣＰＵ３６は、第１のＣＰＵクロックを動作クロックとして動作を開始することになる。すなわち、ＣＰＵ３６は、第１のＣＰＵクロックを動作クロックとして動作する状態で、メイン演算処理を実行することになる。

図１１は、図３に代えて用いられるＣＰＵ３６のメイン演算処理の全体を示すフローチャートである。

図１１のフローチャートは、図３のフローチャート中のステップＳ１３０とステップＳ１４０との間にステップＳ１３５を追加して構成されたものである。ステップＳ１３５は、ＣＰＵ３６が基準データを比較器３３ａに対して設定するステップである。

まず、ＣＰＵ３６は、ステップＳ１００におけるＡＤ変換器３２の初期化処理、ステップＳ１１０における通信回路３４の初期化処理、ステップＳ１２０における演算結果バッファの初期化処理をそれぞれ実行して、その後のステップＳ１３５にて比較器３３ａに対して基準データを設定する。基準データとしては、上述の如く、上記第１実施形態で用いた規定値を示すデータが用いられている。ＣＰＵ３６は、次にステップＳ１３０における演算カウンタのカウント値Ｋの設定処理と、ステップＳ１４０におけるＡＤ変換器３２からの割り込みを許可処理とを実行する。その後、ＣＰＵ３６は、上述の第１実施形態と同様に、スリープ（ステップＳ１６０）とウェイクアップ（ステップＳ１７０）とを交互に実施する。

ＡＤ変換器３２は、上記ステップＳ１００におけるＡＤ変換器３２の初期化処理に伴ってリセットされる。このため、ＡＤ変換器３２は、分周器３１ａからのＡＤ変換クロックを動作クロックとしてサンプリング動作を開始する。

したがって、上記ステップＳ１００の処理に伴って、ＡＤ変換器３２は、サンプリングを繰り返し実施するとともに、このサンプリング毎にサンプリング値をＣＰＵ３６および比較器３３ａに出力する。これに加えて、ＡＤ変換器３２は、１回のサンプリングを終了する毎にＡＤ完了信号を割り込み信号としてＣＰＵ３６に出力する。

比較器３３ａは、ＡＤ変換器３２によりサンプリングが実施される毎に、ＡＤ変換器３２から出力されるサンプリング値（すなわち、ＡＤ変換データ）が規定値以上であるか否かを判定するとともに、その判定結果を示す判定結果信号をＣＰＵ３６に出力する。一方、ＣＰＵ３６は、ＡＤ変換器３２からのＡＤ完了信号（すなわち、ＡＤ割り込み）を受ける毎に、上述の判定結果信号を用いたＡＤ割り込み処理を実行する。

これに加えて、比較器３３ａは、ＡＤ変換器３２から出力されるサンプリング値（すなわち、ＡＤ変換データ）が規定値以上であると判定する毎に、比較器３３ａは、クロック切替器３１ｂからＣＰＵ３６に与えられるクロックの周波数を高速化する。

すなわち、比較器３３ａは、ＡＤ変換器３２から出力されるサンプリング値が規定値以上であると判定する毎に、クロック切替器３１ｂからＣＰＵ３６に与えられるクロックの周波数を第１のＣＰＵクロックの周波数に設定する。このため、比較器３３ａは、サンプリング値が規定値以上であると判定する毎に、ＣＰＵ３６は、第１のＣＰＵクロックの周波数（ｆｃｐｕ）を動作クロックの周波数として動作を開始することになる。

一方、サンプリング値が規定値未満であると比較器３３ａが判定したときには、後述するように、図１２中のステップＳ４００において、ＣＰＵ３６は、比較器３３ａから出力される判定結果信号に応じて、クロック切替器３１ｂからＣＰＵ３６に与えられるクロックの周波数を第２のＣＰＵクロックの周波数（ｆｃｐｕ／４）に設定する。

以下、本実施形態のＣＰＵ３６によるＡＤ割り込み処理の擬略について説明する。図１２は、図４に代えて用いられるフローチャートであって、ＡＤ割り込み処理を示している。ＡＤ割り込み処理の実行は、上述のように、ＡＤ変換器３２からＡＤ完了信号を受ける毎に、開始される。ここで、クロック切替器３１ｂによって、ＣＰＵ３６の動作周波数の初期値が第１のＣＰＵクロックの周波数に設定されている。

まず、ステップＳ２００において、ＡＤ変換器３２からのサンプリング値Ｘを取得して、次のステップＳ２１０ａにおいて、比較器３３ａからの判定結果信号に基づいて比較器３３ａによる判定結果を確認する。

ここで、ＡＤ変換器３２から出力されるサンプリング値Ｘ（すなわち、ＡＤ変換データ）が規定値以上であると比較器３３ａが判定したことを確認し、ステップＳ３１０で演算カウンタのカウント値Ｋ≧０としてＹＥＳと判定したときには、上述の第１実施形態と同様、ステップ３１０の演算カウンタのカウント値Ｋの判定処理と、ステップＳ３２０の演算結果バッファの設定処理と、ステップＳ２４０の通常演算用係数の設定処理と、ステップＳ２５０のフィルタ演算処理と、ステップＳ２６０の演算結果バッファの更新処理と、ステップＳ２７０のＹｎ／Ｙのデータ変換処理とをそれぞれ実行する。

また、ＡＤ変換器３２から出力されるサンプリング値Ｘ（すなわち、ＡＤ変換データ）が規定値未満であるとき、ステップＳ２２０に移行して演算カウンタのインクリメント処理を実行後に、ステップＳ２３０に進んで、演算カウンタのカウント値Ｋが零以下であるか否かを判定する。

演算カウンタのカウント値Ｋが零以下であるときには、今回のサンプリングのタイミングが下降期間内に入っているとして、ステップＳ２３０においてＹＥＳと判定する。この場合には、クロック切替器３１ｂからＣＰＵ３６に出力されるクロックの周波数が第１のＣＰＵクロックの周波数に維持される。そして、次のステップＳ２４０、Ｓ２５０において、上述の第１実施形態と同様、数式１の係数に通常演算用の係数を設定して数式１のＹｎを算出する。

一方、上述のステップＳ２３０において、演算カウンタのカウント値Ｋが零より大きいときには、今回のサンプリングのタイミングが下降期間内から外れているとしてＮＯと判定する。そして、次のステップＳ４００に移行して、クロック切替器３１ｂからＣＰＵ３６自体に出力されるＣＰＵクロックの周波数を低速化する。

具体的には、ＣＰＵ３６が低速化信号をクロック切替器３１ｂに出力する。このため、クロック切替器３１ｂは、ＣＰＵ３６から低速化信号を受けると、ＣＰＵ３６に与えるクロックの周波数を第２のＣＰＵクロックの周波数に設定する。
このため、ＣＰＵ３６自体が第２のＣＰＵクロックの周波数（ｆｃｐｕ／４）を動作周波数とする動作を開始することになる。

次に、ステップＳ４１０において、上述の数式１で用いる係数を間引き演算用の係数に設定する。

ここで、間引き演算で用いられるＣＰＵクロックの周波数と通常演算で用いられるＣＰＵクロックの周波数とは、互いに異なるものの、同一特性のフィルタを構成するように間引き演算用係数と通常演算用係数とが設定されている。

その後、ステップＳ４２０において、演算カウンタのカウント値Ｋが１、２、３、及び４以上の値のうち、いずれの値であるかを判定する。この判定結果に応じて次の（１）、（２）、（３）、（４）のいずれかの１つの処理を選択して実行する。

（１） 演算カウンタのカウント値Ｋが１であるときには（カウント値Ｋ＝１）、ステップＳ４３０（図中フィルタ演算１と記す）において、数式１の第１項であるＡ０・Ｘを演算してこの演算結果をＹｎとする。その後、ステップＳ２７０に進む。Ｘは今回のサンプリング値である。

（２） 演算カウンタのカウント値Ｋが２であるときには（カウント値Ｋ＝２）、ステップＳ４４０（図中フィルタ演算２と記す）に移行する。このステップＳ４４０で、今回のステップＳ４４０に先だって実行したステップＳ４３０の演算結果をＹｎとし、Ｙｎ−１用演算結果バッファの記憶値をＹｎ−１として、（Ｙｎ＋Ｂ０・Ｙｎ−１）を演算する。（Ｂ０・Ｙｎ−１）は上述の数式１の第２項である。そして、（Ｙｎ＋Ｂ０・Ｙｎ−１）の演算結果をＹｎとして、次のステップＳ２７０に進む。

（３） 演算カウンタのカウント値Ｋが３であるときには（カウント値Ｋ＝３）、ステップＳ４５０（図中フィルタ演算３と記す）において、今回のステップＳ４５０に先だって実行したステップＳ４４０の演算結果をＹｎとし、Ｙｎ−２用演算結果バッファの記憶値をＹｎ−２として、（Ｙｎ＋Ｂ１・Ｙｎ−２）を演算する。（Ｂ１・Ｙｎ−２）は上述の数式１の第３項である。そして、（Ｙｎ＋Ｂ１・Ｙｎ−２）の演算結果をＹｎとし、次のステップＳ２７０に進む。

（４） 演算カウンタのカウント値Ｋが４以上であるときには（カウント値Ｋ≧４）、ステップＳ４６０（図中フィルタ演算４と記す）において、今回のステップＳ４６０に先だって実行したステップＳ４５０の演算結果をＹｎとし、Ｙｎ−３用演算結果バッファの記憶値をＹｎ−３として、（Ｙｎ＋Ｂ２・Ｙｎ−３）を演算する。（Ｂ２・Ｙｎ−３）は上述の数式１の第３項である。そして、（Ｙｎ＋Ｂ２・Ｙｎ−３）の演算結果をＹｎする。

次のステップＳ４６５において、上記第１実施形態のステップＳ２６０と同様に、Ｙｎ−１用演算結果バッファの記憶値、Ｙｎ−２用演算結果バッファの記憶値、およびＹｎ−３用演算結果バッファの記憶値を更新する。次のステップＳ４７０において演算カウンタのカウント値Ｋを零に設定して（Ｋ＝０）、次のステップＳ２７０に進む。

ここで、ステップＳ４３０、Ｓ４４０、Ｓ４５０、Ｓ４６０は、それぞれ、ステップＳ２５０のフィルタ演算処理を４分割した処理に相当している。このため、上記ステップＳ２３０でＮＯと判定すると、フィルタ演算処理を４分割して実施することになる。

また、ＣＰＵ３６は、通信回路３４から要求信号（すなわち、通信割り込み）を受けると、上述の第１実施形態と同様、通信回路３４を制御してフィルタ演算の結果Ｙｎを電子制御装置に送信する。

次に、本実施形態の演算器３３の処理の具体例について図１３（ａ）、（ｂ）を参照して説明する。

図１３（ａ）、（ｂ）は演算器３３の処理状態を示す図である。図１３（ａ）は、本実施形態において動作周波数をｆｃｐｕとしてＣＰＵ３６が動作する通常演算時のものを示し、図１３（ｂ）は、本実施形態において動作周波数をｆｃｐｕ／４としてＣＰＵ３６が動作する間引き演算時のものを示している。

まず、電源がオンされると、クロック切替器３１ｂは、ＣＰＵ３６に与えるクロックの周波数を、その初期値としての第１のＣＰＵクロックの周波数に設定する。このため、ＣＰＵ３６は、第１のＣＰＵクロックの周波数を動作クロック周波数として動作することになる。

その後、ＣＰＵ３６は、ＡＤ割り込みを受けると、ＡＤ割り込み処理を開始することになる。そして、サンプリング値Ｘ＜規定値であると比較器３３ａが判定した旨をＣＰＵ３６が確認し（図１２中のステップ２１０ａ）、ステップＳ２３０において演算カウンタのカウント値Ｋ＞０としてＮＯと判定したときには、ステップＳ４００において、低速化信号をクロック切替器３１ｂに出力する。このため、クロック切替器３１ｂは、ＣＰＵ３６から低速化信号を受けると、ＣＰＵ３６に与えるクロックの周波数を第２のＣＰＵクロックの周波数ｆｃｐｕ／４に設定する。このことにより、間引き演算が開始されることになる。

この場合、演算カウンタのカウント値Ｋに応じて、図１２中のステップＳ４３０、Ｓ４４０、Ｓ４５０、Ｓ４６０のうちいずれか１つのステップを選択してこの選択したステップに進んで、ステップＳ２６０のＹｎの演算処理を４分割した処理（以下、分割化処理という）を実施する。そして、ステップＳ２７０のＹｎ／Ｙ変換処理を経て終了する。

以上説明した間引き演算の処理は、サンプリング値Ｘ＜規定値であり、かつ演算カウンタのカウント値Ｋ＞０であることが維持される限り、ＣＰＵ３６によりＡＤ割り込みを受ける毎に、繰り返し実施される。

このため、ｊ回目のＡＤ割り込み（図１３（ｂ）中タイミングｔ１参照）を受けたときには、ＡＤ割り込み処理（１／４）を実行し、ステップＳ４２０において演算カウンタのカウント値Ｋ＝１と判定すると、ステップＳ４３０において分割化処理（図１２中フィルタ演算処理１と記す）を実施する。

次に、ｊ＋１回目のＡＤ割り込み（図１３（ｂ）中タイミングｔ２参照）を受けたときには、ＡＤ割り込み処理（２／４）を実行し、ステップＳ４２０において演算カウンタのカウント値Ｋ＝２と判定すると、ステップＳ４４０において分割化処理（図１２中フィルタ演算処理２と記す）を実施する。

次に、ｊ＋２回目のＡＤ割り込み（図１３（ｂ）中タイミングｔ３参照）を受けたときには、ＡＤ割り込み処理（３／４）を実行し、ステップＳ４２０において演算カウンタのカウント値Ｋ＝３と判定すると、ステップＳ４５０において分割化演算処理（図１２中フィルタ演算処理３と記す）を実施する。

ここで、ＣＰＵ３６が図１３中のＡＤ割り込み処理（３／４）を実行中に、通信回路３４から通信割り込み（図中白抜きの逆三角形参照）を受けたときには、ＡＤ割り込み処理（３／４）が終了したタイミングｔ４にて通信割り込み処理の実行を開始する。この場合、通信回路３４によってステップＳ４６０の演算結果Ｙｎを電子制御装置に送信する。上記演算結果Ｙｎは、タイミングｔ４に先だって実行されたＡＤ割り込み処理（４／４）（図示省略）の演算結果である。

次に、ｊ＋３回目のＡＤ割り込み（図１３（ｂ）中タイミングｔ５参照）を受けたときには、ＡＤ割り込み処理（４／４）を実行し、ステップＳ４２０において演算カウンタのカウント値Ｋ≧４と判定すると、ステップＳ４６０において分割化処理（図１２中フィルタ演算処理４と記す）を実施する。これに伴い、ステップＳ４７０において演算カウンタのカウント値Ｋを零に設定する（カウント値Ｋ＝０）。

このため、ｊ＋４回目のＡＤ割り込み（図１３（ｂ）中タイミングｔ６参照）を受けたときには、ＡＤ割り込み処理（１／４）の実行に際して、ステップＳ２２０で演算カウンタのカウント値を１つインクリメントし、ステップＳ４２０において演算カウンタのカウント値Ｋ＝１と判定とする。このため、ステップＳ４３０において分散化処理（図１２中フィルタ演算処理１と記す）を実施する。

その後、増幅回路２０の出力信号の大きさが規定値よりも大きくなり、比較器３３ａがサンプリング値Ｘが規定値以上であることを判定すると、比較器３３ａは、クロック切替器３１ｂからＣＰＵ３６に与えられるクロックの周波数を第１のＣＰＵクロックの周波数に設定する。このため、ＣＰＵ３６は、第１のＣＰＵクロックの周波数（ｆｃｐｕ）を動作クロックの周波数として動作を開始する。すなわち、通常演算を開始することになる。

これに加えて、ＣＰＵ３６は、ＡＤ変換器３２から出力されるサンプリング値Ｘが規定値以上であると比較器３３ａが判定したことを確認して（図１２中ステップＳ２１０ａ）、ステップＳ３１０で演算カウンタのカウント値Ｋ≧０としてＹＥＳと判定する。そして、ステップＳ３２０においてＹｎ−２用演算結果バッファおよびＹｎ−３用演算結果バッファに対して、Ｙｎ−１用演算結果バッファの記憶値を格納する。ステップＳ３３０で演算カウンタのカウント値Ｋを−２に設定して、次のステップＳ２５０において積和演算器３７によって、通常の演算用係数を用いたフィルタ演算を実施させる。このため、分割化処理の途中結果（すなわち、ステップＳ４３０の分割化処理の演算結果Ｙｎ）を破棄されることになる。

その後、サンプリング値Ｘが規定値以上であることが維持されると、比較器３３ａがサンプリング値Ｘが規定値以上であることを判定すると、比較器３３ａは、クロック切替器３１ｂからＣＰＵ３６に与えられるクロックの周波数を第１のＣＰＵクロックの周波数に維持する。このため、ＣＰＵ３６の動作クロックの周波数は、第１のＣＰＵクロックの周波数（ｆｃｐｕ）に維持されることになる。

これに加えて、ＣＰＵ３６は、ＡＤ変換器３２から出力されるサンプリング値Ｘが規定値以上であると比較器３３ａが判定したことを確認して（図１２中ステップＳ２１０ａ）、ステップＳ３１０で演算カウンタのカウント値Ｋ＜０としてＮＯと判定する。次のステップＳ３３０で演算カウンタのカウント値Ｋを−２に設定して、次のステップＳ２５０において積和演算器３７によって、通常の演算用係数を用いたフィルタ演算を実施させる。

このような通常演算の処理は、サンプリング値Ｘ≧規定値である限り、ＣＰＵ３６によりＡＤ割り込みを受ける毎に、繰り返し実施されることになる（図１３（ａ）参照）。

その後、増幅回路２０の出力信号の大きさが規定値よりも小さくなると、サンプリング値Ｘが規定値未満であると比較器３３ａが判定したことをステップＳ２１０ａで確認する。このとき、ステップＳ２２０で演算カウンタのカウント値Ｋを１つインクリメントして、演算カウンタのカウント値Ｋ＝−１になる。すなわち、演算カウンタのカウント値Ｋ≦０となり、ステップＳ２３０においてＹＥＳと判定する。このため、ＣＰＵ３６の動作クロック周波数は、第１のＣＰＵクロックの周波数（ｆｃｐｕ）に維持される。次のステップＳ２５０において通常の演算用係数を用いたフィルタ演算を実施する。

その後、サンプリング値Ｘ≧規定値であることが維持されると、サンプリング値Ｘが規定値未満であると比較器３３ａが判定したことをステップＳ２１０ａで確認し、ステップＳ２２０で演算カウンタのカウント値Ｋを１つインクリメントすると演算カウンタのカウント値Ｋ＝０になる。このため、ステップＳ２３０においてＹＥＳと判定する。このため、ＣＰＵ３６の動作クロック周波数は、第１のＣＰＵクロックの周波数（ｆｃｐｕ）に維持されて、次のステップＳ２５０において通常の演算用係数を用いたフィルタ演算を実施する。

その後、サンプリング値Ｘ≧規定値であることが維持されて、サンプリング値Ｘが規定値未満であると比較器３３ａが判定したことをステップＳ２１０ａで確認し、ステップＳ２２０で演算カウンタのカウント値Ｋを１つインクリメントすると、演算カウンタのカウント値Ｋ＝１になる。このため、ステップＳ２３０において、今回のサンプリングのタイミングが下降期間を終えているとして、ＮＯと判定する。次のステップＳ４００に移行して、クロック切替器３１ｂからＣＰＵ３６自体に出力されるＣＰＵクロックの周波数を低速化する。これに伴い、上述の間引き演算が開始されることになる。

以上説明した本意実施形態によれば、サンプリング値Ｘ≧規定値であるときには、ＣＰＵ３６は、第１のＣＰＵクロックの周波数（ｆｃｐｕ）を動作クロック周波数として動作して、ＡＤ割り込みを受ける毎に、フィルタ演算を実施してその演算結果Ｙｎを算出することになる。

一方、サンプリング値Ｘ＜規定値であるときには（但し、ステップＳ２３０において演算カウンタのカウント値Ｋ＞０であるときに限る）、ＣＰＵ３６は、第２のＣＰＵクロックの周波数（ｆｃｐｕ／４）を動作クロックの周波数として動作して、上述した分割化処理を、ＡＤ割り込みを受ける毎に実施する。

以上により、サンプリング値Ｘ＜規定値であり、かつステップＳ２３０において今回のサンプリングのタイミングが下降期間を終えているとしてＮＯと判定したときには、ＣＰＵ３６は、第２のＣＰＵクロックの周波数（ｆｃｐｕ／４）を動作クロック周波数として動作する。このため、サンプリング値Ｘと規定値との大小判定に関わらず、ＣＰＵ３６は、第１のＣＰＵクロックの周波数（ｆｃｐｕ）を動作クロック周波数として動作する場合に比べて、ＣＰＵ３６で消費される電力を減らすことができる。

これに加えて、本実施形態では、上述の第１実施形態と同様、ＣＰＵ３６は、メイン演算処理、ＡＤ割り込み処理、および通信割り込み処理以外の余った期間に、スリープしている。このため、ＣＰＵ３６、ひいては演算器３３の消費電力を減らすことができる。

本実施形態では、上述の第１実施形態と同様、通常演算を実施するときには、通常演算用係数（Ａ、Ｂ０、Ｂ１、Ｂ２）を用いて数式１を用いてフィルタ演算を実施する。間引き演算を実施するときには、間引き演算用係数（Ａ、Ｂ０、Ｂ１、Ｂ２）を用いて数式１を用いてフィルタ演算を実施する。ここで、間引き演算用係数と通常演算用係数とは、通常演算時と間引き演算時とで同一特性のフィルタを構成するように設定されている。このため、上述の第１実施形態と同様、間引き演算および通常演算は、ＣＰＵ３６の動作クロックの周波数が互いに異なるものの、従来と同等のフィルタ演算の演算結果Ｙｎを求めることができる。

本実施形態では、上述の第１実施形態と同様、演算カウンタのカウント値Ｋ≦０であるときには、増幅回路２０の出力信号の大きさが規定値よりも大きい状態から規定値よりも小さい状態に変化したとする。すなわち、今回のサンプリングのタイミングが下降期間に入っていると判定する。これに伴い、フィルタ演算として通常演算を実施する。したがって、ＣＰＵクロックの周波数の低下に伴う演算結果Ｙｎの変動を抑えることができる。

本実施形態では、上述の第１実施形態と同様、演算カウンタのカウント値Ｋ≧０であるとしてステップＳ３１０でＹＥＳと判定したときには、今回のサンプリングのタイミングが上昇期間に入っているとする。この場合、ステップＳ３２０の設定処理により、数式１の演算結果Ｙｎを求める際に用いるＹｎ−３およびＹｎ−２を、それぞれＹｎ−１と同一の値にする。したがって、上述の第１実施形態と実質的に同様、Ｙｎ−３およびＹｎ−２の影響をフィルタ特性に与えてＹｎが変動することを抑えることができる。なお、上述の第１実施形態の場合と同様の理由でステップＳ３２０を用いることなく、本実施形態のＡＤ割り込み処理を構成してもよい。

（他の実施形態）
上述の第１実施形態では、通常演算時のフィルタ処理の周期の４倍の時間を間引き演算時のフィルタ処理の周期として用いる例を示したが、これに限らず、通常演算時のフィルタ処理の周期よりも間引き演算時のフィルタ処理の周期の方が長いのであれば、間引き演算時のフィルタ処理の周期としてはどのような時間を設定してもよい。

上述の第２実施形態では、通常演算時のＣＰＵ３６の動作クロックの周波数ｆｃｐｕの４分１の値ｆｃｐｕ／４を、間引き演算時のＣＰＵ３６の動作クロックの周波数とした例を示したが、これに限らず、通常演算時のＣＰＵ３６の動作クロックの周波数の方が間引き演算時のＣＰＵ３６の動作クロックの周波数に比べて高い周波数であるならば、間引き演算時のＣＰＵ３６の動作クロックの周波数としてどのような値に設定してもよい。

上述の第１、第２の実施形態では、ステップ３２０でＹＥＳと判定したときに、ステップＳ３２０においてＹｎ−２用演算結果バッファおよびＹｎ−３用演算結果バッファに対してＹｎ−１用演算結果バッファの記憶値を格納して、Ｙｎ−２およびＹｎ−３をＹｎ−１と同一値にしてフィルタ演算をする例を示したが、これに限らず、ステップ３２０、Ｓ３２０の処理を削除してもよい。

上述の第１実施形態では、サンプリング値Ｘが規定値未満であるとき（自動車の加速度の変化量が少ない場合）のフィルタ特性とサンプリング値Ｘが規定値以上であるとき（自動車の加速度の変化量が大きい場合）のフィルタ特性を合わせるためにフィルタの演算式の係数を変えたが、これに代えて、次のようにしてもよい。

すなわち、加速度の変化量が少ない場合の(すなわち、車両走行時の数G以下で加速度がゆっくり変化する場合に適した）フィルタ特性と、加速度の変化量が大きく変化する場合の（すなわち、車両衝突時の加速度が急激に変化する場合に適した）フィルタ特性とをそれぞれ別の特性にすることも可能である。

上述の第１実施形態では、センサ素子の出力信号Ｘが規定値以上であるとき、フィルタ演算を実施する周期を短い周期に設定し、センサ素子の出力信号Ｘが規定値未満であるとき、フィルタ演算を実施する周期を長い周期に設定することにより、サンプリング値Ｘに応じてフィルタ演算を実施する周期を二段階で変更した例について説明したが、これに限らず、サンプリング値Ｘに応じてフィルタ演算を実施する周期を三段階以上の複数段階で変化させるようにしてもよい。

例えば、車両が走行時か或いは衝突時かを判定するために設定されている規定値（以下、第１の規定値という）に加えて、車両が停止しているか否かを判定するための第２の規定値（例えば加速度１Gに相当する）を用いる。

上述の第１実施形態の場合には、サンプリング値Ｘが第２の規定値未満であるときには、車両が停止しているとして、車両が走行時および衝突時に比べて、フィルタ演算の周期を長くしてフィルタ演算の回数を減らすことができ更に消費電力を下げることができる。

上述の第２実施形態においても、サンプリング値Ｘに応じてＣＰＵ３６の動作クロックの周波数を３段階以上の複数段階で変更するようにしてもよい。

具体的には、サンプリング値Ｘが第２の規定値未満であるときには、車両が停止しているとして、車両が走行時および衝突時に比べて、ＣＰＵ３６の動作クロックの周波数を低くして更にＣＰＵ３６の消費電力を下げることができる。

上述の第１、２実施形態において、ステップＳ２３０において今回のサンプリングのタイミングが下降期間内に入っているか否かを判定するために用いる判定回数を３として、ステップＳ２１０でＹＥＳ判定した後において、ステップＳ２１０でＮＯと判定する判定回数が３回未満であるか否かを判定することにより、ステップＳ２３０において今回のサンプリングのタイミングが下降期間内に入っているか否かを判定する例について説明したが、これに限らず、次のようにしてもよい、
すなわち、ステップＳ２３０において今回のサンプリングのタイミングが下降期間内に入っているか否かを判定するために用いる判定回数を１以上の値ならば、３以外の値にしてもよい。

上述の第１、第２の実施形態では、ＣＰＵ３６以外のハードウェア回路として積和演算器３７を用いてフィルタ演算処理を実施する例について説明したが、これに限らず、ＣＰＵ３６によってフィルタ演算処理を実施するようにしてもよい。

上述の第１、２実施形態では、数式１を用いたフィルタ演算によりバンドパスフィルタの濾過信号を演算した例について説明したが、これに代えて、数式１を用いたフィルタ演算により、ローパスフィルタやハイパスフィルタなどの各種のフィルタの濾過信号を演算するようにしてもよい。

上述の第１の実施形態では、増幅回路２０の出力信号（すなわち、センサ素子の出力信号）が規定値未満のときには、長い周期でデジタルフィルタ処理を繰り返し実施し、増幅回路２０の出力信号の大きさが規定値よりも大きいときには、短い周期でデジタルフィルタ処理を繰り返し実施する例について説明したが、これに代えて、次のようにしてもよい。

増幅回路２０の出力信号（すなわち、センサ素子の出力信号）の変化量が規定値未満のときには、長い周期でデジタルフィルタ処理を繰り返し実施し、増幅回路２０の出力信号の変化量が規定値よりも大きいときには、短い周期でデジタルフィルタ処理を繰り返し実施するようにしてもよい。

具体的には、ＣＰＵ３６が、ＡＤ変換器３２がサンプリングを実施する毎に、今回のサンプリング値と前回のサンプリング値との差分（＝今回のサンプリング値−前回のサンプリング値）を算出し、この差分が規定値以上であるか否かを判定する。差分が規定値未満であると判定したときには、長い周期でデジタルフィルタ処理を繰り返し実施し、差分が規定値よりも大きいと判定したときには、短い周期でデジタルフィルタ処理を繰り返し実施する。

なお、今回のサンプリング値と前回のサンプリング値との差分としては、（今回のサンプリング値−前回のサンプリング値）とする場合に限らず、差分としては、（今回のサンプリング値−前回のサンプリング値）の絶対値（＝｜今回のサンプリング値−前回のサンプリング値｜）としてもよい。

また、上述の第２の実施形態では、増幅回路２０の出力信号の大きさが規定値未満のときと、増幅回路２０の出力信号の大きさが規定値よりも大きいときとで、ＣＰＵ３６の動作クロックの周波数を変更する例について説明したが、これに代えて、次のようにしてもよい。

すなわち、ＡＤ変換器３２がサンプリングを実施する毎に、比較器３３ａは、今回のサンプリング値と前回のサンプリング値との差分が規定値以上であるか否かを判定し、その判定結果を示す判定結果信号をＣＰＵ３６に出力する。

ここで、比較器３３ａは差分が規定値以上であると判定する毎に、その判定結果を示す判定結果信号をクロック切替器３１ｂに出力する。これに伴い、クロック切替器３１ｂは、判定結果信号を受けると、第１のＣＰＵクロックをＣＰＵ３６に与える。つまり、比較器３３ａは、差分が規定値以上であると判定する毎に、比較器３３ａは、クロック切替器３１ｂから第１のＣＰＵクロックをＣＰＵ３６に出力させるように与えるようにクロック切替器３１ｂを制御することになる。これにより、ＣＰＵ３６の動作クロックの周波数が第１のＣＰＵクロックの周波数に設定される。

一方、差分が規定値未満であると比較器３３ａが判定したときには、比較器３３ａがＣＰＵ３６に判定結果信号をＣＰＵ３６に出力する。ＣＰＵ３６は、クロック切替器３１ｂから第２のクＣＰＵロックをＣＰＵに与えるようにクロック切替器３１ｂを制御する。これにより、ＣＰＵ３６の動作クロックの周波数が第２のＣＰＵクロックの周波数に設定される。

上述の第１、第２の実施形態では、数式１に基づいてＡ０・Ｘ以外に、Ｂ０・Ｙｎ−１、Ｂ１・Ｙｎ−２、およびＢ２・Ｙｎ−３を用いてＹｎを演算する例について説明したが、これに限らず、ｎ回目の演算結果Ｙｎに先だって演算された演算結果Ｙｎ−ｄ（ｄは整数）に係数Ｂを掛けたＢ・Ｙｎ−ｄと、サンプリング値Ｘとを用いるのであれば、どのような手法で演算結果Ｙｎを求めてもよく、演算結果Ｙｎを求めるために、数式１を用いることに限定されない。

上述の第１、２実施形態では、数式１を用いたフィルタ演算によりバンドパスフィルタの濾過信号を演算した例について説明したが、これに代えて、数式１を用いたフィルタ演算により、ローパスフィルタやハイパスフィルタなどの各種のフィルタの濾過信号を演算するようにしてもよい。

上述の第１、第２の実施形態では、本発明の物理量センサとして自動車用センサを用いた例を示したが、これに代えて、自動車以外の二輪車などの各種の機器に用いるセンサに本発明を適用してもよい。

上述の第１、第２の実施形態では、本発明の物理量センサとして加速度センサを用いた例を示したが、これに限らず、温度センサや湿度センサなどの各種のセンサに本発明を適用してもよい。

１ 自動車用加速度センサ
１０ センサ素子
２０ 増幅回路
３０ 制御装置
３０Ａ 制御装置
３１ 低消費電力回路
３２ ＡＤ変換器
３３ 演算器
３４ 通信回路
３５ メモリ
３６ ＣＰＵ
３７ 積和演算器
３１ａ 分周器
３１ｂ クロック切替器
３３ａ 比較器
４０ 発振回路

Claims (24)

1. 被検出対象の物理量を検出するセンサ素子（１０）と、
   前記センサ素子の出力信号を一定期間毎にサンプリングするＡＤ変換器（３２）と、
   前記ＡＤ変換器から出力されるサンプリング値をフィルタ処理するためのフィルタ演算を繰り返し実施する演算手段（Ｓ２５０）と、
   前記ＡＤ変換器から出力されるサンプリング値が規定値以上であるか否かを判定する判定手段（Ｓ２１０）と、を備え、
   前記サンプリング値が規定値未満であると前記判定手段が判定したときには、前記演算手段が長い周期で前記フィルタ演算を繰り返し実施し、前記サンプリング値が規定値以上であると前記判定手段が判定したときには、前記演算手段が短い周期で前記フィルタ演算を繰り返し実施することを特徴とする物理量センサ。
2. 前記ＡＤ変換器から出力されるサンプリング値が前記規定値よりも大きな状態から小さい状態に移行する下降期間内に今回の前記サンプリングのタイミングが入っているか否かを判定する下降期間判定手段（Ｓ２３０）を備え、
   前記今回のサンプリングのタイミングが前記下降期間に入っていると前記下降期間判定手段が判定したときには、前記演算手段が短い周期で前記フィルタ演算を繰り返し実施し、
   前記今回のサンプリングのタイミングが前記下降期間を終えていると前記下降期間判定手段が判定したときには、前記演算手段が長い周期で前記フィルタ演算を繰り返し実施することを特徴とする請求項１に記載の物理量センサ。
3. 前記ＡＤ変換器が前記サンプリングを実施する毎に、前記サンプリング値が規定値以上であるか否かを前記判定手段が判定するようになっており、
   前記下降期間判定手段（Ｓ２３０）は、前記サンプリング値が規定値以上であると前記判定手段が判定した後に前記サンプリング値が規定値未満であると前記判定手段が判定した回数が所定回数未満であるか否かを判定することにより、前記今回の前記サンプリングのタイミングが前記下降期間内に入っているか否かを判定することを特徴とする請求項２に記載の物理量センサ。
4. ｎ回目の前記フィルタ演算の演算結果をＹｎとし、前記ｎ回目の前記フィルタ演算に先だって演算される（ｎ−１）回目の前記フィルタ演算の演算結果をＹｎ−１とし、前記ｎ−１回目の前記フィルタ演算に先だって演算される（ｎ−Ｓ）回目の前記フィルタ演算の演算結果をＹｎ−Ｓとし、
   前記サンプリング値をＸをとし、前記Ｘに掛けるための係数をＡ０とし、前記Ｙｎ−１に掛けるための係数をＢ０とし、Ｙｎ−Ｓに掛けるための係数をＢＳとしたとき、
   前記演算手段は、Ａ０・Ｘ、Ｂ０・Ｙｎ−１、およびＢＳ・Ｙｎ−Ｓを用いて前記Ｙｎを演算するものであり、
   前記ＡＤ変換器から出力されるサンプリング値が前記規定値よりも小さな状態から大きな状態に移行する上昇期間内に今回の前記サンプリングのタイミングが入っているか否かを判定する上昇期間判定手段（Ｓ３１０）を備え、
   前記今回のサンプリングのタイミングが前記上昇期間に入っていると前記上昇期間判定手段が判定したときには、前記演算手段は、前記Ｙｎ−Ｓを前記Ｙｎ−１と同一値にして前記Ｙｎを演算することを特徴とする請求項１ないし３のいずれか１つに記載の物理量センサ。
5. 前記ＡＤ変換器が前記サンプリングを実施する毎に、前記サンプリング値が規定値以上であるか否かを前記判定手段が判定するようになっており、
   前記上昇期間判定手段（Ｓ３１０）は、前記今回のサンプリング値が規定値以上であると前記判定手段が判定することに先だって、前記判定手段が前記サンプリング値が規定値未満であると判定した場合には、前記今回の前記サンプリングのタイミングが前記上昇期間内に入っているとし、
   前記上昇期間判定手段（Ｓ３１０）は、前記今回のサンプリング値が規定値以上であると前記判定手段が判定することに先だって、前記判定手段が前記サンプリング値が規定値以上であると判定した場合には、前記今回の前記サンプリングのタイミングが前記下降期間を終えているとすることを特徴とする請求項４に記載の物理量センサ。
6. 被検出対象の物理量を検出するセンサ素子（１０）と、
   前記センサ素子の出力信号を一定期間毎にサンプリングするＡＤ変換器（３２）と、
   前記ＡＤ変換器から出力されるサンプリング値をフィルタ処理するフィルタ演算を繰り返し実施する演算手段（Ｓ２５０）と、
   前記ＡＤ変換器から今回出力されるサンプリング値と前記ＡＤ変換器から前回出力されたサンプリング値との差分が規定値以上であるか否かを判定する判定手段（Ｓ２１０）と、を備え、
   前記差分が規定値未満であると前記判定手段が判定したときには、前記演算手段が長い周期で前記フィルタ演算を繰り返し実施し、前記差分が規定値以上であると前記判定手段が判定したときには、前記演算手段が短い周期で前記フィルタ演算を繰り返し実施することを特徴とする物理量センサ。
7. 前記ＡＤ変換器から出力されるサンプリング値に基づいて、前記差分が前記規定値よりも大きな状態から小さい状態に移行する下降期間内に今回の前記サンプリングのタイミングが入っているか否かを判定する下降期間判定手段（Ｓ２３０）を備え、
   前記今回のサンプリングのタイミングが前記下降期間に入っていると前記下降期間判定手段が判定したときには、前記演算手段が短い周期で前記フィルタ演算を繰り返し実施し、
   前記今回のサンプリングのタイミングが前記下降期間を終えていると前記下降期間判定手段が判定したときには、前記演算手段が長い周期で前記フィルタ演算を繰り返し実施することを特徴とする請求項６に記載の物理量センサ。
8. 前記ＡＤ変換器が前記センサ素子の出力信号をサンプリングする毎に、前記差分が規定値以上であるか否かを前記判定手段が判定するようになっており、
   前記下降期間判定手段（Ｓ２３０）は、前記差分が規定値以上であると前記判定手段が判定した後に前記差分が規定値未満であると前記判定手段が判定した回数が所定回数未満であるか否かを判定することにより、前記今回の前記サンプリングのタイミングが前記下降期間内に入っているか否かを判定することを特徴とする請求項７に記載の物理量センサ。
9. ｎ回目の前記フィルタ演算の演算結果をＹｎとし、前記ｎ回目の前記フィルタ演算に先だって演算される（ｎ−１）回目の前記フィルタ演算の演算結果をＹｎ−１とし、前記ｎ−１回目の前記フィルタ演算に先だって演算される（ｎ−Ｓ）回目の前記フィルタ演算の演算結果をＹｎ−Ｓとし、
   前記サンプリング値をＸとし、前記Ｘに掛けるための係数をＡ０とし、前記Ｙｎ−１に掛けるための係数をＢ０とし、Ｙｎ−Ｓに掛けるための係数をＢＳとしたとき、
   前記演算手段は、Ａ０・Ｘ、Ｂ０・Ｙｎ−１、およびＢＳ・Ｙｎ−Ｓを用いて前記Ｙｎを演算するものであり、
   前記差分が前記規定値よりも小さな状態から大きな状態に移行する上昇期間内に今回の前記サンプリングのタイミングが入っているか否かを判定する上昇期間判定手段（Ｓ３１０）を備え、
   前記今回のサンプリングのタイミングが前記上昇期間に入っていると前記上昇期間判定手段が判定したときには、前記演算手段は、前記Ｙｎ−Ｓを前記Ｙｎ−１と同一値にして前記Ｙｎを演算することを特徴とする請求項６ないし８のいずれか１つに記載の物理量センサ。
10. 前記ＡＤ変換器が前記サンプリングを実施する毎に、前記差分が規定値以上であるか否かを前記判定手段が判定するようになっており、
    前記上昇期間判定手段（Ｓ３１０）は、前記差分が規定値以上であると前記判定手段が判定することに先だって、前記判定手段が前記差分が規定値未満であると判定した場合には、前記今回の前記サンプリングのタイミングが前記上昇期間内に入っているとし、
    前記上昇期間判定手段（Ｓ３１０）は、前記今回の前記差分が規定値以上であると前記判定手段が判定することに先だって、前記判定手段が前記差分が規定値以上であると判定した場合には、前記今回の前記サンプリングのタイミングが前記下降期間を終えているとすることを特徴とする請求項９に記載の物理量センサ。
11. 前記ＡＤ変換器（３２）が前記サンプリングを実施する毎に前記演算手段が前記フィルタ演算を実施することにより、前記演算手段が短い周期で前記フィルタ演算を実施するようになっており、
    前記ＡＤ変換器（３２）が複数回、前記サンプリングを実施する毎に前記演算手段が１回の前記フィルタ演算を実施することにより、前記演算手段が長い周期で前記フィルタ演算を実施することを特徴とする請求項１ないし１０のいずれか１つに記載の物理量センサ。
12. ｎ回目の前記フィルタ演算の演算結果をＹｎとし、前記ｎ回目の前記フィルタ演算に先だって演算される（ｎ−ｄ）回目の前記フィルタ演算の演算結果をＹｎ−ｄとし、
    前記サンプリング値をＸとし、前記Ｘに掛けるための係数をＡ０とし、Ｙｎ−ｄに掛けるための係数をＢとしたとき、
    前記演算手段は、Ａ０・Ｘ、およびＢ・Ｙｎ−ｄを用いて前記Ｙｎを演算するものであり、
    前記演算手段が長い周期で前記フィルタ演算を実施するときと、前記演算手段が短い周期で前記フィルタ演算を実施するときとでは、前記フィルタ演算のフィルタ特性が同一になるように前記演算手段が前記フィルタ演算で用いる前記係数としてのＡ０およびＢを切り替えるようになっていることを特徴とする請求項１ないし３、６ないし８のいずれか１つに記載の物理量センサ。
13. 被検出対象の物理量を検出するセンサ素子（１０）と、
    前記センサ素子の出力信号を一定期間毎にサンプリングするＡＤ変換器（３２）と、
    第１のクロックとこの第１のクロックよりも低い周波数を有する第２のクロックとのうちいずれか一方のクロックを出力するクロック発生手段（３１ｂ）と、
    前記ＡＤ変換器から出力されるサンプリング値が規定値以上であるか否かを判定する比較手段（３３ａ）と、
    前記クロック発生手段から出力されるクロックを動作クロックとして動作し、かつ前記ＡＤ変換器から出力されるサンプリング値をフィルタ処理するためのフィルタ演算を繰り返し実施するＣＰＵ（３６）と、を備え、
    前記比較手段（３３ａ）が前記サンプリング値が規定値以上であると判定したときに、前記比較手段は、前記クロック発生手段から前記ＣＰＵに与えるクロックの周波数を前記第１のクロックの周波数に設定するようになっており、
    前記比較手段（３３ａ）が前記サンプリング値が規定値未満であると判定したときには、前記比較手段は、前記サンプリング値が規定値未満であると判定した旨を示す判定結果信号を前記ＣＰＵに出力して、前記ＣＰＵが前記クロック発生手段から前記ＣＰＵ自体に与えるクロックの周波数を前記第２のクロックの周波数に設定するようになっていることを特徴とする物理量センサ。
14. 前記ＣＰＵは、前記ＡＤ変換器から出力されるサンプリング値が前記規定値よりも大きい状態から小さい状態に移行する下降期間内に今回の前記サンプリングのタイミングが入っているか否かを判定するものであり、
    前記今回のサンプリングのタイミングが前記下降期間に入っていると前記ＣＰＵが判定したときには、前記クロック発生手段から前記ＣＰＵに与えられるクロックの周波数を前記第１のクロックの周波数に維持するようになっており、
    前記今回のサンプリングのタイミングが前記下降期間を終えていると前記ＣＰＵが判定したときには、前記ＣＰＵが前記クロック発生手段から前記ＣＰＵ自体に与えるクロックの周波数を前記第２のクロックの周波数に設定するようになっていることを特徴とする請求項１３に記載の物理量センサ。
15. 前記ＡＤ変換器が前記サンプリングを実施する毎に、前記サンプリング値が規定値以上であるか否かを前記比較手段が判定するようになっており、
    前記ＣＰＵは、前記サンプリング値が規定値以上であると前記比較手段が判定した後に前記サンプリング値が規定値よりも小さいと前記比較手段が判定した回数が所定回数未満であるか否かを判定することにより、前記今回の前記サンプリングのタイミングが前記下降期間内に入っているか否かを判定することを特徴とする請求項１４に記載の物理量センサ。
16. ｎ回目の前記フィルタ演算の演算結果をＹｎとし、前記ｎ回目の前記フィルタ演算に先だって演算される（ｎ−１）回目の前記フィルタ演算の演算結果をＹｎ−１とし、前記ｎ−１回目の前記フィルタ演算に先だって演算される（ｎ−Ｓ）回目の前記フィルタ演算の演算結果をＹｎ−Ｓとし、
    前記サンプリング値をＸとし、前記Ｘに掛けるための係数をＡ０とし、前記Ｙｎ−１に掛けるための係数をＢ０とし、Ｙｎ−Ｓに掛けるための係数をＢＳとしたとき、
    前記ＣＰＵは、Ａ０・Ｘ、Ｂ０・Ｙｎ−１、およびＢＳ・Ｙｎ−Ｓを用いて前記Ｙｎを演算するものであり、
    前記ＣＰＵは、前記ＡＤ変換器から出力されるサンプリング値が前記規定値よりも小さい状態から大きい状態に移行する上昇期間内に今回の前記サンプリングのタイミングが入っているか否かを判定するものであり、
    前記今回のサンプリングのタイミングが前記上昇期間に入っていると前記ＣＰＵが判定したときには、前記ＣＰＵは、前記Ｙｎ−Ｓを前記Ｙｎ−１と同一値にして前記Ｙｎを演算することを特徴とする請求項１３ないし１５のいずれか１つに記載の物理量センサ。
17. 前記ＡＤ変換器が前記サンプリングを実施する毎に、前記サンプリング値が規定値以上であるか否かを前記比較手段が判定するようになっており、
    前記ＣＰＵは、前記今回のサンプリング値が規定値以上であると判定することに先だって、前記サンプリング値が規定値未満であると判定した場合には、前記今回の前記サンプリングのタイミングが前記上昇期間内に入っているとし、
    前記ＣＰＵは、前記今回のサンプリング値が規定値以上であると判定することに先だって、前記サンプリング値が規定値以上であると判定した場合には、前記今回の前記サンプリングのタイミングが前記上昇期間を終えているとすることを特徴とする請求項１６に記載の物理量センサ。
18. 被検出対象の物理量を検出するセンサ素子（１０）と、
    前記センサ素子の出力信号を一定期間毎にサンプリングするＡＤ変換器（３２）と、
    第１のクロックとこの第１のクロックよりも低い周波数を有する第２のクロックとのうちいずれか一方のクロックを出力するクロック発生手段（３１ｂ）と、
    前記ＡＤ変換器から今回出力されるサンプリング値と前記ＡＤ変換器から前回出力されたサンプリング値との差分が規定値以上であるか否かを判定する比較手段（３３ａ）と、
    前記クロック発生手段から出力されるクロックを動作クロックとして動作し、かつ前記ＡＤ変換器から出力されるサンプリング値をフィルタ処理するためのフィルタ演算を繰り返し実施するＣＰＵ（３６）とを備え、
    前記比較手段が前記差分が規定値以上であると判定したときに、前記比較手段は、前記クロック発生手段から前記ＣＰＵに与えるクロックの周波数を前記第１のクロックの周波数に設定するようになっており、
    前記差分が規定値未満であると前記比較手段が判定したときには、前記比較手段は、前記差分が規定値未満であると判定した旨を示す判定結果信号を前記ＣＰＵに出力して、前記ＣＰＵが前記クロック発生手段から前記ＣＰＵ自体に与えるクロックの周波数を前記第２のクロックの周波数に設定するようになっていることを特徴とする物理量センサ。
19. 前記ＣＰＵは、前記ＡＤ変換器から出力されるサンプリング値に基づいて、前記差分が前記規定値よりも大きい状態から小さい状態に移行する下降期間内に今回の前記サンプリングのタイミングが入っているか否かを判定するものであり、
    前記今回のサンプリングのタイミングが前記下降期間に入っていると前記ＣＰＵが判定したときには、前記クロック発生手段から前記ＣＰＵに与えるクロックの周波数が前記第１のクロックの周波数に維持されるようになっており、
    前記今回のサンプリングのタイミングが前記下降期間を終えていると前記下降期間判定手段が判定したときには、前記ＣＰＵが前記クロック発生手段から前記ＣＰＵ自体に与えるクロックの周波数を前記第２のクロックの周波数に設定するようになっていることを特徴とする請求項１８に記載の物理量センサ。
20. 前記ＡＤ変換器が前記サンプリングを実施する毎に、前記差分と規定値とを前記比較手段が判定するようになっており、
    前記ＣＰＵは、前記差分が規定値以上であると前記比較手段が判定した後に前記差分が規定値未満であると前記比較手段が判定した回数が所定回数未満であるか否かを判定することにより、前記差分が前記規定値よりも大きな状態から小さい状態に移行する下降期間内に今回の前記サンプリングのタイミングが入っているか否かを判定するようになっていることを特徴とする請求項１９に記載の物理量センサ。
21. ｎ回目の前記フィルタ演算の演算結果をＹｎとし、前記ｎ回目の前記フィルタ演算に先だって演算される（ｎ−１）回目の前記フィルタ演算の演算結果をＹｎ−１とし、前記ｎ−１回目の前記フィルタ演算に先だって演算される（ｎ−Ｓ）回目の前記フィルタ演算の演算結果をＹｎ−Ｓとし、
    前記サンプリング値をＸとし、前記Ｘに掛けるための係数をＡ０とし、前記Ｙｎ−１に掛けるための係数をＢ０とし、Ｙｎ−Ｓに掛けるための係数をＢＳとしたとき、
    前記ＣＰＵは、Ａ０・Ｘ、Ｂ０・Ｙｎ−１、およびＢＳ・Ｙｎ−Ｓを用いて前記Ｙｎを演算するものであり、
    前記ＣＰＵは、前記差分が前記規定値よりも小さい状態から大きい状態に移行する上昇期間内に今回の前記サンプリングのタイミングが入っているか否かを判定するものであり、
    前記今回のサンプリングのタイミングが前記上昇期間に入っていると前記ＣＰＵが判定したときには、前記ＣＰＵは、前記Ｙｎ−Ｓを前記Ｙｎ−１と同一値にして前記Ｙｎを演算することを特徴とする請求項１８ないし２０のいずれか１つに記載の物理量センサ。
22. 前記ＡＤ変換器が前記サンプリングを実施する毎に、前記差分が規定値以上であるか否かを前記比較手段が判定するようになっており、
    前記ＣＰＵは、前記差分が規定値以上であると判定することに先だって、前記差分が規定値未満であると判定した場合には、前記今回の前記サンプリングのタイミングが前記上昇期間内に入っているとし、
    前記ＣＰＵは、前記今回の前記差分が規定値以上であると判定することに先だって、前記差分が規定値以上であると判定した場合には、前記今回の前記サンプリングのタイミングが前記上昇期間を終えているとすることを特徴とする請求項２１に記載の物理量センサ。
23. ｎ回目の前記フィルタ演算の演算結果をＹｎとし、前記ｎ回目の前記フィルタ演算に先だって演算される（ｎ−ｄ）回目の前記フィルタ演算の演算結果をＹｎ−ｄとし、
    前記サンプリング値をＸとし、前記Ｘに掛けるための係数をＡ０とし、Ｙｎ−ｄに掛けるための係数をＢとしたとき、
    前記ＣＰＵは、Ａ０・Ｘ、およびＢ・Ｙｎ−ｄを用いて前記Ｙｎを演算するものであり、
    前記クロック発生手段から前記ＣＰＵに与えられるクロックの周波数が前記第１のクロックの周波数に設定されているときと、前記クロック発生手段から前記ＣＰＵに与えられるクロックの周波数が前記第２のクロックの周波数に設定されているときとで、前記フィルタ演算のフィルタ特性が同一になるように前記ＣＰＵが前記フィルタ演算で用いる係数としてのＡ０およびＢを切り替えるようになっていることを特徴とする請求項１３ないし１５、１８ないし２０のうちいずれか１つに記載の物理量センサ。
24. 前記クロック発生手段によって前記ＣＰＵの動作クロックの周波数が前記第２のクロックの周波数に設定されているときには、前記ＣＰＵが１回の前記フィルタ演算を複数に分散化して実施することを特徴とする請求項１３ないし１２３のいずれか１つに記載の物理量センサ。

Images