JP2012178482A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2012178482A
JP2012178482A JP2011041048A JP2011041048A JP2012178482A JP 2012178482 A JP2012178482 A JP 2012178482A JP 2011041048 A JP2011041048 A JP 2011041048A JP 2011041048 A JP2011041048 A JP 2011041048A JP 2012178482 A JP2012178482 A JP 2012178482A
Authority
JP
Japan
Prior art keywords
connection pad
semiconductor element
solder resist
central portion
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011041048A
Other languages
English (en)
Inventor
Seiichi Takami
征一 高見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2011041048A priority Critical patent/JP2012178482A/ja
Publication of JP2012178482A publication Critical patent/JP2012178482A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】外部接続パッドに無電解めっき法によるめっき金属層が良好に被着されているとともに、半導体素子接続パッドに半田が直接溶着された配線基板の製造方法を提供すること。
【解決手段】絶縁基板1上面の半導体素子接続パッド2の中央部をソルダーレジスト用樹脂層4の薄膜4bで覆ったままの状態で、絶縁基板1下面の外部接続パッド2の露出した中央部に無電解めっき法によりめっき金属層6を被着させ、次に絶縁基板1上面側のソルダーレジスト用樹脂層4の薄膜4bを除去して半導体素子接続パッド2の中央部を露出させ、最後に露出した半導体素子接続パッド2の中央部に半田7を溶着させる。
【選択図】図1

Description

本発明は、半導体素子を搭載するために用いられる配線基板の製造方法に関するものである。
従来、半導体集積回路素子等の半導体素子を搭載するために用いられる配線基板は、例えばガラス−エポキシ板等から成る絶縁板やエポキシ樹脂等から成る絶縁層が複数層積層された絶縁基板の内部および表面に銅箔や銅めっき膜等の銅から成る配線導体が配設されて成る。また絶縁基板の上面中央部には半導体素子の電極が半田バンプを介して電気的に接続される半導体素子接続パッドが複数形成されており、絶縁基板の下面には外部電気回路基板の配線導体に半田ボールを介して電気的に接続される外部接続パッドが形成されている。さらに絶縁基板の上下面には各半導体素子接続パッドの中央部および各外部接続パッドの中央部を露出させる開口部を有するソルダーレジスト層が各半導体素子接続パッドの外周部および各外部接続パッドの外周部を覆うようにして被着されている。またソルダーレジスト層から露出する半導体素子接続パッドおよび外部接続パッドには、ニッケルめっき層と金めっき層とを順次被着させたニッケル−金めっき層やニッケルめっき層とパラジウムめっき層と金めっき層とを順次被着させたニッケル−パラジウム−金めっき層等から成るめっき金属層が被着される。さらに半導体素子接続パッドには半導体素子の電極と接続するための半田バンプが溶着されている。あるいは、半導体素子接続パッドおよび外部接続パッドにめっき金属層を被着させずに、半導体素子接続パッド上に直接半田バンプを溶着させたり、外部接続パッド上に半田層を直接溶着させたりする場合もある。
そして、半導体素子の電極を半導体素子接続パッドに溶着された半田バンプ上に当接させるとともに、その半田バンプを加熱溶融させることによって半導体素子の電極と半導体素子接続パッドとが半田バンプを介して電気的に接続され、さらにその半導体素子と配線基板との隙間にアンダーフィルと呼ばれる封止樹脂を注入して硬化させることにより半導体素子が配線基板上に実装される。また、外部接続パッド上に被着されためっき金属層上または半田層上に半田ボールを載置するとともにその半田ボールを加熱溶融させることによって、外部接続パッド上に半田ボールが溶着され、この半田ボールを外部電気回路基板の配線導体上に接触させた状態で加熱溶融させることによって、配線基板が半田ボールを介して外部電気回路基板上に実装されることとなる。
ところで近時、上述したような半導体素子を搭載するための配線基板においては、環境への配慮から、半導体素子接続パッドに溶着される半田バンプや外部接続パッドに溶着される半田ボールとして、鉛を含まない錫−銀合金や錫−銀−銅合金等のいわゆる鉛フリー半田が使用されるようになってきている。ところが、この鉛フリー半田を半導体素子の電極と半導体素子接続パッドとを接続するための半田バンプに使用した場合、半導体素子の電極を半導体素子接続パッドに半田バンプを介して接続した後、半導体素子の電極と半導体素子接続パッドとの間に半導体素子を作動させるための電流が長期間にわたり高い電流密度で流れると、半田バンプ中にエレクトロマイグレーションによるボイドが発生する場合がある。半田バンプにエレクトロマイグレーションによるボイドが発生すると、半導体素子の電極とこれに接続されている半導体素子接続パッドとの間の電気的な抵抗が高くなったり、半導体素子の電極とこれに接続されている半導体素子接続パッドとの間が電気的に断線したりして半導体素子を正常に作動させることができなくなる。このような半田バンプに発生するエレクトロマイグレーションは、銅から成る半導体素子接続パッド上に直接半田バンプを溶着した場合よりも、ニッケルから成るめっき金属層を介して半田バンプを溶着した場合の方が特に顕著に発生する。したがって、銅から成る半導体素子接続パッドに鉛フリー半田から成る半田バンプを溶着する場合、半導体素子接続パッド上に直接半田バンプを溶着する方が好ましい。
他方、外部接続パッドには、半田ボールを溶着するための下地としてニッケルめっき層を含むめっき金属層が被着されている方が好ましい。これは、銅から成る外部接続パッド上に鉛フリー半田から成る半田を直接溶着すると、配線基板を外部電気回路基板上に実装した後、両者の間に外部からの衝撃が加えられた場合に、両者の接合部での破断が発生しやすいものとなるからである。銅から成る外部接続パッドの上にニッケルめっき層を含むめっき金属層が被着されている場合、このような衝撃に良好に耐えるための耐衝撃性が高くなる。なお、外部接続パッドは半導体素子接続パッドと比較してその面積が10〜100倍程度大きく、そのため単位面積当たりに流れる電流密度も半導体素子接続パッドの場合に比較して10〜100分の1とはるかに小さいものとなるため、外部接続パッドと外部電気回路基板との間に長期間にわたり電流が流れたとしても、両者を接続する半田ボール中にエレクトロマイグレーションによるボイドが発生する危険性は極めて小さい。したがって、銅から成る外部接続パッド上に半田を直接溶着する必要は無い。
ところで、このように半導体素子接続パッドに半田バンプが直接溶着されているとともに、外部接続パッドにニッケル−パラジウム−金めっき等のめっき金属層が被着された配線基板を得るには、以下に述べる方法が考えられる。まず、絶縁基板の上面に半導体素子接続パッドを形成するとともに絶縁基板の下面に外部接続パッドを形成する。次に、絶縁基板の上下面に、感光性を有するソルダーレジスト用樹脂層を、それぞれ半導体素子接続パッドおよび外部接続パッドを覆うようにして被着させる。次に、絶縁基板上下面のソルダーレジスト用樹脂層に露光および現像処理を施した後、それらを紫外線硬化および熱硬化させることにより、絶縁基板の上面に半導体素子接続パッドの中央部を露出させる開口部を有する上面側のソルダーレジスト層を形成するとともに、絶縁基板の下面に外部接続パッドの中央部を露出させる開口部を有する下面側のソルダーレジスト層を形成する。次に上面側のソルダーレジスト層の上のみに半導体素子接続パッドを覆うようにしてめっきレジスト層を積層するとともに、下面側のソルダーレジスト層から露出する外部接続パッドの表面にめっき金属層を無電解めっき法により被着させる。そして最後に上面側のソルダーレジスト層からめっきレジスト層を剥離して除去するとともに、ソルダーレジスト層から露出する半導体素子接続パッド上に半田バンプを溶着する。
しかしながら、この方法によると、上面側のソルダーレジスト層の上に半導体素子接続パッドを覆うようにしてめっきレジスト層を積層するとともに、下面側のソルダーレジスト層から露出する外部接続パッドの表面にめっき金属層を無電解めっき法により被着させる際に、めっきレジスト層が無電解めっき液に侵されて無電解めっき液中に溶出して無電解めっき液を分解したり、外部接続パッドの表面に被着されるめっき金属層を良好に被着できなくしたりする。これは無電解めっき液が強いアルカリ性を示すとともに高い温度であり、めっきレジストが被めっき物からの剥離性を確保するためにアルカリ性の剥離液に対して侵されやすい性質を与えられているためである。したがって、このような方法で半導体素子接続パッドに半田バンプが直接溶着されているとともに、外部接続パッドにニッケル−パラジウム−金めっき等のめっき金属層が無電解めっき法により被着された配線基板を得ることは困難である。
特開2005−191131号公報
本発明の課題は、絶縁基板の下面に設けた銅から成る外部接続パッドに無電解めっき法によるめっき金属層が良好に被着されているとともに、絶縁基板の上面に設けた銅から成る半導体素子接続パッドに半田が直接溶着された配線基板の製造方法を提供することにある。
本発明の配線基板の製造方法は、絶縁基板の上面に半導体素子の電極が接続される半導体素子接続パッドを形成するとともに該絶縁基板の下面に外部電気回路基板に接続される外部接続パッドを形成する工程と、
感光性を有するソルダーレジスト用樹脂層を、前記絶縁基板の上面および下面に前記半導体素子接続パッドおよび前記外部接続パッドを覆うように被着させる工程と、
感光性を有する前記ソルダーレジスト用樹脂層を、該ソルダーレジスト用樹脂層における前記半導体素子接続パッドの中央部に対応する部位と前記外部接続パッドの中央部に対応する部位とが選択的に未露光部として残り、該未露光部以外の部位が感光されるように露光する工程と、
露光された前記ソルダーレジスト用樹脂層を、前記感光された部位がそのままで残るとともに前記未露光部の一部が前記感光された部位よりも薄い薄膜となって前記半導体素子接続パッドの中央部および前記外部接続パッドの中央部を覆って残るように現像した後、現像されたソルダーレジスト用樹脂層を硬化させる工程と、
硬化した前記ソルダーレジスト用樹脂層における前記薄膜を絶縁基板の下面側のみ除去して前記外部接続パッドの中央部を露出させる工程と、
前記半導体素子接続パッドの中央部を前記薄膜で覆ったままの状態で、前記外部接続パッドの露出した中央部に無電解めっき法によりめっき金属層を被着させる工程と、
絶縁基板の上面側の前記ソルダーレジスト用樹脂層における前記薄膜を除去して前記半導体素子接続パッドの中央部を露出させる工程と、
露出した前記半導体素子接続パッドの中央部に半田を溶着させる工程と、
を行なうことを特徴とするものである。
本発明の配線基板の製造方法によれば、絶縁基板の上面側に形成した半導体素子接続パッドの中央部をソルダーレジスト用樹脂層の硬化した薄膜で覆ったままの状態で、絶縁基板の下面側に形成した外部接続パッドの中央部を露出させ、その露出した外部接続パッドの中央部に無電解めっき法によりめっき金属層を被着させることから、外部接続パッドにめっき金属層を被着させる際には、半導体素子接続パッドはソルダーレジスト用樹脂層が硬化した薄膜で覆われているので、外部接続パッドのみに選択的にめっき金属層を被着させることができる。この場合、半導体素子接続パッドの中央部を覆うソルダーレジスト用樹脂層の薄膜は硬化されて樹脂成分の架橋が進んでいるので、強いアルカリ性を呈する無電解めっき液中であっても、めっき液中に溶出することはなく、したがって、外部接続パッドに無電解めっき法によりめっき金属層を良好に被着させることができる。また、外部接続パッドにめっき金属層を被着させた後に、半導体素子接続パッド上のソルダーレジスト用樹脂層の薄膜を除去し、露出した半導体素子接続パッドの中央部に半田を溶着させることから、銅から成る半導体素子接続パッド上に半田を直接溶着することができる。
図1は、本発明の配線基板の製造方法を説明するための工程毎の要部拡大概略断面図である。
次に、本発明の配線基板の製造方法の実施形態の一例を添付の図1(a)〜(h)を基に説明する。まず、図1(a)に示すように、絶縁基板1の上面に半導体素子の電極が電気的に接続される半導体素子接続パッド2を形成するとともに絶縁基板1の下面に外部電気回路基板の配線導体に電気的に接続される外部接続パッド3を形成する。
絶縁基板1は、例えばガラス−エポキシ板やエポキシ樹脂から成る複数の絶縁層を積層して成る平板であり、その内部には銅箔や無電解および電解銅めっき層から成る内部配線導体(不図示)が形成されている。
半導体素子接続パッド2および外部接続パッド3は、それぞれ厚みが10〜30μm程度の銅箔や無電解および電解銅めっき層から成り、従来周知のサブトラクティブ法やセミアディティブ法により形成される。なお、半導体素子接続パッド2の大きさは直径が50〜100μm程度、外部接続パッド3の大きさは直径が300〜1000μm程度である。
次に、図1(b)に示すように、感光性を有するソルダーレジスト用樹脂層4,5を、絶縁基板1の上面および下面に半導体素子接続パッド2および外部接続パッド3を覆うように被着させる。なお、ソルダーレジスト用樹脂層4,5の厚みは半導体素子接続パッド2上および外部接続パッド3上で10〜20μm程度の厚みとする。
次に、図1(c)に示すように、感光性を有するソルダーレジスト用樹脂層4,5を、ソルダーレジスト用樹脂層4,5における半導体素子接続パッド2の中央部に対応する部位と外部接続パッドの中央部に対応する部位とが選択的に未露光部4a,5aとして残るとともに、未露光部4a,5a以外の部位が感光されるように露光する。なお、露光の際には、未露光部4a,5aに対応する部分が紫外線を透過せず、それ以外の部分が紫外線を透過するガラス板からなる露光マスクをソルダーレジスト用樹脂層4,5に対向するように配置し、そのマスクを透して未露光部4a,5a以外の部位に紫外線を照射して感光させる方法が採用される。
次に、図1(d)に示すように、露光されたソルダーレジスト用樹脂層4,5を、感光された部位がそのままで残るとともに未露光部4a,5aの一部が感光された部位よりも薄い薄膜4b,5bとなって半導体素子接続パッド2の中央部および外部接続パッド3の中央部を覆って残るように現像する。なお、現像には、炭酸ナトリウムを含有するアルカリ性の現像液が用いられる。半導体素子接続パッド2の中央部および外部接続パッド3の中央部を覆って残る薄膜4b,5bの厚みは0.5〜2.0μm程度である。このような厚みの薄膜4b,5bを残すためには、現像の時間を通常より短くしたり、現像液の温度を通常より下げたり、現像液の濃度を通常よりも下げたりする。これらの操作を単独あるいは組み合わせて現像を行なうことにより、未露光部4a,5aが完全に除去することなく半導体素子接続パッド2の中央部および外部接続パッド3の中央部に0.5〜2.0μmの厚みの薄膜4b,5bを形成することが可能である。
次に、現像されたソルダーレジスト用樹脂層4,5を硬化させる。硬化には紫外線硬化および熱硬化が用いられる。紫外線硬化の場合、ソルダーレジスト用樹脂層4,5の全面に紫外線を照射する。熱硬化の場合、ソルダーレジスト用樹脂層4,5をその熱硬化温度より高い温度に加熱する。紫外線硬化の後に熱硬化を行なってもよいし、熱硬化の後に紫外線硬化を行なってもよい。ソルダーレジスト用樹脂層4,5は、硬化により含有される樹脂成分の架橋が進み、耐アルカリ性が強いものとなる。
次に、図1(e)に示すように、硬化した下面側のソルダーレジスト用樹脂層5における薄膜5bを除去して外部接続パッド3の中央部を露出させる。薄膜5bの除去には、例えばウェットブラスト法が用いられる。具体的には、外部接続パッド3の中央部を覆う薄膜5bが消失するまで下面側のソルダーレジスト用樹脂層5の全面にアルミナ等から成る砥粒を水とともに高圧で吹き付ける方法が採用される。この吹き付けにより、下面側のソルダーレジスト用樹脂層5の表面が薄く削り取られて薄膜5bを除去できる。このとき、上面側のソルダーレジスト用樹脂層4における薄膜4bは、半導体素子接続パッド2の中央部を覆ったままで残しておく。また、薄膜5bの除去後には、露出した外部接続パッド3の表面を過酸化水素および硫酸を含有するエッチング液で薄くエッチングして清浄化することが好ましい。
次に、図1(f)に示すように、露出した外部接続パッド3の表面に無電解めっき法によりめっき金属層6を形成する。めっき金属層6としてはニッケルめっき層と、パラジウムめっき層と、金めっき層とを順次被着させたニッケル−パラジウム−金めっき層が好ましい。ニッケルめっき層は、例えば硫酸ニッケルとクエン酸ナトリウム、酢酸ナトリウム、次亜リン酸ナトリウム、塩化アンモニウム等を含有する無電解ニッケル−リンめっき液を用いて外部接続パッド3の露出面上にリンを3〜10質量%程度含有する無電解ニッケルめっき層を析出させることにより被着される。無電解ニッケルめっき層の厚みは0.5〜10μmの範囲が好ましい。パラジウムめっき層は、例えば塩化テトラアンミンパラジウムとエチレンジアミン、次亜燐酸ナトリウム等を含有する還元型無電解パラジウム−リンめっき液を用いてニッケルめっき層上にリンを2〜5質量%含有する還元型無電解パラジウムめっき層を析出させることにより被着される。パラジウムめっき層の厚みは0.01〜0.2μm範囲が好ましく、0.03〜0.1μmの範囲が特に好ましい。金めっき層は、例えばシアン化金カリウムと水酸化カリウム、スルホン酸塩、シアン化カリウム、アミノアルコール等を含有する置換還元型無電解金めっき液を用いてパラジウムめっき層上に置換還元型無電解金めっき層を析出させることにより被着される。金めっき層の厚みは0.01〜0.5μm範囲が好ましい。なお、めっき金属層6としては、ニッケルめっき層と金めっき層とを順次被着させたニッケル−金めっき層を用いても良い。
このとき、上面側の半導体素子接続パッド2は、ソルダーレジスト用樹脂層4の硬化した薄膜4bで覆われているので、めっき金属層が半導体素子接続パッドに被着されることはない。また、めっき金属層6を被着するためのめっき液は、強いアルカリ性を示すものの、半導体素子接続パッド2の中央部を被覆する薄膜4bは硬化して樹脂成分の架橋が進んでいるので、めっき液中に溶出することはなく、したがって、外部接続パッドにめっき金属層6を良好に被着させることができる。
次に、図1(g)に示すように、硬化した上面側のソルダーレジスト用樹脂層4における薄膜4bを除去して半導体素子接続パッド2の中央部を露出させる。薄膜4bの除去には、薄膜5bの場合と同様に例えばウェットブラスト法が用いられる。具体的には、半導体素子接続パッド2の中央部を覆う薄膜4bが消失するまで上面側のソルダーレジスト用樹脂層4の全面にアルミナ等から成る砥粒を水とともに高圧で吹き付ける方法が採用される。この吹き付けにより、上面側のソルダーレジスト用樹脂層4の表面が薄く削り取られて薄膜4bが除去される。なお、薄膜4bの除去後には、露出した半導体素子接続パッド2の表面を過酸化水素および硫酸を含有するエッチング液で薄くエッチングして清浄化することが好ましい。
最後に、図1(h)に示すように、露出した半導体素子接続パッド2の上に鉛フリー半田から成る半田バンプ7を直接溶着することによって本発明による配線基板が完成する。なお、半導体素子接続パッド2に半田バンプ7を溶着するには、半導体素子接続パッド2上に半田ペーストをスクリーン印刷法により印刷した後、リフローする方法や、半導体素子接続パッド上に半田ボールを搭載した後、リフローする方法が採用される。
かくして、本発明の配線基板の製造方法によれば、絶縁基板の下面に設けた銅から成る外部接続パッドに無電解めっき法によるめっき金属層が良好に被着されているとともに、絶縁基板の上面に設けた銅から成る半導体素子接続パッドに半田が直接溶着された配線基板を提供することができる。
1 絶縁基板
2 半導体素子接続パッド
3 外部接続パッド
4,5 ソルダーレジスト用樹脂層
4a,5a 未露光部
4b,5b 薄膜
6 めっき金属層
7 半田

Claims (1)

  1. 絶縁基板の上面に半導体素子の電極が接続される半導体素子接続パッドを形成するとともに該絶縁基板の下面に外部電気回路基板に接続される外部接続パッドを形成する工程と、
    感光性を有するソルダーレジスト用樹脂層を、前記絶縁基板の上面および下面に前記半導体素子接続パッドおよび前記外部接続パッドを覆うように被着させる工程と、
    感光性を有する前記ソルダーレジスト用樹脂層を、該ソルダーレジスト用樹脂層における前記半導体素子接続パッドの中央部に対応する部位と前記外部接続パッドの中央部に対応する部位とが選択的に未露光部として残り、該未露光部以外の部位が感光されるように露光する工程と、
    露光された前記ソルダーレジスト用樹脂層を、前記感光された部位がそのままで残るとともに前記未露光部の一部が前記感光された部位よりも薄い薄膜となって前記半導体素子接続パッドの中央部および前記外部接続パッドの中央部を覆って残るように現像した後、現像されたソルダーレジスト用樹脂層を硬化させる工程と、
    硬化した前記ソルダーレジスト用樹脂層における前記薄膜を絶縁基板の下面側のみ除去して前記外部接続パッドの中央部を露出させる工程と、
    前記半導体素子接続パッドの中央部を前記薄膜で覆ったままの状態で、前記外部接続パッドの露出した中央部に無電解めっき法によりめっき金属層を被着させる工程と、
    絶縁基板の上面側の前記ソルダーレジスト用樹脂層における前記薄膜を除去して前記半導体素子接続パッドの中央部を露出させる工程と、
    露出した前記半導体素子接続パッドの中央部に半田を溶着させる工程と、
    を行なうことを特徴とする配線基板の製造方法。
JP2011041048A 2011-02-28 2011-02-28 配線基板の製造方法 Withdrawn JP2012178482A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011041048A JP2012178482A (ja) 2011-02-28 2011-02-28 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011041048A JP2012178482A (ja) 2011-02-28 2011-02-28 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2012178482A true JP2012178482A (ja) 2012-09-13

Family

ID=46980137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011041048A Withdrawn JP2012178482A (ja) 2011-02-28 2011-02-28 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2012178482A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104378933A (zh) * 2013-08-12 2015-02-25 株式会社东芝 布线基板的制造方法及半导体装置的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104378933A (zh) * 2013-08-12 2015-02-25 株式会社东芝 布线基板的制造方法及半导体装置的制造方法
TWI607546B (zh) * 2013-08-12 2017-12-01 東芝記憶體股份有限公司 Wiring substrate manufacturing method and semiconductor device manufacturing method

Similar Documents

Publication Publication Date Title
US9179552B2 (en) Wiring board
JP5913063B2 (ja) 配線基板
JP5861262B2 (ja) 回路基板の製造方法及び電子装置の製造方法
JP2012074487A (ja) 半導体パッケージの製造方法
CN101772274A (zh) 线路基板的表面电镀方法
JP5942514B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP5482017B2 (ja) 回路基板およびその製造方法
JP4142934B2 (ja) 配線基板の製造方法
JP4238235B2 (ja) 配線基板
JP4238242B2 (ja) 配線基板
JP2005229138A (ja) 配線基板
JP2004172415A (ja) 配線基板の製造方法
JP4139185B2 (ja) 配線基板の製造方法
JP4142933B2 (ja) 配線基板の製造方法
JP2004165575A (ja) 配線基板の製造方法
JP2004165325A (ja) 配線基板の製造方法
JP2004165577A (ja) 配線基板の製造方法
JP2004140190A (ja) 配線基板の製造方法
JP2004140246A (ja) 配線基板の製造方法
JP2004172303A (ja) 配線基板の製造方法
JP2005223365A (ja) 配線基板
JP2004140191A (ja) 配線基板の製造方法
JP2004165578A (ja) 配線基板の製造方法
JP2004165327A (ja) 配線基板の製造方法
JP2004165574A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513