JP2012178520A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012178520A
JP2012178520A JP2011041735A JP2011041735A JP2012178520A JP 2012178520 A JP2012178520 A JP 2012178520A JP 2011041735 A JP2011041735 A JP 2011041735A JP 2011041735 A JP2011041735 A JP 2011041735A JP 2012178520 A JP2012178520 A JP 2012178520A
Authority
JP
Japan
Prior art keywords
bump
forming
semiconductor substrate
semiconductor device
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2011041735A
Other languages
English (en)
Inventor
Seiya Fujii
誠也 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2011041735A priority Critical patent/JP2012178520A/ja
Priority to US13/361,103 priority patent/US8778805B2/en
Publication of JP2012178520A publication Critical patent/JP2012178520A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0234—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes that stop on pads or on electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0242—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes from the back sides of the chips, wafers or substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0265—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias characterised by the sidewall insulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/212—Top-view shapes or dispositions, e.g. top-view layouts of the vias
    • H10W20/2125—Top-view shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/213—Cross-sectional shapes or dispositions
    • H10W20/2134—TSVs extending from the semiconductor wafer into back-end-of-line layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/217—Through-semiconductor vias, e.g. TSVs comprising ring-shaped isolation structures outside of the via holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7422—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7436—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used to support a device or a wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/301—Marks applied to devices, e.g. for alignment or identification for alignment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01204—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01231—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition
    • H10W72/01233—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01235—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01904—Manufacture or treatment of bond pads using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07221—Aligning
    • H10W72/07223—Active alignment, e.g. using optical alignment using marks or sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/247—Dispositions of multiple bumps
    • H10W72/248—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/26—Configurations of stacked chips the stacked chips being of the same size without any chips being laterally offset, e.g. chip stacks having a rectangular shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】凹形状を有するホールの内壁側面上に側壁保護膜の一部を残留させることにより、ホールの内壁側面を平滑化する。後の工程でホール内に材料を埋設する際にも、ボイドを発生させることなく優れた埋設性でホール内を材料で埋設させる。
【解決手段】半導体基板の裏面上にマスクを設ける工程と、マスクを用いて半導体基板を貫通すると共に凹形状の内壁側面を有するホールであって内壁側面が側壁保護膜で覆われたホールを形成する工程と、側壁保護膜の一部を残留させるようにマスクを除去する工程と、を有する半導体装置の製造方法。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。
従来から、積層させた半導体基板からなる半導体チップにおいて、半導体基板間の接続には、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ，貫通電極）が用いられている。このＴＳＶ用のホールの形成方法には、エッチングとデポとを繰り返す、ボッシュプロセスと呼ばれるものがある。この方法を用いるとＴＳＶ用のホールの断面がスキャロップ形状と呼ばれる、凹状になることが知られている．
特許文献１（特開２００８−０５３５６８号公報）には、ボッシュプロセスによりＴＳＶ用のホールを形成した後、このホール内壁にスキャロップ形状を残留させたまま、ＴＳＶのシード層を形成する方法が開示されている。
特許文献２（特開２００７−３１１５８４号公報）及び特許文献３（特開２００８−０３４５０８号公報）には、ボッシュプロセスによりＴＳＶ用のホール内壁上に形成されたスキャロップ形状を除去し、平坦化する方法が開示されている。
特開２００８−０５３５６８号公報 特開２００７−３１１５８４号公報 特開２００８−０３４５０８号公報
ＴＳＶを形成するにはまず、バリア層やシード層と呼ばれる膜を形成し，その上に銅メッキなどで配線を形成する必要がある。しかし．特許文献１のように、ＴＳＶ用のホール内壁上のスキャロップ形状が残ったままであると、この内壁上にバリア層やシード層を均一に成膜することが困難であった。このため、貫通電極の配線抵抗が増加し，歩留まり低下を招く原因になっている。
また、特許文献２及び３の方法では、スキャロップ形状を除去するために、新たにエッチング工程を設ける必要があり、工程数が増加してコスト増加につながるものとなっていた。
上記特許文献１及び２のＴＳＶで例示されるように、従来のボッシュプロセスを利用したホールを形成する方法では、ホールの内壁側面にスキャロップ形状が残ったままとなっていた。この結果、後の工程でこのホール内に材料を埋め込む際に、ホール内にボイドが発生することとなり、材料の埋設性に問題があった。
一実施形態は、
半導体基板を貫通する開口であって側壁が保護膜で覆われた開口を形成する工程と、
前記開口を形成する際に用いたマスクを、前記保護膜の一部を残したまま、除去する工程と、
を有することを特徴とする半導体装置の製造方法に関する。
他の実施形態は、
半導体基板の主面上に順に、第１層間絶縁膜、中間配線、及び前記中間配線に接続された表面バンプを形成する工程と、
前記半導体基板の裏面側から、前記半導体基板の厚み方向の途中まで第1の開口部を形成する工程と、
ボッシュプロセスにより、前記半導体基板内に、前記第１層間絶縁膜を露出させると共に凹形状の内壁側面を有する第１のバンプホールを形成する工程と、
前記第１のバンプホールの底面から、前記中間配線を露出させるように前記第１層間絶縁膜をエッチングして第１層間絶縁膜内に第２のバンプホールを形成すると共に、第１及び第２のバンプホールの内壁側面上に側壁保護膜を形成する工程と、
前記側壁保護膜を前記凹形状の内部に残留させるように、前記側壁保護膜の一部を除去する工程と、
前記第１及び第２のバンプホール内の側壁保護膜上に第１シード膜を形成した後、前記第１及び第２のバンプホール内を埋め込むように裏面バンプを設ける工程と、
を有する、貫通電極を備えた半導体装置の製造方法に関する。
他の実施形態は、
半導体基板と、
前記半導体基板の主面上に設けられた第１層間絶縁膜と、
前記第１層間絶縁膜上に順に設けられた中間配線と、第２シード膜と、表面バンプと、
前記半導体基板を貫通するように設けられると共に凹形状の内壁側面を有する第１のバンプホール及び前記第１層間絶縁膜を貫通して前記第１のバンプホールに連通する第２のバンプホール、の内壁上に設けられた側壁保護膜と、
前記第１及び第２のバンプホールの側壁保護膜上に設けられた第１シード膜と、
前記第１及び第２のバンプホール内に埋め込まれた裏面バンプと、
を有する、貫通電極を備えた半導体装置に関する。
半導体装置の製造方法では、スキャロップ形状（凹形状）を有するホールの内壁側面上に側壁保護膜の一部を残留させることにより、ホールの内壁側面を平滑化することができる。この結果、後の工程でホール内に材料を埋設する際にも、ボイドを発生させることなく優れた埋設性でホール内に材料を埋設することができる。
半導体装置では、バンプホールの内壁側面上に側壁保護膜を残留させることにより、バンプホールの内壁側面を均一な第１シード膜で覆い、ボイドの発生を防止することができる。この結果、裏面バンプの配線抵抗の増加を防ぐと共に、裏面バンプの断線から製品不良に至る原因となって歩留が低下することを防止できる。
本発明の一実施形態の半導体装置を説明する図である。 本発明の一実施形態の半導体装置を説明する図である。 本発明の一実施形態の半導体装置の製造工程を説明するフロー図である。 本発明の一実施形態の半導体装置の製造方法を説明する図である。 本発明の一実施形態の半導体装置の製造方法を説明する図である。 本発明の一実施形態の半導体装置の製造方法を説明する図である。 本発明の一実施形態の半導体装置の製造方法を説明する図である。 本発明の一実施形態の半導体装置の製造方法を説明する図である。 本発明の一実施形態の半導体装置の製造方法を説明する図である。 本発明の一実施形態の半導体装置の製造方法を説明する図である。 本発明の一実施形態の半導体装置の製造方法を説明する図である。 本発明の一実施形態の半導体装置の製造方法を説明する図である。 本発明の一実施形態の半導体装置の製造方法を説明する図である。 本発明の一実施形態の半導体装置の製造方法を説明する図である。 本発明の一実施形態の半導体装置の製造方法を説明する図である。 本発明の一実施形態の半導体装置の製造方法を説明する図である。 本発明の一実施形態の半導体装置の製造方法を説明する図である。 本発明の一実施形態の半導体装置の製造方法を説明する図である。 本発明の一実施形態の半導体装置の製造方法を説明する図である。 本発明の一実施形態の半導体装置の製造方法を説明する図である。 本発明の一実施形態の半導体装置の製造方法を説明する図である。 本発明の一実施形態の半導体装置の製造方法を説明する図である。 関連する半導体装置の製造方法を説明する図である。 関連する半導体装置の製造方法を説明する図である。 関連する半導体装置の製造方法を説明する図である。 本発明の他の実施形態の半導体装置の製造方法を説明する図である。
半導体装置の製造方法は、半導体基板の裏面上にマスクを設ける工程、半導体基板内にホールを形成する工程、側壁保護膜の一部を残留させるようにマスクを除去する工程を有する。ホールを形成する工程では、マスクを用いて、半導体基板を貫通すると共に内壁側面が凹形状からなるホールであって内壁側面が側壁保護膜で覆われたホールを形成する。マスクの除去後であっても、このホールの内壁側面上には側壁保護膜の一部が残留するため、ホールの内壁側面を平滑化することができる。この結果、後の工程でホール内に材料を埋設する際にも、ボイドを発生させることなく優れた埋設性でホール内に材料を埋設させることができる。そして、ホール内に埋設させた材料の抵抗を低減させたり、半導体装置の歩留まりを向上させたりすることができる。ホール内に埋設させる半導体デバイスとしては、ＴＳＶの裏面バンプやコンタクトプラグなどを挙げることができる。
半導体装置は、貫通電極を備える。この貫通電極は、半導体基板の裏面側から主面側に向って順に設けられた、裏面バンプ、第１シード膜、中間配線、第２シード膜、及び表面バンプを有する。裏面バンプと第１シード膜は第１及び第２のバンプホール内に設けられており、第１シード膜と第１及び第２のバンプホールの間には更に側壁保護膜が設けられている。この半導体装置では、バンプホールの内壁側面上に側壁保護膜を残留させることにより、バンプホールの内壁側面を均一な第１シード膜で覆い、ボイドの発生を防止することができる。この結果、裏面バンプの配線抵抗の増加を防ぐと共に、裏面バンプの断線から製品不良に至る原因となって歩留が低下することを防止できる。
本実施形態における半導体デバイスの構成と製法について、半導体デバイスがＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の場合を一例にして説明する。
図１Ａは、本実施形態による半導体デバイスを収納した半導体パッケージ１００の構成を示す断面図であり、図１Ｂは、図１Ａの破線部における半導体デバイスの構成を示す拡大断面図である。ここで、本実施形態の半導体デバイスでは、ベースとなる半導体基板にシリコン基板を用いるものとする。なお、図１Ｂは概略図であり、バンプホールの内壁側面のスキャロップ形状（凹形状）など詳細な構造は示していない。後述する図８及び９においても同様であり、詳細な構造は示していない。
また、単体の半導体基板だけでなく、半導体基板上に半導体デバイスが製造される過程の状態、および半導体基板上に半導体デバイスが形成された状態を含めて、「ウェハ」と総称する。また、ウェハから切り出された本実施形態による半導体デバイスの単体を、「チップ」と総称する。図２は、本実施形態による半導体デバイスが設けられたチップ内の構成を示した平面図である。
図１Ａに示すように、半導体パッケージ１００は、チップ１とフィルム基板２とリードフレーム３で構成されており、フィルム基板２とリードフレーム３で挟み込んだチップ１の側面部を樹脂などのモールド材４で成型している。なお、積層されたチップ１の隙間は、樹脂などの埋め込み材５で完全に充填されている。積層されたチップ１は、夫々が電気的に接続されており、さらにフィルム基板２の下面に設けられたはんだバンプ６を介して、半導体パッケージ１００が実装される基板に接続されている。ここでは、チップ１を９枚積層しているが、必要数に応じたチップ１を積層することで、半導体パッケージ１００の面積を変えることなく、多様な製品仕様に応じることができる。このような半導体パッケージは、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）と呼称されており、これ以降の半導体パッケージ１００は、「ＣＳＰ１００」と称する。
積層されたチップ１を電気的に接続するには、シリコンである半導体基板に設けた貫通孔に導電材料を埋め込んだシリコン貫通電極（以降、「ＴＳＶ」；Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ、と称する。）が用いられている。図２に示すように、ウェハ７のチップ８に形成されたＴＳＶ９は、半導体素子領域１０とは別のＴＳＶ領域１１において、ＸＹ方向に配置されている。ここでは一例として、半導体素子領域１０を４ヶ所としており、夫々の半導体素子領域１０の間に配置したＴＳＶ領域１１において、ＴＳＶ９をＸ方向に２列、Ｙ方向に１列配置している。しかし、これに限ることなく、チップ１の設計仕様によって、ＴＳＶ領域１１とＴＳＶ９の配置は種々変更することができる。これ以降は、ＴＳＶも含めて半導体デバイスと称する。
図１Ｂに示すように、チップ１における半導体デバイスは、半導体素子領域１０とＴＳＶ領域１１に設けられており、半導体素子領域１０はセルアレイ部１２と周辺回路部１３で構成されている。ここで、半導体素子領域１０には、半導体素子としてメモリ素子のＤＲＡＭを記載しているが、メモリ素子に限ることなく、ロジック素子としても良いし、メモリ素子とロジック素子の混在素子とすることもできる。なお、半導体素子領域１０における半導体デバイスの構成は、公知のメモリ素子あるいはロジック素子である。
ＴＳＶ領域１１におけるＴＳＶ９は、主として、銅（Ｃｕ）である裏面バンプ１７と、中間配線２６と、銅である表面バンプ２８で構成されている。裏面バンプ１７の上面には、チタン（Ｔｉ）と銅（Ｃｕ）を順次積層した第１シード膜１８が設けられており、下面はニッケル（Ｎｉ）を主成分とした裏面めっき層１６で覆われている。同様に表面バンプ２８の下面には、バリア膜のチタン（Ｔｉ）と銅（Ｃｕ）を順次、積層した第２シード膜２７が設けられており、上面は錫（Ｓｎ）を主成分とした合金である表面めっき層２９で覆われている。
中間配線層２６は、タングステン（Ｗ）やアルミニウム（Ａｌ）で設けられた第１配線１９、第２配線２１、第３配線２３、第４配線２５と、それらを電気的に接続するようにタングステンで設けられた第１コンタクト２０、第２コンタクト２２、第３コンタクト２４で構成されている。これらの配線及びコンタクトは、夫々単独で設けられるのではなく、半導体素子領域１０の構成要素と同時に、同じ材料を用いて設けられている。
さらに、第１配線１９、第２配線２１、第３配線２３、第４配線２５と、第１コンタクト２０、第２コンタクト２２、第３コンタクト２４は、シリコン酸化膜やシリコン窒化膜である第１層間絶縁膜３０、第２層間絶縁膜３１、第３層間絶縁膜３２、第４層間絶縁膜３３、第５層間絶縁膜３４、第６層間絶縁膜３５によって、半導体素子領域１０の構成要素と絶縁されている。また、第４配線２５は、酸素含有シリコン窒化膜（ＳｉＯＮ）である第１パッシベーション膜３６と、ポリイミドに代表される耐熱性を有した熱可塑性樹脂である第２パッシベーション膜３７で覆われている。なお本実施形態では、第２層間絶縁膜３１をシリコン酸化膜とシリコン窒化膜の積層構造としている。また、これ以降、第１層間絶縁膜３０乃至第６層間絶縁膜３５と、第１パッシベーション膜３６と、第２パッシベーション３７を合わせて、「ＴＳＶ絶縁膜３８」と称することがある。
これらのＴＳＶ絶縁膜３８も、半導体素子領域１０の構成要素と同時に、同じ材料を用いて設けられている。しかし、表面バンプ１７の周辺を取り囲むようにシリコン酸化膜やシリコン窒化膜である絶縁膜で設けられた絶縁リング１５は、単独に設けられている。このような構成要素が設けられているチップ１の表裏面には、夫々露出した表面バンプ２８と裏面バンプ１７が突出して備えられており、上層チップ１ａにおける裏面バンプ１７と下層チップ１ｂにおける表面バンプ２８を裏面めっき層１６及び表面めっき層２９を介して接続することで、上層チップ１ａと下層チップ１ｂが電気的にも接続されることになる。なお、上層チップ１ａと下層チップ１ｂの間は、埋め込み材５が充填されており、モールド材５の侵入を阻止してチップ１を保護している。
次に、本実施形態による半導体デバイスの製造工程について、図３から図９を参照しながら説明する。図３は、本実施形態による半導体デバイスの主要工程を示す製造フローである。図４乃至図９は、図３で示した主要工程における半導体デバイスの断面図であり、図１Ｂに示した上層チップ１ａの断面構造に基づいて示している。
図３の製造フローは、主として３つの工程に区分されており、第１の工程は半導体基板の主面を上にして行う加工工程であり、第２の工程は半導体基板の裏面を上にして行う加工工程で、第３の工程はチップの形成工程（ウェハの切断工程）である。ここで、半導体基板の主面とは半導体素子を設ける面であり、裏面とは主面の反対側の面である。
第１の工程では、図４に示すように、まず半導体基板１４の主面３９に、平面視でリング状となった絶縁リング１５を形成する（工程Ａ）。工程Ａでは、半導体基板１４のＴＳＶ領域１１において、フォトリソグラフィとドライエッチングによってリング状の溝を形成し、その溝を絶縁膜で埋めて、絶縁リング１５を形成する。なお絶縁リング１５の底面は、半導体基板１４の裏面４０から露出させずに、半導体基板１４中に位置している。
次に、図５に示すように、半導体基板１４の主面３９に、半導体素子４１を形成する（工程Ｂ）。工程Ｂでは、半導体基板１４のセルアレイ部１２と周辺回路部１３に半導体素子４１を形成しているが、ＴＳＶ領域１１にも半導体素子４１と同じ製法によって、中間配線２６を形成している。
次に、図６に示すように、中間配線２６を構成している第４配線２５上に、表面バンプ２８と表面めっき層２９を形成する（工程Ｃ）。工程Ｃでは、スパッタ法を用いて第４配線２５の表面に第２シード膜２７を形成してから、めっき法を用いて第２シード膜２７上に表面バンプ２８と表面めっき層２９を形成する。なお、めっき終了時において、表面めっき層２９の上面は平坦となっている。
次に、図６に示すように、リフロー法によって半導体基板１４を加熱して、表面めっき層２９の上面をドーム状に成形する（工程Ｄ）。
次に、図７に示すように、表面めっき層２９と第２パッシベーション膜３７を覆うように、接着層４２によって、半導体基板１４と同じ直径のガラスである支持基板４３を半導体基板１４（ウェハ）の主面３９側に貼り付ける（工程Ｅ）。さらに、半導体基板１４の裏面４０を研削して、絶縁リング１５の底面を裏面４０から露出させる（工程Ｆ）。支持基板４３は、半導体基板１４の裏面４０を切削する際に、半導体基板１４の主面３９側に形成された表面バンプ２８などへ汚染異物が付着するのを防止するとともに、切削して薄くなった半導体基板１４の機械強度を補う役割を果たしている。この役割は、後続の第２の工程でも同様である。なお、切削されて薄くなった半導体基板１４Ａから支持基板４３までの厚さは、切削前の半導体基板１４と同じ厚さになるようにして、支持基板４３を貼り付けても半導体基板１４だけの場合と同じ取り扱いができるようにしている。
第２の工程では、図８に示すように、絶縁リング１５の内側に裏面バンプ１７を形成する（工程Ｇ）。なお、実際は前述したように半導体基板１４を反転し、裏面４０を上にして裏面バンプ１７を形成するが、図４乃至図７に対する新規加工領域を容易に認識できるように、図８も裏面４０を下にして記載している。ここでは、フォトリソグラフィとドライエッチングによって、絶縁リング１５の内側に、半導体基板１４を貫通して第１配線１９の一部を露出させるバンプホール４４を形成する。次に、スパッタ法によって形成した第１シード膜１８でバンプホール４４の内壁を覆ってから、めっき法によって裏面バンプ１７と裏面めっき層１６を形成する（工程Ｇ）。
第３の工程では、図示していないが、半導体基板１４の裏面４０にダイシングフィルムを貼り付ける（工程Ｈ）。
次に、図９に示すように、支持基板４３にレーザー光を照射し、支持基板４３を透過したレーザー光が接着層４２の接着力を低減させるのを利用して、支持基板４３を半導体基板１４から剥離し、半導体基板１４の主面側における表面バンプ２８と表面めっき層２９を露出させる（工程Ｉ）。
次に、図９に示すように、ダイサーによってウェハを切断し、切断されてウェハから分離したチップをピックアップすることで、半導体基板１４からダイシングフィルムを剥離して、裏面バンプ１７と裏面めっき層１６を露出させる（工程Ｊ）。ここで、ＴＳＶ９の形成は完了し、後続のチップの積層工程へ移行して、前述したＣＳＰ１００を形成する。
次に、本実施形態による半導体デバイスであるＴＳＶの製法について、図１０から図２２を参照しながら説明する。図１０乃至図２２は、本実施形態による半導体デバイスの製法を示す断面図であり、図２３乃至図２５は、従来技術による半導体デバイスの製法を示す断面図であり、図２６は、本実施形態による半導体デバイスの第２の構造を示す断面図である。なお、これらの断面図は、半導体デバイスのＴＳＶを構成している裏面バンプの製法を説明するために、半導体基板１４の裏面４０を上にして記載している。
図１０は、図７におけるＴＳＶ領域１１の断面図である。図１０に示すように、半導体基板１４には絶縁リング１５が形成されており、半導体基板１４の下方のＴＳＶ絶縁膜３８中には、中間配線２６が形成されている。ここで、ＴＳＶ絶縁膜３８及び中間配線２６の構成は、図１Ｂで説明した通りである。中間配線２６を構成している第４配線２５の下方には、表面バンプ２８が形成されており、表面バンプ２８の下面はドーム状となった表面めっき層２９で覆われている。さらに表面バンプ２８と表面めっき層２９は、接着層４２で貼り付けられた支持基板４３で覆われている。
図１１に示すように、ＣＶＤ法によって、半導体基板１４の上面にシリコン窒化膜である絶縁膜４５を形成する。さらにフォトリソグラフィによって、絶縁膜４５上にフォトレジスト４６を塗布して、平面視で円形状としたマスク用開口部４７を形成する。マスク用開口部４７は、絶縁リング１５の内側に位置しており、開口寸法Ｘ１は１１μｍとなっている。マスク用開口部４７によって、絶縁膜４５の一部が露出している。
図１２に示すように、ドライエッチングによって、マスク用開口部４７の底部に露出していた絶縁膜４５と、絶縁膜４５の下地となっていた半導体基板１４並びに第１層間絶縁膜３０をエッチングして、深さＺ１が３５μｍのバンプホール４４を形成する。このときのドライエッチングは５ステップで行っており、夫々のステップにおけるドライエッチングの条件は、以下に示す通りである。
すなわち、第１のステップでは、ソースパワーを２５００Ｗ、バイアスパワーを３００Ｗ、反応室の温度をマイナス１０℃、圧力を３０ｍＴｏｒｒとして、六フッ化硫黄（ＳＦ6）をプロセスガスとし、流量を２００ｓｃｃｍ（Ｓｔａｎｄａｒｄ Ｃｕｂｉｃ Ｃｅｎｔｉｍｅｔｅｒ ｐｅｒ Ｍｉｎｕｔｅ）に設定して、３０秒間処理した。なお、第１のステップの条件はこれに限定されるわけではなく、例えば、ソースパワーを１５００Ｗ〜３０００Ｗ、バイアスパワーを１００Ｗ〜３００Ｗ、反応室の温度を−１０℃〜０℃、圧力を２０ｍＴ〜９０ｍＴ、プロセスガスのガス流量を５０ｓｃｃｍ〜５００ｓｃｃｍ、時間を５〜６０秒間とすることができる。また、プロセスガスとしては、ＳＦ6以外にも、ＳＦ6とＣ4Ｆ8の混合ガス、又は、ＳＦ6とＣＨＦ3の混合ガスを使用することができる。
第２のステップでは、ソースパワーを２５００Ｗ、バイアスパワーを０Ｗ、反応室の温度をマイナス１０℃、圧力を５０ｍＴｏｒｒとして、パーフルオロシクロブタン（Ｃ4Ｆ8）をプロセスガスとし、流量を１００ｓｃｃｍに設定して、１秒間処理した。なお、第２のステップの条件はこれに限定されるわけではなく、例えば、ソースパワーを１５００Ｗ〜３０００Ｗ、バイアスパワーを０Ｗ、反応室の温度を−１０℃〜０℃、圧力を２０ｍＴ〜９０ｍＴ、プロセスガスのガス流量を５０ｓｃｃｍ〜５００ｓｃｃｍ、時間を０．５〜５秒間とすることができる。また、プロセスガスとしては、Ｃ4Ｆ8以外にもＣＨＦ3を使用することができる。
第３のステップでは、ソースパワーを２５００Ｗ、バイアスパワーを１００Ｗ、反応室の温度をマイナス１０℃、圧力を５０ｍＴｏｒｒとして、六フッ化硫黄（ＳＦ6）をプロセスガスとし、流量を１００ｓｃｃｍに設定して、１秒間処理した。なお、第３のステップの条件はこれに限定されるわけではなく、例えば、ソースパワーを１５００Ｗ〜３０００Ｗ、バイアスパワーを２００Ｗ〜１０００Ｗ、反応室の温度を−１０℃〜０℃、圧力を２０ｍＴ〜９０ｍＴ、プロセスガスのガス流量を５０ｓｃｃｍ〜５００ｓｃｃｍ、時間を０．５〜５秒間とすることができる。また、プロセスガスとしては、ＳＦ6以外にも、Ｃｌガスを使用することができる。
第４のステップでは、ソースパワーを２５００Ｗ、バイアスパワーを０Ｗ、反応室の温度をマイナス１０℃、圧力を５０ｍＴｏｒｒとして、六フッ化硫黄（ＳＦ6）をプロセスガスとし、流量を１００ｓｃｃｍに設定して、１秒間処理した。なお、第４のステップの条件はこれに限定されるわけではなく、例えば、ソースパワーを１５００Ｗ〜３０００Ｗ、バイアスパワーを０Ｗ、反応室の温度を−１０℃〜０℃、圧力を２０ｍＴ〜９０ｍＴ、プロセスガスのガス流量を５０ｓｃｃｍ〜５００ｓｃｃｍ、時間を０．５〜５秒間とすることができる。また、プロセスガスとしては、ＳＦ6以外にも、Ｃｌガスを使用することができる。
第５のステップでは、ソースパワーを２５００Ｗ、バイアスパワーを５００Ｗ、反応室の温度をマイナス１０℃、圧力を５０ｍＴｏｒｒとして、トリフルオロメタン（ＣＨＦ3）とアルゴン（Ａｒ）をプロセスガスとし、夫々の流量を４５０ｓｃｃｍ（ＣＨＦ3）と２００ｓｃｃｍ（Ａｒ）に設定して、６０秒間処理した。なお、第５のステップの条件はこれに限定されるわけではなく、例えば、ソースパワーを１５００Ｗ〜３０００Ｗ、バイアスパワーを３００Ｗ〜１５００Ｗ、反応室の温度を−１０℃〜０℃、圧力を２０ｍＴ〜９０ｍＴ、プロセスガス全体のガス流量を５０ｓｃｃｍ〜５００ｓｃｃｍ、時間を１０〜３００秒間とすることができる。また、プロセスガスとしては、ＣＨＦ3とＡｒの混合ガス以外にも、Ｃ4Ｆ8とＡｒの混合ガス、又は、ＣＦ4とＡｒの混合ガスを使用することができる。
このドライエッチングでは、図１３に示すようにまず、第１のステップにおいて、フォトレジスト４６をマスクにして、マスク用開口部４７の底面に露出している絶縁膜４５を除去して、第１の開口部４８を形成する。第１の開口部４８の底面には、半導体基板１４の一部が露出している。ここでは、マスク用開口部４７の底面における絶縁膜４５を完全に除去するために、半導体基板１４をオーバーエッチングするので、第１の開口部４８の底面は半導体基板１４の内部まで到達している。
次に、図１４に示すように、第２のステップにおいて、第１の開口部４８の内壁を覆うように、第１保護膜４９を形成する。第１保護膜４９は、プラズマエネルギーによって、パーフルオロシクロブタンが重合したポリテトラフルオロエチレン（（ＣＦ2ＣＦ2）n）を主成分とするポリマーであるが、このような保護膜となるポリマーの主成分は、第２のステップで用いるプロセスガスに依存している。なお、第２のステップによって、第１の開口部４８には、新たな第２の開口部５０が形成されている。
次に、図１５に示すように、第３のステップにおいて、第２の開口部５０の底面における第１保護膜４９を除去して、半導体基板１４の一部を露出させる。この第３のステップによって、第２の開口部５０には、新たな第３の開口部５１が形成されている。このときのエッチングは、フッ素ラジカルによる異方性のドライエッチングとして半導体基板１４の深さ方向（Ｚ方向）だけに進行させるので、第１保護膜４９は、第３の開口部５１の側壁だけに残留して、第１保護膜４９Ａ1となっている。なお、符号末尾の数字は、第３のステップにおけるドライエッチングの回数を示しており、４９Ａ1は１回目のドライエッチング後の保護膜であり、同様に４９ＡXはＸ回目のドライエッチング後の保護膜である。
次に、図１６に示すように、第４のステップにおいて、シリコン（Ｓｉ）である半導体基板１４をドライエッチングして、バンプホール４４を構成するバンプホール４４Ａ1を形成する。なお、符号末尾の数字は、第４のステップにおけるドライエッチングの回数を示しており、４４Ａ1は１回目のドライエッチングによって形成されたバンプホールであり、４４ＡXはＸ回目のドライエッチングによって形成されたバンプホールである。このときのエッチングは、フッ素ラジカルによる等方性のドライエッチングとしており、エッチングを半導体基板１４の深さ方向（Ｚ方向）だけでなく、水平方向（Ｘ方向）にも進行させるので、バンプホール４４Ａ1の側壁は垂直ではなく、Ｘ方向に凹んだ状態となっている。なお、第４のステップは、第１保護膜４９Ａ1が消滅するのと同時に終了させるので、第１保護膜４９Ａ1で覆われていた第３の開口部５１の側面部は、エッチングされずにそのまま残留する。
この後、図１７に示すように、第２のステップから第４のステップまでをＸ回繰り返して、半導体基板１４にバンプホール４４ＡXを形成する。さらに詳細に説明すると、バンプホール４４Ａ1に引き続いて形成するバンプホール４４Ａ2（図示せず）は、まず第２と第３のステップによって、バンプホール４４Ａ1の側壁に第１保護膜４９Ａ2を形成し、さらに第４のステップによって、バンプホール４４Ａ1の底面に露出させた半導体基板１４をエッチングすることで、形成することができる。この第４のステップにおいても、第１保護膜４９Ａ2が消滅する前にエッチングを終了させるので、第１保護膜４９Ａ2で覆われていたバンプホール４４Ａ1の側壁は、エッチングされずにそのまま残留する。このように、第２のステップから第４のステップを順番にＸ回繰り返して、バンプホール４４ＡXを形成すると、バンプホール４４ＡXの側壁に連続した凹形状５２（以降、スキャロップ５２と称する）が生じて、バンプホール４４ＡXの内壁に露出することになる。
このようなドライエッチングは、高アスペクト比のホールを形成するボッシュプロセスとして知られており、スキャロップの発生は、ボッシュプロセスによって形成したホールでは避けることができない。バンプホール４４ＡXにおいて、スキャロップ５２の開口寸法Ｚ２と深さＸ２は、Ｚ２＝０．１μｍ、Ｘ２＝０．３μｍである。しかし、バンプホール４４ＡXの底部は、第１層間絶縁膜３０上に半導体基板１４が残留しないように、十分なオーバーエッチングを行うので、その分だけスキャロップ５２Ａの開口寸法Ｚ３と深さＸ３は、他の場所よりも大きくなって、Ｚ３＝０．４μｍ、Ｘ３＝０．８μｍとなっている。ここでは、高選択比となるように条件を設定してオーバーエッチングを行っているので、バンプホール４４ＡXの底面は、第１層間絶縁膜３０の表面に位置している。
次に、第５のステップにおいて、バンプホール４４ＡXの底部に露出させた第１層間絶縁膜３０をドライエッチングして、第１層間絶縁膜３０内に第２のバンプホール４４Ｆを形成する。これにより、図１２に示したように、第１のバンプホール４４Ｂ（図示せず）、及び第２のバンプホール４４Ｆ（図示せず）からなるバンプホール４４が完成する。このとき、第５のステップにおけるドライエッチングの反応生成物である側壁保護膜（以下では、「第２保護膜」と記載する場合がある）５３が、バンプホール４４の側壁を覆うように形成されて、スキャロップ５２の露出を防いでいる。第２保護膜５３は、カーボン（Ｃ）を主成分とし、炭素とフッ素を含有するポリマー（ＣＦポリマー）であるが、このような保護膜となるポリマーの主成分は、第５のステップで用いるプロセスガスに依存している。なお、バンプホール４４の底部には、第１配線１９の上面の一部が露出している。
図１８に示すように、プラズマアッシングによって、フォトレジスト４６を除去する。このときのプラズマアッシング条件は、ソースパワーを２０００Ｗ、バイアスパワーを３００Ｗ、反応室の温度をマイナス１０℃、圧力を５０ｍＴｏｒｒとして、酸素（Ｏ2）とアルゴン（Ａｒ）と窒素（Ｎ2）をプロセスガスとし、夫々の流量を１０００ｓｃｃｍ（Ｏ2）と４００ｓｃｃｍ（Ａｒ）と１００ｓｃｃｍ（Ｎ2）に設定した。このプラズマアッシングによって、新たなバンプホール４４Ｂが形成されている。このプラズマアッシングでは、フォトレジスト４６と同じく、カーボンが主体のポリマーである第２保護膜５３も除去されるが、バイアスパワーによって半導体基板１４の法線方向への異方性アッシングとしているので、半導体基板１４で囲まれたスキャロップ５２の内部には、プロセスガスが到達することができない。したがって、スキャロップ５２の内部を覆っている第２保護膜５３の一部が第２保護膜５３Ａとして残留して、バンプホール４４Ｂの側壁を滑らかな表面としている。
なお、図２３に示すように、従来手法におけるプラズマアッシングでは、ソースパワー並びにバイアスパワーを共に０Ｗとして、等方性のアッシングとしているので、新たなバンプホール４４Ｃの側壁では、第２保護膜５３が完全に除去されて、スキャロップ５２が露出している。
本実施形態では次に、図１９に示すように、バンプホール４４Ｂを覆うように、スパッタ法によって、第１シード膜１８Ａを形成する。このとき、バンプホール４４Ｂの内壁は、残留した第２保護膜５３Ａで滑らかな表面となっているので、第１シード膜１８Ａのカバレッジ（被覆性）が悪化することなく、均一な膜厚の第１シード膜１８Ａを形成することができる。このスパッタによって、新たなバンプホール４４Ｄが形成されている。
なお、図２４に示すように、従来手法における第１シード膜１８Ｂの形成では、バンプホール４４Ｃの内壁にスキャロップ５２が露出しているので、第１シード膜１８Ｂのカバレッジが悪化して、不均一な第１シード膜１８Ｂが形成される。従って、新たに形成されるバンプホール４４Ｅの内壁では、一部のスキャロップ５２Ｂが第１シード膜１８Ｂで覆われずに露出している。
本実施形態では次に、図２０に示すように、半導体基板１４の主面にフォトレジスト５４を塗布して、フォトリソグラフィによって、第４の開口部５５を形成する。第４の開口部５５は、バンプホール４４Ｄを露出させるように位置しており、第４の開口部５５の開口寸法Ｘ４は、第１の開口寸法Ｘ１よりも大きくして、１２μｍとしている。
本実施形態では次に、図２１に示すように、めっき法によって、バンプホール４４Ｄと第４の開口部５５の内部へ裏面バンプ１７と裏面めっき層１６を形成する。このとき、裏面バンプ１７と接触する第１シード膜１８Ａは、バンプホール４４Ｄの内部を完全に覆っており、裏面バンプ１７のめっき液が第１シード膜１８Ａの表面上を均一に濡れ拡がるので、気泡（ボイド）を含まない裏面バンプ１７を形成することができる。この結果、裏面バンプ１７Ａの設計値通りの直径として配線抵抗の増加を防ぐことができる。また、裏面バンプ１７Ａの断線から製品不良に至る原因となって、歩留が低下することを防止できる。
なお、図２５に示すように、従来手法における裏面バンプ１７Ａと裏面めっき層１６Ａの形成では、裏面バンプ１７Ａの下地となっている第１シード膜１８Ｂが、バンプホール４４Ｅの内部を完全に覆っておらず、一部のスキャロップ５２Ｂが露出しているので、裏面バンプ１７Ａのめっき液が均一に濡れ拡がれずに、裏面バンプ１７Ａ中にボイド５６が生じる。ボイド５６によって、裏面バンプ１７Ａの直径の最小値Ｘ５は、設計値となるＸ１よりも狭くなるので、裏面バンプ１７Ａの配線抵抗が増加するとともに、裏面バンプ１７Ａの断線から製品不良に至る原因となって、歩留が３０％低下する。
図２２に示すように、ウェットエッチング法によって、フォトレジスト５４を除去する。さらに、裏面バンプ１７の下面だけに第１シード膜１８を残留させるために、ウェットエッチング法によって、絶縁膜４５上で不要となった第１シード膜１８Ａを除去すると、図９に示したＴＳＶ９が完成する。
図２６は、本実施形態における第２の構造を示している。図２２では、裏面バンプ１７の周囲を取り囲む半導体基板１４に絶縁リング１５を設けていたが、図２６では、絶縁リングに代えて、バンプホール４４の内部に第２絶縁膜５７を設けた構造としている。このような構造は、本実施形態で説明した通り、残留させた第２保護膜５３Ａによってバンプホール４４Ｂの側壁を滑らかな表面としているので、形成した第２絶縁膜５７がスキャロップ５２によって阻害されずに均一な膜厚となることで、実現することができる。第２の構造では、絶縁リング１５の形成領域を無くしてＴＳＶ領域１１のエリアを縮小できるので、第１の構造よりも半導体チップの高密度化を図ることができる。
第２の構造の形成方法は、前述した絶縁リング１５の形成工程をスキップし、図１１から図１８で示した加工処理を行って、バンプホール４４Ｂを形成する。次に、バンプホール４４Ｂを覆うように、ＣＶＤ法によってシリコン酸化膜である絶縁膜５７Ａ（図示せず）を成膜する。次に、エッチバックによって、バンプホール４４Ｂの側壁だけに絶縁膜５７Ａを残留させて、第２絶縁膜５７を形成する。その後、図１９以降で示した工程を経ると、ＴＳＶ５８を得ることができる。ＴＳＶ５８でも、第１シード膜１８が第２絶縁膜５７上で均一な膜厚で形成できるので、図２５で示すボイドは発生しない。
１００ 半導体パッケージ
１ チップ
１ａ 上層チップ
１ｂ 下層チップ
２ フィルム基板
３ リードフレーム
４ モールド材
５ 埋め込み材
６ はんだバンプ
７ ウェハ
８ チップ
９、５８ ＴＳＶ
１０ 半導体素子領域
１１ ＴＳＶ領域
１２ セルアレイ部
１３ 周辺回路部
１５ 絶縁リング
１６ 裏面めっき層
１７、１７Ａ 裏面バンプ
１８、１８Ａ、１８Ｂ 第１シード膜
１９ 第１配線
２０ 第１コンタクト
２１ 第２配線
２２ 第２コンタクト
２３ 第３配線
２４ 第３コンタクト
２５ 第４配線
２６ 中間配線
２７ 第２シード膜
２８ 表面バンプ
２９ 表面めっき層
３０ 第１層間絶縁膜
３１ 第２層間絶縁膜
３２ 第３層間絶縁膜
３３ 第４層間絶縁膜
３４ 第５層間絶縁膜
３５ 第６層間絶縁膜
３６ 第１パッシベーション膜
３７ 第２パッシベーション膜
３８ ＴＳＶ絶縁膜
３９ 主面
４０ 裏面
４１ 半導体素子
４２ 接着層
４３ 支持基板
４４、４４Ｃ、４４Ｄ、４４Ｅ バンプホール
４４Ｂ 第１のバンプホール
４４Ｆ 第２のバンプホール
４５ 絶縁膜
４６、５４ フォトレジスト
４７ マスク用開口部
４８ 第１の開口部
４９ 第１保護膜
５０ 第２の開口部
５１ 第３の開口部
５２、５２Ｂ スキャロップ
５３、５３Ａ 第２保護膜
５５ 第４の開口部
５６ ボイド
５７ 第２絶縁膜

Claims (20)

  1. 半導体基板を貫通する開口であって側壁が保護膜で覆われた開口を形成する工程と、
    前記開口を形成する際に用いたマスクを、前記保護膜の一部を残したまま、除去する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記開口を形成する工程の前に更に、
    前記半導体基板の主面上に順に、第１層間絶縁膜、中間配線、第２シード膜、表面バンプ、及び表面めっき層を形成する主面処理工程を有し、
    前記開口を形成する工程は、下記工程（１）〜（３）からなり、前記開口として第１及び第２のバンプホールを形成する工程であり、
    （１）前記半導体基板の裏面側から、前記半導体基板の厚み方向の途中まで第1の開口部を形成する工程、
    （２）（２ａ）〜（２ｃ）からなるサイクルを１サイクル以上、行うことにより、前記第１層間絶縁膜を露出させるように第１のバンプホールを形成する工程、
    （２ａ）開口部において露出した半導体基板からなる内壁上に第１保護膜を形成して第２の開口部を形成する工程、
    （２ｂ）異方性エッチングにより、前記第２の開口部の内壁底面を構成する第１保護膜を除去して第３の開口部を形成する工程、
    （２ｃ）等方性エッチングにより、前記第３の開口部の内壁側面を構成する少なくとも一部の第１保護膜を除去する工程、
    （３）前記第１のバンプホールの底面から、前記中間配線を露出させるように前記第１層間絶縁膜をエッチングして第１層間絶縁膜内に第２のバンプホールを形成すると共に、第１及び第２のバンプホールの内壁側面上に側壁保護膜を形成する工程、
    前記マスクを除去する工程の後に更に、
    前記側壁保護膜上に、第１シード膜を形成する工程と、
    前記第１及び第２のバンプホール内を埋め込むように、裏面バンプを設ける工程と、
    前記裏面バンプ上に裏面めっき層を形成する工程と、
    を有する、貫通電極を備えた請求項１に記載の半導体装置の製造方法。
  3. 前記工程（２ａ）において、
    プロセスガスとしてパーフルオロシクロブタン（Ｃ4Ｆ8）を使用することにより、前記第１保護膜としてポリテトラフルオロエチレン（（ＣＦ2ＣＦ2）n）を形成する、請求項２に記載の半導体装置の製造方法。
  4. 前記工程（３）において、
    プロセスガスとしてトリフルオロメタン（ＣＨＦ3）とアルゴン（Ａｒ）を使用して、前記エッチング及び側壁保護膜の形成を行う、請求項２又は３に記載の半導体装置の製造方法。
  5. 前記工程（２）において、
    前記サイクルを複数回、繰り返し、
    前記複数のサイクルのうち、少なくとも最後のサイクルの工程（２ｃ）における等方性エッチングのエッチング選択比を、最初のサイクルの工程（２ｃ）における等方性エッチングのエッチング選択比よりも大きくする、請求項２〜４の何れか１項に記載の半導体装置の製造方法。
  6. 前記主面処理工程の前に更に、
    前記半導体基板の主面側からその厚み方向の途中まで、前記半導体基板の所定の領域を囲むように絶縁リングを形成する工程を有し、
    前記主面処理工程と前記第１及び第２のバンプホールを形成する工程の間に更に、
    前記半導体基板を裏面側から研削して前記絶縁リングを露出させる工程を有し、
    前記主面処理工程において、
    前記中間配線の少なくとも一部が前記所定の領域上に位置するように、前記中間配線を形成し、
    前記工程（２）において、
    前記絶縁リングによって囲まれるように前記第１のバンプホールを形成する、請求項２〜５の何れか１項に記載の半導体装置の製造方法。
  7. 前記工程（３）と前記第１シード膜を形成する工程の間に更に、
    前記側壁保護膜上に第２絶縁膜を形成する工程を有し、
    前記第１シード膜を形成する工程において、
    前記第２絶縁膜上に前記第１シード膜を形成する、請求項２〜６の何れか１項に記載の半導体装置の製造方法。
  8. 前記マスクを除去する工程において、
    前記開口の側壁の凹形状の内部に前記保護膜が残留するように前記マスクを除去する、請求項１〜７の何れか１項に記載の半導体装置の製造方法。
  9. 前記マスクを除去する工程において、
    異方性アッシングにより前記マスクを除去する、請求項１〜８の何れか１項に記載の半導体装置の製造方法。
  10. 酸素（Ｏ2）、アルゴン（Ａｒ）、及び窒素（Ｎ2）をプロセスガスとし、ソースパワー、バイアスパワーを印加したプラズマアッシングにより、前記異方性アッシングを行う、請求項９に記載の半導体装置の製造方法。
  11. 半導体基板の主面上に順に、第１層間絶縁膜、中間配線、及び前記中間配線に接続された表面バンプを形成する工程と、
    前記半導体基板の裏面側から、前記半導体基板の厚み方向の途中まで第1の開口部を形成する工程と、
    ボッシュプロセスにより、前記半導体基板内に、前記第１層間絶縁膜を露出させると共に凹形状の内壁側面を有する第１のバンプホールを形成する工程と、
    前記第１のバンプホールの底面から、前記中間配線を露出させるように前記第１層間絶縁膜をエッチングして第１層間絶縁膜内に第２のバンプホールを形成すると共に、第１及び第２のバンプホールの内壁側面上に側壁保護膜を形成する工程と、
    前記側壁保護膜を前記凹形状の内部に残留させるように、前記側壁保護膜の一部を除去する工程と、
    前記第１及び第２のバンプホール内の側壁保護膜上に第１シード膜を形成した後、前記第１及び第２のバンプホール内を埋め込むように裏面バンプを設ける工程と、
    を有する、貫通電極を備えた半導体装置の製造方法。
  12. 貫通電極を形成した後に更に、
    前記半導体基板をダイシングして半導体チップを形成する工程と、
    前記半導体チップの表面バンプ及び裏面バンプをそれぞれ、他の半導体チップの裏面バンプ及び表面バンプと接続させることにより、複数の半導体チップを積層させる工程と、
    を有する、請求項１〜１０の何れか１項に記載の半導体装置の製造方法。
  13. 前記半導体チップは、ＤＲＡＭを有する、請求項１２に記載の半導体装置の製造方法。
  14. 半導体基板と、
    前記半導体基板の主面上に設けられた第１層間絶縁膜と、
    前記第１層間絶縁膜上に順に設けられた中間配線と、第２シード膜と、表面バンプと、
    前記半導体基板を貫通するように設けられると共に凹形状の内壁側面を有する第１のバンプホール及び前記第１層間絶縁膜を貫通して前記第１のバンプホールに連通する第２のバンプホール、の内壁上に設けられた側壁保護膜と、
    前記第１及び第２のバンプホールの側壁保護膜上に設けられた第１シード膜と、
    前記第１及び第２のバンプホール内に埋め込まれた裏面バンプと、
    を有する、貫通電極を備えた半導体装置。
  15. 前記側壁保護膜は、前記内壁側面の凹形状の内部を埋め込むように設けられる、請求項１４に記載の半導体装置。
  16. 前記第１のバンプホールにおいて、前記半導体基板の裏面側の開口径は前記半導体基板の主面側の開口径よりも大きい、請求項１４又は１５に記載の半導体装置。
  17. 更に、前記半導体基板をその厚み方向に貫通すると共に前記半導体基板内の裏面バンプを囲むように絶縁リングを有する、請求項１４〜１６の何れか１項に記載の半導体装置。
  18. 更に、前記第１及び第２のバンプホール内の、前記側壁保護膜と第１シード膜の間に第２絶縁膜を有する、請求項１４〜１６の何れか１項に記載の半導体装置。
  19. 更に、前記半導体基板に設けられたＤＲＡＭを有する、請求項１４〜１８の何れか１項に記載の半導体装置。
  20. 前記貫通電極を備えた半導体チップを有する複数の半導体チップが積層された、請求項１４〜１９の何れか１項に記載の半導体装置。
JP2011041735A 2011-02-28 2011-02-28 半導体装置及びその製造方法 Ceased JP2012178520A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011041735A JP2012178520A (ja) 2011-02-28 2011-02-28 半導体装置及びその製造方法
US13/361,103 US8778805B2 (en) 2011-02-28 2012-01-30 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011041735A JP2012178520A (ja) 2011-02-28 2011-02-28 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012178520A true JP2012178520A (ja) 2012-09-13

Family

ID=46719261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011041735A Ceased JP2012178520A (ja) 2011-02-28 2011-02-28 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8778805B2 (ja)
JP (1) JP2012178520A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019083353A (ja) * 2019-03-11 2019-05-30 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
KR20200124693A (ko) * 2018-02-22 2020-11-03 자일링크스 인코포레이티드 감소된 저항을 갖는 액티브-온-액티브 다이 스택에 대한 전력 분배
KR20210147363A (ko) * 2020-05-28 2021-12-07 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013120838A (ja) * 2011-12-07 2013-06-17 Elpida Memory Inc 半導体装置及び半導体チップ
JP2013197387A (ja) * 2012-03-21 2013-09-30 Elpida Memory Inc 半導体装置
US8791578B2 (en) * 2012-11-12 2014-07-29 Hong Kong Applied Science and Technology Research Institute Company Limited Through-silicon via structure with patterned surface, patterned sidewall and local isolation
US9679872B1 (en) * 2016-08-29 2017-06-13 Chengwei Wu Connection structure for semiconductor package having plural vias located within projection of conductive unit
KR102397893B1 (ko) * 2017-04-17 2022-05-16 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
KR102704110B1 (ko) * 2019-08-09 2024-09-06 삼성전자주식회사 두꺼운 금속층 및 범프를 갖는 반도체 소자들
US11694968B2 (en) * 2020-11-13 2023-07-04 Samsung Electronics Co., Ltd Three dimensional integrated semiconductor architecture having alignment marks provided in a carrier substrate
CN115642125B (zh) * 2021-07-19 2026-03-31 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
US20250140646A1 (en) * 2023-10-31 2025-05-01 Nanya Technology Corporation Semiconductor device with polymer liner and method for fabricating the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410649A (ja) * 1990-04-27 1992-01-14 Shimadzu Corp ３次元実装用半導体基板の製造方法
JP2002009050A (ja) * 2000-06-21 2002-01-11 Shibaura Mechatronics Corp アッシング方法
JP2002231808A (ja) * 2001-02-02 2002-08-16 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003218197A (ja) * 2002-01-23 2003-07-31 Sony Corp 半導体装置、その製造方法及び半導体製造装置
JP2007311584A (ja) * 2006-05-19 2007-11-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2009111061A (ja) * 2007-10-29 2009-05-21 Elpida Memory Inc 半導体装置およびその製造方法
JP2010157741A (ja) * 2009-01-05 2010-07-15 Taiwan Semiconductor Manufacturing Co Ltd スカロップ状側壁を有するシリコン貫通ビア

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521369B1 (ko) * 2002-12-18 2005-10-12 삼성전자주식회사 고속도 및 저전력 소모 반도체 소자 및 그 제조 방법
JP4470144B2 (ja) * 2003-03-19 2010-06-02 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
JP2008016688A (ja) * 2006-07-07 2008-01-24 Elpida Memory Inc 半導体装置の製造方法
JP5143382B2 (ja) 2006-07-27 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4543397B2 (ja) * 2006-08-17 2010-09-15 エルピーダメモリ株式会社 半導体装置の製造方法
JP2008053568A (ja) 2006-08-25 2008-03-06 Nec Electronics Corp 半導体装置および半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410649A (ja) * 1990-04-27 1992-01-14 Shimadzu Corp ３次元実装用半導体基板の製造方法
JP2002009050A (ja) * 2000-06-21 2002-01-11 Shibaura Mechatronics Corp アッシング方法
JP2002231808A (ja) * 2001-02-02 2002-08-16 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003218197A (ja) * 2002-01-23 2003-07-31 Sony Corp 半導体装置、その製造方法及び半導体製造装置
JP2007311584A (ja) * 2006-05-19 2007-11-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2009111061A (ja) * 2007-10-29 2009-05-21 Elpida Memory Inc 半導体装置およびその製造方法
JP2010157741A (ja) * 2009-01-05 2010-07-15 Taiwan Semiconductor Manufacturing Co Ltd スカロップ状側壁を有するシリコン貫通ビア

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200124693A (ko) * 2018-02-22 2020-11-03 자일링크스 인코포레이티드 감소된 저항을 갖는 액티브-온-액티브 다이 스택에 대한 전력 분배
KR102652689B1 (ko) * 2018-02-22 2024-03-28 자일링크스 인코포레이티드 액티브-온-액티브 마이크로 전자 디바이스, 그 형성 방법 및 반도체 다이
JP2019083353A (ja) * 2019-03-11 2019-05-30 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
KR20210147363A (ko) * 2020-05-28 2021-12-07 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102811466B1 (ko) 2020-05-28 2025-05-22 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법

Also Published As

Publication number Publication date
US8778805B2 (en) 2014-07-15
US20120220079A1 (en) 2012-08-30

Similar Documents

Publication Publication Date Title
JP2012178520A (ja) 半導体装置及びその製造方法
JP5972537B2 (ja) 半導体装置及びその製造方法
TWI588950B (zh) 封裝半導體裝置以及形成封裝半導體裝置之方法
TWI870629B (zh) 具內建電磁干擾屏蔽之封裝結構
US8778791B2 (en) Semiconductor structure and method for making the same
TWI764914B (zh) 製作基板結構的方法
US7932602B2 (en) Metal sealed wafer level CSP
US9613865B2 (en) Semiconductor die and die cutting method
JP2012142533A (ja) 集積回路装置およびその調製方法
JP4916444B2 (ja) 半導体装置の製造方法
TWI441281B (zh) 具有矽穿孔之雙重鑲嵌結構及其製造方法
JP2013247273A (ja) 半導体装置の製造方法およびその方法により製造された半導体装置
JP2013247139A (ja) 半導体装置及びその製造方法
CN108666284A (zh) 半导体装置的制造方法及半导体装置
TWI705527B (zh) 形成積體電路結構之方法、積體電路裝置、和積體電路結構
US8587131B1 (en) Through-silicon via and fabrication method thereof
JP2013030537A (ja) 半導体装置の製造方法
JP2016157832A (ja) 半導体装置およびその製造方法
JP2018088487A (ja) 半導体装置及びその製造方法
JP2014110284A (ja) 半導体装置の製造方法
JP2014003081A (ja) 半導体装置及びその製造方法
JP2010165804A (ja) 半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法
JP6970075B2 (ja) 再配線の形成方法及びこれを利用する半導体素子の製造方法
JP2014103137A (ja) 半導体装置及びその製造方法
TWI849015B (zh) 半導體裝置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140131

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150324

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150327

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151104

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20160322