JP2012178603A - 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法 - Google Patents

炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法 Download PDF

Info

Publication number
JP2012178603A
JP2012178603A JP2012111873A JP2012111873A JP2012178603A JP 2012178603 A JP2012178603 A JP 2012178603A JP 2012111873 A JP2012111873 A JP 2012111873A JP 2012111873 A JP2012111873 A JP 2012111873A JP 2012178603 A JP2012178603 A JP 2012178603A
Authority
JP
Japan
Prior art keywords
silicon carbide
substrate
carbide substrate
metal layer
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012111873A
Other languages
English (en)
Inventor
Anant Agarwal
アガルワル アナント
Si Hoon Ryu
セイ−ヒュン リュウ
Donofrio Matt
ドノフリオ マット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2012178603A publication Critical patent/JP2012178603A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0115—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors to silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0121—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group IV semiconductors
    • H10D64/0123—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group IV semiconductors to silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】
ドーパントが注入されたＳｉＣ基板がオーミックコンタクトの形成前に薄くされる場合には、オーミックコンタクトを形成するために堆積された金属は、基板上に堆積されたときにオーム特性を持たないことがある。
【解決手段】
炭化ケイ素半導体デバイスを形成する方法は、第１の厚さを有する炭化ケイ素基板の第１の表面に半導体デバイスを形成するステップと、前記第１の表面にキャリア基板を取り付けるステップとを含む。さらに、前記炭化ケイ素基板を、前記第１の厚さ未満の厚さまで薄くするステップ、前記第１の表面とは反対側の前記薄くされた炭化ケイ素基板の表面に金属層を形成するステップ、前記金属層を局所的にアニールするステップを含む。前記炭化ケイ素基板は、個片化された半導体デバイスを提供するために、個片化される。
【選択図】 図１Ａ

Description

本発明は、マイクロエレクトロニクスデバイスに関し、より具体的には、炭化ケイ素パワーデバイスの作製に関する。
ＳｉＣベースのパワー半導体デバイスの炭化ケイ素（ＳｉＣ）基板の厚さが、所与の電流レベルでデバイスを動作させるために必要な順方向電圧に影響を及ぼすことがある。具体的には、ＳｉＣショットキーダイオード、ＭＯＳＦＥＴ、ＢＪＴ、ＰｉＮダイオード、ｎチャネルＩＧＢＴ、サイリスタおよび／または縦型ＪＦＥＴなどのＳｉＣデバイスの性能および／または動作が、厚いＳｉＣ基板の比較的に高い抵抗の影響を受けることがある。例えば、ｎ型４Ｈ−ＳｉＣ基板は、様々なデバイスの比オン抵抗（ｓｐｅｃｉｆｉｃ ｏｎ−ｒｅｓｉｓｔａｎｃｅ）のうちの約１ミリオーム−ｃｍ２を占めることができる。これは、６００Ｖ ＳｉＣショットキーダイオードのオン抵抗の約５０％、および／または３００Ｖ ＳｉＣショットキーダイオードのオン抵抗の約９０％を構成する。ｐ型４Ｈ−ＳｉＣ基板は、デバイスのオン抵抗を約５０〜１００ミリオーム−ｃｍ２増大させる場合がある。このため、ｐ型ＳｉＣ基板上にＧＴＯ、ｎチャネルＩＧＢＴ等の縦型デバイスを構築することは実際的でなかった。
現在のＳｉＣデバイス作製技術は一般に、比較的に厚い基板（３００〜４００ミクロン）を使用する。裏面オーミックコンタクトアニール（ｂａｃｋｓｉｄｅ ｏｈｍｉｃ ｃｏｎｔａｃｔ ａｎｎｅａｌ）を含む作製プロセスは、基板上に成長させたエピ層上で実行することができる。オーミックコンタクトの形成後に後続の処理ステップがあることがあるため、基板は一般に、エピ層に十分な機械的支持を与える十分な厚さを有する。しかしながら、機械的支持のために使用される厚い基板は、デバイスの電気抵抗および／または熱抵抗を増大させることがある。
米国特許出願第０９／７８７１８９号明細書 米国特許出願公開第２００２／０１７９９１０号明細書 米国特許出願第１０／９８７１３５号明細書 米国特許出願第１１／０６４７９８号明細書 米国特許出願第１０／９５１０４２号明細書 米国特許出願第１１／０３７９６５号明細書 米国特許出願第１０／９１６１１３号明細書
オーミックコンタクトは、例えばコンタクトを形成しようとするＳｉＣウェハの表面にイオンを注入することによって、低温／室温でＳｉＣ基板上に形成することができる。従来のいくつかの方法では、ＳｉＣウェハの裏面にドーパントを注入することによって、オーミックコンタクトが形成される。しかしながら、ドーパントが注入されたＳｉＣ基板がオーミックコンタクトの形成前に薄くされる場合には、この薄くする処理の間にドープされた領域が除去され、これにより注入が余分なものになる可能性がある。したがって、注入が後のステップで実行される場合があるため、オーミックコンタクトを最終的に形成するために堆積された金属は、基板上に堆積されたときにオーム特性を持たないことがある。オーミックコンタクトを形成するためのイオン注入は、例えば特許文献１および２に論じられており、これらの文献の開示は、その全体が参照によって本明細書に組み込まれる。
本発明のいくつかの実施形態による炭化ケイ素半導体デバイスを形成する方法は、第１の厚さを有する炭化ケイ素基板の第１の表面に半導体デバイスを形成するステップと、炭化ケイ素基板の第１の表面にキャリア基板を取り付けるステップとを含む。キャリア基板は、炭化ケイ素基板に機械的支持を提供する。これらの方法はさらに、炭化ケイ素基板を第１の厚さ未満の厚さまで薄くするステップ、薄くされた炭化ケイ素基板の炭化ケイ素基板の第１の表面とは反対側の表面に金属層を形成するステップ、および薄くされた炭化ケイ素基板の炭化ケイ素基板の第１の表面とは反対側の表面にオーミックコンタクトを形成するために、金属層を局所的にアニールするステップを含む。炭化ケイ素基板は、個片化された（ｓｉｎｇｕｌａｔｅｄ）半導体デバイスを提供するために、個片化される。
炭化ケイ素基板を薄くするステップは、キャリア基板が炭化ケイ素基板に機械的支持を提供している間に、炭化ケイ素基板を研削し、かつ／またはラッピングすることを含むことができる。具体的には、炭化ケイ素基板を薄くするステップは、キャリア基板が炭化ケイ素基板に機械的支持を提供している間に、インフィード研削盤および／またはクリープフィード研削盤を使用して、炭化ケイ素基板を研削することを含むことができる。いくつかの実施形態では、炭化ケイ素基板を薄くするステップは、キャリア基板が炭化ケイ素基板に機械的支持を提供している間に、炭化ケイ素基板をエッチングすることを含むことができる。
電子デバイスを形成することは、炭化ケイ素基板の第１の表面にパッシベーション層を形成することを含むことができ、炭化ケイ素基板の第１の表面にキャリア基板を取り付けることは、パッシベーション層にキャリア基板を貼り付けることを含むことができる。
金属層を局所的にアニールすることは、金属層が第１の表面とは反対側の炭化ケイ素基板の表面にオーミックコンタクトを形成するには十分だが、キャリア基板が炭化ケイ素基板から剥がれる温度より低い温度まで、堆積させた金属層を局所的に加熱することを含むことができる。具体的には、堆積させた金属層を局所的に加熱することは、堆積させた金属層をレーザアニールすること、および／または堆積させた金属層を電子ビームアニールすることを含むことができる。レーザアニールすることは、ＳｉＣ基板のバンドギャップよりも大きな光子エネルギーを有するレーザ光を衝突させることを含むことができ、レーザアニールすることは、パルスレーザ光または連続波レーザ光を衝突させることを含むことができる。
ＳｉＣ基板は４Ｈ ＳｉＣおよび／または６Ｈ ＳｉＣを含むことができ、レーザアニールすることは、堆積させた金属層にレーザ光を衝突させることを含むことができる。レーザ光は、約２４８ナノメートルから約３０８ナノメートルの波長を有することができる。
ＳｉＣ基板は６Ｈ ＳｉＣを含むことができ、レーザ光は、約３０ナノ秒の持続時間を有する単一のパルスとして与えることができる。レーザ光は、約２．８ジュール／ｃｍ２のエネルギーで与えることができる。
ＳｉＣ基板は４Ｈ ＳｉＣを含むことができ、レーザ光は複数のパルスとして与えることができる。例えば、レーザ光は、それぞれが約３０ナノ秒の持続時間を有する約５個のパルスとして与えることができ、レーザ光は、約４．２ジュール／ｃｍ２のエネルギーで与えることができる。
これらの方法はさらに、オーミックコンタクト上に金属オーバレイヤを形成することを含むことができる。金属オーバレイヤは、Ｔｉを含む接着層、Ｎｉおよび／またはＴｉ／Ｗを含む障壁層、ならびにＡｇおよび／またはＡｕを含むボンディング層を含むことができる。
基板を薄くすることは、基板を、厚さ約１２０ミクロン以下まで薄くすることを含むことができる。いくつかの実施形態では、基板を薄くすることは、基板を、厚さを約８０ミクロンから約１００ミクロンまで薄くすることを含むことができる。
本発明のさらなる実施形態による炭化ケイ素半導体デバイスを形成する方法は、炭化ケイ素基板の表面にエピタキシャル層を形成するステップと、炭化ケイ素基板と反対側のエピタキシャル層の第１の表面に半導体デバイスを形成するステップと、エピタキシャル層の第１の表面にキャリア基板を取り付けるステップとを含む。キャリア基板は、エピタキシャル層に機械的支持を提供することができる。これらの方法はさらに、第１の表面とは反対側のエピタキシャル層の第２の表面を露出させるために、炭化ケイ素基板を除去するステップ、エピタキシャル層の第２の表面に金属層を形成するステップ、エピタキシャル層の第２の表面にオーミックコンタクトを形成するために、金属層を局所的にアニールするステップ、およびキャリア基板からエピタキシャル層を分離するステップを含む。
炭化ケイ素基板を除去することは、キャリア基板がエピタキシャル層に機械的支持を提供している間に、炭化ケイ素基板を研削し、かつ／またはラッピングすることを含むことができる。具体的には、炭化ケイ素基板を除去することは、キャリア基板がエピタキシャル層に機械的支持を提供している間に、インフィード研削盤および／またはクリープフィード研削盤を使用して、炭化ケイ素基板を研削することを含むことができる。いくつかの実施形態では、炭化ケイ素基板を除去することは、キャリア基板がエピタキシャル層に機械的支持を提供している間に、炭化ケイ素基板をエッチングすることを含むことができる。
電子デバイスを形成することは、エピタキシャル層の第１の表面にパッシベーション層を形成することを含むことができ、エピタキシャル層の第１の表面にキャリア基板を取り付けることは、パッシベーション層にキャリア基板を貼り付けることを含むことができる。
金属層を局所的にアニールすることは、金属層が第１の表面とは反対側の炭化ケイ素基板の表面にオーミックコンタクトを形成するには十分だが、キャリア基板がエピタキシャル層から剥がれる温度より低い温度まで、堆積させた金属層を局所的に加熱することを含むことができる。
本発明のさらなる実施形態による炭化ケイ素半導体デバイスを形成する方法は、約３００ミクロンを超える第１の厚さを有する炭化ケイ素基板の第１の表面に半導体デバイスを形成するステップと、炭化ケイ素基板の第１の表面にキャリア基板を取り付けるステップとを含む。キャリア基板は、炭化ケイ素基板に機械的支持を提供する。これらの方法はさらに、炭化ケイ素基板を約１５０ミクロン未満の厚さまで薄くするステップ、および薄くされた炭化ケイ素基板の第１の表面とは反対側の薄くされた炭化ケイ素基板の表面にオーミックコンタクトを形成するステップを含む。
オーミックコンタクトを形成することは、炭化ケイ素基板の第１の表面とは反対側の薄くされた炭化ケイ素基板の表面に金属層を形成すること、および炭化ケイ素基板の第１の表面とは反対側の薄くされた炭化ケイ素基板の表面にオーミックコンタクトを形成するために、金属層を局所的にアニールすることを含むことができる。
金属層を局所的にアニールすることは、金属層が第１の表面とは反対側の炭化ケイ素基板の表面にオーミックコンタクトを形成するには十分だが、キャリア基板が炭化ケイ素基板から剥がれる温度より低い温度まで、堆積させた金属層を局所的に加熱することを含むことができる。
堆積させた金属層を局所的に加熱することは、堆積させた金属層をレーザアニールすること、および／または金属層に電子ビームを誘導することを含むことができる。
添付図面は、本発明の特定の実施形態を示している。添付図面は、本発明のさらなる理解を提供するために含められたものであり、本出願に組み込まれ、かつ本出願の一部分を構成する。
本発明のいくつかの実施形態による半導体ウェハを処理する方法を示す断面図である。 本発明のいくつかの実施形態による半導体ウェハを処理する方法を示す断面図である。 本発明のいくつかの実施形態による半導体ウェハを処理する方法を示す断面図である。 本発明のいくつかの実施形態による半導体ウェハを処理する方法を示す断面図である。 本発明のいくつかの実施形態による半導体ウェハを処理する方法を示す断面図である。 本発明のいくつかの実施形態による半導体ウェハを処理する方法を示す断面図である。 本発明のいくつかの実施形態による半導体ウェハを処理する方法を示す断面図である。 本発明のいくつかの実施形態による半導体ウェハを処理する方法を示す断面図である。 本発明のいくつかの実施形態による半導体ウェハを処理する方法を示す断面図である。 本発明のいくつかの実施形態による半導体ウェハを処理する方法を示す断面図である。 本発明のいくつかの実施形態による半導体ウェハを処理する方法を示す断面図である。 本発明のいくつかの実施形態による半導体ウェハを処理する方法を示す断面図である。 本発明のいくつかの実施形態による半導体ウェハを処理する方法を示す断面図である。 本発明のいくつかの実施形態による半導体ウェハを処理する方法を示す断面図である。 本発明のいくつかの実施形態による半導体ウェハを処理する方法を示す断面図である。 本発明のいくつかの実施形態による半導体ウェハを処理する方法を示す断面図である。 本発明のいくつかの実施形態による半導体ウェハを処理する方法を示す断面図である。 本発明のいくつかの実施形態による半導体ウェハを処理する方法を示す断面図である。 本発明のいくつかの実施形態による半導体ウェハを処理する方法を示す断面図である。 本発明のいくつかの実施形態による半導体ウェハを処理する方法を示す断面図である。 従来のＳｉＣショットキーデバイスおよび本発明のいくつかの実施形態に従って形成されたＳｉＣショットキーデバイスの電圧に対する電流のグラフである。
本出願は、２００５年９月１６日に出願された「ＭＥＴＨＯＤＳ ＯＦ ＰＲＯＣＥＳＳＩＮＧ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＷＡＦＥＲＳ ＨＡＶＩＮＧ ＳＩＬＩＣＯＮ ＣＡＲＢＩＤＥ ＰＯＷＥＲ ＤＥＶＩＣＥＳ ＴＨＥＲＥＯＮ ＡＮＤ ＳＩＬＩＣＯＮ ＣＡＲＢＩＤＥ ＰＯＷＥＲ ＤＥＶＩＣＥＳ ＳＯ ＦＯＲＭＥＤ」という名称の米国特許仮出願第６０／７１８１４０号の恩典および優先権を主張するものである。当該出願の開示は、あたかもその全体が本明細書に記載されているかのように参照によって本明細書に組み込まれる。
次に、本発明の実施形態が示された添付図面を参照して、本発明をより詳細に説明する。しかしながら、本発明は、本明細書に記載された実施形態に限定されると解釈してはならない。むしろ、これらの実施形態は、この開示が網羅的かつ完全なものとなり、本発明の範囲が当業者に完全に伝わるように提供される。分かりやすくするために、図面では、層および領域の厚さが誇張されている。全体を通じて同様の符号は同様の要素を指す。本明細書で使用されるとき、用語「および／または」は、記載された関連項目のうちの１つまたは複数の項目の任意のすべての組合せを含む。
本明細書で使用される用語は、特定の実施形態を説明することだけを目的としており、本発明を限定することを意図したものではない。本明細書で使用されるとき、単数形（「ａ」、「ａｎ」および「ｔｈｅ」）は、文脈がそうではないと明確に指示していない限り、複数形も含むことが意図されている。また、本明細書で使用されるとき、用語「含む」、「備える」（ｃｏｍｐｒｉｓｅｓ、ｃｏｍｐｒｉｓｉｎｇ）は、明示された形体、整数（ｉｎｔｅｇｅｒ）、ステップ、動作、要素および／または構成要素の存在を示すが、１つまたは複数の他の形体、整数、ステップ、動作、要素、構成要素および／またはこれらのグループの存在または追加を妨げないことを理解されたい。
層、領域、基板などの要素が、別の要素の「上に」存在する、または別の要素の「上に」延在すると記載されたとき、その要素は、その別の要素の上に直接に存在する、またはその別の要素の上に直接に延在することができ、あるいは介在要素が存在してもよいことを理解されたい。対照的に、ある要素が、別の要素の「上に直接に」存在する、または別の要素の「上に直接に」延在すると記載されたとき、介在要素は存在しない。また、ある要素が、別の要素に「接続されている」または「結合されている」と記載されたとき、その要素は、その別の要素に直接に接続または結合されており、あるいは介在要素が存在してもよいことを理解されたい。対照的に、ある要素が、別の要素に「直接に接続されている」、または「直接に結合されている」と記載されたとき、介在要素は存在しない。本明細書の全体を通じて同様の符号は同様の要素を指す。
本明細書では、本発明の理想化された実施形態の概略図である断面図（および／または平面図）を参照して、本発明の実施形態が説明される。そのため、例えば製造技法および／または許容範囲の結果として、図の形状からの変異が予想される。したがって、本発明の実施形態を、本明細書に示された領域の特定の形状に限定されると解釈してはならず、本発明の実施形態は、例えば製造に起因する形状の偏差を含む。例えば、長方形として示され、または記載されたエッチングされた領域は一般に、円形または湾曲した形体を有するであろう。したがって、図に示された領域は事実上、概略的なものであり、それらの形状は、デバイスの領域の正確な形状を示すようには意図されておらず、また、本発明の範囲を限定するようにも意図されていない。
別段の定めがない限り、本明細書で使用されるすべての用語（技術用語および科学用語を含む）は、本発明が属する技術分野の当業者によって共通に理解されるのと同じ意味を有する。さらに、一般的に使用される辞書に定義されているような用語は、本明細書および関連技術の文脈におけるそれらの意味と一致した意味を有するものと解釈されなければならず、本明細書においてそのように明示されない限り、理想化された意味またはあまりに形式的な意味に解釈されないことを理解されたい。さらに、ある構造または形体が他の形体に「隣接して」配置されていると記載されている場合、その構造または形体は、その隣接する形体の上または下にある部分を有することができることを当業者は理解されたい。
本発明のいくつかの実施形態は、ｎ型、ｐ型などの導電型を有することを特徴とする半導体層および／または領域に関して説明され、導電型は、それらの層および／または領域中の多数キャリア濃度を指す。したがって、ｎ型材料は、負に帯電した電子の多数キャリア平衡濃度を有し、ｐ型材料は、正に帯電した正孔の多数キャリア平衡濃度を有する。他の層または領域と比較して相対的に高い（「＋」）または低い（「−」）多数キャリア濃度を指示するために、いくつかの材料は、（ｎ＋、ｎ−、ｐ＋、ｐ−、ｎ＋＋、ｎ−−、ｐ＋＋、ｐ−−などのように）「＋」または「−」を付けて示されることがある。しかし、このような表記法は、層または領域中の特定の多数または少数キャリア濃度の存在を含意しない。
本明細書で使用されるとき、用語「オーミックコンタクト」は、予想される実質的にすべての動作周波数においてインピーダンス＝Ｖ／Ｉ（Ｖはコンタクトの両端間の電圧、Ｉは電流）という関係式によって実質的に与えられるインピーダンスを有するコンタクトを指す（すなわち、オーミックコンタクトに関連したインピーダンスは、すべての動作周波数において実質的に同じである）。例えば、本発明に基づくいくつかの実施形態では、オーミックコンタクトを、約１０−３オーム−ｃｍ２未満の比接触抵抗率（ｓｐｅｃｉｆｉｃ ｃｏｎｔａｃｔ ｒｅｓｉｓｔｉｖｉｔｙ）を有するコンタクトとすることができ、いくつかの実施形態では、約１０−４オーム−ｃｍ２未満の比接触抵抗率を有するコンタクトとすることができる。
本明細書の中でより詳細に説明されるとおり、本発明に基づく実施形態は、例えば炭化ケイ素半導体デバイスがその上に形成された炭化ケイ素ウェハの厚さを、裏面からウェハを処理することによって薄くすることにより、半導体デバイスの半導体ウェハを処理する方法を提供することができる。半導体ウェハは一般に、２つの平行な主表面を有する。本明細書で使用されるとき、ウェハの「裏面」という用語は、１つまたは複数の半導体デバイスが形成されたウェハの表面とは反対側のウェハの主表面を指す。
図１Ａに示されているように、ウェハ（すなわち基板）１００は一般に、約３００ミクロンから約４００ミクロンの厚さ（ｔ１）を有することができる。ウェハ１００の裏面１０３とは反対側のウェハ１００の前面１０２には、複数の半導体デバイス１１０が形成されている。これらの複数の半導体デバイス１１０は、ＰＩＮダイオード、ＭＯＳＦＥＴ、ＩＧＢＴなどの炭化ケイ素パワー半導体デバイスとすることができることを理解されたい。半導体デバイス１１０は、ウェハ１００の前面１０２に形成された１つまたは複数の炭化ケイ素エピタキシャル層／領域を備えることができる。これらの層／領域は例えば、エピタキシャル成長および／またはイオン注入によって形成することができる。デバイス１１０は、バイポーラ動作のためのｐｎ接合を有する活性領域を備えることができる。本発明のいくつかの実施形態では、デバイス１１０が、ショットキーダイオードなどのｐｎ接合を含まない多数キャリアデバイスを含むことができる。
本発明に基づくいくつかの実施形態では、ウェハおよび／または関連するエピタキシャル層は、４Ｈ、６Ｈ、１５Ｒまたは３Ｃポリタイプ（ｐｏｌｙｔｙｐｅ）の炭化ケイ素を含み、あるいは、当業者に知られている他のタイプの材料、例えばシリコン、ヒ化ガリウム、窒化ガリウム、窒化アルミニウム、窒化アルミニウムガリウム、酸化マグネシウム（ＭｇＯ）、アルミン酸マグネシウム（ＭｇＡｌ２Ｏ４）、リチウムガラート（ｌｉｔｈｉｕｍ ｇａｌｌａｔｅ）（ＬｉＧａＯ２）、アルミン酸リチウム（ＬｉＡｌＯ２）、酸化亜鉛（ＺｎＯ）、アルミン酸ニッケル（ＮｉＡｌ２Ｏ４）および／またはサファイアなどを含む。図１Ａではデバイス１１０が、メサ（ｍｅｓａ）を備えるように示されているが、デバイスはメサを備えなくてもよく、デバイスの分離が必要な場合には、他の方法、例えば接合分離、トレンチ分離および／または注入分離などによって、この分離を達成することができることを理解されたい。
デバイス１１０には例えば、ＳｉＣショットキーダイオード、ＭＯＳＦＥＴ、ＢＪＴ、ＰｉＮダイオード、ｎチャネルＩＧＢＴ、サイリスタおよび／または縦型ＪＦＥＴなどの炭化ケイ素ベースのパワー半導体デバイスを含めることができる。デバイス１１０はさらに、ｐ型基板上の炭化ケイ素ベースのＧＴＯおよびｎチャネルＩＧＢＴを含むことができる。デバイス１１０は他のタイプのデバイスを含むことができ、したがって、上記のデバイスのリストは限定を意図したものではない。
図１Ａにはさらに、その上に接着面１２０が設けられたキャリア基板（ｃａｒｒｉｅｒ ｓｕｂｓｔｒａｔｅ）１０５が示されている。接着面１２０は例えば、ワックス（ｗａｘ）および／または接着テープを含むことができる。図１Ａの矢印は、（デバイス１１０を含む）ウェハ１００の前面１０２が、キャリア基板１０５上の接着面１２０と接触することを示す。キャリア基板１０５は、後続の処理ステップの間、その上にデバイス１１０を備えるウェハ１００に機械的支持を提供することができる適当な材料を含むことができる。キャリア基板１０５は例えば、サファイア、シリコン、アルミニウム、アルミナおよび／または他の適当な材料を含むことができる。
図１Ｂに示されているように、本発明に基づくいくつかの実施形態では、（複数の半導体デバイス１１０を備える）ウェハ１００とキャリア基板１０５とが、複数の半導体デバイス１１０に接触させた接着層１２０を介して、一体に結合され、その結果、例えば、ウェハ１００の裏面１０３にアクセスすることができるようにキャリア基板１０５を研削盤（ｇｒｉｎｄｅｒ）（図示せず）に取り付けることによって、このウェハ１００とキャリア基板１０５の組立品を処理することができる。その上に複数の半導体デバイス１１０を備えるウェハ１００は、ワックスなどの当業者に知られている任意の技法を使用してキャリア基板１０５に結合することができること、および接着層１２０は、複数の半導体デバイス１１０に付着させても、またはキャリア基板１０５に付着させてもよいことを理解されたい。さらに、用語「接触」は、直接接触および間接接触を含み、間接接触では例えば、ウェハ１００とキャリア基板１０５との間に、これらの２つの要素を一体に結合することができ、ウェハ１００がキャリア基板１０５によって支持されている間にウェハ１００の裏面１０３を処理することができるように、（前述の接着層などの）１つまたは複数の介在要素が存在することを理解されたい。
図１Ｃの実施形態を参照すると、本発明に基づくいくつかの実施形態では、薄くされたウェハ１００’を形成するために、ウェハ１００がｔ１よりも薄い厚さｔ２まで薄くなるように、ウェハ１００の裏面１０３が処理される。
本発明に基づくいくつかの実施形態では、インフィード研削盤（ｉｎ−ｆｅｅｄ ｇｒｉｎｄｅｒ）、クリープフィード研削盤（ｃｒｅｅｐ ｆｅｅｄ ｇｒｉｎｄｅｒ）などの研削盤を使用して、ウェハ１００の厚さが低減される。本発明に基づく他の実施形態では、研削に加えて、または研削の代わりに、ラッピング（ｌａｐｐｉｎｇ）、化学エッチングまたは反応性イオンエッチング、あるいはこれらの方法の組合せを使用して、ウェハ１００の厚さが低減される。本発明に基づく他の実施形態では、薄くする操作によって生じる可能性があるウェハの損傷を低減させるために、エッチングを使用して、薄くされたウェハの裏面を処理することができる。ウェハを薄くする方法は例えば、共通の譲受人に譲渡された特許文献３〜６に記載されており、これらの文献の開示は、その全体が参照によって本明細書に組み込まれる。
本発明に基づくいくつかの実施形態では、ウェハ１００が、厚さ約１５０ミクロン未満まで薄くされる。本発明に基づく他の実施形態では、ウェハ１００が、厚さ約１２０ミクロン未満まで薄くされる。本発明に基づく他の実施形態では、ウェハ１００が、厚さ約８０ミクロンないし約１００ミクロン、あるいはそれよりも薄い厚さまで薄くされる。本発明に基づくいくつかの実施形態では、ウェハ１００が、インフィード研削盤またはクリープフィード研削盤を使用して薄くされる。
裏面１０３を処理して、ウェハ１００を十分に薄くした（薄くされたウェハ１００’を形成した）後、例えば接着層１２０を加熱することによって、ウェハ１００’とキャリア基板１０５の組立品から、キャリア基板１０５を除去することができ、その結果、図１Ｄに示されているように、薄くされたウェハ１００’およびその上の複数の半導体デバイス１１０を取り外すことができる。本発明に基づく他の実施形態では、適当な溶剤を使用することによって、および／またはこの構造に紫外光を当てることによって、この組立品からキャリア基板１０５を除去することができる。例えば、接着層１２０を溶解し、かつ／または融解して、キャリア基板１０５をウェハ１００’から分離することができる。
図１Ｅの実施形態を参照すると、例えば、特許文献７に論じられている局所アニール（ｌｏｃａｌｉｚｅｄ ａｎｅａｉｎｇ）を使用して、ウェハ１００’の裏面１０３にオーミックコンタクト１０７を形成することができる。この文献の開示は参照によって本明細書に組み込まれる。オーミックコンタクトは、薄くされたウェハ１００’がキャリア基板１０５に結合されている間に、薄くされたウェハ１００’上に形成することができることを理解されたい。本発明に基づくいくつかの実施形態では、例えば図１Ｅに示されているように、ウェハキャリアからウェハが取り外された後に、オーミックコンタクトを薄くされたウェハ１００’上に形成することができる。オーミックコンタクト１０７とは反対側の複数の半導体デバイス１１０上に、オーミックコンタクトおよび／またはボンディングパッド（図示せず）を形成することができる。
オーミックコンタクト１０７を形成するため、半導体デバイス１１０とは反対側のＳｉＣ基板１００’の裏面に、金属層が形成される。具体的には、厚さ約４００オングストロームから約１１００オングストロームの白金、チタンまたはニッケルの層を形成することができる。
次いで、レーザアニール（ｌａｓｅｒ ａｎｎｅａｌｉｎｇ）などの局所アニール技法を使用して、この金属層がアニールされる。レーザアニールでは、本明細書に記載された金属−ＳｉＣオーミックコンタクトをアニールするために使用されるレーザ光を、金属層と薄くされたＳｉＣ基板１００’との間の界面に金属シリサイド（ｍｅｔａｌ−ｓｉｌｉｃｉｄｅ）材料を形成する波長および十分な強度を有するレーザ光とすることができる。例えば、６Ｈ ＳｉＣを基板として使用する実施形態では、波長約２４８ナノメートルから約３０８ナノメートルのレーザ光を、１平方センチメートルあたり約２．８ジュールのエネルギーで、約３０ナノ秒の持続時間を有する単一のパルスとして衝突させることによって、レーザアニールを実施することができる。ＳｉＣ基板が例えば４Ｈ ＳｉＣである本発明に基づく他の実施形態では、レーザ光が、約２４８ナノメートルから約３０８ナノメートルの波長、および１平方センチメートルあたり約４．２ジュールのエネルギーを有することができ、それぞれ約３０ナノ秒の持続時間を有する約５個のパルスとして与えることができる。本発明に基づく他の実施形態では、ＳｉＣ基板のバンドギャップよりも大きい光子エネルギーを含む光の吸収によって金属層とＳｉＣ基板との間の界面位置にアニールを提供するために、他の波長およびエネルギーを使用することができる。パルスおよび／または連続ループレーザ（ｌｏｏｐ ｌａｓｅｒ）を利用することもできることを理解されたい。
レーザ光の代わりに、電子ビームアニール（ｅｌｅｃｔｒｏｎ ｂｅａｍ ａｎｎｅａｌｉｎｇ）を使用することもできる。したがって、電子ビームを使用して、金属層とＳｉＣ基板との間の界面位置をアニールし、そこに金属−ＳｉＣ材料を形成することができる。
図１Ｆの実施形態を参照すると、例えば、薄くされたウェハ１００’を分割し、かつ／またはダイシングソー（ｄｉｃｉｎｇ ｓａｗ）を用いてウェハ１００を部分的にまたは完全に切断することによって、複数の半導体デバイス１１０を互いから分離することができる。例えば、ソーブレード（ｓａｗ ｂｌａｄｅ）１３０を使用して、ウェハ１００’を切断し、パッケージングのために複数の半導体デバイス１１０を分離することができる。ソーブレード１３０は、薄くされたウェハ１００’上の分離された複数の半導体デバイス１１０間にまっすぐな縁を形成するために、ウェハ１００’を完全に切断することができ、またはソーブレード３０によって形成された刻み線に沿って圧力を加えることによって半導体デバイス１１０を互いから分離することができるように、薄くされたウェハ１００’をほぼ切断することができることを理解されたい。
本発明に基づくいくつかの実施形態では、基板上に１つまたは複数の層を、これらの層全体から基板を除去することができる厚さに形成することができる。いくつかの実施形態では、これらの層が、基板上に成長させたエピタキシャル層を含むことができる。しかしながら、これらの層が注入された層を含んでもよい。例えば、図２Ａ〜２Ｄの実施形態を参照すると、図２Ａに示されているように、その上に１つまたは複数のエピタキシャル層１４０が形成された基板１００を、接着層１２０によって、キャリア基板１０５に貼り付けることができる。
図１Ａ〜１Ｆの実施形態と同様に、キャリア基板１０５は、サファイア、シリコン、アルミナまたは他の適当な材料を含むことができ、接着層１２０は、ワックス、接着テープまたは他の適当な接着材を含むことができる。十分な機械的安定性を提供するため、エピタキシャル層１４０は、少なくとも約３ミクロンないし約１０ミクロン、またはそれよりも厚い厚さに成長させることができる。
インフィード研削盤、クリープフィード研削盤などの研削盤を使用して、エピタキシャル層１４０から基板１００を除去することができる。本発明に基づく他の実施形態では、研削に加えて、または研削の代わりに、ラッピング、化学エッチング、反応性イオンエッチングまたはこれらの方法の組合せによって、ウェハ１００を除去することができる。研削またはその他の薄くする処理の選択性により、基板１００からエピタキシャル層１４０への遷移が薄くする処理の終わりをもたらすことが可能になる。
例えば前述のレーザアニールを使用して、エピタキシャル層１４０上にオーミックコンタクト１０７を形成することができる。オーミックコンタクト１０７は、例えば図２Ｃに示されているように、エピタキシャル層１４０がキャリア基板１０５に結合されている間に、エピタキシャル層１４０上に形成することができる。しかし、本発明に基づくいくつかの実施形態では、エピタキシャル層１４０がキャリア基板１０５から除去された後に、オーミックコンタクト１０７をエピタキシャル層１４０上に形成することができる。
次いで、キャリア基板１０５からエピタキシャル層１４０を取り外して、例えばダイシングソー１３０を使用してダイシングし、図２Ｄに示されているように、個片化されたデバイス１５０を形成することができる。いくつかの実施形態では、ソーイング（ｓａｗｉｎｇ）の代わりに、かつ／またはソーイングに加えて、スクライブ・アンド・ブレーク（ｓｃｒｉｂｅ−ａｎｄ−ｂｒｅａｋ）処理を使用して、デバイス１５０を個片化する（すなわち個々のデバイスに分離する）ことができる。
本発明に基づく他の実施形態が図３Ａ〜３Ｊに示されており、これらの図には、本発明のいくつかの実施形態に基づくショットキーダイオードの形成が示されている。しかし、本発明の実施形態に基づく方法は、例えばＳｉＣ ＭＯＳＦＥＴ、ＢＪＴ、ＰｉＮダイオード、ｎチャネルＩＧＢＴ、サイリスタおよび縦型ＪＦＥＴ、ならびにｐ型基板上のＧＴＯおよびｎチャネルＩＧＢＴを含む多くの異なるタイプのパワー半導体デバイスを作製するために使用することができることを理解されたい。
図３Ａの実施形態を参照すると、基板２１０上にエピタキシャル層２２０が形成されており、基板２１０は、約３００ミクロンから約４００ミクロンの初期厚さを有することができる。図示の実施形態では、エピタキシャル層２２０が、厚さ約３ミクロンから約１０ミクロンのｎ型炭化ケイ素を含む。しかし、エピタキシャル層２２０は、他の厚さおよび／または導電型を有することができる。エピタキシャル層２２０は、結果として得られるデバイスで使用される複数のエピタキシャル層を含むことができる。基板２１０は、適当な任意の炭化ケイ素基板を含むことができる。いくつかの実施形態では、基板２１０が、（０００１）面に対して８°のオフアクシス（ｏｆｆ−ａｘｉｓ）でカットされたｎ＋４Ｈ炭化ケイ素基板を含むことができる。
デバイスは、エピタキシャル層２２０内に次のように画定することができる。最初に、図３Ｂに示されているように、エピタキシャル層２２０内にエッジターミネーション（ｅｄｇｅ ｔｅｒｍｉｎａｔｉｏｎ）領域２２５を注入して、ターミネーション領域２２５の内側に活性デバイス領域２２７を画定することができる。活性デバイス領域２２７上に、ショットキーコンタクト２３０を含む金属コンタクトが形成される（図３Ｃ）。この構造の表面に、フィールドパッシベーション（ｆｉｅｌｄ ｐａｓｓｉｖａｔｉｏｎ）層２３５が付着される。本発明に基づくいくつかの実施形態では、図３Ｄに示されているように、パッシベーション層をパターニングして、ショットキーコンタクト２３０を露出させることができる。しかし、本発明のいくつかの実施形態では、後続の処理ステップまで、例えばウェハキャリアが除去された後の後続の処理ステップまで、パッシベーション層２３５をパターニングしなくてもよいことを理解されたい。
次に図３Ｅの実施形態を参照すると、基板２１０の前面に、接着層２４０によって、ウェハキャリア２５０が貼り付けられる。先の説明と同様に、ウェハキャリア２５０は、サファイア、シリコン、アルミナまたは他の適当な材料を含むことができ、接着層２４０は、ワックス、接着テープまたは他の適当な接着材を含むことができる。
次いで、先の説明と同様に、研削、ラッピング、化学エッチング、反応性イオンエッチングまたはこれらの組合せによって、基板２１０の裏面２１２が薄くされ、かつ／または除去される。図３Ａ〜３Ｊに示された実施形態では、基板２１０が初期厚さｔ１を有し、続いて、基板２１０が、図３Ｆに示されているように、ｔ１よりも薄い第２の厚さｔ２まで薄くされる。いくつかの実施形態では、初期厚さｔ１が約３００ミクロンから約４００ミクロンであり、第２の厚さが、約８０ミクロンから約１００ミクロンである。いくつかの実施形態では、基板２１０をエピタキシャル層２２０から完全に除去することができる。
図３Ｇを参照すると、薄くされたウェハ２１０’の裏面にオーミックコンタクト２５５を形成することができる。図３Ｈに示されているように、オーミックコンタクト２５５を、前述の方法で局所的にアニールすることができる。局所アニールは、薄くされたウェハの前面および関連するデバイス構造を実質的に加熱することなく薄くされたウェハ２１０’の裏面のオーミックコンタクト２５５をアニールするために使用することができる。例えば、ウェハキャリア２５０がエピタキシャル層２２０から分離することなく薄くされたウェハ２１０’の裏面のオーミックコンタクト２５５をアニールするために、レーザアニールを使用することができる。
本明細書に記載された金属−ＳｉＣオーミックコンタクトをアニールするために使用されるレーザ光は、金属層とＳｉＣ基板との間の界面に金属シリサイド材料を形成するのに十分な波長および強度を有するレーザ光とすることができることを理解されたい。例えば、６Ｈ ＳｉＣを基板として使用する実施形態では、波長約２４８ナノメートルから約３０８ナノメートルのレーザ光を、１平方センチメートルあたり約２．８ジュールのエネルギーで、約３０ナノ秒の持続時間を有する単一のパルスとして衝突させることによって、レーザアニールを実施することができる。ＳｉＣ基板が例えば４Ｈ ＳｉＣである本発明に基づく他の実施形態では、レーザ光が、約２４８ナノメートルから約３０８ナノメートルの波長、および１平方センチメートルあたり約４．２ジュールのエネルギーを有することができ、それぞれ約３０ナノ秒の持続時間を有する約５個のパルスとして与えることができる。本発明に基づく他の実施形態では、ＳｉＣ基板のバンドギャップよりも大きい光子エネルギーを含む光の吸収によって金属層とＳｉＣ基板との間の界面位置にアニールを提供するために、他の波長およびエネルギーを使用することができる。パルスおよび／または連続ループレーザを利用することもできることを理解されたい。
レーザ光の代わりに、電子ビームアニールを使用することもできる。したがって、電子ビームを使用して、金属層とＳｉＣ基板との間の界面位置をアニールし、そこに金属−ＳｉＣ材料を形成することができる。
図３Ｉに示されているように、オーミックコンタクト２５５に、裏面金属オーバレイヤ（ｏｖｅｒｌａｙｅｒ）２６５を付着させることができる。裏面金属オーバレイヤ２６５は例えば、Ｔｉ／Ｎｉ／Ａｇおよび／またはＴｉ／ＴｉＷ／Ａｕなど、接着層、障壁層およびボンディング層のスタックを含むことができる。
最後に、図３Ｊに示されているように、接着層２４０を加熱することによって、適当な溶剤を使用して接着層２４０を溶解することによって、かつ／または接着層２４０に紫外光を当てることによって、エピタキシャル層２２０からウェハキャリア２５０を除去することができる。
本発明の実施形態に従って形成されたデバイスは、低いオン抵抗を示すことができる。具体的には、本発明のいくつかの実施形態を使用して、所与のオン抵抗に対するデバイス面積を低減させることができ、これによって、炭化ケイ素パワーデバイスのデバイス歩留りを高め、かつ／またはコストを下げることができる。
オン抵抗のこの低減は、低電圧デバイスに関してより顕著である。例えば、図４は、本発明のいくつかの実施形態に従って形成されたデバイス（曲線３０２）および従来のＳｉＣショットキーダイオード（曲線３００）について、３００Ｖ ４Ｈ−ＳｉＣショットキーダイオードの順方向電流−電圧（Ｉ−Ｖ）特性曲線を示す。具体的には、従来のデバイスは厚さ約４００ミクロンの基板を有し、本発明のいくつかの実施形態に従って形成されたデバイスは、厚さ約１００ミクロンの基板を有する。ダイオードの電流定格は１０Ａであった。電流−電圧測定は室温で実施された。図４に示されているように、従来のダイオードの順方向電圧降下は、１０Ａの順方向電流において約１．３Ｖであった。対照的に、本発明の実施形態に従って形成されたダイオードの順方向電圧降下は、１０Ａで約１．０２Ｖであり、これは約２３％の順方向電圧の低減を表す。ニー電圧（ｋｎｅｅ ｖｏｌｔａｇｅ）（約０．７Ｖ）から計算された抵抗低下は、約０．６Ｖから約０．３Ｖに低減され、これは５０％の低減である。
図面および明細書には、本発明の一般的な実施形態が開示されている。特定の用語が使用されるが、それらは、一般的かつ記述的な意味においてのみ使用されており、限定目的では使用されていない。本発明の範囲は特許請求の範囲に記載されている。

Claims (34)

  1. 炭化ケイ素半導体デバイスを形成する方法であって、
    第１の厚さを有する炭化ケイ素基板の第１の表面に半導体デバイスを形成するステップと、
    前記炭化ケイ素基板の前記第１の表面にキャリア基板を取り付けるステップと、
    前記炭化ケイ素基板を、前記第１の厚さ未満の第２の厚さまで薄くするステップと、
    前記炭化ケイ素基板の前記第１の表面とは反対側の薄くされた前記炭化ケイ素基板の表面に金属層を形成するステップと、
    前記炭化ケイ素基板の前記第１の表面とは反対側の薄くされた前記炭化ケイ素基板の表面にオーミックコンタクトを形成するために、前記金属層を局所的にアニールするステップと、
    個片化された半導体デバイスを提供するために、前記炭化ケイ素基板を個片化するステップと
    を含むことを特徴とする方法。
  2. 前記炭化ケイ素基板を薄くするステップは、前記キャリア基板が前記炭化ケイ素基板に機械的支持を提供している間に、前記炭化ケイ素基板を研削し、かつ／またはラッピングするステップを含むことを特徴とする請求項１に記載の方法。
  3. 前記炭化ケイ素基板を薄くするステップは、前記キャリア基板が前記炭化ケイ素基板に機械的支持を提供している間に、インフィード研削盤および／またはクリープフィード研削盤を使用して、前記炭化ケイ素基板を研削するステップを含むことを特徴とする請求項２に記載の方法。
  4. 前記炭化ケイ素基板を薄くするステップは、前記キャリア基板が前記炭化ケイ素基板に機械的支持を提供している間に、前記炭化ケイ素基板をエッチングするステップを含むことを特徴とする請求項１に記載の方法。
  5. 電子デバイスを形成するステップは、前記炭化ケイ素基板の前記第１の表面にパッシベーション層を形成するステップを含み、
    前記炭化ケイ素基板の前記第１の表面に前記キャリア基板を取り付けるステップは、前記パッシベーション層に前記キャリア基板を貼り付けるステップを含むことを特徴とする請求項１に記載の方法。
  6. 前記金属層を局所的にアニールするステップは、
    前記金属層が、前記第１の表面とは反対側の前記炭化ケイ素基板の表面にオーミックコンタクトを形成するには十分だが、前記キャリア基板が前記炭化ケイ素基板から剥がれる温度未満の温度まで、堆積させた前記金属層を局所的に加熱するステップを含む
    ことを特徴とする請求項１に記載の方法。
  7. 堆積させた前記金属層を局所的に加熱するステップは、堆積させた前記金属層をレーザアニールするステップを含むことを特徴とする請求項６に記載の方法。
  8. 前記ＳｉＣ基板は４Ｈ ＳｉＣおよび／または６Ｈ ＳｉＣを含み、
    レーザアニールするステップは、堆積させた前記金属層にレーザ光を衝突させるステップを含み、
    前記レーザ光は、約２４８ナノメートルから約３０８ナノメートルの波長を有することを特徴とする請求項７に記載の方法。
  9. 前記ＳｉＣ基板は６Ｈ ＳｉＣを含み、
    前記レーザ光は単一のパルスとして与えられることを特徴とする請求項８に記載の方法。
  10. 前記単一のパルスは約３０ナノ秒の持続時間を有することを特徴とする請求項９に記載の方法。
  11. 前記レーザ光は、約２．８ジュール／ｃｍ２のエネルギーで与えられることを特徴とする請求項９に記載の方法。
  12. 前記ＳｉＣ基板は４Ｈ ＳｉＣを含み、
    前記レーザ光は複数のパルスとして与えられることを特徴とする請求項８に記載の方法。
  13. 前記レーザ光は、それぞれが約３０ナノ秒の持続時間を有する約５個のパルスとして与えられることを特徴とする請求項１２に記載の方法。
  14. 前記レーザ光は、約４．２ジュール／ｃｍ２のエネルギーで与えられることを特徴とする請求項１２に記載の方法。
  15. レーザアニールするステップは、前記ＳｉＣ基板のバンドギャップを超える光子エネルギーを有するレーザ光を衝突させるステップを含むことを特徴とする請求項７に記載の方法。
  16. レーザアニールするステップは、パルスレーザ光または連続波レーザ光を衝突させるステップを含むことを特徴とする請求項７に記載の方法。
  17. 堆積させた前記金属層を局所的に加熱するステップは、前記金属層に電子ビームを誘導するステップを含むことを特徴とする請求項６に記載の方法。
  18. 前記オーミックコンタクト上に金属オーバレイヤを形成するステップをさらに含み、
    前記金属オーバレイヤは、Ｔｉを含む接着層、Ｎｉおよび／またはＴｉ／Ｗを含む障壁層、ならびにＡｇおよび／またはＡｕを含むボンディング層を含むことを特徴とする請求項１に記載の方法。
  19. 前記基板を薄くするステップは、前記基板を、厚さ約１２０ミクロン以下まで薄くするステップを含むことを特徴とする請求項１に記載の方法。
  20. 前記基板を薄くするステップは、前記基板を、厚さ約８０ミクロンないし約１００ミクロンまで薄くするステップを含むことを特徴とする請求項１９に記載の方法。
  21. 炭化ケイ素半導体デバイスを形成する方法であって、
    炭化ケイ素基板の表面にエピタキシャル層を形成するステップと、
    前記炭化ケイ素基板の反対側の前記エピタキシャル層の第１の表面に半導体デバイスを形成するステップと、
    前記エピタキシャル層の前記第１の表面にキャリア基板を取り付けるステップと、
    前記第１の表面とは反対側の前記エピタキシャル層の第２の表面を露出させるために、前記炭化ケイ素基板を除去するステップと、
    前記エピタキシャル層の前記第２の表面に金属層を形成するステップと、
    前記エピタキシャル層の前記第２の表面にオーミックコンタクトを形成するために、前記金属層を局所的にアニールするステップと、
    前記キャリア基板から前記エピタキシャル層を分離するステップと
    を含むことを特徴とする方法。
  22. 前記炭化ケイ素基板を除去するステップは、前記キャリア基板が前記エピタキシャル層に機械的支持を提供している間に、前記炭化ケイ素基板を研削し、かつ／またはラッピングするステップを含むことを特徴とする請求項２１に記載の方法。
  23. 前記炭化ケイ素基板を除去するステップは、前記キャリア基板が前記エピタキシャル層に機械的支持を提供している間に、インフィード研削盤および／またはクリープフィード研削盤を使用して、前記炭化ケイ素基板を研削するステップを含むことを特徴とする請求項２２に記載の方法。
  24. 前記炭化ケイ素基板を除去するステップは、前記キャリア基板が前記エピタキシャル層に機械的支持を提供している間に、前記炭化ケイ素基板をエッチングするステップを含むことを特徴とする請求項２１に記載の方法。
  25. 電子デバイスを形成するステップは、前記エピタキシャル層の前記第１の表面にパッシベーション層を形成するステップを含み、
    前記エピタキシャル層の前記第１の表面にキャリア基板を取り付けるステップは、前記パッシベーション層に前記キャリア基板を貼り付けるステップを含むことを特徴とする請求項２１に記載の方法。
  26. 前記金属層を局所的にアニールするステップは、
    前記金属層が前記第１の表面とは反対側の前記炭化ケイ素基板の表面にオーミックコンタクトを形成するには十分だが、前記キャリア基板が前記エピタキシャル層から剥がれる温度未満の温度まで、堆積させた前記金属層を局所的に加熱するステップを含む
    ことを特徴とする請求項２１に記載の方法。
  27. 炭化ケイ素パワー半導体デバイスを形成する方法であって、
    約３００ミクロンを超える第１の厚さを有する炭化ケイ素基板の第１の表面に半導体デバイスを形成するステップと、
    前記炭化ケイ素基板の前記第１の表面にキャリア基板を取り付けるステップと、
    前記炭化ケイ素基板を、約１５０ミクロン未満の第２の厚さまで薄くするステップと、
    薄くされた前記炭化ケイ素基板の前記第１の表面とは反対側の薄くされた前記炭化ケイ素基板の表面にオーミックコンタクトを形成するステップと
    を含むことを特徴とする方法。
  28. 前記オーミックコンタクトを形成するステップは、
    前記炭化ケイ素基板の前記第１の表面とは反対側の薄くされた前記炭化ケイ素基板の表面に金属層を形成するステップと、
    前記炭化ケイ素基板の前記第１の表面とは反対側の薄くされた前記炭化ケイ素基板の表面にオーミックコンタクトを形成するために、前記金属層を局所的にアニールするステップと
    を含むことを特徴とする請求項２７に記載の方法。
  29. 前記金属層を局所的にアニールするステップは、
    前記金属層が前記第１の表面とは反対側の前記炭化ケイ素基板の表面にオーミックコンタクトを形成するには十分だが、前記キャリア基板が前記炭化ケイ素基板から剥がれる温度未満の温度まで、堆積させた前記金属層を局所的に加熱するステップを含む
    ことを特徴とする請求項２８に記載の方法。
  30. 堆積させた前記金属層を局所的に加熱するステップは、堆積させた前記金属層をレーザアニールするステップを含むことを特徴とする請求項２９に記載の方法。
  31. 前記ＳｉＣ基板は４Ｈ ＳｉＣおよび／または６Ｈ ＳｉＣを含み、
    レーザアニールするステップは、堆積させた前記金属層にレーザ光を衝突させるステップを含み、
    前記レーザ光は、約２４８ナノメートルから約３０８ナノメートルの波長を有することを特徴とする請求項３０に記載の方法。
  32. 前記ＳｉＣ基板は６Ｈ ＳｉＣを含み、
    前記レーザ光は、約３０ナノ秒の持続時間を有する単一のパルスとして与えられ、
    前記レーザ光は、約２．８ジュール／ｃｍ２のエネルギーで与えられることを特徴とする請求項３１に記載の方法。
  33. 前記ＳｉＣ基板は４Ｈ ＳｉＣを含み、
    前記レーザ光は、それぞれが約３０ナノ秒の持続時間を有する約５個のパルスとして与えられ、
    前記レーザ光は、約４．２ジュール／ｃｍ２のエネルギーで与えられることを特徴とする請求項３１に記載の方法。
  34. 堆積させた前記金属層を局所的に加熱するステップは、前記金属層に電子ビームを誘導するステップを含むことを特徴とする請求項２９に記載の方法。

JP2012111873A 2005-09-16 2012-05-15 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法 Pending JP2012178603A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US71814005P 2005-09-16 2005-09-16
US60/718,140 2005-09-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008531253A Division JP2009509339A (ja) 2005-09-16 2006-09-12 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法

Publications (1)

Publication Number Publication Date
JP2012178603A true JP2012178603A (ja) 2012-09-13

Family

ID=37671124

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008531253A Pending JP2009509339A (ja) 2005-09-16 2006-09-12 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法
JP2012111873A Pending JP2012178603A (ja) 2005-09-16 2012-05-15 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008531253A Pending JP2009509339A (ja) 2005-09-16 2006-09-12 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法

Country Status (7)

Country Link
US (2) US7547578B2 (ja)
EP (2) EP1935007B1 (ja)
JP (2) JP2009509339A (ja)
KR (2) KR20130086057A (ja)
CN (1) CN101263581B (ja)
TW (1) TWI411041B (ja)
WO (1) WO2007035333A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014065018A1 (ja) * 2012-10-23 2014-05-01 富士電機株式会社 半導体装置の製造方法
JP2014179605A (ja) * 2013-03-08 2014-09-25 Infineon Technologies Austria Ag 半導体デバイスおよびそれを製造するための方法
US9449823B2 (en) 2013-01-21 2016-09-20 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104072A1 (en) * 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
WO2005098974A1 (en) * 2004-04-07 2005-10-20 Tinggi Technologies Private Limited Fabrication of reflective layer on semiconductor light emitting diodes
KR20130086057A (ko) * 2005-09-16 2013-07-30 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체 웨이퍼들의 가공방법들
SG133432A1 (en) * 2005-12-20 2007-07-30 Tinggi Tech Private Ltd Localized annealing during semiconductor device fabrication
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
US8710510B2 (en) * 2006-08-17 2014-04-29 Cree, Inc. High power insulated gate bipolar transistors
DE102006050360B4 (de) 2006-10-25 2014-05-15 Infineon Technologies Austria Ag Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
US8835987B2 (en) * 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US8866150B2 (en) * 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
US7687825B2 (en) * 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP5460975B2 (ja) * 2008-05-23 2014-04-02 株式会社デンソー 半導体装置の製造方法
JP5542325B2 (ja) * 2008-12-02 2014-07-09 昭和電工株式会社 半導体デバイスの製造方法
JP5436231B2 (ja) * 2009-01-16 2014-03-05 昭和電工株式会社 半導体素子の製造方法及び半導体素子、並びに半導体装置
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) * 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US20100327314A1 (en) * 2009-06-28 2010-12-30 Ping Huang Insulated Gate Bipolar Transistor (IGBT) Collector Formed with Ge/A1 and Production Method
US8541787B2 (en) * 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
WO2011026041A2 (en) 2009-08-28 2011-03-03 The Cleveland Clinic Foundation Sdf-1 delivery for treating ischemic tissue
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
JP4924690B2 (ja) 2009-10-20 2012-04-25 株式会社デンソー 炭化珪素半導体装置の製造方法
US8357996B2 (en) 2009-11-17 2013-01-22 Cree, Inc. Devices with crack stops
JP2011171551A (ja) 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
US9117739B2 (en) * 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP5554126B2 (ja) * 2010-04-06 2014-07-23 三菱電機株式会社 ＳｉＣ半導体素子の製造方法
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP2012004185A (ja) * 2010-06-14 2012-01-05 Denso Corp 炭化珪素半導体装置の製造方法
CA2781665A1 (en) * 2010-09-16 2012-03-22 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor device
JP2012069798A (ja) * 2010-09-24 2012-04-05 Toyota Motor Corp 半導体装置の製造方法
JP5418466B2 (ja) * 2010-11-01 2014-02-19 住友電気工業株式会社 半導体装置およびその製造方法
US10367089B2 (en) * 2011-03-28 2019-07-30 General Electric Company Semiconductor device and method for reduced bias threshold instability
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
JP2013026247A (ja) * 2011-07-15 2013-02-04 Sumitomo Electric Ind Ltd 半導体装置の製造方法
DE112012007322B3 (de) * 2011-07-27 2022-06-09 Denso Corporation Diode, Halbleitervorrichtung und MOSFET
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
WO2013036370A1 (en) 2011-09-11 2013-03-14 Cree, Inc. High current density power module comprising transistors with improved layout
JP5464192B2 (ja) * 2011-09-29 2014-04-09 株式会社デンソー 半導体装置の製造方法
JP6158468B2 (ja) * 2011-11-08 2017-07-05 富士電機株式会社 半導体装置の故障位置解析方法及び装置
CN104603954B (zh) * 2011-11-23 2017-10-13 艾柯西柯集团股份有限公司 用于形成金属硅化物层的方法
JPWO2013080584A1 (ja) 2011-12-02 2015-04-27 住友電気工業株式会社 半導体装置の製造方法
WO2013107508A1 (en) * 2012-01-18 2013-07-25 Fairchild Semiconductor Corporation Bipolar junction transistor with spacer layer and method of manufacturing the same
JP5708550B2 (ja) 2012-04-03 2015-04-30 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CA3159109C (en) * 2012-04-19 2024-10-22 Carnegie Mellon University METAL/SEMICONDUCTOR/METALLIC HETEROJUNCTION DIODE
CN103579127B (zh) * 2012-07-20 2016-02-10 上海华虹宏力半导体制造有限公司 硅片的键合方法
US20140048903A1 (en) * 2012-08-15 2014-02-20 Avogy, Inc. Method and system for edge termination in gan materials by selective area implantation doping
JP5920275B2 (ja) 2013-04-08 2016-05-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6152701B2 (ja) * 2013-05-24 2017-06-28 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6210152B2 (ja) 2014-04-10 2017-10-11 富士電機株式会社 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法
EP3134914B1 (en) * 2014-04-23 2019-04-10 United Silicon Carbide Inc. Formation of ohmic contacts on wide band gap semiconductors
US8962468B1 (en) 2014-04-23 2015-02-24 United Silicon Carbide, Inc. Formation of ohmic contacts on wide band gap semiconductors
JP2016009706A (ja) * 2014-06-23 2016-01-18 住友電気工業株式会社 半導体デバイスの製造方法、半導体基板および半導体デバイス
JP6350106B2 (ja) 2014-08-20 2018-07-04 住友電気工業株式会社 炭化珪素半導体装置
JP2016046449A (ja) * 2014-08-26 2016-04-04 住友重機械工業株式会社 半導体素子の製造方法
DE102014222203B3 (de) * 2014-10-30 2016-03-10 Infineon Technologies Ag Überprüfung von Randschäden
WO2016080322A1 (ja) * 2014-11-18 2016-05-26 ローム株式会社 半導体装置および半導体装置の製造方法
JP2017105697A (ja) * 2015-11-26 2017-06-15 東洋炭素株式会社 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ
CN107026075A (zh) * 2016-08-31 2017-08-08 佛山芯光半导体有限公司 采用离子注入增强激光退火制备碳化硅欧姆接触的方法
KR102755817B1 (ko) * 2016-10-07 2025-01-15 한국전기연구원 에칭 가스를 이용한 실리콘 카바이드 기판의 에칭방법
JPWO2018070263A1 (ja) * 2016-10-13 2019-04-11 三菱電機株式会社 半導体装置の製造方法
CN108336142B (zh) * 2017-01-20 2020-09-25 清华大学 薄膜晶体管
CN108336150B (zh) * 2017-01-20 2020-09-29 清华大学 肖特基二极管、肖特基二极管阵列及肖特基二极管的制备方法
CN108336090B (zh) * 2017-01-20 2020-09-08 清华大学 肖特基二极管及肖特基二极管阵列
KR102562658B1 (ko) 2017-02-20 2023-08-01 한국전기연구원 반도체 웨이퍼 시닝 방법
CN107706096B (zh) * 2017-11-02 2024-03-15 芯合半导体(合肥)有限公司 一种碳化硅功率芯片背面减薄和制备欧姆接触的方法及产品
US10811494B2 (en) 2017-11-07 2020-10-20 Microsemi Corporation Method and assembly for mitigating short channel effects in silicon carbide MOSFET devices
DE112018005967T5 (de) 2017-11-21 2020-07-30 Microsemi Corporation Verfahren und anordnung für ohmschen kontakt in verdünnten siliciumcarbidvorrichtungen
US20190237644A1 (en) * 2018-01-30 2019-08-01 Mikro Mesa Technology Co., Ltd. Light emitting device with multi-layer isolation structure
US10685863B2 (en) * 2018-04-27 2020-06-16 Semiconductor Components Industries, Llc Wafer thinning systems and related methods
US10629686B2 (en) 2018-08-02 2020-04-21 Semiconductor Components Industries, Llc Carbon-controlled ohmic contact layer for backside ohmic contact on a silicon carbide power semiconductor device
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
US11024501B2 (en) 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
US11289378B2 (en) 2019-06-13 2022-03-29 Wolfspeed, Inc. Methods for dicing semiconductor wafers and semiconductor devices made by the methods
IT202000004696A1 (it) 2020-03-05 2021-09-05 St Microelectronics Srl METODO DI FABBRICAZIONE DI UN DISPOSITIVO ELETTRONICO IN SiC CON FASI DI MANIPOLAZIONE RIDOTTE, E DISPOSITIVO ELETTRONICO IN SiC
IT202000008179A1 (it) 2020-04-17 2021-10-17 St Microelectronics Srl Formazione di contatti ohmici in un dispositivo elettronico basato su sic, e dispositivo elettronico
IT202000008167A1 (it) 2020-04-17 2021-10-17 St Microelectronics Srl Attivazione droganti e formazione di contatto ohmico in un dispositivo elettronico in sic, e dispositivo elettronico in sic
IT202000015100A1 (it) 2020-06-23 2021-12-23 St Microelectronics Srl Metodo di fabbricazione di un dispositivo rivelatore di una radiazione uv basato su sic e dispositivo rivelatore di una radiazione uv basato su sic
US11887945B2 (en) * 2020-09-30 2024-01-30 Wolfspeed, Inc. Semiconductor device with isolation and/or protection structures
CN113097068A (zh) * 2021-03-31 2021-07-09 中国科学院微电子研究所 半导体器件的制备方法
IT202100025163A1 (it) * 2021-09-30 2023-03-30 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo elettronico in carburo di silicio a conduzione verticale e dispositivo elettronico in carburo di silicio a conduzione verticale avente migliorata stabilita' meccanica
IT202100027101A1 (it) 2021-10-21 2023-04-21 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo elettronico di carburo di silicio e dispositivo elettronico di carburo di silicio
CN115631994B (zh) * 2022-12-08 2023-02-28 苏州锴威特半导体股份有限公司 碳化硅肖特基二极管的衬底减薄方法和制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284436A (ja) * 1997-04-11 1998-10-23 Matsushita Electric Ind Co Ltd オーミック電極形成方法
JP2002075940A (ja) * 2000-08-25 2002-03-15 Hitachi Ltd 半導体装置の製造方法
JP2003133556A (ja) * 2001-10-26 2003-05-09 Shindengen Electric Mfg Co Ltd 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP2003533051A (ja) * 2000-05-10 2003-11-05 クリー インコーポレイテッド 炭化ケイ素金属半導体電界効果トランジスタ及び炭化ケイ素の金属半導体電界効果トランジスタを製造する方法
JP2004140101A (ja) * 2002-10-16 2004-05-13 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
WO2005020308A1 (en) * 2003-08-14 2005-03-03 Cree, Inc. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
JP2005129652A (ja) * 2003-10-22 2005-05-19 Fuji Electric Holdings Co Ltd 半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226272A (ja) * 1985-03-29 1986-10-08 Toshiba Corp ウエ−ハ研削用砥石
JPH04321226A (ja) * 1991-04-22 1992-11-11 Kawasaki Steel Corp ウエハ製造装置
US5841197A (en) * 1994-11-18 1998-11-24 Adamic, Jr.; Fred W. Inverted dielectric isolation process
TW311927B (ja) * 1995-07-11 1997-08-01 Minnesota Mining & Mfg
US6803243B2 (en) 2001-03-15 2004-10-12 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6884644B1 (en) 1998-09-16 2005-04-26 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP3851776B2 (ja) * 1999-01-11 2006-11-29 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン パワーｍｏｓ素子及びｍｏｓ素子の製造方法
US20020127821A1 (en) * 2000-12-28 2002-09-12 Kazuyuki Ohya Process for the production of thinned wafer
JP2002203822A (ja) 2000-12-28 2002-07-19 Lintec Corp 脆性部材の加工方法および両面粘着シート
DE10121556A1 (de) * 2001-05-03 2002-11-14 Infineon Technologies Ag Verfahren zum Rückseitenschleifen von Wafern
JP2003229588A (ja) * 2002-02-01 2003-08-15 Canon Inc 薄膜半導体の製造方法及び太陽電池の製造方法
JP2004022878A (ja) 2002-06-18 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20040032735A1 (en) * 2002-08-19 2004-02-19 Hsiu-O Hsu Light source module with illumination uniformity
US20050025973A1 (en) * 2003-07-25 2005-02-03 Slutz David E. CVD diamond-coated composite substrate containing a carbide-forming material and ceramic phases and method for making same
KR20060131774A (ko) 2003-11-12 2006-12-20 크리 인코포레이티드 반도체 웨이퍼 후면들 상에 발광 소자들을 가지는 상기반도체 웨이퍼 후면들의 가공 방법들 및 상기 방법들에의해 형성된 발광 소자들
US7791061B2 (en) 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
US8513686B2 (en) 2004-09-22 2013-08-20 Cree, Inc. High output small area group III nitride LEDs
US7259402B2 (en) 2004-09-22 2007-08-21 Cree, Inc. High efficiency group III nitride-silicon carbide light emitting diode
KR20130086057A (ko) * 2005-09-16 2013-07-30 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체 웨이퍼들의 가공방법들

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284436A (ja) * 1997-04-11 1998-10-23 Matsushita Electric Ind Co Ltd オーミック電極形成方法
JP2003533051A (ja) * 2000-05-10 2003-11-05 クリー インコーポレイテッド 炭化ケイ素金属半導体電界効果トランジスタ及び炭化ケイ素の金属半導体電界効果トランジスタを製造する方法
JP2002075940A (ja) * 2000-08-25 2002-03-15 Hitachi Ltd 半導体装置の製造方法
JP2003133556A (ja) * 2001-10-26 2003-05-09 Shindengen Electric Mfg Co Ltd 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP2004140101A (ja) * 2002-10-16 2004-05-13 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
WO2005020308A1 (en) * 2003-08-14 2005-03-03 Cree, Inc. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
JP2007534143A (ja) * 2003-08-14 2007-11-22 クリー　インコーポレイテッド 金属−炭化珪素オーミックコンタクトの局所的アニーリングおよびそのようにして形成された素子
JP2005129652A (ja) * 2003-10-22 2005-05-19 Fuji Electric Holdings Co Ltd 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014065018A1 (ja) * 2012-10-23 2014-05-01 富士電機株式会社 半導体装置の製造方法
JPWO2014065018A1 (ja) * 2012-10-23 2016-09-08 富士電機株式会社 半導体装置の製造方法
US9892919B2 (en) 2012-10-23 2018-02-13 Fuji Electric Co., Ltd. Semiconductor device manufacturing method
US9449823B2 (en) 2013-01-21 2016-09-20 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device
JP2014179605A (ja) * 2013-03-08 2014-09-25 Infineon Technologies Austria Ag 半導体デバイスおよびそれを製造するための方法
US9875935B2 (en) 2013-03-08 2018-01-23 Infineon Technologies Austria Ag Semiconductor device and method for producing the same

Also Published As

Publication number Publication date
JP2009509339A (ja) 2009-03-05
US7547578B2 (en) 2009-06-16
TWI411041B (zh) 2013-10-01
WO2007035333A1 (en) 2007-03-29
CN101263581B (zh) 2010-09-29
EP2546865A2 (en) 2013-01-16
KR20080046658A (ko) 2008-05-27
KR20130086057A (ko) 2013-07-30
US20070066039A1 (en) 2007-03-22
EP2546865B1 (en) 2023-12-06
EP1935007A1 (en) 2008-06-25
EP1935007B1 (en) 2023-02-22
CN101263581A (zh) 2008-09-10
US9349596B2 (en) 2016-05-24
TW200717652A (en) 2007-05-01
EP2546865A3 (en) 2013-03-06
US20090233418A1 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
US7547578B2 (en) Methods of processing semiconductor wafers having silicon carbide power devices thereon
US8357996B2 (en) Devices with crack stops
US10020226B2 (en) Method for forming a semiconductor device and a semiconductor device
EP2754181B1 (en) Schottky diode
US8163630B2 (en) Method of manufacturing a semiconductor device
CN103107151B (zh) 用于氮化镓肖特基二极管的端接结构
JP7720153B2 (ja) 処理ステップを減少させたＳｉＣ電子装置の製造方法及びＳｉＣ電子装置
CN103311317A (zh) 碳化硅半导体装置及其制造方法
JP2019050362A (ja) シリコンカーバイド部品とシリコンカーバイド部品を製造する方法
JP2004022878A (ja) 半導体装置およびその製造方法
JP7314758B2 (ja) 炭化珪素半導体装置およびその製造方法
CN120359595A (zh) 半导体器件的制造方法
US20060261345A1 (en) High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same
KR102562658B1 (ko) 반도체 웨이퍼 시닝 방법
JP7544449B2 (ja) 炭化珪素半導体装置の製造方法
JP2025082029A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120614

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130426

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130726

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130731

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130823

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140422

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160422