JP2012178708A - 発光装置用信号処理回路 - Google Patents

Abstract

【課題】入力データのビット数を大きくすることなく、輝度分解能の劣化を防ぎ、簡単な回路構成で非直線性の補正を行うことができる発光装置用信号処理回路を提供する。
【解決手段】ピクセル回路１２は、キャパシタ９、インバータ１、ＦＥＴ２、ＦＥＴ３、ＦＥＴ４、発光ダイオード等による発光素子５、ＦＥＴ６、ＦＥＴ７、キャパシタ９、キャパシタ１０で構成される。ドライバー回路１１は、定電流源８で構成される。インバータ１から出力されるパルスのパルス幅の変化により発光素子５の輝度レベルを変化させる。キャパシタ９に、輝度信号が保持される。また、三角波の線形部に非線形性を持たせた信号がVsigに入力される。輝度信号と非線形波形信号との差に基づいてインバータ１は、出力パルス幅を決定する。
【選択図】 図１

Description

本発明は、発光装置に対してガンマ補正等の非線形処理を行う発光装置用信号処理回路に関する。

従来、受像機側の発光出力特性（ノンリニア特性）を考慮して、送信側でその特性を考慮して予め補正を行う技術が知られている。例えば、テレビジョン受像機は、陰極線菅（ＣＲＴ；Cathode Ray Tube）を表示装置として用いるものが多いが、このＣＲＴもノンリニア特性を有する。このようなノンリニア特性はガンマ特性と呼ばれるもので、受像側のノンリニア特性は、入力をｘ、出力をｙで表したとき、ｙ＝ｘ^γと表せる。この曲線が、図１１に示す発光装置の入出力特性のようになる。

このため、送像側又は受像側で、図１１のガンマ補正曲線に示される、ｙ＝ｘ^１／γとなるガンマ特性を加えて、受像側のＣＲＴのガンマ特性を相殺している。このような処理によって、テレビジョン受像機は、ＣＲＴのガンマ特性が補正され、図１１の補正後の総合特性に示すように、リニアな表示が行える。

また、最近では、発光ダイオード等を用いた発光装置による表示装置が提案されている。発光素子を用いた発光装置についても、図１１に示すような入出力特性が存在し、これをガンマ補正する場合がある。また、画像処理上、ガンマ補正を行うことも多い。

上記のように、ガンマ補正処理を行う場合は、例えば、特許文献１に示されるように、映像信号を、一度デジタル信号に変換し、メモリに記憶されているガンマ特性を満足させるようなガンマ補正データを読み出した後、アナログ信号に変換して再度映像信号とし、入出力特性を比例関係となるようにしていた。

特開平６−６８２０号公報

しかし、従来技術のガンマ補正処理は、上記のように、映像信号を一度デジタル信号にして、ガンマ補正メモリの内容を読み出すようにしている。

このため、ガンマ補正データを記憶させるメモリが必要である。また、ガンマ特性の信号レベルの低い黒レベル付近は非常にゲインが高い。従来の語長に準じてデジタルのハードウェアで構成しようとすると、どうしてもビット（ｂｉｔ）落ちが発生してしまう。例えば、Ａビットの輝度分解能を得るためには、（Ａ＋２）ビット以上の入力データが必要となる。したがって、Ａビットのデータ入力によるガンマ補正であると、（Ａ−２）ビット程度の輝度分解能に劣化してしまう。

また、上記の輝度分解能の劣化を防ぐために語長を大きくすると、後段での処理にも影響を及ぼしてしまい回路規模が非常に増大してしまう。

本発明は、上述した課題を解決するために創案されたものであり、入力データのビット数を大きくすることなく、輝度分解能の劣化を防ぎ、簡単な回路構成で非直線性の補正を行うことができる発光装置用信号処理回路を提供することを目的としている。

上記目的を達成するために、本発明の発光装置用信号処理回路は、発光装置に接続された駆動回路に供給されるパルス幅の変化により発光装置の輝度レベルを変化させる発光装置用信号処理回路であって、入力される輝度信号を保持するとともに前記輝度信号と入力される非線形波形信号とに基づいて出力パルス幅を決定し、前記駆動回路にパルス信号を供給するパルス幅変調回路と、前記非線形波形信号を生成する非線形波形信号生成回路とを備え、前記非線形波形信号は三角波の線形部に非線形性を持たせたことを主要な特徴とする。

本発明によれば、発光装置の輝度レベルを駆動回路に供給されるパルス幅の変化により、変えるようにし、駆動回路にパルスを供給するパルス幅変調回路は、入力される輝度信号を保持するとともに、この輝度信号と入力される非線形波形信号とに基づいて出力パルス幅を決定しているので、輝度信号のレベルによりパルス幅変調回路の出力パルス幅が変化する。一方、パルス幅変調回路に入力される非線形波形信号は三角波の線形部に非線形性を持たせた信号となっているので、パルス幅変調回路の出力パルス幅の変化率が線形ではなく非線形となり、ガンマ補正と同様な効果が得られる。

本発明の発光装置用信号処理回路の主要部分の回路構成を示す図である。 図１の回路の動作を説明するためのタイムチャート示す図である。 三角波形の線形部に非線形性を持たせた信号波形を生成する回路構成を示す図である。 三角波形信号を生成する回路構成を示す図である。 図１の回路に図３（ａ）の信号を入力させ、キャパシタ９に蓄積されるデータを変化させた場合の出力信号波形を示す図である。 図１の回路に図４（ａ）の信号を入力させ、キャパシタ９に蓄積されるデータを変化させた場合の出力信号波形を示す図である。 非線形信号を生成する回路構成を示す図である。 図７の回路の入力波形と出力波形とを示す図である。 非線形信号を生成する回路構成を示す図である。 三角波の線形部にべき乗の非線形性を持たせた信号波形の例を示す図である。 発光装置の入出力特性とガンマ補正曲線と補正後の総合特性とを示す図である。 正弦波発生回路の回路構成例を示す図である。

以下、図面を参照して本発明の一実施形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。構造に関する図面は模式的なものであり、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。

例えば、発光ダイオード等の発光素子を２次元状に並べた発光装置には、アクティブマトリックス回路やパッシブマトリックス回路などがあるが、そのうちの１ピクセル分に相当する回路構成を示すのが図１である。

図１は、また、本発明の発光装置用信号処理回路の主要部分の回路構成例を示すものであり、ピクセル回路１２とドライバー回路１１とから構成される。ピクセル回路１２は、キャパシタ９、インバータ１、ＦＥＴ２、ＦＥＴ３、ＦＥＴ４、発光ダイオード等による発光素子５、ＦＥＴ６、ＦＥＴ７、キャパシタ９、キャパシタ１０で構成される。ここで、ＦＥＴ２、３、６、７はＮ型ＭＯＳトランジスタであり、ＦＥＴ４はＰ型ＭＯＳトランジスタである。ドライバー回路１１は、定電流源８で構成される。

また、インバータ１は、その内部に示されるように、例えば、Ｐ型ＭＯＳのＦＥＴ１ａとＮ型ＭＯＳのＦＥＴ１ｂとで構成される。

ピクセル回路１２は、図１の破線で示されるように、キャパシタ９、インバータ１、ＦＥＴ２からなるパルス幅変調回路１２ａと、ＦＥＴ３、ＦＥＴ４、ＦＥＴ６、ＦＥＴ７、キャパシタ１０からなる発光素子５の電流駆動回路１２ｂとからなる。パルス幅変調回路１２ａは、入力信号からパルス幅の異なるパルス信号を生成するものであり、電流駆動回路１２ｂは、電流均一化回路であり、ＦＥＴ４の駆動電流のバラツキを低減するものである。

ここで、図２のタイムチャートを参照しながら、その動作を説明する。図２に示すように、ピクセル回路１２の動作には、データプログラム期間における動作と、発光期間における動作がシーケンスに繋がっており、この２つの期間による繰り返しによりピクセル回路１２は作動する。

まず、パルス幅変調回路１２ａのデータプログラム期間から説明する。入力信号Vsigが、図２に示されるように、入力されたとすると、キャパシタ９で直流成分が除去されて、インバータ１に入力される。インバータ１は、自己バイアス型インバータであり、閾値電圧Vsbを有している。Vscan信号がＦＥＴ２のゲートに与えられると、ＦＥＴ２によりインバータ１の入力側と出力側とが短絡されるので、Vscan信号期間におけるVsig（すなわちVdata）とVsbの差がキャパシタ９に充電される。

次に、発光期間における動作が実行されると、VsigのラインにSweep Wave（三角波）が供給される。Seep Waveは、キャパシタ９を通過してVinに到達する。しかし、ＦＥＴ２のゲート電圧はローレベルとなっており、ＦＥＴ２はオフとなっている。また、キャパシタ９には、上述したようにVdataとVsbとの差（Vdata−Vsb）が充電されているので、Vinには、Sweep Waveから（Vdata−Vsb）を引いた信号が現われる。ここで、インバータ１の出力Voutには、Vinにおける負のレベルの信号が反転して正の信号となって現われるので、図のようなパルス幅を持った信号となる。すなわち、（Vdata−Vsb）を閾値としてこの値より負側のSweep Wave信号が、正のパルス信号となって現われる。

電流駆動回路１２ｂのデータプログラム期間は、駆動電流書き込みトランジスタであるＦＥＴ６と電流供給トランジスタであるＦＥＴ７はオンしている。Vprgの電圧は、キャパシタ１０に充電された電圧である。また、電流Itftは、定電流源８に流れるIsupにほぼ等しい。電流Isupは、キャパシタ１０とピクセル回路全体を充電するのに十分な電流であり、VprgとVpxは固定されている。

発光期間になると、以下のように動作する。キャパシタ１０は充電され、Vprgは、駆動トランジスタであるＦＥＴ４のゲートに供給されているので、ＦＥＴ４は、飽和領域に達している。電流Itftは不変であり、一定の電流を保っている。ここで、電流Ioledは、だいたい電流Isupに等しくなる。入力信号Vsigが入力されたとき、ピクセル回路１２の発光素子５の電流の流れを見る上で、Vscan、Vsig、Vdd、ＧＮＤ、発光素子５のカソード側電圧Vcat等が必要となる。

以上のようにして、発光期間において、Voutに正のパルスが現われている期間、ＦＥＴ３がオンとなって、電流Itft及び電流Ioled（期間τoled）が流れることになり、この期間、発光素子５が駆動されて発光する。したがって、Voutに現われる正のパルス幅Ｗを変化させれば、発光素子５の輝度を変化させることができる。例えば、パルス幅Ｗを大きくすれば輝度が上がり、パルス幅Ｗを小さくすれば輝度が下がる。

このようにパルス幅Ｗを変化させて発光素子５の輝度を変化させるためには、データプログラム期間中に、キャパシタ９に書き込まれる（Vdata−Vsb）の値を所定のＬＵＴ（ルックアップテーブル）等を用い、置き換える方法等が考えられる。（Vdata−Vsb）を変化させると、発光期間中にVsig に入力されるSeep Waveに対する閾値が変化するため、パルス幅Ｗが変化する。

したがって、データプログラム期間中に、輝度信号をVsigに入力させれば良い。この場合、キャパシタ９に書き込まれる（Vdata−Vsb）のうち、Vdataが輝度信号に相当する。

なお、データプログラム期間中に、キャパシタ９に書き込まれる（Vdata−Vsb）が一定であっても、発光期間中にVsig に入力されるSeep Waveの形状、例えば三角波のパルス幅などが変化すると、これに対応してパルス幅Ｗが変化する。

ここで、発光表示装置等において、輝度信号のガンマ補正を行う場合、上記パルス幅の長さにより発光素子５の輝度を制御できることを利用する。そこで、図１の回路の入力信号Vsigに、図２のSweep Waveに示した三角波ではなく、図３（ａ）に示す曲線を入力する。比較として、三角波を図４（ａ）に示す。三角波は、図４（ａ）に示すように、三角を構成するＲ１、Ｒ２の領域が直線となる線形信号である。

一方、図３（ａ）の信号では、信号を構成するＳ１、Ｓ２の領域が直線ではなく、非直線（曲線）となっているため、この信号は非線形信号である。図３（ａ）に示す曲線は、図４（ａ）の三角波のＲ１、Ｒ２の線形部に非線形性を持たせて、Ｓ１、Ｓ２の曲線としたものである。Ｓ２の部分は、図１１のガンマ補正曲線のカーブと同等なものとなっており、Ｓ１の部分は、図１１のガンマ補正曲線をｙ軸に対称にした曲線に相当している。

上記入力波形の違いにより、図１のVout、Ioledの出力波形がどのように変化するのかを求めたのが、図５と図６である。図５は、図３（ａ）の波形を図１のVsigに入力した結果であり、図６は、図４（ａ）の波形を図１のVsigに入力した結果である。まず、データプログラム期間中のVdataについて、ＤＣレベルを一定の値ずつ段階的に変化させた。次に、図３（ａ）の波形を図１のVsigに入力する場合に、図３（ａ）の波形の形状は変えずに、VdataのＤＣレベルの変化と同じＤＣレベルにして入力した。また、図４（ａ）の波形を図１のVsigに入力する場合においても、図４（ａ）の波形の形状は変えずに、VdataのＤＣレベルの変化と同じＤＣレベルにして入力したＤＣレベルを一定の値ずつ段階的に変化させて入力した。

図５、６ともに、向かって左側がデータプログラム期間の信号であり、向かって右側が発光期間の信号である。

図５、６ともに、データプログラム期間の信号Vscan、Vdata、Vsb、Itft、Isupは同じものを用いている。図５、６において発光期間の信号について、Vout、Ioledともに、VsigのＤＣレベルの一定の変化とともに、どのようなパルス幅となるのかが示されている。VsigのＤＣレベルは、一定の値ずつ段階的に変化させているので、この変化は線形な変化である。この変化に対して図６のVout、Ioledにおけるパルス幅の変化は、均一となっている。

このように、入出力特性は、線形となる。一方、図５では、Vout、Ioledのパルス幅の変化は、不均一となっている。すなわち、パルス幅が小さい間は、パルス幅の増加率は小さいが、パルス幅が大きくなるにつれて、パルス幅の増加率は次第に大きくなっている。このように、図３（ａ）の波形によるものでは、入出力特性は非線形であり、その特性はガンマ補正曲線とほぼ同等なものとなる。

したがって、データプログラム期間の信号Vsigに発光素子５に対する輝度信号を入力させて、キャパシタ９に書き込まれるVdata信号とし、次に、発光期間の信号Vsigに、図３（ａ）のような、三角波の線形部に非直線性を持たせた信号を入力させると、輝度信号の入出力特性は、非直線的なものとなり、ガンマ特性に近くなる。上記で説明したように、図３（ａ）の波形は、ｙ軸に対して対称なガンマ補正曲線を２つ合わせたような波形になっているからである。このため、ガンマ補正と同等な効果により、入出力特性が改善される。

また、ガンマ補正は、上述したように、ｙ＝ｘ^１／γ と表わせる。ｘのべきである（１／γ）によって、ガンマ補正曲線のカーブが変わるが、これは、図１の発光期のVsig信号を、図１０のようにすることで達成できる。Ｐ１、Ｐ２、Ｐ３の波形のように、パルス幅と非線形部分の曲線形状を変化させていくことで、上記ｘのべき乗（累乗（１／γ））を変化させた場合のガンマ特性曲線に相当させることができる。

以上のように、対称なガンマ曲線を２つ合わせたような形状の信号波形を作成するための回路が、図３（ｂ）に示されている。図３（ｂ）は、キャパシタを用いた三角波生成回路のキャパシタを非線形キャパシタとした回路である。この回路は、定電流源２１、Ｐ型ＭＯＳトランジスタのＦＥＴ２２、Ｎ型ＭＯＳトランジスタのＦＥＴ２３、定電流源２４、非線形キャパシタ２５により構成されている。非線形キャパシタ２５としては、強誘電体キャパシタ等を用いる。ＦＥＴ２２のドレイン端子が定電流源２１に、ソース端子がＦＥＴ２３のドレイン端子及び非線形キャパシタに接続されている。

また、ＦＥＴ２２のゲートとＦＥＴ２３のゲートは接続されている。ＦＥＴ２２のゲートとＦＥＴ２３のゲートが接続されている入力端子に、図のような矩形状のパルスが入力されると、入力信号がローレベル状態のときは、ＦＥＴ２３がオフとなり、ＦＥＴ２２がオンとなって定電流源２１の電流がＦＥＴ２２を通って流れ、非線形キャパシタ２５を充電する。このため、最初の状態では、非線形キャパシタ２５が、所定の電圧まで充電されている。

次に、入力信号がハイレベルになると、ＦＥＴ２２はオフとなり、一方、ＦＥＴ２３はオンとなる。このため、非線形キャパシタの充電は止まるとともに、ＦＥＴ２３により定電流源２４の方向に電流が流れる。これにより、非線形キャパシタ２５は、放電される。しかし、非線形キャパシタ２５は、放電の動作が非線形に行われ、一定の割合で放電されないので、図３（ａ）のＳ１の部分のような曲線形状となる。

次に、入力信号がハイレベルからローレベルに変化すると、ＦＥＴ２３はオフとなり、一方、ＦＥＴ２２はオンとなる。このため、非線形キャパシタ２５の放電は止まるとともに、ＦＥＴ２２を介して定電流源２１の電流により非線形キャパシタ２５の充電が行われる。先程の放電の過程と同様、非線形キャパシタ２５は、充電の動作が非線形に行われ、一定の割合で充電されないので、図３（ａ）のＳ２の部分のように、曲線形状となる。以上のようにして、図３（ａ）に示す非線形の信号波形が形成される。なお、前述した、べき乗の非線形性を持たせるには、非線形キャパシタ２５の充放電特性が異なるものを用いれば良い。

一方、図４（ｂ）は、図４（ａ）の三角波形を作成する回路を示す。定電流源５１、ＦＥＴ５２、ＦＥＴ５３、定電流源５４に関する回路構成は、図３（ｂ）と同じであるので、説明を省略する。ここで図３（ｂ）と異なるのは、キャパシタ５５は、非線形キャパシタではなく、通常用いられる線形キャパシタで構成されていることである。線形キャパシタは、充電及び放電の動作が線形に行われるので、図３（ａ）のように、キャパシタ５５が放電動作を行っている場合は、一定の割合で放電され、Ｒ１の部分のように直線形状となる。また、キャパシタ５５が充電動作を行っている場合は、一定の割合で充電されるので、Ｒ２の部分のように直線形状となる。

次に、図３（ａ）の信号波形を生成するための他の回路構成を図７に示す。図７の回路は、正弦波発振回路３５、ダイオード群３０、抵抗３６で構成される全波整流回路である。なお、ダイオード群３０は、ダイオード３１〜３４からなる。正弦波発振回路３５の出力は、図８（ａ）のように正弦波となる。図８（ａ）の正弦波のうち、正電圧の期間は、ダイオード３１とダイオード３３に電流が流れる。抵抗３６の両端に、図８（ａ）の正弦波の正電圧期間と同じ形状の電圧が発生する。一方、負電圧の期間は、ダイオード３２とダイオード３４に電流が流れる。抵抗３６の両端に、図８（ａ）の正弦波の負電圧期間の電圧を反転させた形状の電圧が発生する。以上のように、図８（ｂ）の信号波形を得ることができる。なお、前述した、べき乗の非線形性を持たせるには、正弦波発振回路３５から出力される正弦波の振幅や周波数を変えて用いれば良い。

さらに、他の波形生成回路を図９に示す。図９の回路は同期検波回路であり、正弦波発振回路４０、非反転増幅器４１、反転増幅器４２、インバータ４３、アナログスイッチ４４、４５、コンパレータ４６で構成される。正弦波発振回路４０の出力は、非反転増幅器４１の入力と反転増幅器４２の入力とコンパレータ４６の入力に接続されている。非反転増幅器４１の出力はアナログスイッチ４４の入力に、反転増幅器４２の出力はアナログスイッチ４５の入力に接続されている。コンパレータ４６の出力はインバータ４３の入力及びアナログスイッチ４４の制御端子に接続されている。インバータ４３の出力はアナログスイッチ４５の制御端子に接続されている。また、アナログスイッチ４４とアナログスイッチ４５は接続されて、同期検波回路の出力信号となる。

正弦波発振回路４０からの正弦波信号が非反転増幅器４１、反転増幅器４２、及びコンパレータ４６に入力されると、まず、正弦波の正電圧の期間は、非反転増幅器４１により、正電圧信号が非反転増幅器４１から出力される。また、反転増幅器４２により、正電圧信号が反転されて負電圧信号となり、反転増幅器４２から出力される。他方、正弦波信号がコンパレータ４６にも入力されるので、正弦波信号の正電圧の期間におけるコンパレータ４６の出力はハイレベルのパルス信号となる。

このハイレベルの信号は、アナログスイッチ４４を駆動してアナログスイッチ４４を導通させ、非反転増幅器４１の出力の正電圧信号がアナログスイッチ４４を介して出力される。一方、アナログスイッチ４５は、コンパレータ４６の出力がインバータ４３によって反転されたローレベルの信号が印加されるので、アナログスイッチ４５は導通せず、反転増幅器４２の出力の負電圧信号は出力されない。

次に、正弦波の負電圧の期間は、非反転増幅器４１の出力は負電圧信号、反転増幅器４２の出力は正電圧信号、コンパレータ４６の出力はローレベル信号となる。このローベル信号により、アナログスイッチ４４はオフの状態となり、非反転増幅器４１の出力はアナログスイッチ４４から出力されない。一方、コンパレータ４６の出力は、インバータ４３によって反転されてハイレベル信号となるので、アナログスイッチ４５は導通し、反転増幅器４２の出力の正電圧信号は、アナログスイッチ４５から出力される。

以上のようにして、図７の全波整流回路の出力と同様な出力信号が得られる。この波形が、図９のVsigに示されている。なお、前述した、べき乗の非線形性を持たせるには、正弦波発振回路４０から出力される正弦波の振幅や周波数を変えて用いれば良い。

次に、図７、９で説明した正弦波発振回路３５、４０の回路構成例を図１２に示す。図１２は、ウィーンブリッジ発振回路を示す。オペアンプ６１、抵抗６０、６２、６３、６５、キャパシタ６４、６６で構成される。オペアンプ６１の正帰還側は、オペアンプ６１の出力に直列に接続されたキャパシタ６６と抵抗６５、及び抵抗６５とＧＮＤとの間に並列に接続された抵抗６３と抵抗６４によるバンドパスフィルタが構成されている。このバンドパスフィルタは、発振させたい周波数帯だけを通すものである。一方、負帰還側は、オペアンプ６１の非反転増幅率を決める抵抗６２、抵抗６０により構成される。

抵抗６０、６２、６３、６５の抵抗値をそれぞれＲ４、Ｒ３、Ｒ２、Ｒ１とし、キャパシタ６４、６６のキャパシタンスをそれぞれＣ２、Ｃ１とする。オペアンプ６１の非反転増幅率Ａ＝（１＋（Ｒ３／Ｒ４））であるので、この増幅率Ａを変えることで、正弦波出力の振幅を変化させることができる。また、ウィーンブリッジ発振回路の発振条件は、増幅率Ａ≧３である。

他方、正帰還側のバンドパスフィルタによる正弦波の周波数条件ｆは、ｆ＝１／（２π（Ｃ１Ｃ２Ｒ１Ｒ２）^１／２）と表わせる。ここで、Ｃ１＝Ｃ２＝Ｃ０と同じ値のキャパシタンスを用い、Ｒ１＝Ｒ２＝Ｒ０と同じ抵抗値を用いれば、ｆ＝１／（２πＲ０Ｃ０）となる。

以上のように、正弦波発振回路３５、４０にウィーンブリッジ発振回路を適用し、かつＲ３、Ｒ４の比率を変えることで正弦波出力の振幅を変化させることができ、また、Ｃ１、Ｃ２、Ｒ１、Ｒ２の値を変化させることで、正弦波出力の周波数を変化させることができる。これにより、図７、９の回路では、図１０のような、べき乗の非線形性を持たせることができる。

以上のように、発光素子５の入出力を非線形に変化させることができ、ガンマ補正を行うことができる。したがって、図１の回路及び、非線形波形信号の生成回路として、図３、７、９などを選択して用いて１ピクセル分の回路を構成し、これらを２次元状に配列すれば、ガンマ補正処理を行うことができる発光装置を得ることができる。

本発明の発光装置の信号処理回路の構成は、特に発光素子を有する表示装置の入出力特性の改善に適用することができる。

１ インバータ
１ａ ＦＥＴ
１ｂ ＦＥＴ
２ ＦＥＴ
３ ＦＥＴ
４ キャパシタ
５ ＦＥＴ
６ キャパシタ
７ ＦＥＴ
８ 定電流源
９ キャパシタ
１０ キャパシタ
１１ 電源電圧回路
１２ ピクセル回路

Claims (10)

1. 発光装置に接続された駆動回路に供給されるパルス幅の変化により発光装置の輝度レベルを変化させる発光装置用信号処理回路であって、
   入力される輝度信号を保持するとともに前記輝度信号と入力される非線形波形信号とに基づいて出力パルス幅を決定し、前記駆動回路にパルス信号を供給するパルス幅変調回路と、
   前記非線形波形信号を生成する非線形波形信号生成回路とを備え、
   前記非線形波形信号は三角波の線形部に非線形性を持たせたことを特徴とする発光装置用信号処理回路。
2. 前記三角波の線形部に非線形性を持たせたのは、べき乗の非線形性であることを特徴とする請求項１に記載の発光装置用信号処理回路。
3. 前記パルス幅変調回路は、前記入力される輝度信号を保持する第１の動作期間と、前記非線形波形信号が入力されてパルス幅が変化したパルス信号を出力する第２の動作期間により作動することを特徴とする請求項１又は請求項２のいずれかに記載の発光装置用信号処理回路。
4. 前記非線形波形信号生成回路は、キャパシタを用いた三角波生成回路の前記キャパシタを非線形キャパシタにより構成することを特徴とする請求項１〜請求項３のいずれか１項に記載の発光装置用信号処理回路。
5. 前記非線形波形信号生成回路は、正弦波発生回路から出力される正弦波を用いた全波整流回路により構成されていることを特徴とする請求項１〜請求項３のいずれか１項に記載の発光装置用信号処理回路。
6. 前記非線形波形信号生成回路は、正弦波発生回路から出力される正弦波を用いた同期検波回路により構成されていることを特徴とする請求項１〜請求項３のいずれか１項に記載の発光装置用信号処理回路。
7. 前記正弦波発生回路は、出力される正弦波の周波数及び振幅を適宜設定できることを特徴とする請求項５又は請求項６のいずれかに記載の発光装置用信号処理回路。
8. 前記正弦波発生回路は、ウィーンブリッジ発振回路であることを特徴とする請求項７に記載の発光装置用信号処理回路。
9. 前記発光装置は発光素子で構成されており、前記発光素子の輝度レベルを変化させることを特徴とする請求項１〜請求項８のいずれか１項に記載の発光装置用信号処理回路。
10. 前記発光素子は、発光ダイオードであることを特徴とする請求項９に記載の発光装置用信号処理回路。

Images