JP2012182437A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2012182437A
JP2012182437A JP2012001396A JP2012001396A JP2012182437A JP 2012182437 A JP2012182437 A JP 2012182437A JP 2012001396 A JP2012001396 A JP 2012001396A JP 2012001396 A JP2012001396 A JP 2012001396A JP 2012182437 A JP2012182437 A JP 2012182437A
Authority
JP
Japan
Prior art keywords
layer
conductor
signal wiring
layers
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012001396A
Other languages
English (en)
Inventor
Erina Yamada
えり奈 山田
Ichiei Higo
一詠 肥後
Kenji Suzuki
健二 鈴木
Tomohito Ando
友仁 安藤
Hidemasa Igarashi
秀正 五十嵐
Hironori Sato
裕紀 佐藤
Masatsune Arakawa
雅常 荒川
Takuya Torii
拓弥 鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2012001396A priority Critical patent/JP2012182437A/ja
Priority to TW101103980A priority patent/TW201240533A/zh
Priority to KR1020120012894A priority patent/KR20120092050A/ko
Priority to US13/368,840 priority patent/US8674236B2/en
Publication of JP2012182437A publication Critical patent/JP2012182437A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0242Structural details of individual signal conductors, e.g. related to the skin effect
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • H10W70/652Cross-sectional shapes
    • H10W70/6525Cross-sectional shapes for securing the interconnections to the substrate, e.g. to prevent peeling
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/685Shapes or dispositions thereof comprising multiple insulating layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63Vias, e.g. via plugs
    • H10W70/635Through-vias
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】良好な高周波特性を保ちつつ、導体層と絶縁層との高い密着信頼性を確保し得る高周波用途の配線基板を実現することを目的とする。
【解決手段】配線基板10は、コア材20の上下の積層部に絶縁層と導体層とを交互に積層形成してなり、積層部の導体層のうちの信号配線層42、43に対して表面改質処理としてのシランカップリング処理が施されており、各々の信号配線SLは平坦面を有する。一方、積層部の他の導体層40、41、44、45に対して粗化処理が施され、その表面が粗化面となっている。このような構造により、配線基板10の信号配線層42、43に高周波信号を伝送する際、信号配線SLが平坦面を有するので、表皮効果の影響による導体損失の増加を防止できるとともに、シランカップリング処理による化学結合で絶縁層32、33との間の密着信頼性を十分に確保することができる。
【選択図】図1

Description

本発明は、絶縁層と導体層とを交互に積層形成してなる積層部を備えた多層の配線基板に関し、特に、高周波信号の伝送に適した配線基板に関するものである。
従来から、半導体チップ等を搭載するパッケージとして、コア材の両側に絶縁層と導体層とを交互に積層した積層部を備えた配線基板が広く用いられている。このような構造を有する配線基板の製造工程においては、銅などの金属からなる導体層と樹脂からなる絶縁層との間を十分に密着させて積層する必要がある。導体層と絶縁層との間の十分な密着性が確保されないと、例えばリフロー時の加熱によって、導体層と絶縁層との間に界面における部分的な膨れや剥離などの不具合を生じる要因となる。このような不具合を防止するために、従来から、配線基板の製造時に導体層と絶縁層との密着界面に処理を施して密着信頼性を向上させるための様々な手法が提案されている(例えば、特許文献1参照)。通常、導体層に電源電圧やグランド電位に接続されるベタ状の導体パターンを形成する場合には、密着信頼性に関わる問題が顕著になるため、例えば、導体層の表面に粗化処理を施すことが有効な対策になる。すなわち、導体層の表面をエッチング等によって粗化することにより、表面に形成される微細な凹凸よってアンカー効果が得られるので、導体層と絶縁層の密着信頼性を向上させることができる。
特開2010−109308号公報
近年、各種回路システムにおける高速動作を実現するために、高周波信号を伝送可能な配線基板が要求されている。一般に、配線基板の導体層に高周波信号を伝送させる場合は、導体表面の近傍に電流が集中する表皮効果が生じ、周波数が高くなるほど表皮効果の影響によって導体損失が増加していく。そして、上述したように導体層の表面に粗化処理を施した場合は、表皮効果により電流が導体表面の凹凸部分を集中的に流れることになるので導体損失の増加が顕著になる。これにより、配線基板に高周波信号を伝送するときの伝送性能が低下し、所望の高周波用途への適用に支障を来すという問題があった。一方、表皮効果の影響による性能上の問題を緩和するために、配線基板の製造時に各導体層の表面を粗化せずに平坦な表面を保つことも考えられるが、この場合は上述したように密着信頼性が保てなくなって製造時の不具合が避けられないため、現実的な対策ではない。以上のように、従来の配線基板の構造では、高周波信号を伝送させる際、良好な高周波特性と製造時の密着信頼性の確保を両立することが困難であることが問題であった。
本発明はこれらの問題を解決するためになされたものであり、高周波信号を伝送可能な配線基板において、表皮効果の影響による導体損失の増加を防止して良好な高周波特性を保ちつつ、高い密着信頼性を確保可能な構造を実現することを目的とする。
上記課題を解決するために、本発明の配線基板は、絶縁層及び導体層を交互に積層形成してなる積層部を備えた配線基板であって、前記積層部の前記導体層のうち、信号が伝送される少なくとも1層の信号配線層は表面改質処理が施された平坦面を有し、前記積層部の前記導体層のうち、前記信号配線層以外の各導体層は粗化された粗化面を有することを特徴としている。
本発明の配線基板によれば、配線基板のうち、信号配線層以外の各導体層は粗化処理を施した粗化面を有するのに対し、信号配線層は粗化処理に代わって表面改質処理を施した平坦面を有している。このような構造により、絶縁層と導体層を交互に積層した積層部において、信号配線層以外の導体層に対して粗化処理を施すことで、その表面の凹凸のアンカー効果によって絶縁層との密着性が保たれるとともに、信号配線層に対して適切な表面改質処理を施すことで、その表面と絶縁層との化学結合によって密着性が保たれる。そのため、配線基板の加熱時に、各導体層の表面の膨れや剥がれなどの不具合を防止することができる。また、信号配線層に高周波信号用の導体パターンを形成した場合であっても、表皮効果によって、電流は凹凸がない平坦な導体表面に集中するので導体損失が抑制され、良好な高周波特性を保つことができる。
前記信号配線層に施す代表的な表面改質処理として、例えば、シランカップリング剤を用いたシランカップリング処理を挙げることができる。シランカップリング剤は、有機物と反応する有機官能基を持つ有機ケイ素化合物である。信号配線層にシランカップリング処理を施す場合は、シランカップリング剤を信号配線層の導体表面に所定の厚みで塗布し、この状態で上部に樹脂を積層する。その結果、シランカップリング剤の有機官能基が樹脂材料の有機官能基と反応し、導体表面に化学結合が生じて改質され、信号配線層と絶縁層とを両者の界面で接着することができる。シランカップリング剤の調整方法や添加物は特に制約されず、処理条件に応じて適宜に選択することができる。
前記信号配線層は多様な構造で形成することができる。例えば、前記信号配線層の断面構造に関しては、厚さ方向において、当該信号配線層に隣接する一方の前記絶縁層と接する表面は前記平坦面にすることなく、それ以外の表面を前記平坦面としてもよい。この場合、平坦面とする表面には、前記信号配線層に隣接する他方の前記絶縁層に接する表面が挙げられ、この表面には、前記信号配線層に形成される各導体パターンの両側の側面を含めてもよい。これにより、高周波信号を伝送する導体パターンの各表面(通常は四方の表面)のうち1つの表面が粗化面であっても、その他の表面に表面改質処理が施されるので、表皮効果の影響による高周波特性の劣化防止の効果を損なうことはなく、かつ配線基板の製造工程において表面改質工程を簡素化することができる。
前記信号配線層の寸法条件に関しては、特に制約されないが、少なくとも前記平坦面の表面粗さRaを0.1μmより小さく設定し、前記信号配線層以外の各導体層の前記粗化面の表面粗さRaを0.1μm以上に設定することが好ましい。この場合、前記平坦面の表面粗さRaについては、実質的に0μmとみなせる程度に小さく設定することが特に望ましい。
本発明の配線基板において、前記信号配線層に隣接する前記絶縁層は、他の前記絶縁層に比べて比誘電率が小さい材料を用いて形成してもよい。これにより、信号配線の周囲に、高周波特性の良好な低誘電率の材料を配置した状態で高周波信号が伝送されるので、上記表面改質処理の効果と相まって、より一層高周波特性を向上させることができる。なお、絶縁層の材料の比誘電率を小さくする場合に加えて、絶縁層の材料のtanδ(誘電正接)を小さくする場合であっても同様の効果を期待することができる。
本発明の配線基板は、多様な構造によって構成することができる。例えば、配線基板にコア材を設け、前記コア材の両面側に形成される前記積層部に、第1及び第2の前記信号配線層が前記コア材を挟んで配置されるような構造としてもよい。例えば、コア材の一方の面側の積層部の所定層に信号配線層を形成し、コア材の他方の面側の積層部の所定層に前記信号配線層と対称的な配置となる信号配線層を形成してもよい。
また、上記課題を解決するために、本発明の配線基板の他の態様は、絶縁層及び導体層を交互に積層形成してなる積層部を備えた配線基板であって、前記積層部の前記導体層のうち、信号が伝送される少なくとも1層の信号配線層を含む1又は複数の第1導体層は表面改質処理が施された非粗化面を有し、前記積層部の前記導体層のうち、前記第1導体層以外の各導体層は粗化された粗化面を有し、前記第1導体層の断面形状は、上部表面のうちの中央部が外縁部よりも上方に突出した曲線部分を含むことを特徴としている。
本発明の配線基板の他の態様によれば、第1導体層の断面形状は、中央部が上方に突出するように丸みを持たせて形成されるので、断面形状の角部に集中しやすい応力を緩和することができ、これにより角部の近傍における樹脂クラック等の不具合を確実に防止することができる。
本発明の配線基板を製造する方法の一例は、前記積層部の第1の絶縁層の表面に、信号が伝送される信号配線層となる導体層を形成する第1の導体層形成工程と、前記信号配線層となる導体層に表面改質処理を施し平坦面を形成する表面改質工程と、前記信号配線層の上部を覆う第2の絶縁層を形成する第2の絶縁層形成工程と、前記積層部の前記信号配線以外の各導体層を形成する第2の導体層形成工程と、前記信号配線層以外の各導体層の表面に粗化処理を施す粗化工程と、を順次実行すればよい。この場合、前記表面改質工程では、シランカップリング剤を用いたシランカップリング処理を施し、前記平坦面を形成することが好ましい。
また、本発明の配線基板を製造する方法の他の例は、絶縁層及び導体層を交互に積層形成してなる積層部を備えた配線基板の製造方法であって、前記積層部の第1の絶縁層の表面に、信号が伝送される信号配線層を含む第1導体層を形成する第1の導体層形成工程と、前記第1導体層に表面改質処理を施し、非粗化面を形成する表面改質工程と、前記第1導体層の上部表面を覆う第2の絶縁層を形成する第2の絶縁層形成工程と、前記積層部の前記第1導体層以外の導体層を形成する第2の導体層形成工程と、前記第1導体層以外の各導体層の表面に粗化処理を施す粗化工程とを順次実行し、前記第1の導体層形成工程において、前記第1の絶縁層の表面上に硫酸銅を用いた電解銅めっきを施して、断面形状が上部表面のうちの中央部が外縁部よりも上方に突出した曲線部分を含む前記第1導体層を形成するめっき工程を実行すればよい。
以上述べたように、本発明によれば、高周波信号を伝送可能な配線基板において、積層部の信号配線層に対して表面改質処理を施して平坦面を形成する一方、他の導体層に粗化処理を施して粗化面を形成するようにしたので、信号配線層に高周波信号を伝送させる際、表皮効果によって導体表面に集中する電流は凹凸部分を流れることなく平坦な表面を流れることになる。そのため、信号配線層における導体損失の増加を防止することができ、高周波信号の伝送特性の向上を図ることができる。また、信号配線層に施した表面改質処理によって絶縁層との間の密着信頼性を確保できるとともに、その他の導体層は粗化面のアンカー効果によって絶縁層との間の密着信頼性を確保できるので、導体層と絶縁層との界面における膨れや剥離などの不具合を確実に防止することが可能となる。さらに、積層部の信号配線層を含む第1導体層の断面形状を、上部表面のうちの中央部が外縁部よりも上方に突出した曲面形状(所謂かまぼこ形状)で形成することにより、角部への応力集中に起因する樹脂クラック等を防止して、配線基板の信頼性を高めることが可能となる。
第1実施形態の配線基板の概略の断面構造図を示す図である。 図1の断面構造のうち、信号配線層の1本の信号配線を含む部分的な領域の構造を模式的に示した拡大図である 第1実施形態の配線基板の製造方法を説明する第1の断面構造図である。 第1実施形態の配線基板の製造方法を説明する第2の断面構造図である。 第1実施形態の配線基板の製造方法を説明する第3の断面構造図である。 第1実施形態の配線基板の製造方法を説明する第4の断面構造図である。 第1実施形態の配線基板の製造方法を説明する第5の断面構造図である。 第1実施形態の配線基板において、信号配線層に対するシミュレーションによる高周波信号の伝送特性の評価結果を示す図である。 図8のシミュレーションを実行する際の信号配線のモデルを表す図である。 信号配線層の隣接する2本の信号配線に対し、粗化処理を施したときの断面部分の顕微鏡撮影画像を比較例として示す図である。 図10と同様の範囲内の2本の信号配線に対し、第1実施形態のシランカップリング処理を施したときの断面部分の顕微鏡撮影画像を示す図である。 第2実施形態の配線基板の概略の断面構造図を示す図である。 図12の断面構造のうち、信号配線層の1本の信号配線を含む部分的な領域の構造を模式的に示した拡大図である。 第2実施形態において、硫酸銅を用いた電解銅めっきの作用について説明する図である。
以下、本発明の好適な実施形態について、図面を参照しながら説明する。以下では、本発明を適用した2つの実施形態について説明するが、本発明が本実施形態の内容により限定されることはない。
[第1実施形態]
第1実施形態では、本発明を具体化した配線基板の構造の一例について説明する。図1は、第1実施形態の配線基板10の概略の断面構造図を示している。図1に示すように、配線基板10は、全体を支持する平板状のコア材20を配置するとともに、それぞれ絶縁層及び導体層を交互に積層形成した積層部をコア材20の両面側に配置した構造を有している。第1実施形態の配線基板10は、例えば、半導体チップ等の部品を載置して外部の基材に接続するためのパッケージとして用いられる。
コア材20は、例えばガラス繊維を含んだエポキシ樹脂によって形成される。コア材20の上面には導体層40が形成されるとともに、コア材20の下面には導体層41が形成され、それぞれの導体層40、41には電源電圧やグランド電位などの固定電位に接続されるベタ状の導体パターンが形成されている。このような構造のコア材20としては、例えば、両面銅張り積層板を用いることができる。
コア材20の導体層40の上面側には、絶縁層30、32、34及びソルダーレジスト層36がこの順に積層形成されている。また、コア材20の導体層41の下面側には、絶縁層31、33、35及びソルダーレジスト層37がこの順に積層形成されている。一方、コア材20と、その上下の導体層40、41及び絶縁層30、31には所定箇所を積層方向に貫通するスルーホール導体21が形成されている。スルーホール導体21の内部は、例えばガラスエポキシ等からなる閉塞体22で埋められている。なお、図1では、1個のスルーホール導体21を示しているが、コア材20の各部に複数のスルーホール導体21を形成してもよい。
絶縁層30の表面には導体層である信号配線層42が形成されている。この信号配線層42には高周波信号を伝送する信号配線用の多数の信号配線SLが形成されている。また、絶縁層31の表面には導体層である信号配線層43が形成されている。この信号配線層43は、上述の信号配線層42と同様の構造を有する。また、スルーホール導体21の上端及び下端が、信号配線層42、43のそれぞれの導体パターンに接続されている。第1実施形態の配線基板10の特徴は、高周波特性と密着信頼性との両立を図るべく、信号配線層42、43にシランカップリング処理を施して平坦面を形成する点にあるが、具体的な構造と作用については後述する。
絶縁層32の表面には導体層44が形成されるとともに、絶縁層33の表面には導体層45が形成されている。これらの導体層44、45には電源電圧やグランド電位などの固定電位に接続されるベタ状の導体パターンが形成されている。さらに、絶縁層34の表面には複数の端子パッド46が形成され、ソルダーレジスト層36の複数個所が開口されて複数の端子パッド46が露出している。一方、絶縁層35の表面には、比較的サイズが大きい複数の端子パッド47が形成され、ソルダーレジスト層37の複数個所が開口されて複数の端子パッド47が露出している。
絶縁層32の所定箇所には、信号配線層42と導体層44とを積層方向に接続導通するビア導体50が設けられている。また、絶縁層34の所定箇所には、導体層44と端子パッド46とを積層方向に接続導通するビア導体52が設けられている。同様に、他方の絶縁層33、35には、上記ビア導体50、52に対応するビア導体51、53がそれぞれ設けられている。なお、図1では、ビア導体50〜53を各1個ずつ示しているが、それぞれの個数は特に制約されず、ビア導体50〜53をそれぞれ複数設けてもよい。
図1において、例えば、配線基板10を介して半導体チップを外部基材に接続する場合は、上方の複数の端子パッド46に半導体チップの複数のパッドを接合し、下方の複数の端子パッド47に、例えば複数の半田ボールを介して外部基材を接合すればよい。この場合、図1の断面構造では、複数の端子パッド46、ビア導体52、導体層44、ビア導体50、信号配線層42、スルーホール導体21、信号配線層43、ビア導体51、導体層45、ビア導体53、複数の端子パッド47を経由して、半導体チップと外部基材との間の電気的接続が可能となる。
次に、第1実施形態の配線基板10において信号配線層42の具体的な構造と作用について説明する。図2は、図1の断面構造のうち、信号配線層42の1本の信号配線SLを含む部分的な領域R1の構造を模式的に示した拡大図である。なお、図1の下側の信号配線層43に関しては、上側の信号配線層42と同様の構造であるため、説明を省略する。図2に示す信号配線SLは延伸方向に垂直な断面において略矩形状をなし、底面S1、上面S2、両側の側面S3、S4囲まれた形状に形成されている。また、信号配線SLの底面S1は下側の絶縁層30に接し、上面S2及び側面S3、S4は上側の絶縁層32に接している。また、信号配線SLの下方には、絶縁層30を挟んでコア材20の導体層40が配置され、信号配線SLの上方には、絶縁層32を挟んで導体層44が配置されている。
図2に示すように、信号配線SLの各面のうち、底面S1は粗化された粗化面となっているが、上面S2及び側面S3、S4は粗化されていない平坦面となっている。底面S1の粗化面は、絶縁層30を形成してから、その表面を粗化した後に無電解めっきを施す結果、形成されるものである。これにより、信号配線層42をパターニングしたとき、絶縁層30との密着性が確保される。一方、上面S2及び側面S3、S4の各平坦面に対しては、信号配線層42の上部に絶縁層32を形成するのに先立って、パターニングされた状態の信号配線層42に対し、シランカップリング剤を用いたシランカップリング処理が施される。このシランカップリング処理は、高周波信号に対する表皮効果の影響による導体損失の増加への対策として、粗化処理を行うことなく平坦面を保ちながら、信号配線層42と絶縁層32との密着信頼性を確保するための表面改質処理の一例である。
シランカップリング剤は、一分子中に有機官能基を持つ有機ケイ素化合物であり、有機物である樹脂材料と無機物である金属材料とを化学結合によって結びつけることができる。そして、シランカップリング処理に際しては、図2の信号配線SLの上面S2及び側面S3、S4に、例えばSnめっきを施した後にシランカップリング剤を塗布した状態で、絶縁層32を形成すればよい。このようにシランカップリング処理を施すことで、信号配線層42と絶縁層32との界面において、上述の化学結合によって高い密着性を確保することができる。このような高い密着性を確保することにより、信号配線層42が例えばリフロー時に加熱されたとしても、部分的な表面の膨れや剥離などの不具合を有効に防止することが可能となる。
一方、図2の信号配線SLに高周波信号が伝送される際に流れる電流は、表皮効果によって導体表面の近傍に集中する。しかし、信号配線SLの上面S2及び側面S3、S4がいずれも平坦面であり、粗化面のような凹凸部分が存在しないため、表皮効果の影響による導体損失は小さくて済む。ここで、信号配線SLの底面S1のみが粗化面であるが、信号配線SLを囲む4面のうち1面のみが粗化面で他の3面が平坦面であるため、表皮効果による導体損失の増加を抑制することができる。ただし、図2の断面構造には限らず、信号配線SLを囲む4面全てに対して表面改質処理を施した平坦面を形成してもよい。
信号配線層42の各信号配線SLの平坦面の表面粗さRaを少なくとも0.1μmより小さく設定することが好ましい。特に、各信号配線SLの平坦面の表面粗さRaを極力0に近い値に設定することが好ましく、これにより高周波信号の伝送性能を十分に高めることができる。これに対し、図2に示すように、信号配線層42の上下に配置される導体層40、44のそれぞれの表面は、粗化処理が施された粗化面となっている。すなわち、導体層40、44のそれぞれの表面の粒界領域をエッチングすることで、粗化面が形成されている。これらの粗化面の表面粗さRaは、例えば1μm程度となっている。このような粗化処理によりアンカー効果を得ることで、導体層40、44と絶縁層30、32、34との密着性が確保される。なお、導体層40、44と絶縁層30、32、34との密着性を確保すべく、導体層40、44の粗化面の表面粗さRaを少なくとも0.1μm以上かつ1μm以下に設定することが好ましい。
また、信号配線層42の上部の絶縁層32は、その上下の絶縁層30、34と同じ材料を用いる場合に限らず、異なる材料を用いて形成してもよい。具体的には、絶縁層32の材料として、他の絶縁層30、34に比べて、tanδ(誘電正接)が小さく、誘電率(比誘電率)が小さい材料を用いることが好ましい。このような材料を用いて絶縁層32を形成することにより、信号配線層42の導体損失が一層低下し、高周波特性の更なる向上が可能となる。なお、導体層40、44については、上述したように電源電圧やグランド電位などの固定電位に接続されるベタ状の導体パターンが形成されるので、tanδ及び誘電率が比較的大きい材料を用いたとしても、高周波特性への影響は小さくなる。
次に、第1実施形態の配線基板10の製造方法について、図3〜図7を参照して説明する。まず、図3に示すように、両面に銅箔が貼着された平板状のコア材20を用意する。このコア材20は、例えばガラス繊維を含んだ樹脂からなり、高い剛性を有している。通常、複数の配線基板10を多数個取りすべく、例えば、一辺が300mm程度の正方形の平面形状のコア材20が用いられる。なお、図3〜図7では、簡単のため多数個取りの構造は図示せず、1個の配線基板10に対応する構造のみを図示している。
次に図4に示すように、コア材20の上下の各銅箔に対し、例えばサブトラクティブ法を用いて導体層40、41をそれぞれパターニングする。そして、導体層40、41の表面を、粗化薬剤を用いて所望の表面粗さRaとなるまでエッチングを行うことにより粗化する。続いて、導体層40、41の粗化された表面に、それぞれエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料を積層した後に硬化させることで、絶縁層30、31を形成する。
次に図5に示すように、ドリル機を用いた孔あけ加工により、スルーホール導体21の形成位置に、コア材20及び絶縁層30、31を貫く貫通孔を形成した後、この貫通孔に対して無電解銅めっき及び電解銅めっきを施すことによりスルーホール導体21を形成する。そして、スルーホール導体21の空洞部にエポキシ樹脂を主成分とするペーストを印刷した後、硬化することにより閉塞体22を形成する。一方、絶縁層30、31の表面に所望の表面粗さRaとなるよう粗化処理を施す。次に、絶縁層30、31の粗化された表面に、無電解銅めっきを施した後に電解銅めっきを施すことにより銅めっき層を形成し、例えばセミアディティブ法を用いて信号配線層42、43をそれぞれパターニングする。そして、信号配線層42、43に対し、その表面にSnめっきを施してSnめっき層を形成した後に、上述したようにシランカップリング剤を用いたシランカップリング処理を施す。その結果、図2に示すように、信号配線層42、43の各々の信号配線SLのうち、底面S1を除き、上面S2及び側面S3、S4は、表面粗さRaが限りなく小さい平坦面の状態になる。
次に図6に示すように、絶縁層30、31及びその表面の信号配線層42、43の平坦面に、それぞれエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料を積層した後に硬化させることで、絶縁層32、33を形成する。絶縁層32、33は、上述したように、信号配線層42、43の導体損失を一層低下させるために、絶縁層30、31に比べてtanδと比誘電率が小さい材料を用いて形成される。
次に図7に示すように、絶縁層32、33の所定位置にレーザー加工を施してビアホールを形成し、その中のスミアを除去するデスミア処理を施した後、ビアホール内にビア導体50、51を形成する。続いて、絶縁層32、33の表面に無電解銅めっきを施した後に電解銅めっきを施すことにより銅めっき層を形成し、例えばセミアディティブ法を用いて導体層44、45をそれぞれパターニングする。そして、導体層44、45の表面を、粗化薬剤を用いて所望の表面粗さRaとなるまでエッチングを行うことにより粗化する。
次に図1に戻って、導体層44、45の粗化された表面に、それぞれエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料を積層した後に硬化させることで、絶縁層34、35を形成する。そして、絶縁層34、35に、上述のビア導体50、51と同様の手法で、ビア導体52、53を形成する。続いて、絶縁層34、35の表面に無電解銅めっきを施した後に電解銅めっきを施すことにより銅めっき層を形成し、例えばセミアディティブ法を用いて、上部の複数の端子パッド46と下部の複数の端子パッド47をそれぞれパターニングする。続いて、絶縁層34の上面と絶縁層35の下面に、それぞれ感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト層36、37を形成する。その後、上部のソルダーレジスト層36に開口部をパターニングするとともに、下部のソルダーレジスト層37に開口部をパターニングする。以上の手順により、図1に示す配線基板10が完成する。
以下、図8及び図9を参照して、第1実施形態の配線基板10の信号配線層42、43において、高周波信号の伝送特性に関する具体的な効果について説明する。図8は、本実施形態の配線基板10において、信号配線層42、43の信号配線SLに対するシミュレーションによる高周波信号の伝送特性の評価結果を示している。また、図9は、図8のシミュレーションを実行する際の信号配線SLのモデルを表している。図8においては、信号配線SLの伝送損失の周波数特性を評価するに際し、絶縁材料として2通りの異なる材料A、Bを想定するとともに、表面処理として従来の粗化処理と第1実施形態のシランカップリング処理の2通りを想定し、これらを組み合わせた4通りの特性C1、C2、C3、C4を求め、それぞれのグラフを比較している。
図9(A)にモデル化して示すように、シミュレーションの寸法条件としては、信号配線SLとその周囲を取り囲む絶縁層とを含む領域であって、平面視で長さLかつ幅Wの領域を想定する。また、図9(B)に示すように、図9(A)の任意の断面において、幅W1かつ厚さT1の信号配線SLは、その周囲を絶縁層L1により取り囲まれるとともに、絶縁層L1の上層及び下層には導体層L2、L3が形成されている。信号配線SLと導体層L2、L3はそれぞれ厚さT2、T3を介して対向しているので、絶縁層L1の厚さはT1+T2+T3となる。なお、上下の導体層L2、L3は、グランド配線に接続されるものとする。
下記の表1には、図8の具体的なシミュレーションの条件を示している。
表1において、図9に対応する寸法条件として、L=5mm、W=0.6mm、W1=32μm、T1=15μm、T2=T3=33μmに設定した。また、伝送信号の周波数は10〜50GHzの範囲とし、伝送線路の特性インピーダンスZoは50Ωとした。また、信号配線SLの表面粗さRaについては、粗化処理を適用した特性C1、C2ではRa=0.8μm、シランカップリング処理を適用した特性C3、C4ではRa=0.04μmにそれぞれ設定した。また、絶縁層L1のtanδ(誘電正接)については、特性C1、C3の材料Aでは0.019、特性C2、C4の材料Bでは0.007にそれぞれ設定した。なお、信号配線SLの材料は、導電率0.5(S/m)の銅からなることを前提とする。
図8に示すように、表1の条件の下で伝送特性のシミュレーションを行った結果、周波数範囲10〜50GHzにおける伝送損失(SパラメータS21)は、特性C1、C2、C3、C4の順に減少していくことが示された。すなわち、粗化処理を適用する場合の特性C1、C2に比べ、第1実施形態のシランカップリング処理を適用する場合の特性C3、C4の方が良好な高周波特性を得られることが確認された。一方、特性C1とC3、あるいは特性C2とC4を比べれば明らかなように、信号配線SLを取り囲む絶縁層L1に関し、tanδが大きい材料Aに比べ、tanδが小さい材料Bの方が良好な高周波特性を得られることが確認された。ただし、tanδが大きい材料Aを用いる場合であっても、第1実施形態のシランカップリング処理を適用すれば(特性C3)十分な高周波特性を見込めることから、本発明の効果を得られることは当然である。
次に、第1実施形態の信号配線SLの具体的な構造例について説明する。図10は、第1実施形態との比較のため、信号配線層42(43)のうちの隣接する2本の信号配線SLに対し、シランカップリング処理に代わって粗化処理を施したときの断面部分の顕微鏡撮影画像を比較例として示している。一方、図11は、図10と同様の範囲内の2本の信号配線SLに対し、第1実施形態のシランカップリング処理を施したときの断面部分の顕微鏡撮影画像を示している。図10及び図11から明らかなように、第1実施形態の信号配線SLは、図2に示す上面S2及び側面S3、S4と同様に平坦面が形成された状態になっている。そして、図10及び図11のそれぞれの構造について、配線基板10のリフロー耐久試験を実施したところ、信号配線層42(43)の部分的な膨れや剥離などの不具合は同程度であることが確認された。
[第2実施形態]
第2実施形態では、本発明を具体化した配線基板の構造の他の例について説明する。図12は、第2実施形態の配線基板10aの概略の断面構造図を示している。第2実施形態の配線基板10aは、図1に示す第1実施形態の配線基板10とほぼ共通の断面構造を有しているが、信号配線層42に形成された信号配線SLaの断面構造が異なっている。図12において、信号配線SLa以外の構造については、第1実施形態と同様であるため説明を省略するものとし、以下では主に異なる点について説明する。図13は、図12の断面構造のうち、信号配線層42の1本の信号配線SLaを含む部分的な領域R1(図1の領域R1と同じ位置)の構造を模式的に示した拡大図である。
図13において、上下の絶縁層30、32及び上下の導体層40、44のそれぞれの構造と配置については、第1実施形態の図2と同様である。また、信号配線SLaの各面のうち、底面S1が粗化されており、上面S2a及び側面S3、S4が粗化されていない点についても、第1実施形態と同様である。一方、図13に示すように、第2実施形態においては、信号配線SLaの上面S2aが図2のような直線状ではなく、中央部が外縁部よりも上方に突出した曲線状(所謂かまぼこ形状)の断面構造を有している。つまり、信号配線SLaの厚さは、外縁部に比べて中央部の方が厚くなっている。なお、第2実施形態において、側面S3、S4及び上面S2aに対して表面改質処理が施され、信号配線SLaと絶縁層32との密着性が確保される点と、信号配線S2aにおける表皮効果による導体損失の増加を抑制できる点については、第1実施形態と同様の効果が得られる。
図13に示すように、信号配線SLaの上面S2aを図13のような上方に突出した曲線状の断面形状とすることにより、信号配線SLaの角部への応力集中を緩和する効果が得られる。すなわち、金属材料からなる信号配線SLaは樹脂材料からなる絶縁層30、32に取り囲まれ、両者の熱膨張率の違いによって熱応力が作用する。この熱応力は、信号配線SLaの断面構造のうち上面S2aが側面S3、S4と直角に交差する角部に集中するため、角部の近傍における樹脂クラックの要因となる。第2実施形態では、後述のめっき工程において、断面がかまぼこ形状の上面S2aを形成し、両側の角部を直角よりも大きい鈍角とすることにより、角部への応力集中を緩和するものである。
図13においては、信号配線SLaの高さH1、H2を示している。すなわち、信号配線SLaの断面形状において、底面S1から上面S2aの外縁部までの高さH1と、底面S1から上面S2aの中央部までの高さH2は、H1<H2の関係を満たしている。ここで、信号配線SLaの高さH1、H2に基づいて、丸み率(H2−H1)/H2を定義したとき、通常、丸み率が大きいほど信号配線SLaの角部の鈍角が大きくなる。ただし、後述のめっき工程における薬液の組成や信号配線SLaの断面積等を総合的に考慮して、適切な丸み率を設定する必要がある。なお、図13の信号配線SLaの具体的な形成方法については後述する。
以上のように、第2実施形態の構造を採用することにより、第1実施形態と同様の効果に加え、信号配線SLaへの応力集中に起因する樹脂クラック等を防止して信頼性を高めることができる。ここで、上述の例では、第2実施形態の構造を信号配線SLaに適用する場合を説明したが、信号配線SLa以外の配線層(本発明の第1導体層)に対し、応力集中の緩和を目的として図13に示す断面形状を持たせて形成してもよい。なお、第2実施形態においても、第1実施形態と同様、信号配線SLaの非粗化面の表面粗さRaを少なくとも0.1μmより小さく設定することが好ましい。また、信号配線層42の上部の絶縁層32は、第1実施形態と同様、上下の絶縁層30、34と異なる材料を用いて形成してもよい。例えば、tanδ(誘電正接)が小さく、誘電率(比誘電率)が小さい材料を用いて絶縁層32を形成することが好ましい。
次に、第2実施形態の配線基板10aの製造方法について説明する。第2実施形態の配線基板10aの製造方法は、その多くの工程が第1実施形態(図3〜図7)と共通するので、以下では、主に異なる点について説明する。まず、コア材20に対し、図3及び図4を用いて説明した各工程を経て、導体層40、41及び絶縁層30、31を形成するとともに、閉塞体22で埋められたスルーホール導体21を形成する。次いで、絶縁層30、31の粗化された表面に、無電解銅めっきを施した後に電解銅めっきを施すことにより銅めっき層を形成し(めっき工程)、例えばセミアディティブ法を用いて信号配線層42、43をそれぞれパターニングする。第2実施形態では、めっき工程における電解銅めっきの薬液として硫酸銅を用いる点に特徴がある。
ここで、硫酸銅を用いた電解銅めっきの作用について、図14を参照して説明する。図14においては、絶縁層30の上部に無電解銅めっきを施した後に、硫酸銅を用いて電解銅めっきを施すときの状態を示している。具体的には、絶縁層30の上部に導体層42の下地となる無電解銅めっき膜42aを形成し、その上部にめっきレジストDRを所定のパターンで形成した状態で、硫酸銅を含むめっき液によるめっき浴を施してめっきパターンを析出させる。このとき、図14の析出部42bは位置に応じて析出速度が不均一であり、中央部の高電流部では析出速度が大きくなり、外縁部の低電流部では析出速度が小さくなる。その結果、めっき工程の完了時には、図13の断面形状を有する信号配線SLaが形成されることになる。
図14に示す電解銅めっきを施す際、信号配線SLaの断面形状における上述の丸み率は、めっき液の硫酸銅濃度に依存して変化する。すなわち、硫酸銅濃度が高くなると、図14の析出部42bの中央部におけるCuイオンの供給量が外縁部におけるCuイオンの供給量に比べて増加する傾向がある。そのため、めっき液の硫酸銅濃度を十分に高くして電解銅めっきを施すことにより、信号配線SLaの断面形状における上述の丸み率を大きくすることができる。ただし、めっき液の硫酸銅濃度を大きくし過ぎると、硫酸銅がめっき液に溶解しなくなる点に注意を要する。具体的には、めっき液に溶解可能な範囲内で、硫酸銅濃度を概ね120〜200g/Lの範囲に調整することにより、信号配線SLaの応力集中を緩和し得る程度の断面形状を形成することができる。なお、図14で説明した作用によって信号配線SLaの断面形状を形成可能であれば、めっき液として硫酸銅以外の薬液を用いることも可能である。
これ以降の製造工程においては、第1実施形態と同様の手順に従って、信号配線層42、43に対しシランカップリング処理等の表面改質処理を施した後、絶縁層32、33及びビア導体50、51、導体層44、45、絶縁層34、35、ビア導体52、53、複数の端子パッド46、47、ソルダーレジスト層36、37を順番に形成する。これにより、図12に示す配線基板10aが完成する。
第2実施形態の効果を検証するため、上述の製造工程を経て作製した配線基板10aの信頼性試験を行った。具体的には、温度範囲−65〜150℃において10個の配線基板10aに対し1000サイクルずつの熱衝撃試験を施し、樹脂クラックの発生の有無を検証した。その結果、第2実施形態の信号配線SLaの断面形状を有さない場合は、10個中8個で樹脂クラックが発生したのに対し、第2実施形態の信号配線SLaの断面形状を有する場合は、10個全てについて樹脂クラックが発生しなかった。このように、第2実施形態の構造を採用することにより、樹脂クラック等の発生を防止して高い信頼性が得られることが確認された。
なお、第1及び第2実施形態に配線基板10、10aを高周波信号の伝送用途に用いる場合、上述の信号配線SL、SLaをマイクロストリップラインとして構成することが望ましい。この場合の構造は多様であるが、例えば、図9(B)に示す構造において、幅W1や厚さT1、T2、T3を伝送周波数に応じて最適化すればよい。このようにマイクロストリップラインを用いることにより、配線基板10、10aにおける高周波信号の伝送特性を一層向上させることができる。
以上、第1及び第2実施形態に基づき本発明の内容を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で多様な変更を施すことができる。例えば、上記各実施形態の配線基板10(10a)には、全体を支持するコア材20が配置される構造を有するが、コア材20を有していない構造の配線基板であっても、絶縁層と導体層とを交互に積層形成した構造を有する多様な配線基板に対して本発明の適用は可能である。また、上記各実施形態の配線基板10(10a)においては、図2の断面構造を有する2層の信号配線層42、43を備えているが、2層に限られず、1層あるいは3層以上の信号配線層に対して同様の構造を持たせてもよい。さらに、上記各実施形態の配線基板10(10a)においては、信号配線層42、43に対してシランカップリング処理を施す場合を説明したが、これに限らず、同様の効果を奏する他の表面改質処理を施す場合であっても、本発明の効果を得ることができる。その他の点についても上記各実施形態により本発明の内容が限定されるものではなく、本発明の作用効果を得られる限り、上記実施形態に開示した内容には限定されることなく適宜に変更可能である。
10、10a…配線基板
20…コア材
21…スルーホール導体
22…閉塞体
30、31、32、33、34、35…絶縁層
36、37…ソルダーレジスト層
40、41、44、45…導体層
42、43…信号配線層
46、47…端子パッド
50、51、52、53…ビア導体
SL、SLa…信号配線

Claims (15)

  1. 絶縁層及び導体層を交互に積層形成してなる積層部を備えた配線基板であって、
    前記積層部の前記導体層のうち、信号が伝送される少なくとも1層の信号配線層は表面改質処理が施された平坦面を有し、
    前記積層部の前記導体層のうち、前記信号配線層以外の各導体層は粗化された粗化面を有する
    ことを特徴とする配線基板。
  2. 前記表面改質処理は、シランカップリング剤を用いたシランカップリング処理であることを特徴とする請求項1に記載の配線基板。
  3. 前記信号配線層の厚さ方向の断面構造のうち、当該信号配線層に隣接する一方の前記絶縁層と接する表面は前記平坦面ではなく、他方の前記絶縁層と接する表面は前記平坦面であることを特徴とする請求項1又は2に記載の配線基板。
  4. 前記信号配線層の前記平坦面の表面粗さRaは0.1μmより小さく、前記信号配線層以外の各導体層の前記粗化面の表面粗さRaは、0.1μm以上であることを特徴とする請求項1から3のいずれか1項に記載の配線基板。
  5. 前記信号配線層に隣接する前記絶縁層は、他の前記絶縁層に比べて比誘電率が小さいことを特徴とする請求項1から4のいずれか1項に記載の配線基板。
  6. コア材を更に備え、
    前記コア材の両面側に形成される前記積層部には、第1及び第2の前記信号配線層が前記コア材を挟んで配置されることを特徴とする請求項1から5のいずれか1項に記載の配線基板。
  7. 前記信号配線層は、マイクロストリップラインとして構成されることを特徴とする請求項1から6のいずれか1項に記載の配線基板。
  8. 絶縁層及び導体層を交互に積層形成してなる積層部を備えた配線基板の製造方法であって、
    前記積層部の第1の絶縁層の表面に、信号が伝送される信号配線層となる導体層を形成する第1の導体層形成工程と、
    前記信号配線層となる導体層に表面改質処理を施し、平坦面を形成する表面改質工程と、前記信号配線層の上部を覆う第2の絶縁層を形成する第2の絶縁層形成工程と、
    前記積層部の前記信号配線以外の各導体層を形成する第2の導体層形成工程と、
    前記信号配線層以外の各導体層の表面に粗化処理を施す粗化工程と、
    を有することを特徴とする配線基板の製造方法。
  9. 前記表面改質工程では、シランカップリング剤を用いたシランカップリング処理を施し、前記平坦面を形成することを特徴とする請求項8に記載の配線基板の製造方法。
  10. 絶縁層及び導体層を交互に積層形成してなる積層部を備えた配線基板であって、
    前記積層部の前記導体層のうち、信号が伝送される少なくとも1層の信号配線層を含む1又は複数の第1導体層は表面改質処理が施された非粗化面を有し、
    前記積層部の前記導体層のうち、前記第1導体層以外の各導体層は粗化された粗化面を有し、
    前記第1導体層の断面形状は、上部表面のうちの中央部が外縁部よりも上方に突出した曲線部分を含むことを特徴とする配線基板。
  11. 前記表面改質処理は、シランカップリング剤を用いたシランカップリング処理であることを特徴とする請求項10に記載の配線基板。
  12. 前記第1導体層の前記非粗化面の表面粗さRaは0.1μmより小さく、前記第1導体層以外の各導体層の前記粗化面の表面粗さRaは、0.1μm以上であることを特徴とする請求項10又は11に記載の配線基板。
  13. 前記第1導体層に隣接する前記絶縁層は、他の前記絶縁層に比べて比誘電率が小さいことを特徴とする請求項10から12のいずれか1項に記載の配線基板。
  14. 前記信号配線層は、マイクロストリップラインとして構成されることを特徴とする請求項10から13のいずれか1項に記載の配線基板。
  15. 絶縁層及び導体層を交互に積層形成してなる積層部を備えた配線基板の製造方法であって、
    前記積層部の第1の絶縁層の表面に、信号が伝送される信号配線層を含む第1導体層を形成する第1の導体層形成工程と、
    前記第1導体層に表面改質処理を施し、非粗化面を形成する表面改質工程と、
    前記第1導体層の上部表面を覆う第2の絶縁層を形成する第2の絶縁層形成工程と、
    前記積層部の前記第1導体層以外の導体層を形成する第2の導体層形成工程と、
    前記第1導体層以外の各導体層の表面に粗化処理を施す粗化工程と、
    を備え、
    前記第1の導体層形成工程は、
    前記第1の絶縁層の表面上に硫酸銅を用いた電解銅めっきを施して、断面形状が上部表面のうちの中央部が外縁部よりも上方に突出した曲線部分を含む前記第1導体層を形成するめっき工程
    を含むことを特徴とする配線基板の製造方法。
JP2012001396A 2011-02-09 2012-01-06 配線基板及びその製造方法 Pending JP2012182437A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012001396A JP2012182437A (ja) 2011-02-09 2012-01-06 配線基板及びその製造方法
TW101103980A TW201240533A (en) 2011-02-09 2012-02-08 Wiring substrate and manufacturing method for the same
KR1020120012894A KR20120092050A (ko) 2011-02-09 2012-02-08 배선기판 및 그 제조방법
US13/368,840 US8674236B2 (en) 2011-02-09 2012-02-08 Wiring substrate and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011026474 2011-02-09
JP2011026474 2011-02-09
JP2012001396A JP2012182437A (ja) 2011-02-09 2012-01-06 配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012182437A true JP2012182437A (ja) 2012-09-20

Family

ID=46636030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012001396A Pending JP2012182437A (ja) 2011-02-09 2012-01-06 配線基板及びその製造方法

Country Status (4)

Country Link
US (1) US8674236B2 (ja)
JP (1) JP2012182437A (ja)
KR (1) KR20120092050A (ja)
TW (1) TW201240533A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019087725A (ja) * 2017-11-08 2019-06-06 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板
WO2021005966A1 (ja) * 2019-07-08 2021-01-14 株式会社村田製作所 伝送線路、および、伝送線路の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013168761A1 (ja) * 2012-05-10 2013-11-14 日立化成株式会社 多層配線基板
TWI526129B (zh) * 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
EP3386282A4 (en) 2015-11-30 2019-07-17 Toppan Printing Co., Ltd. MULTILAYER FITTED PCB AND METHOD FOR THE MANUFACTURE THEREOF
JP2018018935A (ja) * 2016-07-27 2018-02-01 イビデン株式会社 プリント配線板及びその製造方法
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
KR102494338B1 (ko) * 2017-11-08 2023-02-01 삼성전기주식회사 안테나 모듈
KR102796194B1 (ko) * 2018-10-24 2025-04-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11183765B2 (en) 2020-02-05 2021-11-23 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
US11101840B1 (en) * 2020-02-05 2021-08-24 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
CN113473749A (zh) * 2020-03-31 2021-10-01 深南电路股份有限公司 印刷电路板的制备方法及印刷电路板
JP7461505B2 (ja) * 2020-11-27 2024-04-03 京セラ株式会社 配線基板
TWI831318B (zh) * 2021-08-06 2024-02-01 美商愛玻索立克公司 電子器件封裝用基板、其製造方法及包括其的電子器件封裝

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000282265A (ja) * 1999-03-31 2000-10-10 Mec Kk 銅または銅合金のマイクロエッチング剤およびそれを用いる表面処理法
JP2005086071A (ja) * 2003-09-10 2005-03-31 Hitachi Chem Co Ltd 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP2005191113A (ja) * 2003-12-24 2005-07-14 Kyocera Corp 配線基板及び電気装置並びにその製造方法
JP2009141233A (ja) * 2007-12-10 2009-06-25 Hitachi Ltd プリント基板とその製造方法
WO2010038531A1 (ja) * 2008-09-30 2010-04-08 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法
JP2010157600A (ja) * 2008-12-26 2010-07-15 Kyocer Slc Technologies Corp 配線基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1796446B1 (en) * 1996-11-20 2011-05-11 Ibiden Co., Ltd. Printed circuit board
KR100906931B1 (ko) * 1998-02-26 2009-07-10 이비덴 가부시키가이샤 필드 바이어 구조를 갖는 다층프린트 배선판
JP3756041B2 (ja) * 1999-05-27 2006-03-15 Hoya株式会社 多層プリント配線板の製造方法
JP4831783B2 (ja) 2008-02-01 2011-12-07 メック株式会社 導電層及びこれを用いた積層体と、これらの製造方法
US8901431B2 (en) * 2010-12-16 2014-12-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5757163B2 (ja) * 2011-06-02 2015-07-29 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体装置
KR101862243B1 (ko) * 2011-09-21 2018-07-05 해성디에스 주식회사 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000282265A (ja) * 1999-03-31 2000-10-10 Mec Kk 銅または銅合金のマイクロエッチング剤およびそれを用いる表面処理法
JP2005086071A (ja) * 2003-09-10 2005-03-31 Hitachi Chem Co Ltd 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP2005191113A (ja) * 2003-12-24 2005-07-14 Kyocera Corp 配線基板及び電気装置並びにその製造方法
JP2009141233A (ja) * 2007-12-10 2009-06-25 Hitachi Ltd プリント基板とその製造方法
WO2010038531A1 (ja) * 2008-09-30 2010-04-08 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法
JP2010157600A (ja) * 2008-12-26 2010-07-15 Kyocer Slc Technologies Corp 配線基板の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019087725A (ja) * 2017-11-08 2019-06-06 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板
JP7180833B2 (ja) 2017-11-08 2022-11-30 サムソン エレクトロ-メカニックス カンパニーリミテッド. プリント回路基板
TWI826374B (zh) * 2017-11-08 2023-12-21 南韓商三星電機股份有限公司 印刷電路板
WO2021005966A1 (ja) * 2019-07-08 2021-01-14 株式会社村田製作所 伝送線路、および、伝送線路の製造方法
JPWO2021005966A1 (ja) * 2019-07-08 2021-01-14
JP7180781B2 (ja) 2019-07-08 2022-11-30 株式会社村田製作所 伝送線路、および、伝送線路の製造方法

Also Published As

Publication number Publication date
TW201240533A (en) 2012-10-01
US20120205142A1 (en) 2012-08-16
US8674236B2 (en) 2014-03-18
KR20120092050A (ko) 2012-08-20

Similar Documents

Publication Publication Date Title
JP2012182437A (ja) 配線基板及びその製造方法
US10993331B2 (en) High-speed interconnects for printed circuit boards
CN108076587B (zh) 具有附着增强形状的布线结构的部件承载件
US20100224397A1 (en) Wiring board and method for manufacturing the same
TWI659677B (zh) 佈線板及其製造方法
WO2013161527A1 (ja) 多層配線基板及びその製造方法
JP6226168B2 (ja) 多層配線板
CN112584611B (zh) 具有延伸穿过多个介电层的通孔的部件承载件
JP2009200189A (ja) 電子部品搭載型半導体チップ
KR101408549B1 (ko) 프린트 배선판
KR20130034643A (ko) 프린트 배선판
JP6444651B2 (ja) 多層プリント配線板
KR102078009B1 (ko) 인쇄회로기판 및 그 제조방법
US20130146345A1 (en) Printed wiring board and method for manufacturing the same
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
KR20110028330A (ko) 배선 기판 및 그 제조 방법
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
WO2012164719A1 (ja) 部品内蔵基板及びその製造方法
EP4489532A1 (en) Wiring board
KR100797669B1 (ko) 인쇄회로기판 및 그 제조방법
JP2008124124A (ja) コア基板の製造方法及び配線基板の製造方法
KR101003632B1 (ko) 인쇄회로기판 및 이의 제조 방법
JP4233528B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
JP2006253372A (ja) 多層プリント配線基板とその製造方法
WO2012164720A1 (ja) 部品内蔵基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151124