JP2012195417A - 半導体装置の製造方法および半導体装置 - Google Patents

Abstract

【課題】樹脂封止型の半導体装置の信頼性低下を抑制する。
【解決手段】キャップ（部材）２とキャビティ部（空間形成部）５ｄを備えるキャップ（部材）５を重ね合わせて接合することで、密封された空間８が形成され、空間８内にセンサチップ（半導体チップ）１および複数のワイヤ４を配置する半導体装置を以下のように製造する。キャップ２とキャップ５の接合部を封止する封止工程において、キャップ５の上面５ａ全体と、キャップ２の下面２ｂ全体がそれぞれ露出するように樹脂から成る封止体９を形成する。これにより、封止工程において、キャップ５を押し潰す方向に作用する圧力を低減することができる。
【選択図】図２６

Description

本発明は、半導体装置およびその製造技術に関し、特に、センサチップを樹脂からなる封止体で覆った半導体装置に適用して有効な技術に関するものである。

特開２００６−２３７４０５号公報（特許文献１）には、素子機能部を取り囲むように配置されたダム、ダムと接合されその内側に空隙を形成するキャップ、およびダムとキャップの周囲を封止する封止樹脂を具備する電子部品装置が記載されている。

また、特開２００７−１９１５４号公報（特許文献２）には、音圧センサチップ（半導体チップ）を備える半導体装置が記載されている。特許文献１によれば、ステージ部に搭載した半導体チップをチップ被覆蓋体で覆い、チップ被覆蓋体内の空洞内に半導体チップを配置する。そして、チップ被覆蓋体を樹脂モールド部で覆ってステージ部とチップ被覆蓋体を一体に固定する。この時、チップ被覆蓋体の一部が、樹脂モールド部から露出した構造が記載されている。

特開２００６−２３７４０５号公報 特開２００７−１９１５４号公報

半導体装置のパッケージ態様として、封止体内に空間を形成し、該空間内にセンサチップなどの半導体チップを配置するパッケージがある。このようなパッケージは、封止体としてセラミックを用いる、所謂、セラミックパッケージが一般に用いられる。本願発明者は、セラミックパッケージよりも製造コストを低減させるため、レジン樹脂などの樹脂を封止体として用いる樹脂封止型の半導体装置（プラスチックパッケージ）について検討を行い、以下の課題を見出した。

樹脂封止型の半導体装置において、封止体内にセンサチップである半導体チップを搭載する場合、封止体がセンサチップに接触していると、使用環境により封止体に発生した応力の影響がセンサチップに伝達されるため、センサチップおよび半導体装置の信頼性（検知特性や電気特性）が低下するおそれがある。このため、前記特許文献１や前記特許文献２のように、キャップ材により封止体内に空間を形成し、該空間内にセンサチップを搭載する方法が有効である。

ところが、前記特許文献１や前記特許文献２に記載されるような構成では、樹脂からなる封止体を形成する封止工程において、キャップ材が樹脂からの圧力（供給圧力やボイドを除去するための圧力）によりキャップ材で囲まれた空間方向に押し潰されてしまうことが判った。キャップ材が潰れ、センサチップやセンサチップに接続されるワイヤとキャップ材が接触すると、センサチップおよび半導体装置の信頼性（検知特性や電気特性）が低下する原因となる。また、センサチップとキャップ材が接触しない場合であっても、キャップ材が変形することにより、封止体内の空間の密封性が損なわれると、空間内に封止体の一部が侵入し、センサチップと接触してしまう原因となる。つまり、センサチップおよび半導体装置の信頼性の低下を十分に抑制することができないことが判った。

また、本願発明者は、キャップ材の強度を向上させるため、キャップ材の厚さを厚くする構成についても検討したが、この場合、キャップ材の加工が困難となる。また、キャップ材を厚くすると、近年の半導体装置に対する薄型化の要求への対応が困難となる。

本発明は、上記課題に鑑みてなされたものであり、その目的は、樹脂封止型の半導体装置の信頼性低下を抑制する技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

すなわち、本願発明の一態様である半導体装置の製造方法は、以下の工程を含むものである。（ａ）第１上面、および前記第１上面とは反対側の第１下面を有する第１部材を準備する工程を含んでいる。また、（ｂ）表面、前記表面に形成された複数の電極パッド、および前記表面とは反対側の裏面を有する半導体チップを、前記第１部材の第１上面上に搭載する工程を含んでいる。また、（ｃ）前記半導体チップの前記複数の電極パッドと前記第１部材の第１上面上に配置された複数の端子とを、複数のワイヤを介して、それぞれ電気的に接続する工程を含んでいる。また、（ｄ）前記（ｃ）工程の後、第２上面、前記第２上面とは反対側の第２下面、前記第２下面側に形成された空間形成部を有する第２部材を、前記半導体チップ、および、前記複数のワイヤが前記空間形成部内に位置するように前記第１部材の第１上面上に配置し、前記第２部材の前記空間形成部の外側に設けられた接着面と前記第１部材の第１上面とを封着材を介して接着する工程を含んでいる。また、（ｅ）前記（ｄ）工程の後、前記第２部材の第２上面全体、および前記第１部材の第１下面全体のそれぞれが露出するように、前記第２部材と前記第１部材の接合部を封止する工程を含んでいる。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。

すなわち、本願発明の一態様によれば、樹脂封止型の半導体装置の信頼性低下を抑制することができる。

本発明の一実施の形態である半導体装置が有するセンサチップの表面側を示す平面図である。 図１のＡ−Ａ線に沿った断面図である。 図１のＢ−Ｂ線に沿った断面図である。 本発明の一実施の形態である半導体装置の上面側を示す平面図である。 図４に示す半導体装置の下面側を示す平面図である。 図４のＣ−Ｃ線に沿った断面図である。 図４のＤ−Ｄ線に沿った断面図である。 図４に示す半導体装置の封止体内部における平面構造を示す平面図である。 図８のＥ部の拡大平面図である。 本発明の一実施の形態である半導体装置の組み立てフローを示す説明図である。 図１０に示すリードフレーム準備工程で準備するリードフレームの全体構造を示す平面図である。 図１１に示す複数の製品形成領域のうち、１つの製品形成領域周辺の拡大平面図である。 図１２のＦ−Ｆ線に沿った拡大断面図である。 図１２に示すキャップ上に接着材を介して半導体チップ（制御チップ）を搭載した状態を示す拡大平面図である。 図１４のＧ−Ｇ線に沿った拡大断面図である。 図１４に示す制御チップ上に接着材を介して半導体チップ（センサチップ）を搭載した状態を示す拡大平面図である。 図１６のＧ−Ｇ線に沿った拡大断面図である。 図１６に示す半導体チップと複数のリードを、ワイヤを介して電気的に接続した状態を示す平面図である。 図１８のＧ−Ｇ線に沿った拡大断面図である。 図１８に示すキャップ上に別のキャップを重ね合わせて接着固定した状態を示す拡大平面図である。 図２０のＧ−Ｇ線に沿った拡大断面図である。 図２０のＨ−Ｈ線に沿った拡大断面図である。 図２３は、図１８に示すキャップおよび複数のリード上に封着材を塗布した状態を示す拡大平面図である。 図２０のＨ−Ｈ線に沿った断面に対応する図２３の拡大断面図である。 図２０に示すリードフレームの製品形成領域に、封止体を形成した状態を示す拡大平面図である。 図２５のＦ−Ｆ線に沿った拡大断面図である。 図２５に示すＦ−Ｆ線に沿った断面において、成形金型のキャビティ内に、封止用樹脂を供給する状態を示す拡大断面図である。 図２５に示すＩ−Ｉ線に沿った断面において、成形金型のキャビティ内に、封止用樹脂を供給する状態を示す拡大断面図である。 図２５に示すダム部を切断した状態を示す拡大平面図である。 図２９に示すアウタリード部を切断し、成形した状態を示す拡大平面図である。 図３０に示す製品形成領域をリードフレームの枠部から切り離し、個片化した状態を示す拡大平面図である。 図２９に示すＦ−Ｆ線に沿った断面において、封止体から露出する複数のリードおよび裏面側キャップの露出面に外装めっき膜を形成した状態を示す拡大断面図である。 図５に対する変形例である半導体装置の下面側を示す平面図である。 図３３のＣ−Ｃ線に沿った断面図である。 図３３のＤ−Ｄ線に沿った断面図である。 図３３に示す半導体装置の封止体内部における上面側の平面構造を示す平面図である。 図３５に示す半導体装置に対する変形例を示す断面図である。 図１２に対する変形例である拡大平面図、図３９は図３８のＦ−Ｆ線に沿った断面図である。 図３８のＦ−Ｆ線に沿った断面図である。 図２１に対する変形例を示す拡大断面図である。 図１０に示すワイヤボンディング工程後のリードフレームに表面側のキャップを取り付けた状態を示す拡大断面図である。 図４１に示すリードフレームの上下を反転させた状態を示す拡大断面図である。 図２６に対する変形例を示す拡大断面図である。 図４に対する変形例である半導体装置を示す平面図である。 図６に対する変形例である半導体装置を示す断面図である。 図１に対する変形例であるセンサチップの表面側を示す平面図である。 図４６のＡ−Ａ線に沿った断面図である。 図２１に対する変形例であってキャップ上に支持部を搭載した状態拡大断面図である。 図４８に示す支持部上に接着材を塗布した状態を示す拡大断面図である 図４９に示す支持部上に透明部を搭載した状態を示す拡大断面図である。 図８に対する変形例である半導体装置を示す断面図である。 図６に対する変形例である半導体装置を示す断面図である。 図６に対する別の変形例である半導体装置を示す断面図である。 図４５に対する変形例である半導体装置を示す断面図である。 図６、図４５、図５２、図５３および図５４に対する変形例である半導体装置を示す断面図である。 図３４に対する変形例である半導体装置を示す断面図である。 図２７に対する比較例を示す拡大断面図である。 図４５に対する比較例である半導体装置の断面図である。

（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。

さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。

（実施の形態１）
本実施の形態では、封止体内に空間を形成し、該空間内に半導体チップを配置する半導体装置の一例として、封止体に形成された空間内にＭＥＭＳ（Micro Electro Mechanical Systems）と呼ばれる半導体微細加工技術を用いて形成されたセンサチップ（半導体センサチップ）を搭載した半導体装置を取り上げて説明する。

＜半導体チップ（半導体センサチップ）の構造＞
まず、図１〜図３を用いて本実施の形態の半導体装置が有する半導体チップ（センサチップ）の構造について説明する。図１は、本実施の形態の半導体装置が有するセンサチップの表面側を示す平面図、図２は、図１のＡ−Ａ線に沿った断面図、図３は図１のＢ−Ｂ線に沿った断面図である。

本実施の形態の半導体チップは、ＭＥＭＳ技術により形成されたセンサチップ１である。ＭＥＭＳ技術により形成したセンサチップ１は、可動部と、可動部の動きを電気信号に変換し、伝送する電気回路部（センサ回路）とを有し、例えば、加速度センサや角速度センサなど、種々の用途で利用可能である。本実施の形態では、センサチップの一例として、ピエゾ抵抗型の加速度センサを取り上げて説明する。センサチップ１は、例えば、フォトリソグラフィ技術やエッチング技術など半導体集積回路装置を製造する際に用いる微細加工技術を利用して形成するので、機械的に動作する可動部を有するセンサを小型化できるという利点がある。例えば、本実施の形態のセンサチップ１は、表面１ａの平面形状が四角形から成り、各辺の長さは、例えば、１ｍｍ〜１０ｍｍ程度である。

本実施の形態のセンサチップ（半導体チップ）１は、表面（主面）１ａ、表面１ａの反対側に位置する裏面（主面）１ｂ、および表面１ａと裏面１ｂの間に位置する側面１ｃを有している。詳しくは、センサチップ１は、本体部１ｋ、および本体部１ｋの裏面１ｍに配置された蓋部１ｎを有し、蓋部１ｎの裏面がセンサチップ１の裏面１ｂとなっている。センサチップ１の本体部１ｋは、表面１ａから裏面１ｍに向かって貫通するように形成された開口部１ｄ、開口部１ｄの周囲に配置される支持体（枠体）１ｅ、および開口部１ｄ内に配置され、複数の梁（ビーム）１ｆを介して支持体１ｅに支持される錘部（可動部）１ｇを有している。

センサチップ１の本体部１ｋは、例えばシリコンからなり、支持体１ｅ、梁１ｆ、および錘部１ｇは一体に形成されている。また、錘部１ｇを支持する複数の梁１ｆは、それぞれ可撓性を有し、センサチップ１に、検知対象である外力（例えば慣性力や重力）が印加され、この外力によって錘部１ｇが動くと、これに伴って複数の梁１ｆが撓む（弾性変形する）。また、複数の梁１ｆには、それぞれピエゾ抵抗素子が配置され、各ピエゾ抵抗素子は、センサチップ１に形成された配線（図示は省略）を介して、表面１ａに形成された複数のパッド（電極パッド、ボンディングパッド）１ｈにそれぞれ電気的に接続されている。ピエゾ抵抗素子とは、応力によって抵抗値が変化する抵抗素子である。つまり、センサチップ１では、複数の梁１ｆが撓むことにより、梁１ｆに配置されたピエゾ抵抗素子の抵抗値が変化するので、これを利用して電気信号に変換し、パッド１ｈから電気信号を取り出す加速度センサである。このように、センサチップ１は、検知対象となる外力に応じて機械的に動作する可動部（錘部１ｇ）と、可動部の動作を電気信号に変換する電気回路部（梁１ｆ内のピエゾ抵抗素子）、および変換された電気信号を伝送する電気回路部（支持体１ｅに形成された図示しない配線やパッド１ｈ）を備えている。

また、センサチップ１は、本体部１ｋの下面１ｍ側に配置され、開口部１ｄを裏面１ｂ側から被覆する蓋部１ｎを有している。この蓋部１ｎは、センサチップ１をダイボンディングした後で、接着材（ダイボンド材）が本体部に影響を及ぼすことを防止ないしは抑制する機能を有している。このため、蓋部１ｎは開口部１ｄを、センサチップ１の接着面（実装面）側である裏面１ｂ側から本体部１ｋを覆うように配置されている。また、蓋部１ｎは、開口部１ｄと対向する領域に隙間１ｐを有している。センサチップ１では、隙間１ｐを形成することにより、錘部１ｇが動くためのスペースを確保している。ただし、センサチップの変形例として、接着面側に開口部１ｄが露出しない構造（例えば、本体部１ｋと蓋部１ｎが一体に形成された構造）とする場合もある。この場合は、蓋部１ｎを設けなくても良い。

ここで、センサチップ１は上記のように可動部の動作を電気信号として検出するので、センサとしての信頼性という観点から、感知対象である外力を印加しない状態において、錘部１ｇが所定の位置（基準位置）に配置され、梁１ｆに撓みが発生していないことが重要である。この観点から、センサチップ１を組み込む半導体装置（半導体パッケージ）においては、センサチップ１の本体部１ｋに印加される感知対象以外の外力を極力低減することが好ましい。このため、本実施の形態では、図２および図３に示すように、本体部１ｋにおいて、梁１ｆが配置される面である表面１ａ側には蓋部１ｎは配置していない。また、以下で説明するように、半導体装置の封止体内に空間を形成し、該空間内にセンサチップ１を配置する。

＜半導体装置の概要構成＞
次に、図４〜図９を用いて、本実施の形態の半導体装置の構成例を説明する。図４は本実施の形態の半導体装置の上面側を示す平面図、図５は図４に示す半導体装置の下面側を示す平面図、図６は、図４のＣ−Ｃ線に沿った断面図、図７は、図４のＤ−Ｄ線に沿った断面図である。また、図８は、図４に示す半導体装置の封止体内部における平面構造を示す平面図、図９は図８のＥ部の拡大平面図である。なお、図８および図９は、半導体装置の内部構造を示す透視平面図であるため、図４に示す封止体９およびキャップ５を透過して内部構造を示す平面図としている。また、図６〜図８では、見易さのためセンサチップ１の詳細構造（図１〜図３に示す構造）は図示を省略している。

本実施の形態の半導体装置は、基材としてリードフレームを用い、そのチップ搭載部上に半導体チップが搭載されたリードフレームタイプの半導体パッケージであり、本実施の形態ではその一例として、図５に示すようなリードフレームタイプの半導体装置であるＱＦＰ（Quad Flat Package）１０を取り上げて説明する。リードフレームタイプの半導体装置は、長年に亘って蓄積されたコスト低減技術を活用することができる。また、既に構築された製造設備等のインフラストラクチャーを活用することができるので、配線基板上に半導体チップを搭載する基板タイプの半導体装置と比較して製造コストを低減することができる。

まず、図４〜図９に示すＱＦＰ１０の構成の概要について説明する。図６、図７に示すようにＱＦＰ１０は、上面２ａ、上面２ａの反対側の下面２ｂ、および上面２ａと下面２ｂの間に位置する側面２ｃを有するキャップ（第１部材、裏面側キャップ材）２を備えている。キャップ２は、金属材料から成る板状部材である。また、ＱＦＰ１０は、図１〜図３を用いて説明したセンサチップ１を備えている。センサチップ１は裏面１ｂを、キャップ２の上面２ａと対向させた状態で、キャップ２の上面２ａ上に搭載されている。なお、図４〜図９に示す例では、ＱＦＰ１０はセンサチップ１を制御する半導体チップである制御チップ（コントローラチップ）６をＱＦＰ１０内に内蔵しており、センサチップ１は制御チップ６上に搭載されている。また、ＱＦＰ１０は、センサチップ１（および、制御チップ６）の周囲に配置される複数のリード（端子）３を備えている。また、ＱＦＰ１０は、複数のリード３とセンサチップ１の複数のパッド１ｈを電気的に接続する複数のワイヤ４を有している。なお、ＱＦＰ１０は、前記の通り、センサチップ１の他、制御チップ６を備えており、図６および図９に示すようにセンサチップ１のパッド１ｈは、複数のワイヤ４ａを介して制御チップ６の複数のパッド６ｄと電気的に接続され、制御チップ６のパッド６ｅは複数のワイヤ４ｂを介して複数のリード３と電気的に接続されている。また複数のパッド６ｄと複数のパッド６ｅのそれぞれは制御チップ６が備える複数の配線（図示は省略）を介して電気的に接続されている。つまり、ＱＦＰ１０では、センサチップ１の複数のパッド１ｈは、複数のワイヤ４ａ、４ｂおよび制御チップ６を介して複数のリード３と電気的に接続されている。また、ＱＦＰ１０は、図６および図７に示すように上面５ａ、上面５ａの反対側の下面５ｂ、および上面５ａと下面５ｂの間に位置する側面５ｃを有するキャップ（第２部材、表面側キャップ材）５を備えている。キャップ５は、上面５ａに向かって窪んだ形状を成し、下面５ｂ側には、キャビティ部（空間形成部、凹部、窪み部、チップ収容部）５ｄおよびキャビティ部５ｄの周囲を取り囲むように配置されるフランジ部（接合部）５ｅを有している。キャップ５は、センサチップ１、複数のワイヤ４、および複数のリード３の一部（ワイヤ４がボンディングされるボンディング領域）が、キャビティ部５ｄ内に位置するように、キャップ２の上面２ａ上に配置され、キャップ２とキャップ５の接合部（フランジ部５ｅの接着面５ｆとキャップ２の上面２ａの間の領域）は、封着材７により封着されている。つまり、キャップ２とキャップ５を重ね合わせて接合することで、キャビティ部５ｄ内の空間８を外部に対して密封された中空空間とし、空間８内にセンサチップ１、複数のワイヤ４、および複数のリード３の一部を配置している。また、ＱＦＰ１０は、キャップ２、５の接合部、および複数のリード３の他の一部（外部端子であるアウタリード部３ｂよりも内側のインナリード部３ａであって、キャップ２、５よりも外側の領域）を封止する封止体（樹脂体）９を備えている。つまり、ＱＦＰ１０は、封止体９内に空間８を形成し、空間８内に半導体チップであるセンサチップ１を配置する半導体装置である。

ここで、図６および図７に示すようにＱＦＰ１０は、キャップ２の側面２ｃおよびキャップ５の側面５ｃは封止体９により覆われているが、キャップ２の下面２ｂおよびキャップ５の上面５ａは、それぞれ面全体が封止体９から露出している。言い換えれば、図４に示すように、平面視において、キャップ５の上面５ａの周縁部、および周縁部よりも内側の領域には封止体９が配置されていない。また、図５に示すように、平面視において、キャップ２の下面２ｂの周縁部、および周縁部よりも内側の領域には封止体９が配置されていない。詳細は後述するが、本実施の形態では、キャップ２の下面２ｂ全体およびキャップ５の上面５ａ全体を露出させることにより、封止体９を形成する工程においてキャップ２、５に加わる圧力を低減し、特に、キャビティ部５ｄを有するキャップ５の変形を抑制することができる。このため、空間８の密封性を維持することができ、封止体９が空間８内に侵入することを防止ないしは抑制することができる。この結果、センサチップ１に封止体９が接触し、封止体９の応力などの影響により、センサチップ１およびＱＦＰ１０の信頼性が低下することを抑制できる。なお、上面５ａおよび下面２ｂの面全体が封止体９から露出する、とは、上面５ａおよび下面２ｂの大部分が封止体９から露出しているという意味であり、例えば、封止体９を形成する工程において、封止体９と上面５ａや下面２ｂの境界領域に樹脂バリなどが発生し、この樹脂バリが上面５ａや下面２ｂを僅かに覆う態様を排除するものではない。また、同様に、上面５ａ（下面２ｂ）の周縁部、および周縁部よりも内側の領域には封止体９が配置されていない、とは、例えば樹脂バリなどの僅かな樹脂を除き、封止体９が配置されていないという意味である。また、ここで言う樹脂バリとは、後述する封止工程において、熱硬化性樹脂（封止用樹脂）を構成する樹脂（レジン）が染み出したものであり、断面視または側面視では、その厚さがほとんど無いものを指す。

＜半導体装置の詳細構成＞
次に、ＱＦＰ１０が備える各部材の詳細構造について説明する。まず、キャップ２は、図８に示すように平面視において四辺形を成す平板であって、図６および図７に示すキャップ５のキャビティ部５ｄのような大きい窪み部（空間形成部）は有していない。キャップ２の一辺の長さは、例えば１５ｍｍ〜２０ｍｍ程度である。本実施の形態では、封止体９とキャップ２の界面において、封止体９の欠けが発生する事を抑制する観点から、キャップ２の四つの角部のそれぞれに面取り加工（Ｒ加工）を施している。ただし、キャップ２の平面形状は図８に示す態様に限定されず、例えば角部に面取り加工を施さない四角形の平面形状とすることもできる。また、キャップ２の厚さ（肉厚）は、ＱＦＰ１０の下面（実装面）側においてキャップ２の下面２ｂを露出させるため、例えばキャップ５よりも厚く形成されており、例えば０．１ｍｍ〜１ｍｍ程度である。キャップ２の強度を向上させる観点からは、キャップ２の厚さを厚くする程好ましいが、その場合、ＱＦＰ１０全体の厚さが厚くなる。また、本実施の形態によれば、キャップ２に加わる圧力を低減させることによりキャップ２の変形を抑制することができるので、キャップ２自体に要求される強度を低減することができる。したがって、キャップ２の下面が封止体９から露出する範囲であれば、キャップ２の厚さを薄くすることができる。例えば、キャップ５と同じ厚さ（肉厚）で形成することもできる。

また、ＱＦＰ１０では、キャップ２は、制御チップ６を搭載するチップ搭載部として機能する。言い換えれば、制御チップ６は、チップ搭載部としてのキャップ２の上面２ａ上に接着材（ダイボンド材）１１を介して搭載される。制御チップ６は、表面６ａ、表面６ａの反対側の裏面６ｂ、および表面６ａと裏面６ｂの間に位置する側面６ｃを有し、裏面６ｂを、キャップ２の上面２ａと対向させた状態で搭載する、所謂、フェイスアップ実装方式により搭載されている。接着材１１は、キャップ２の上面２ａに制御チップ６を固定できるものであれば、特に限定されないが、本実施の形態では、例えば、エポキシ系の熱硬化性樹脂からなるペースト状の樹脂接着材を塗布して制御チップ６を接着した後、熱硬化させることにより固定する。また、制御チップ６の表面６ａ上には、接着材１２を介してセンサチップ１が搭載される、センサチップ１は制御チップ６上にフェイスアップ実装方式により実装される。接着材１２もセンサチップ１を制御チップ６上に固定するための部材であるが、センサチップ１の側面１ｃ（図２参照）に接着材１２の一部が付着して、接着材１２に生じた応力がセンサチップ１の特性（検知特性）に悪影響を及ぼすことを抑制する観点から、接着材１２はフィルム状の接着材とすることが好ましい。フィルム状の接着材は、ペースト状の接着材よりもセンサチップ１の側面１ｃに付着し難い点で好ましい。フィルム状の接着材は、例えば、ＤＡＦ（Die Attach Film）と呼ばれ、半導体チップ上に別の半導体チップを積層する接着材として一般に使用されているものを使用することができる。

また、ＱＦＰ１０のように、キャップ２上にセンサチップ１を搭載する場合、キャップ２とセンサチップ１の線膨張係数の違いに起因して発生する応力の影響を低減する観点から、キャップ２は、センサチップ１と線膨張係数が近い材料で構成することが好ましい。このため、本実施の形態では、センサチップ１は例えばシリコンから成り、キャップ２はシリコンの線膨張係数と近い金属材料であるコバール（鉄にニッケル、コバルトを配合した合金）から成る。また、キャップ２と同様に、キャップ５もコバールから成る。詳しくはコバールから成る基材の表面（キャップ２の上面２ａおよび下面２ｂと、キャップ５の上面５ａ、下面５ｂおよび側面５ｃ）に例えばニッケル、あるいはニッケル・パラジウムからなるめっき膜を形成している。なお、ニッケル・パラジウムとは、ニッケル（Ｎｉ）とパラジウム（Ｐｄ）の合金からなるめっき膜の構成材料を指す。以下ではこのニッケルとパラジウムの合金をニッケル・パラジウムまたはＮｉ／Ｐｄ、ニッケル・パラジウムから成るめっき膜をニッケル・パラジウム膜と記載する。このニッケル、あるいはニッケル・パラジウムからなるめっき膜（ニッケル膜、あるいはニッケル・パラジウム膜）は、キャップ２、５の酸化を防止する酸化防止膜として機能する。また、キャップ５の側面５ｃに形成しためっき膜（ニッケル膜、あるいはニッケル・パラジウム膜）は、封止体９とキャップ５の界面の密着性を向上させる密着性改善膜として機能する。また、センサチップ１への応力伝達を低減する観点から、ＱＦＰ１０のように、センサチップ１を直接キャップ２上に搭載せず、例えばシリコンから成る制御チップ６を介して搭載することが好ましい。これにより、センサチップ１に伝達される応力をさらに低減することができる。なお、本実施の形態におけるキャップ２の断面視における形状は、曲げ加工が施されていない、平板状である。すなわち、後述するキャップ５のように、曲げ加工が施されていないため、キャップ２の強度はキャップ５より低くても良い。そのため、封着材７を介して固定されるリード３と同じ材料（銅、あるいは銅合金）で構成してもよい。この場合も、コバールを使用した場合と同様に、基材の表面（キャップ２の上面２ａおよび下面２ｂと、キャップ５の上面５ａ、下面５ｂおよび側面５ｃ）に、例えばニッケル、あるいはニッケル・パラジウムからなるめっき膜を形成することが好ましい。

また、本実施の形態では、キャップ２の下面２ｂを露出させるので、キャップ２は空間８内で発生した熱をＱＦＰ１０の外部に放熱する放熱部材（ヒートスプレッダ）として機能させることができる。この放熱経路としての観点からは、キャップ２をセラミック材料よりも熱伝導率が高い金属材料で構成することにより、セラミックパッケージと比較して放熱効率を向上させることができる。放熱部材として用いる場合、キャップ２の下面２ｂ側に、例えば半田などの金属からなる接合材（図示は省略）を配置して、該接合材を介して実装基板（図示は省略）の端子（図示は省略）と接合することができる。この場合、実装基板への熱伝達をさらに効率化することができるので放熱効率がさらに向上する。

また、ＱＦＰ１０は、センサチップ１およびセンサチップ１を制御する制御チップ６を１つのパッケージ内に備えている。言い換えれば、ＱＦＰ１０は、パッケージ内に複数の半導体チップを混載し、複数の半導体チップを電気的に接続することにより、システムを構成している。このように、１つのパッケージ内にセンサチップ１と制御チップ６とを混載することにより、センサチップ１と制御チップ６とを別々のパッケージとする場合と比較して実装面積を小さくすることができる。

次に、センサチップ１および制御チップ６の周囲には複数のリード（端子）３が配置される。複数のリード３は、ＱＦＰ１０の外部端子であって、封止体９の内側（空間８内も含む）に配置されるインナリード部３ａと、封止体９の外側に配置されるアウタリード部３ｂは、一体に形成されている。また、複数のリード３は例えば銅、あるいは銅合金からなり、表面（上面、下面および側面（上面と下面との間に位置する面）に例えばニッケル、あるいはニッケル・パラジウムからなるめっき膜（金属膜）が形成されている。なお、このめっき膜は、必ずしも複数のリード３のそれぞれの全面に形成されていなくてもよいが、全面に形成しない場合は、封止体９を形成した後に、この封止体９から露出するアウタリード部３ｂの表面（上面、下面および側面）に、鉛の半田材、あるいは鉛を実質的に含有しない半田材（鉛フリー半田）からなるめっき膜（外装めっき膜）を形成する。図６に示すアウタリード部３ｂは、封止体９の側面から突出するように配置され、封止体９の外側において曲げ加工が施されている。例えば、図６ではガルウィング状に形成された例を示している。一方、図６に示すインナリード部３ａは、アウタリード部３ｂとの境界から空間８内に向かって延び、その先端部は、空間８内に配置されている。また、空間８内にインナリード部３ａを配置するため、インナリード部３ａの先端部（図１３に示すボンディング領域３ｃ）は、キャップ２の上面２ａ上に配置されている。このように、空間８内にインナリード部３ａの一部を配置することで、制御チップとリード３を接続するワイヤ４ｂの接合部を空間８内（キャビティ部５ｄ内）に配置することができる。つまり、インナリード部３ａの先端部周辺は、ワイヤ４ｂを接合するボンディング領域となっており、このボンディング領域をキャビティ部５ｄの内側に配置することで、キャップ５によりワイヤ４ｂを覆うことができる。また、前記したようにキャップ２はコバール、銅、あるいは銅合金などの金属材料（導電材料）からなる。したがって、キャップ２上に配置した複数のリード３とキャップ２を絶縁しなければ、複数のリード３間で短絡が生じる。このため、ＱＦＰ１０では、キャップ２の上面２ａとリード３の下面の間に絶縁性の接着材１３を配置し、接着材１３を介してリード３をキャップ２に接着固定している。

また、図８に示すように平面視において、ＱＦＰ１０の有する四辺に沿ってそれぞれ複数のリード３が配置されている。半導体チップを基準に考えると、センサチップ１および制御チップ６はそれぞれ四辺形の平面形状を成し、平面視において四辺のそれぞれと対向する位置に複数のリード３が配置されている。図８および図９に示す例では、制御チップ６の有する四辺のうち、互いに対向する二辺に沿って複数のパッド６ｅ（図９参照）が配置され、複数のパッド６ｅと対向する位置に配置される複数のリード３にワイヤ４ｂが接続されている。一方、パッド６ｅが配置されていない辺と対向する複数のリード３にはワイヤ４は接続されていない。このように、リード３の数が半導体チップの端子（パッド）数よりも多い場合、一部のリード３には、ワイヤ４を接続しない構成とすることができる。また、図８および図９に示すＱＦＰ１０は、センサチップ１の複数のパッド１ｈ（図９参照）と複数のリード３は、直接ワイヤ４を介して接続されていない。つまり、センサチップ１の複数のパッド１ｈのうちワイヤ４が接続されるパッド１ｈは、全てワイヤ４ａを介して制御チップ６のパッド６ｄ（図９参照）と接続される。また、複数のリード３のうち、ワイヤ４が接続されるリード３は、全てワイヤ４ｂを介して制御チップ６のパッド６ｅと接続される。このようにセンサチップ１のパッド１ｈを、制御チップ６を介してリード３と接続することにより、パッド１ｈに接続されるワイヤ４ａのワイヤ長を短くすることができる。例えば図６や図８に示すように、ワイヤ４ａのワイヤ長は、ワイヤ４ｂの長さよりも短い。図６に示すように、複数のワイヤ４を空間８内に配置する場合、ＱＦＰ１０に印加された振動などの外力により、ワイヤ４が振動する場合があり、特に、センサチップ１に接続されるワイヤ４ａが大きく振動すると、センサチップ１の特性（検知特性）が低下するおそれがある。ＱＦＰ１０に加わる外力を一定とすると、ワイヤ４の長さを短くすることにより振動の程度が小さくなる。したがって、センサチップ１の特性（検知特性）低下を抑制する観点から、センサチップ１の複数のパッド１ｈのうちワイヤ４が接続されるパッド１ｈは、全てワイヤ４ａを介して制御チップ６のパッド６ｄと接続することが好ましい。ただし、ワイヤリングのレイアウトは、図８および図９に示す態様には限定されず、リード３と接続する半導体チップの端子（パッド）数やレイアウトに応じて種々の変形例を適用することができる。

次に、制御チップ６およびセンサチップ１上には、キャップ（第２部材、表面側キャップ材）５が配置される。図６および図７に示すようにキャップ５は、上面５ａ、上面５ａの反対側の下面５ｂ、および上面５ａと下面５ｂの間に位置する側面５ｃを有している。キャップ５は、コバールから成り、表面（上面５ａ、下面５ｂおよび側面５ｃ）にニッケルからなるめっき膜が形成されている。また、キャップ５の下面５ｂ側には、キャップ５の略中央部に配置されるキャビティ部５ｄ、およびキャビティ部５ｄの周囲を取り囲むフランジ部（接合部）５ｅが配置されている。ＱＦＰ１０では、キャップ５のフランジ部５ｅとキャップ２の上面２ａの周縁部を封着材７（および接着材１３）を介して接合し、これによりセンサチップ１、制御チップ６、複数のワイヤ４および複数のリード３それぞれの一部（ボンディング領域）を空間８内に密封している。キャビティ部５ｄの深さは、半導体チップ（センサチップ１および制御チップ６）の厚さよりも深いが、ＱＦＰ１０の厚さに影響を与えるのでパッケージの薄型化に対応するためには出来る限り浅くすることが好ましい。例えば、本実施の形態では１ｍｍ〜３ｍｍ程度である。また、キャビティ部５ｄの平面サイズは、センサチップ１および制御チップ６の平面サイズよりも大きく、例えば、平面視において四辺形を成すキャビティ部５ｄの一辺の長さは、例えば１３ｍｍ〜１８ｍｍ程度である。

ここで、封着材７は、キャップ２とキャップ５の接合部に配置される部材なので、空間８内の密封性を向上させる観点から、高い封着特性（隣り合うリード３の間に埋め込む特性、塗布してから接着固定するまでの間に形状を保つ特性、および接着界面の密着性）が要求される。本実施の形態では、高い封着特性が要求される封着材７は、以下の材料が好ましい。すなわち、隣り合うリード３の間に生じる隙間を低減する観点から、フィルム状（テープ状）の接着材（例えば、接着材１２のような接着材）のように固形状態で接着する材料よりも、硬化させる前にはペースト状の性状を有する材料が好ましい。また、封着材７を塗布してから硬化させるまでの間は、塗布形状を保つ必要があるので、ある程度粘度が高い方が好ましい。例えば、水のような粘度の封着材では、塗布形状を保つことができない。一方、粘度が高すぎると、隣り合うリード３の間に隙間が生じてしまう場合がある。そこで、キャップ２およびリード３上に塗布した後、硬化させてキャップ２、５の接合部を固定するまでの間は、塗布形状を保つことができる範囲で、粘度を低くすることが好ましい。例えば、本実施の形態では、接着材１１および封着材７は、エポキシ系の熱硬化性樹脂にフィラ（粒子）を混合した接着材を用いているが、封着材７の硬化前の粘度は、接着材１１の硬化前の粘度よりも低い。このような粘度調整は、接着材に添加するフィラの形状、粒径の他、粘度調整用のバインダ材などの添加材料の配合割合を調整することにより行うことができる。また、封着材７を硬化させた後は、キャップ２、５およびリード３との接着界面が密着して固定されていることが要求される。本実施の形態では、キャップ２の上面２ａ、キャップ５のフランジ部５ｅの接着面５ｆ、およびリード３の表面のそれぞれに同じ金属材料（例えばニッケル、あるいはニッケル・パラジウム）からなるめっき膜を形成しているので、接合部に配置される各部材との密着性を容易に向上させることができる。なお、複数のリード３とキャップ２の上面２ａを接着固定する接着材１３も、接合部に配置される部材である。したがって、接着材１３も封着材７と同じ材料を用いることができる。ただし、封着材７をペースト状の熱硬化性樹脂とすれば、例えば、接着材１３にフィルム状の接着材を用いても隣り合うリード３の間の隙間には封着材７が埋め込まれる。このため、本実施の形態では、接着材１３は、取り扱いが容易なフィルム状の接着材（例えば接着材１２と同様に、フィルム基材の表面に）としている。

次に、キャップ２、５の接合部は、封止体９により覆われている。この封止体９は、所謂、プラスチックパッケージと呼ばれる樹脂封止型の半導体装置において一般に用いられる樹脂であって、例えば、本実施の形態では、トランスファモールド方式（詳細は後述する）により形成されている。図６に示すように、ＱＦＰ１０は、半導体チップ（センサチップ１および制御チップ６）およびこれに接続される複数のワイヤ４のそれぞれが、キャップ２、５を重ね合わせることにより形成される空間８内に配置されているので、封止体９を形成しない態様も変形例として考えられる。しかし、封止体９を形成しない場合、キャップ２、５の接合部が露出するため、例えば衝撃や熱影響などの外力により接合部が破壊され易くなる。また、接合部の破壊を抑制するため、封着材７および接着材１３の強度を上げようとすれば、空間８の密封性が損なわれる懸念がある。また、製造工程が煩雑になる。したがって、図６に示すように、キャップ２、５の接合部の外側を封止体９で覆い、接合部を保護することが好ましい。これにより、封着材７および接着材１３は、前記した封着特性を考慮して最適な材料を選択することができる。また、接合部の強度は封止体９により補強されるので、封止体９を形成しない場合と比較して、接合部の破壊を抑制することができる。

また、図８に示すように、平面視において封止体９は四つの辺（角部の面取り加工部以外の主辺）を備える四辺形を成し、各辺の交点となる角部には、それぞれ吊りリード１４が配置されている。この吊りリード１４は、後述するＱＦＰ１０の製造工程において、封止体９が形成されてからＱＦＰ１０が個片化されるまでの各工程中に、封止体９内の領域を基材であるリードフレームにより支持するための支持部材である。このため、複数の吊りリード１４は、複数のリード３と同じ材料（例えば銅あるいは銅合金）で構成される。一方、キャップ２、５は、本実施の形態では、前記したように例えばコバールからなり、吊りリード１４とは別体として形成されているが、上述のように、キャップ２については、リード３と同じ材料（例えば銅あるいは銅合金）であってもよい。

＜半導体装置の製造工程＞
次に図５〜図９に示すＱＦＰ１０の製造工程について説明する。ＱＦＰ１０は、図１０に示す組み立てフローに沿って製造される。図１０は、本実施の形態の半導体装置の組み立てフローを示す説明図である。各工程の詳細については、図１１〜図３１を用いて、以下に説明する。

１．リードフレーム準備工程；
図１１は、図１０に示すリードフレーム準備工程で準備するリードフレームの全体構造を示す平面図、図１２は、図１１に示す複数の製品形成領域のうち、１つの製品形成領域周辺の拡大平面図である。また、図１３は図１２のＦ−Ｆ線に沿った拡大断面図である。

まず、図１０に示すリードフレーム準備工程として、図１１に示すようなリードフレーム２０を準備する。本実施の形態で使用するリードフレーム２０は、枠部（枠体）２０ｂの内側に複数の製品形成領域２０ａを備えている。複数の製品形成領域２０ａは、行列状に配置されている。また、隣り合う製品形成領域２０ａの間にも枠部２０ｂが配置されている。隣り合う製品形成領域２０ａの間には、後述する封止工程において、封止用樹脂を各製品形成領域２０ａ内に配置されるキャビティに向かって供給するための供給経路であるランナ部が配置される領域であるランナ領域２０ｃが列方向に沿って配置されている。

各製品形成領域２０ａには、図１１の部分拡大図である図１２に示すように、キャップ２が製品形成領域２０ａの中央部に配置されている。一般に、リードフレーム型の半導体装置の製造工程においては、製品形成領域の中央部に、半導体チップを搭載するためのチップ搭載部であるダイパッド（タブ）を配置し、吊りリードを介してリードフレームの枠部と接続するが、本実施の形態では、キャップ２がチップ搭載部を兼ねるので、リードフレームと一体に形成されたダイパッドは形成されていない。本実施の形態では、キャップ２はリードフレーム２０とは、異なる材料により形成される。例えばリードフレーム２０は、金属から成り、本実施の形態では、例えば、銅（Ｃｕ）、あるいは銅合金から成る。詳しくは、図１３に示すように銅（Ｃｕ）から成る基材２１の表面に、例えばニッケル（Ｎｉ）、あるいはニッケル・パラジウム（Ｎｉ／Ｐｄ）からなるめっき膜（金属膜）２２が形成されている。一方、キャップ２は、例えばコバールからなる基材２３の表面に、例えばニッケル（Ｎｉ）、あるいはニッケル・パラジウム（Ｎｉ／Ｐｄ）からなるめっき膜（金属膜）２２が形成されている。このため、キャップ２は、リードフレーム２０とは別体として形成され、接着材１３を介して複数のリード３と接着固定されている。この時、リード３およびキャップ２のそれぞれの接着材１３との接着界面は、それぞれニッケル、あるいはニッケル・パラジウムからなるめっき膜２２となっているため、接着材１３との密着性を向上させることができる。なお、本工程では、図１２に示すように複数のリード３とキャップ２が接着固定された状態のリードフレーム２０を準備する。したがって、以降の説明において、特にキャップ２を区別して説明する場合を除き、リードフレーム２０には、複数のリード３に接着固定されたキャップ２が含まれる。

また、図１２に示すように、キャップ２の周囲には、複数のリード３が配置される。このリード３は、図６に示すように完成時に封止体９により封止されるインナリード部３ａと、封止体９から露出するアウタリード部３ｂから成る。また、図１３に示すようにインナリード部３ａは、リード３の内側の端部から順に配置されるボンディング領域３ｃ、封着領域３ｄおよび封止領域３ｅを有している。また、アウタリード部３ｂは、インナリード部３ａとの境界から順に配置されるダム領域３ｆおよび最外領域３ｇを有している。ボンディング領域３ｃは、リード３の内側の端部に配置され、ワイヤボンディング工程（図１０参照）でワイヤ４（図６参照）を接合する領域である。また、封着領域３ｄは、ボンディング領域３ｃとアウタリード部３ｂの間に配置され、キャップボンディング工程（図１０参照）で、キャップ５（図６参照）のフランジ部５ｅ（図６参照）の間で封着材７（図６参照）により封止される領域である。また、封止領域３ｅは、封着領域３ｄとアウタリード部３ｂの間に配置され、封止工程（図１０参照）で、封止体９（図６参照）により封止される領域である。また、ダム領域３ｆは、封止領域３ｅと最外領域３ｇの間に配置され、封止工程（図１０参照）で、封止用樹脂を成形金型内に供給する際にダムとなるダム部２４（図１２参照）が接続される領域である。また、最外領域３ｇは、リード３の外側の端部に配置され、リード成形工程（図１０参照）で例えば図６に示すようなガルウィング状に曲げ加工が施される領域である。

また、図１２に示す複数のリード３のダム領域３ｆ（図１３参照）の間には、複数のリード３と交差（直交）するように延びるダム部（ダムバー、タイバー）２４が配置され、複数のリード３は、ダム部２４を介してリードフレーム２０と一体に形成されている。ダム部２４は、キャップ２の周囲を取り囲むように配置されている。後述する封止工程（図１０参照）では、このダム部２４で囲まれた領域の内側に封止用樹脂を供給し図６に示す封止体９を形成する。また、ダム部２４が形成する四辺形の角部には、それぞれ吊りリード１４が配置されている。言い換えれば、隣り合う吊りリード１４の間には、それぞれ複数のリード３が配置されている。吊りリード１４は、図１０に示すリード成形工程で複数のリード３の最外領域３ｇ（図１３参照）を切断した後、個片化工程で切断されるまでの間、製品形成領域２０ａ内の各部材をリードフレーム２０に支持される部材である。このため、リードフレーム２０と一体に形成されている。

図１１〜図１３に示すリードフレーム２０は、例えば、以下のように形成することができる。まず、銅（Ｃｕ）からなる薄板を用意してエッチング加工により、例えば、図１２に示すパターンで複数のリード３、複数の吊りリード１４、およびダム部２４を形成する。また、図１１に示す製品形成領域２０ａの数に対応させて、複数のキャップ２を準備して、上面２ａの周縁部に接着材１３を配置する。そして、キャップ２の上面２ａの接着材１３を配置した領域と、複数のリード３の先端領域（図１３に示すボンディング領域３ｃおよび封着領域３ｄ）が重なるように位置合わせを行い、キャップ２とリード３を接着する。次に、例えばキャップ２が接着されたリードフレーム２０を加熱することで接着材１３を硬化させて、キャップ２と複数のリード３を固定する。この時、図６に示す空間８の密封性を向上させるためには、リード３の下面とキャップ２の上面２ａの間に隙間が生じないように接着材１３を配置することが重要である。一方、ペースト状の接着材の場合、接着材１３の量が多すぎると、接着材１３の一部が、ボンディング領域３ｃ（図１３参照）の上面側に廻り込んで、ワイヤボンディング工程（図１０参照）の際にボンディング不良が発生する原因となる。このため、接着材１３は、フィルム状の接着材（詳しくは、基材となる樹脂フィルムの上面および下面に接着層となる例えば熱硬化性樹脂層を配置した接着材）を用いることが好ましい。

なお、上記では、図１１に示す製品形成領域２０ａの数に対応させた複数のキャップ２をそれぞれ準備して、それぞれ複数のリード３と位置合わせを行う態様について説明したが、種々の変形例を適用することができる。例えば、複数のキャップ２を図示しない吊りリード（キャップ連結用の吊りリード）を介して連結することで一体化し、キャップ２をリード３と接着固定した後で、該吊りリードを切断する態様とすることができる。この場合、複数の製品形成領域２０ａにそれぞれ配置されるキャップ２とリード３の位置合わせを一括して行うことができる。この場合、複数のキャップ２を連結する図示しない吊りリードを切断するスペースが必要となるため、リードフレーム２０と一体に形成された吊りリード１４は、キャップ２とは離間して配置することが好ましい。これにより、吊りリード１４とキャップ２の間のスペースにおいて、複数のキャップ２を連結する図示しない吊りリードを切断することができる。また、連結されない複数のキャップ２をそれぞれリード３に接着固定する場合、図１２に対する変形例として複数の吊りリード１４をリード３と同様にキャップ２の上面２ａ側に接着固定することもできる。

２．半導体チップ準備工程；
次に、図１０に示す半導体チップ準備工程として、図６に示す複数の半導体チップ（センサチップ１および制御チップ６）を準備する。本工程では、複数のチップ領域を有し、例えば、シリコンからなる半導体ウエハ（図示は省略）を準備する。その後、半導体ウエハのダイシングラインに沿って、ダイシングブレードを走らせて（図示は省略）半導体ウエハを分割し、複数種類の半導体チップをそれぞれ複数個取得する。詳しくは、複数のチップ領域のそれぞれに図１〜図３に示すセンサチップ１が備えるセンサ（可動部）および可動部と電気的に接続されるセンサ回路をＭＥＭＳ技術により形成した半導体ウエハを準備する。また複数のチップ領域のそれぞれに図６〜図８に示す制御チップ６がそなえる制御回路を形成した半導体ウエハを準備する。そして各半導体ウエハをそれぞれ個片化して、複数のセンサチップ１および複数の制御チップ６を取得する。なお、本実施の形態では、図６に示すセンサチップ１は、例えばＤＡＦと呼ばれるフィルム状の接着材を介して制御チップ６の表面６ａ上に搭載するので、本工程で取得する複数のセンサチップ１の裏面１ｂには、それぞれ接着材１２が貼り付けられている。

３．半導体チップ搭載工程；
図１４は、図１２に示すキャップ上に接着材を介して半導体チップ（制御チップ）を搭載した状態を示す拡大平面図、図１５は図１４のＧ−Ｇ線に沿った拡大断面図である。また、図１６は、図１４に示す制御チップ上に接着材を介して半導体チップ（センサチップ）を搭載した状態を示す拡大平面図、図１７は図１６のＧ−Ｇ線に沿った拡大断面図である。なお、図１４および図１６では、見易さのため、図１２に示すキャップ２の周辺をさらに拡大してしめしている。

次に、図１０に示す半導体チップ搭載工程として、図１４〜図１７に示すように制御チップ６およびセンサチップ１を順次、キャップ２の上面２ａ上に搭載する。本工程では、図１４および図１５に示すように、下層に配置される半導体チップである制御チップ６を先にキャップ２の上面２ａ上に接着材１１を介して搭載する。本実施の形態では、図１４に示すように、制御チップ６は表面６ａの有する四辺のうち、互いに対向する二辺に沿ってそれぞれ複数のパッド６ｄ、６ｅが形成されている。本工程では制御チップ６の、パッド６ｅが配置された二辺が、キャップ２上に接着固定されたリード群（複数のリード３）とそれぞれ対向するようにキャップ２の中央部にキャップ２の各辺に沿って配置する。また、図１５に示すように、制御チップ６の裏面６ｂをキャップ２の上面２ａと対向させた状態で搭載する、所謂フェイスアップ実装方式で搭載する。

また、本実施の形態では、例えば、エポキシ系の熱硬化性樹脂である接着材１１を介して制御チップ６を搭載するが、接着材１１は、硬化（熱硬化）させる前には流動性を有するペースト材である。このようにペースト材を接着材１１として用いる場合には、まず、キャップ２の上面２ａのチップ搭載領域上に、ペースト状の接着材１１を塗布する。次に、例えば図１５に示す押圧治具３０を制御チップ６の表面６ａ側に押し当てて、制御チップ６の裏面６ｂをキャップ２の上面２ａに向かって押し付けることで、接着材１１を制御チップ６の裏面６ｂ全体に濡れ広がらせて接着する。そして、接着後に、接着材１１を硬化させる（例えば熱処理を施す）と、図１４および図１５に示すように、制御チップ６は接着材１１を介してチップ搭載領域２ｄ上に固定される。なお、変形例として、接着材１１をフィルム状の接着材とすることもできる。さらには、キャップ２への放熱性の向上を考慮すれば、熱伝導率の高い導電性粒子を含有する接着材を用いてもよい。ただし、金属（例えばニッケル、あるいはニッケル・パラジウム）から成るキャップ２の上面２ａとの接着強度を向上させることができる点で、ペースト状の接着材の方が好ましい。このようにペースト状の接着材１１を用いる場合には、接着材１１を制御チップ６の裏面６ｂ全体に濡れ広がらせるため、図１４および図１５に示すように、接着材１１の外縁部は、制御チップ６の外縁部よりも外側まで広がる。ここで、ＱＦＰ１０（図６参照）の信頼性低下を抑制する観点からは、接着材１１の一部が制御チップ６の表面６ａ側まで濡れ上がり、パッド６ｄ、６ｄを覆う、あるいはセンサチップ１（図６参照）にまで達することを抑制する必要がある。したがって、接着材１１の配置量（塗布量）は、制御チップ６の裏面６ｂ全体に濡れ広がる範囲内で少なくする事が好ましい。また、接着材１１の粘度を有る程度高くすることで、表面６ａ側への濡れ上がりを抑制することができる。このため、接着材１１の硬化前の粘度は、図６に示す封着材７の硬化前の粘度よりも高くなっている。

次に、図１６および図１７に示すように制御チップ６の表面６ａ上に、接着材１２を介してセンサチップ１を搭載する。本工程では、センサチップ１の裏面１ｂ側（接着材１２が貼着された面）を制御チップ６の表面６ａと対向させた状態で、制御チップ６の表面６ａ上に配置する。センサチップ１は、例えば図１７に示す押圧治具３１を制御チップ６の表面６ａ側に押し当てて、センサチップ１の裏面１ｂを制御チップ６の表面６ａ上に押し付けて接着させることにより搭載する。ここで、センサチップ１の裏面１ｂにはフィルム状の接着材１２が予め貼り付けられているので、制御チップ６を搭載する場合よりも弱い押し付け力で、センサチップ１を搭載することができる。このため、本工程によるセンサチップ１の損傷を抑制できる。また、フィルム状の接着材１２を用いれば、図１７に示すように接着材１２はセンサチップ１の裏面１ｂの外縁よりも外側に張り出ないので、センサチップ１の側面１ｃに接着材１２の一部が付着する、あるいは制御チップ６のボンディングパッド６ｂに接着材の一部が付着する（汚染する）ことを抑制できる。次に、接着材１２の接着層を硬化させてセンサチップ１を制御チップ６の表面６ａ上に固定する。

４．ワイヤボンディング工程；
図１８は、図１６に示す半導体チップと複数のリードを、ワイヤを介して電気的に接続した状態を示す平面図、図１９は、図１８のＧ−Ｇ線に沿った拡大断面図である。

次に、図１０に示すワイヤボンディング工程として、図１８および図１９に示すように、半導体チップの複数のパッドと複数のリード３とを、複数のワイヤ４を介して、それぞれ電気的に接続する。本工程では、センサチップ１の複数のパッド１ｈと制御チップ６の複数のパッド６ｄを複数のワイヤ４ａを介してそれぞれ電気的に接続する。また、制御チップ６の複数のパッド６ｅと複数のリード３を複数のワイヤ４ｂを介してそれぞれ電気的に接続する。

詳しくは、例えば、図１９に示すようにワイヤボンディング時の加熱源であるヒートステージ３２を準備し、リードフレーム２０をヒートステージ３２上に配置し、キャップ２を介して制御チップ６およびセンサチップ１を加熱する。一方、キャピラリ３３の先端部から突出したワイヤ３４の一端部を放電させることでボール部を形成し、このボール部を第１ボンド側となるパッド１ｈまたはパッド６ｅに接合する。ワイヤ３４の接合方式は、超音波および熱圧着を併用して接合する、所謂、ネイルヘッドボンディング方式で接合する。第１ボンド側を接合した後は、キャピラリ３３から徐々にワイヤ３４を繰り出しながら、キャピラリ３３を移動させてワイヤ４のループ形状を形成する。そして、第２ボンド側となるパッド６ｄまたはリード３のボンディング領域３ｃ（図１３参照）にワイヤ３４を接合した後にワイヤ３４を切断し、図１９に示すようなループ形状を備えたワイヤ４が形成される。ワイヤ４ａ、４ｂの接続順序は特に限定されない。また、本実施の形態では相対的に上方に位置するパッド１ｈ、６ｅを第１ボンド側とする、所謂、正ボンディング方式によりワイヤ４を形成しているが、変形例として、パッド１ｈ、６ｅを第２ボンド側とする、所謂、逆ボンディング方式を適用することもできる。なお、正ボンディング方式によりワイヤ４（４ａ）を形成する場合は、第２ボンド側となるパッド６ｄ上に、例えばワイヤの一部から成るバンプ（図示しない）を予め形成しておき、このバンプにワイヤ４（４ａ）の一部を接続する。一方、逆ボンディング方式を適用する場合は、パッド１ｅ、６ｄ上に例えばワイヤの一部から成るバンプ（図示しない）をそれぞれ形成しておき、このバンプにワイヤ４（４ａ、４ｂ）の一部を接続する。

５．キャップボンディング工程；
図２０は、図１８に示すキャップ上に別のキャップを重ね合わせて接着固定した状態を示す拡大平面図、図２１は、図２０のＧ−Ｇ線に沿った拡大断面図、図２２は図２０のＨ−Ｈ線に沿った拡大断面図である。また、図２３は、図１８に示すキャップおよび複数のリード上に封着材を塗布した状態を示す拡大平面図、図２４は、図２０のＨ−Ｈ線に沿った断面に対応する図２３の拡大断面図である。

次に、図１０に示すキャップボンディング工程として、図２１に示すように、キャップ（第２部材、表面側キャップ材）５を準備して、キャップ２の上面２ａ上に配置し、キャップ５のキャビティ部５ｄの外側に設けられたフランジ部５ｅの接着面（下面）５ｆとキャップ２の上面２ａとを封着材７を介して接着固定（搭載）する。キャップ５の搭載方法は、例えば以下のように行う。

まず、図２３および図２４に示すように、キャップ２の上面２ａの周縁部にペースト状の封着材７を塗布する。次に、封着材７を塗布した領域と図２２および図２３に示すキャップ５のフランジ部５ｅの接着面５ｆが対向するように、キャップ２上にキャップ５を配置する。そして、例えば図示しない押圧治具によりキャップ５を上面５ａ側からキャップ２に向かって押し付けることで、フランジ部５ｅの接着面５ｆをキャップ２の上面２ａ側に押し込むと、図２２および図２３に示すように封着材７は隣り合うリード３の間の隙間に埋め込まれるように濡れ広がり、フランジ部５ｅの接着面５ｆとキャップ２の上面２ａは、封着材７を介して接着される。次に、ペースト状の封着材７を加熱して、硬化させると、フランジ部５ｅの接着面５ｆとキャップ２の上面２ａが固定され、キャップ５はキャップ２上に搭載される。本実施の形態では、封着材７には、例えばエポキシ系の熱硬化性樹脂が含まれているので、封着材７を加熱することでこれを硬化させることができる。

図２１に示すようにキャップ５は、上面５ａ、上面５ａの反対側の下面５ｂ、および上面５ａと下面５ｂの間に位置する側面５ｃを有するキャップ５を備えている。キャップ５は、上面５ａに向かって窪んだ形状を成し、下面５ｂ側には、キャビティ部（空間形成部、凹部、窪み部、チップ収容部）５ｄおよびキャビティ部５ｄの周囲を取り囲むように配置されるフランジ部（接合部）５ｅを有している。キャップ５は、例えばコバールからなる平板にプレス加工を施すことにより、キャビティ部５ｄおよびフランジ部５ｅを形成することで得られる。なお、キャップ５の形成方法としては、これに限らず、一つの厚い平板の一部（中央部）を除去する（くり貫く）ことによって、キャビティ部５ｄおよびフランジ部５ｅ（平板の底面から突出する部分）を形成してもよい。

また、キャビティ部５ｄの平面サイズは、センサチップ１、制御チップ６、複数のワイヤ４、および複数のリード３の一部（図１３に示すボンディング領域３ｃ）を内部に収める（収容する）ことができるサイズになっている。このため、本工程では、センサチップ１、制御チップ６、複数のワイヤ４、および複数のリード３の一部（ボンディング領域３ｃ）は、キャップ５に覆われる。言い換えれば、本工程では、キャップ５は、センサチップ１、制御チップ６、複数のワイヤ４、および複数のリード３の一部（ボンディング領域３ｃ）を覆うように、キャップ２の上面２ａ上に接着固定される。また、複数のリード３は、インナリード部３ａとアウタリード部３ｂが一体に形成されるため、複数のリード３のそれぞれは、キャップ５のキャビティ部５ｄの内側からキャビティ部５ｄの外側に向かって延びるように配置される。そして、キャップ２、５を接着固定した後は、センサチップ１、制御チップ６、複数のワイヤ４、および複数のリード３の一部（ボンディング領域３ｃ）は、これらの部材の周囲を取り囲むように配置された接合部（封着領域）により密封された空間８内に配置される。

また、前記したように、ペースト状の封着材７は、塗布された形状（例えば図２４に示す形状）を保持できる程度の粘度を有している。このため、封着材７を塗布した後、キャップ５を接着するまでの間に封着材７が塗布領域の周囲に広がってしまうことを抑制できる。また、ペースト状の封着材７の粘度は、図１５に示すペースト状の接着材１１の粘度よりも低い。このため、図２３に示すように、隣り合うリード３の間に隙間が生じないように封着材７を埋め込むことができる。言い換えると、封着材７を塗布する領域には複数のリード３が配置されているためキャップ２の上面２ａよりも粗い凹凸面となっている。このため、封着材７を塗布した段階では、図２４に示すように封着材７とキャップ２の上面の間には隙間が生じている場合がある。しかし、キャップ５を押し付けてペースト状の封着材７を押し広げる事で、この隙間に封着材７を埋め込むことができる。特に、図１５に示すペースト状の接着材１１よりも粘度が低い封着材７を用いれば、その埋め込み特性が向上するので、封着材７が埋め込まれていない隙間の発生を効果的に抑制することができる。

ところで、図２３と図２４では、封着材を塗布する方法の一例について説明した。しかし、図２１および図２２に示すようにキャップ５の一部（ここでは、フランジ部５ｅ）とキャップ２の上面２ａが接着された段階で、封着材７がセンサチップ１、制御チップ６、複数のワイヤ４、および複数のリード３のボンディング領域の周囲を取り囲み、かつ、封着領域（接合部）のリード３間の隙間の発生を抑制することができれば、塗布方法は特に限定されない。例えば、図２３および図２４では、ペースト状の封着材７をキャップ２の上面２ａの周縁部に沿って帯状に配置する態様について示した。しかし、変形例として、キャップ２の上面２ａの周縁部（図２３に示す封着材７を配置した領域）に沿って複数箇所にペースト状の封着材７を配置する、所謂、多点塗布方式とすることもできる。多点塗布方式の場合でも、キャップ５を押し付けてペースト状の封着材７を押し広げれば、リード３間の隙間に封着材７を埋め込むことができる。また例えば、図２３および図２４では、キャップ２上にペースト状の封着材７を塗布する方式について説明した。しかし、封着材７を塗布する部材はキャップ２に限定されず、例えば、キャップ５のフランジ部５ｅの接着面５ｆに塗布することができる。また例えば、キャップ２の上面２ａの周縁部およびキャップ５のフランジ部５ｅの接着面５ｆの双方に封着材７を塗布することができる。

６．封止工程；
図２５は、図２０に示すリードフレームの製品形成領域に、封止体を形成した状態を示す拡大平面図、図２６は図２５のＦ−Ｆ線に沿った拡大断面図である。また、図２７は、図２５に示すＦ−Ｆ線に沿った断面において、成形金型のキャビティ内に、封止用樹脂を供給する状態を示す拡大断面図である。また、図２８は、図２５に示すＩ−Ｉ線に沿った断面において、成形金型のキャビティ内に、封止用樹脂を供給する状態を示す拡大断面図である。また、図５７は、図２７に対する比較例を示す拡大断面図である。

次に、図１０に示す封止工程として、図２５および図２６に示すように、キャップ２、５の周囲を囲むように封止体９を形成し、キャップ２、５の接合部を封止する。前記したように、図２２に示す空間８は、既にキャップ２、５の接合部において封着され、密封された状態になっているが、硬化した封着材７よりも強度が高い封止体９を形成し、接合部を封止することで接合部が補強されるので、密封状態を維持することができる。

封止方法は、本実施の形態では、図２７および図２８に示すように成形金型４０の上金型４１と下金型４２のキャビティ４３、４４内に、リードフレーム２０に搭載された半導体チップを固定した状態で、軟化（可塑化）させた熱硬化性樹脂（封止用樹脂９ａ）を、キャビティ４３、４４内に圧入して成形し、その後加熱硬化させる、所謂トランスファモールド方式を用いている。なお、本実施の形態で使用する熱硬化性樹脂（封止用樹脂９ａ）は、樹脂（レジン）と、この樹脂に混入されたフィラ（粒子）を含んでいる。また、トランスファモールド方式は、複数の製品形成領域２０ａに一括して封止体９を形成できるので、製造を効率的に行うことができる点で好ましい。また、トランスファモールド方式は、軟化した状態でも比較的硬い封止用樹脂に強い供給圧力を印加して、キャビティ内に圧入するので硬化後に得られる樹脂体である封止体９の強度が他の方式よりも高い。このため、接合部を補強する方法として特に好適である。

本工程では、まず、図２７および図２８に示す成形金型４０を準備する。成形金型４０は、リードフレーム２０の上面（半導体チップを搭載した面）側を覆う上金型（第１金型）４１、およびリードフレーム２０の下面（半導体チップを搭載した面の反対面）側を覆う下金型（第１金型）４２を備えている。上金型４１はキャビティ（凹部）４３を、下金型４２はキャビティ（凹部）４４をそれぞれ有し、キャビティ４３、４４を対向させて重ね合わせることで、図２６に示す封止体９を形成するための空間を形成する。また、上金型４１のキャビティ４３の周囲には、金型面（クランプ面）４１ａが配置される。また、下金型４２のキャビティ４４の周囲には、金型面（クランプ面）４２ａが配置され、金型面４１ａと対向配置されている。成形金型４０は、対向配置される金型面４１ａ、４２ａでリードフレーム２０を挟んで押さえることにより、リードフレーム２０を上金型４１と下金型４２の間に固定する。また、金型面４１ａ、４２ａは、図２５に示すダム部２４の内側（キャップ５に近い側）まで延びている。言い換えれば、キャビティ４３、４４は、それぞれ図２５に示すダム部２４の内側に配置される。これにより、図２７および図２８に示す封止用樹脂９ａはダム部２４（図２５参照）の外側には広がらず、図２５および図２６に示す形状の封止体９が形成される。

また、図２８に示すように、成形金型４０は、封止用樹脂９ａの供給口であるゲート部４５、およびキャビティ４３、４４内の気体（空気）および余剰な封止用樹脂９ａの排出口であるベント部４６を有している。本実施の形態では、キャビティ４３、４４は、四つの角部を有するが、一つの角部にゲート部４５を、残りの三つの角部にベント部４６を配置している。なお、ゲート部４５およびベント部４６の平面位置は、図２５に図示している。図２８に示すように、キャビティ４３の側面４３ｂにゲート部４５を配置する方式は、サイドゲート方式と呼ばれる。トランスファモールド方式では、封止用樹脂９ａは、ゲート部４５からキャビティ４３、４４内に供給される。そしてキャビティ４３、４４内において、キャップ２、５の周囲を取り囲むように広がって、キャップ２、５の接合部全体を封止する。キャビティ４３、４４内の気体（空気）は、封止用樹脂９ａの供給圧力により押し出され、ベント部４６から排出される。そして、キャビティ４３、４４内が封止用樹脂９ａで満たされた後、封止用樹脂９ａ内に残留する気泡（ボイド）を強制的に排出するため、供給圧力よりも高い圧力（ボイド除去圧力）をキャビティ４３、４４内に加える。図２６に示す封止体９の強度を向上させる観点から封止体９内に残留する気泡を取り除くことが好ましいからである。

ここで、キャップ２、５の接合部を封止して接合強度を補強する観点からは、図５７に示す比較例のように、キャップ２の下面およびキャップ５の上面５ａを包むように封止体１００を形成する態様が考えられる。この場合、封止体１００とキャップ２、５の界面が露出しないため、本実施の形態よりも確実にキャップ２、５の接合部を封止することができる。ところが、封止体１００を形成する工程、すなわち、封止工程には、封止用樹脂１００ａに圧力を印加する工程が含まれる。図５７に示す態様で圧力を印加する工程が含まれる封止工程を行った場合、キャップ２、５のいずれか一方あるいは両方が封止工程で印加される圧力により空間８側に押し潰されてしまうことが本願発明者の検討により明らかとなった。図５７に示す例では、キャップ５の方が、肉厚が薄く、また、キャビティ部５ｄが形成されているため、キャップ２よりも潰れ易い。キャップ５が潰れ、センサチップ１やワイヤ４とキャップ５が接触すると、センサチップ１の信頼性（検知特性や電気特性）が低下する原因となる。また、センサチップ１とキャップ２が接触しない場合であっても、キャップ２が変形することにより、空間８の密封性が損なわれると、空間８内に封止用樹脂９ａの一部が侵入し、センサチップ１と接触してしまう原因となる。

このようにキャップ５が潰れる現象（以下キャップ変形現象と記載する）は、封止工程においてキャップ５に印加される圧力とキャップ５の強度の相関関係により発生する。詳しくは、図５７に示すように、キャップ２、５を覆うように封止用樹脂１００ａを供給する場合、図５７に矢印１０１で示す方向に圧力が印加される。このため、トランスファモールド方式以外の封止方式であっても、封止工程においてキャップ５に印加される圧力とキャップ５の強度によっては、発生し得る。しかし、トランスファモールド方式では、他の封止方式よりも強い圧力を印加するので、キャップ変形現象が顕著に発生し易い。また、トランスファモールド方式において、例えば図５７に示す封止用樹脂１００ａを供給している段階ではキャップ変形現象が発生していなくても、ボイド除去圧力は、供給圧力よりもさらに高い圧力を印加するので、この時に発生し易い。

上記知見に基づき、本願発明者はさらに検討を行い、キャップ変形現象の発生を抑制できる以下の構成を見出した。すなわち、図２５および図２６に示すように封止工程において、キャップ５の上面５ａ、およびキャップ２の下面２ｂ全体のそれぞれが露出するように封止体９を形成する。前記したようにキャップ変形現象は、封止工程において、封止用樹脂９ａを介してキャップ２、５に印加される圧力に起因して発生する。本実施の形態においても、封止体９を形成する工程、すなわち、封止工程には、封止用樹脂９ａに圧力を印加する工程が含まれる点では前記した比較例と同様である。しかし、封止工程において、キャップ２、５を押し潰す方向（空間８に向かう方向）に作用する圧力を低減すれば、キャップ変形現象を抑制することができる。本実施の形態では、図２７および図２８に示すようにキャビティ４３の天面４３ａとキャップ５の上面５ａ、キャビティ４４の底面４４ａとキャップ２の下面２ｂをそれぞれ当接させた状態で封止用樹脂９ａを供給する。このため、キャップ５の上面５ａ上およびキャップ２の下面２ｂの下には封止用樹脂９ａは原則として供給されない（ただし、成形金型４０やキャップ２、５の加工精度に起因して生じる僅かな隙間に入り込む封止用樹脂９ａは除く）。したがって、封止工程において封止用樹脂９ａの供給圧力や、ボイド除去圧力を印加しても、封止用樹脂９ａを介してキャップ５に作用する圧力は、封止用樹脂９ａとの接触界面となる側面５ｃのみ（厳密には殆ど）となる。そして、側面５ｃから空間８に向かって圧力が印加されても、キャップ５の上面５ａはキャビティ４３に、キャップ２の下面２ｂはキャビティ４４に、それぞれ支えられているので、キャビティ４３、４４が破損する程の圧力でなければ、キャップ変形現象は発生しない。つまり、本実施の形態によれば、封止工程において、キャップ５の上面５ａ、およびキャップ２の下面２ｂ全体のそれぞれが露出するように封止体９を形成することで、キャップ変形現象を防止ないしは抑制できる。このため、空間８の密封性を維持することができ、封止体９が空間８内に侵入することを防止ないしは抑制することができる。この結果、センサチップ１に封止体９が接触し、封止体９の応力などの影響により、センサチップ１およびＱＦＰ１０の信頼性が低下することを抑制できる。また、キャップ５は、キャビティ部５ｄの周囲にフランジ部５ｅを有しており、フランジ部５ｅはキャビティ部５ｄの外側に突出している。このため封止工程では、突出したフランジ部５ｅを封止体９で押さえることになるので、封止体９とキャップ５の密着性を向上させることができる。

なお、本願発明者は、参考例として、特に変形し易いキャップ５の上面５ａを露出させ、キャップ２の下面２ｂは封止用樹脂で覆う構成についても検討した。検討の結果、キャップ５の上面５ａ側はキャビティ４３により支えられているので、キャップ２の下面２ｂ側から圧力が印加されればその圧力がキャップ２、５の接合部を介してキャップ５に伝達され、キャップ変形現象が発生することが判った。つまり、キャップ５の上面５ａ、およびキャップ２の下面２ｂ全体のそれぞれが露出させることがキャップ変形現象を防止する上で重要であることが判った。

上記のように、キャビティ４３、４４内に封止用樹脂９ａで満たし、気泡（ボイド）を除去した後、封止用樹脂９ａを加熱することにより硬化させて図２５および図２６に示す封止体９を形成する。この加熱工程（ベーク工程）は、例えば成形金型４０（図２７参照）内で封止用樹脂９ａを仮硬化（封止用樹脂９ａ全体が硬化した訳ではないが、成形金型４０から取り出しても形状を保持できる状態）させる。その後、リードフレーム２０を成形金型４０から取り出し、図示しない加熱炉に移送して封止用樹脂９ａを本硬化（封止用樹脂９ａ全体が硬化した状態）させる。この加熱工程が完了すれば、図２５および図２６に示す封止体９が形成される。なお、リードフレーム２０を成形金型４０から容易に取り出すため、成形金型４０の一方または両方に、図示しない押し出しピン（エジェクタピン）を取り付け、この押し出しピンをキャビティ４３、４４内に向かって押し出す技術がある。本実施の形態では、キャップ２、５に加わる外力を低減する観点から、押し出しピンはキャップ２、５から外れた位置に配置して、封止体９（仮硬化した封止用樹脂９ａ）を押し出す態様が好ましい。

上記の通り、本実施の形態の封止工程について説明したが、封止工程はキャップ５の上面５ａ全体およびキャップ２の下面２ｂ全体を露出させることができれば上記の方法には限定されず、種々の変形例を適用することができる。例えば、図２７および図２８では、成形金型４０のキャビティ４３の天面４３ａとキャップ５の上面５ａ、キャビティ４４の底面４４ａとキャップ２の下面２ｂをそれぞれ当接させた状態で封止用樹脂９ａを供給する態様について説明した。この変形例として、キャップ５とキャビティ４３の間、あるいはキャップ２とキャビティ４４の間に、キャップ２、５およびキャビティ４３、４４よりも柔らかい樹脂フィルム（図示は省略）を配置する、所謂、ラミネートモールド方式を適用ことができる。ラミネートモールド方式を適用すれば、キャップ２、５との密着性を向上させることができるので、キャップ５の上面５ａ上あるいはキャップ２の下面２ｂの下に侵入する封止用樹脂９ａをより確実に防止することができる。また、キャップ２、５や成形金型４０の加工精度に起因する隙間を埋めることができるので、成形工程における樹脂バリの発生を抑制することができる。ただし、ラミネートモールド方式では、樹脂フィルムを高い頻度で交換する必要があるため、製造コスト低減の観点からは、図２７および図２８を用いて説明した態様の方が好ましい。この場合、キャップ５の上面５ａやキャップ２の下面２ｂに樹脂バリが付着する可能性があるが、樹脂バリは、例えばレーザ等を照射することで取り除くことができる。

７．ダムカット工程；
図２９は、図２５に示すダム部を切断した状態を示す拡大平面図である。次に、図１０に示すダムカット工程として、図２９に示すように、複数のリード３（アウタリード部３ｂ）の間に形成され、複数のリード３を連結するダム部２４を取り除く。本工程では、例えば、図示しないパンチ（切断刃）とダイ（支持治具）を用いてプレス加工を施すことにより、ダム部２４を取り除く。この時、ダム部２４の内側（キャップ５に近い側）に形成された樹脂体（ダム内樹脂）の一部も、ダム部２４と共に取り除かれる。なお、本工程では、複数のリード３のアウタリード部３ｂの端部は、リードフレームの枠部２０ｂに連結されている。言い換えれば、ダム部２４を取り除いた後も複数のリード３は、リードフレーム２０の枠部２０ｂを介して一体に形成されている。

８．リード成形
図３０は、図２９に示すアウタリード部を切断し、成形した状態を示す拡大平面図である。なお、図３０に示すＦ−Ｆ線に沿った拡大断面図は、図６と同様なので図示を省略し、図６を用いて説明する。

次に、図１０に示すリード成形工程として、図３０に示すようにリード３のアウタリード部３ｂを切断し、枠部２０ｂから切り離す。その後、図６に示すように複数のリード３のアウタリード部３ｂのそれぞれをガルウィング状に成形する。複数のリード３のアウタリード部３ｂの切断方法は、例えば、リードフレーム２０の上面側に図示しないパンチ（切断刃）を、下面側には図示しないダイ（支持治具）をそれぞれ配置してプレスすることで切断する。また、リード３のアウタリード部３ｂを成形する方法は、成形用のパンチとダイを用いてプレスすることで成形することができる。本工程により、複数のリード３はそれぞれ分離され、別体となる。また、本工程により複数のリード３はリードフレーム２０から切り離される。このため、製品形成領域２０ａ内の各部材をリードフレーム２０の枠部２０ｂにより支持しなければ、成形し難い。そこで、本実施の形態では、図１２に示すように、複数のリード３が配置されない領域に吊りリード１４を配置し、例えば図７に示すように吊りリード１４を封止体９により封止している。これにより、後述する個片化工程が完了するまでは、製品形成領域２０ａは、吊りリード１４（図１２参照）を介してリードフレーム２０の枠部２０ｂに連結され、支持される。

９．個片化工程
図３１は、図３０に示す製品形成領域をリードフレームの枠部から切り離し、個片化した状態を示す拡大平面図である。

次に、図１０に示す個片化工程として、図３１に示すように、製品形成領域２０ａをリードフレーム２０の枠部２０ｂから切り離し、個片化する。本工程では、製品形成領域２０ａと枠部２０ｂの連結部である吊りリード１４（図１２参照）を例えば、図示しないパンチ（切断刃）とダイ（支持治具）を用いてプレス加工を施すことにより、切断する。この時、図２５に示すゲート部４５に形成されたゲート樹脂およびベント部４６に形成されたベント樹脂は、それぞれパンチにより取り除かれる。

以上の各工程により、図４〜図９に示すＱＦＰ１０を取得する。なお、図示は省略したが、上記の各工程に加え、ＱＦＰ１０の製品識別記号などを形成する、マーク工程を行う。このマーク工程は、例えば、レーザをキャップ５の上面５ａに照射して形成することができる。また、マーク工程を行うタイミングは、前記したキャップボンディング工程の後、個片化工程の前の何れかのタイミングで行うことができる。本実施の形態のリードフレーム２０は、図１１に示すように複数の製品形成領域２０ａを有するリードフレーム２０を用いているので、１枚のリードフレーム２０から複数個のＱＦＰ１０を取得することができる。その後、外観検査や電気的試験など、必要な検査、試験を行い、出荷、あるいは図示しない実装基板に実装する。

なお、前記リードフレーム準備工程で説明した図１３に示すように、本実施の形態では、例えば、銅（Ｃｕ）から成る基材２１の表面全体（上面、下面および側面）に、例えばニッケル（Ｎｉ）、あるいはニッケル・パラジウム（Ｎｉ／Ｐｄ）からなるめっき膜（金属膜）２２が予め形成されている。また、キャップ２は、例えばコバールからなる基材２３の表面全体（上面２ａ、下面２ｂ、および側面２ｃ）に、例えばニッケル（Ｎｉ）、あるいはニッケル・パラジウム（Ｎｉ／Ｐｄ）からなるめっき膜（金属膜）２２が形成されている。つまり、図６に示すようにＱＦＰ１０を図示しない実装基板に実装する際に実装基板側の端子と接続するアウタリード部３ｂおよびキャップ２の下面２ｂには、ニッケル（Ｎｉ）、あるいはニッケル・パラジウム（Ｎｉ／Ｐｄ）からなるめっき膜２２に覆われている。このめっき膜２２は、ＱＦＰ１０を実装基板に実装する際の接合部材である半田材の濡れ性を向上させる機能を備えているので、図１０において括弧書きで示すめっき工程は省略することができる。

ただし、変形例として、アウタリード部３ｂとキャップ２の下面２ｂにめっき膜２２を形成しない場合には、図１０に括弧書きで示すように、めっき工程を行う。図３２は、図２９に示すＦ−Ｆ線に沿った断面において、封止体から露出する複数のリードおよび裏面側キャップの露出面に外装めっき膜を形成した状態を示す拡大断面図である。

図１０に示すめっき工程を行う場合には、図３２に示すように封止体９から露出する複数のリード３（アウタリード部３ｂ）およびキャップ２の露出面に外装めっき膜５０を形成する。外装めっき膜５０は、例えば半田からなり、外部端子であるリード３に外装めっき膜５０を形成することにより、図６に示すＱＦＰ１０を図示しない実装基板に実装する際の接合部材である半田材の濡れ性を向上させることができる。本工程では、被めっき加工物であるリードフレーム２０を、めっき液（図示は省略）が入っためっき槽（図示は省略）内に配置して、例えば、電解めっき法により外装めっき膜５０を形成する。この電解めっき法によれば、封止体９から露出している領域に一括して外装めっき膜５０を形成することができる。したがって、外装めっき膜５０は、複数のアウタリード部３ｂの上面、下面、側面、およびキャップ２の下面２ｂに形成される。

（実施の形態２）
本実施の形態では、前記実施の形態１で説明したＱＦＰ１０の変形例として、センサチップの裏面側に配置するキャップにもキャビティ部を形成するパッケージ構造について説明する。なお、本実施の形態では、前記実施の形態１で説明した半導体装置およびその製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。また、図面についても前記実施の形態１との相違点を説明するために必要な図面を示し、必要に応じ、前記実施の形態１で説明した図面を引用して説明する。

＜半導体装置構造の相違点＞
図３３は、図５に対する変形例である半導体装置の下面側を示す平面図である。また、図３４は、図３３のＣ−Ｃ線に沿った断面図、図３５は、図３３のＤ−Ｄ線に沿った断面図である。また、図３６は、図３３に示す半導体装置の封止体内部における上面側の平面構造を示す平面図である。また図３７は、図３５に示す半導体装置に対する変形例を示す断面図である。なお、図３３に示す半導体装置の上面図は、前記実施の形態１で説明した図４と同様なので図示は省略する。

図３３〜図３６に示すＱＦＰ（半導体装置）６０は、センサチップ１の裏面側に配置されるキャップ６１がキャビティ部（空間形成部、凹部、窪み部、チップ収容部）６１ｄを有している点で前記実施の形態１で説明した図４〜図９に示すＱＦＰ１０と相違する。また、ＱＦＰ６０は、半導体チップを搭載するチップ搭載部としてキャップ６１とは別に、タブ（ダイパッド）６２を備えている点で、ＱＦＰ１０（図４〜図９参照）と相違する。図３４および図３５に示すようにＱＦＰ６０では、制御チップ６およびセンサチップ１をタブ６２上に搭載しており、制御チップ６の裏面６ｂとキャップ６１の上面６１ａの間には空間８が介在している。

キャップ（第１部材、裏面側キャップ材）６１は、センサチップ１の表面１ａ側を覆うキャップ５の上下を反転させた構造を備え、センサチップ１の裏面１ｂ側を覆っている。詳しくは、キャップ６１は、上面６１ａ、上面６１ａの反対側の下面６１ｂ、および上面６１ａと下面６１ｂの間に位置する側面６１ｃを有するキャップ６１を備えている。キャップ６１は、下面６１ｂに向かって窪んだ形状を成し、上面６１ａ側には、キャビティ部６１ｄおよびキャビティ部６１ｄの周囲を取り囲むように配置されるフランジ部（接合部）６１ｅを有している。キャップ６１は、例えばコバールからなる平板にプレス加工を施すことにより、キャビティ部６１ｄおよびフランジ部６１ｅを形成することで得られる。なお、キャップ６１の形成方法としては、これに限らず、一つの厚い平板の一部（中央部）を除去する（くり貫く）ことによって、キャビティ部６１ｄおよびフランジ部６１ｅ（平板の底面から突出する部分）を形成してもよい。また、キャビティ部６１ｄの平面サイズは、キャップ５と同様にセンサチップ１、制御チップ６、複数のワイヤ４、および複数のリード３の一部（図１３に示すボンディング領域３ｃ）を内部に収めることができるサイズになっている。このため、本工程では、センサチップ１、制御チップ６、複数のワイヤ４、および複数のリード３の一部（ボンディング領域３ｃ）は、キャップ６１に覆われる。

また、キャップ５、６１を対向配置し、キャップ５、６１の接合部（フランジ部５ｅの接着面５ｆとフランジ部６１ｅの接着面６１ｆの間）を封着材７（図３４、図３６参照）封着して空間８を密封する点は図４〜図９に示すＱＦＰ１０と同様である。しかし、ＱＦＰ６０は、センサチップ１の裏面１ｂ側に配置されるキャップ６１がキャビティ部６１ｄとフランジ部６１ｅを有する構造となっているため、例えば図６に示す接着材１３は配置されず、リード３の封着領域３ｄ（図１３参照）の周囲には封着材７が配置される。言い換えれば、複数のリード３（および複数の吊りリード１４）の封着領域３ｄは封着材７により封止されている。

また、制御チップ６およびセンサチップ１を搭載するチップ搭載部であるタブ６２は、図３５および図３６に示すように、吊りリード１４と一体に形成され、吊りリード１４を介して封止体９に支持されている。また、タブ６２は、キャップ２、６１が形成する空間８内に配置され、キャップ６１の上面６１ａとは空間８を介して配置されている。言い換えれば、図４〜図９に示すＱＦＰ１０は、制御チップ６およびセンサチップ１は、キャップ２に直接支持されているが、本実施の形態の制御チップ６およびセンサチップ１は、キャップ６１には直接的に支持されず、吊りリード１４およびタブ６２を介して封止体９に支持されている。

ここで、ＱＦＰ１０やＱＦＰ６０に例えば落下衝撃などの、検知対象と異なる外力が作用した場合について検討する。ＱＦＰ１０の場合、制御チップ６およびセンサチップ１は、キャップ２に直接支持されているので、外力が制御チップ６およびセンサチップ１に伝達され易い。一方、本実施の形態では、制御チップ６およびセンサチップ１は、キャップ６１には直接的に支持されず、中空空間である空間８内で吊りリード１４により支持されているため、ＱＦＰ１０よりも外力を吸収し易くなる。例えば、外力がＱＦＰ６０内に伝わると、吊りリード１４が上下方向（厚さ方向）に振動し、この振動エネルギーに変換することで、外力を緩和することができる。このように、本実施の形態によれば、ＱＦＰ１０について説明した効果に加え、さらに、衝撃などの外力がセンサチップ１に伝達されることを抑制することができる。したがって、上記の外力に起因するセンサチップ１および半導体装置の信頼性低下を抑制することができる。

一方、センサチップ１や制御チップ６で発生した熱を外部に排出する、放熱性の観点からは、ＱＦＰ６０よりも図４〜図９に示すＱＦＰ１０の方が好ましい。制御チップ６およびセンサチップ１が封止体９から露出するキャップ２に直接支持されることで、熱の伝達経路（放熱経路）の断面積を広くすることができる。

ところで、図３５および図３６では、タブ６２の配置例として、複数の吊りリード１４のそれぞれに傾斜部１４ａを設け、タブ６２の上面の位置をリード３（図３４参照）の上面の位置よりも下方に下げた、所謂、ダウンセット型の構造を示しているが、種々の変形例を適用することができる。例えば図３７に示すＱＦＰ６５のように、吊りリード１４の封止体９に封止された領域の上面とタブ６２の上面が同じ高さに位置する構造とすることもできる。ただし、センサチップ１はタブ６２上に搭載されるので、図３７に示すＱＦＰ６５を図３５に示すＱＦＰ６０と同じ高さのパッケージとする場合、図３７に示すように、複数の半導体チップを積層することができない場合がある。言い換えれば、ＱＦＰ６０と同様に、ＱＦＰ６５も制御チップ６とセンサチップ１を積層して搭載する場合、パッケージ高さが高くなる（厚さが厚くなる）。したがって、パッケージの薄型化という観点では、ＱＦＰ６０の方が好ましい。また、前記したようにＱＦＰ６０では、空間８内で吊りリード１４が振動することで外力を緩和する構造となっている。このため、図３４に示すワイヤ４とキャップ５の下面５ｂの距離が近すぎると、振動の程度によっては、ワイヤ４がキャップ５と接触してしまう懸念がある。ワイヤ４とキャップ５が接触すると、ワイヤ間で短絡する、あるいはワイヤ４が変形し、電気的接続不良（ワイヤ４同士の短絡や、ワイヤ４の接合部の破損）の原因となる懸念がある。ＱＦＰ６０では、図３４に示すようにキャップ５の下面５ｂとワイヤ４の距離を十分に離した状態で配置することができる。したがって、上記した電気的接続不良を防止ないしは抑制する観点から、ＱＦＰ６０の方が好ましい。

また、図３５および図３６では、半導体チップ（制御チップ６）の搭載面（裏面６ｂ）よりも平面サイズが小さいタブ６２上に半導体チップを搭載する、所謂、小タブ型の構造を示しているが、変形例としてタブ６２の平面サイズを制御チップ６の裏面６ｂよりも大きくすることもできる。ただし、小タブ型の構造は、搭載する半導体チップのサイズが変わっても、共通のリードフレームを使用できるので、リードフレームの汎用化の点で好ましい。また、タブ６２は、ＱＦＰ６０の製造に用いるリードフレームと同じ材料（例えば銅）から成る。このため、センサチップ１との線膨張係数差は、キャップ６１よりもタブ６２の方が大きい。したがって、線膨張係数差に起因して発生する応力（熱膨張応力や収縮応力）を低減する観点からは、タブ６２と半導体チップ（制御チップ６）の接触面積を低減することができるＱＦＰ６０の方が好ましい。

＜半導体装置の製造方法の相違点＞
次に、図３３〜図３６に示すＱＦＰ６０の製造方法について説明する。本セクションでも、前記実施の形態１で説明した半導体装置の製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。ＱＦＰ６０は、前記実施の形態１で説明した図１０に示す組み立てフローに沿って製造される。

まず、ＱＦＰ６０の製造工程では、図１０に示すリードフレーム準備工程で準備するリードフレームが下記の点で前記実施の形態１と異なる。上記以外の点は、前記実施の形態１と同様である。図３８は、図１２に対する変形例である拡大平面図、図３９は図３８のＦ−Ｆ線に沿った断面図である。

本実施の形態で準備するリードフレーム６３は、前記実施の形態１でチップ搭載部として用いたキャップ２（図１２、図１３参照）に代えて、タブ６２をチップ搭載部としている。タブ６２は、リードフレーム６３と一体に形成され、例えば図３９に示すように銅（Ｃｕ）から成る基材２１の表面に、例えばニッケル（Ｎｉ）、あるいはニッケル・パラジウム（Ｎｉ／Ｐｄ）からなるめっき膜（金属膜）２２が形成されている。なお、このめっき膜２２は必ずしも複数のリード３のそれぞれの全面に形成されていなくてもよいが、全面に形成しない場合は、封止体９を形成した後に、この封止体９から露出するアウタリード部３ｂの表面（上面、下面および側面）に、半田材（鉛フリー半田を含む）からなるめっき膜（外装めっき膜）を形成する。また、図３８に示すようにタブ６２は傾斜部１４ａをそれぞれ有する吊りリード１４と一体に形成され、図３９に示すようにタブ６２の上面の位置は複数のリード３の上面の位置よりも下方に配置されている。つまり、リードフレーム準備工程で準備するリードフレーム６３は、予めダウンセット加工（オフセット加工）が施されている。また、本工程の時点では、図３３〜図３６に示すキャップ６１は取り付けられていない。前記実施の形態１で説明したキャップ２と同様に、予めリードフレーム６３にキャップ６１を取り付けておくこともできるが、この場合、図１０に示す半導体チップ搭載工程や、ワイヤボンディング工程において、タブ６２が中空に浮いた状態で作業を行う必要があり、作業が煩雑になるからである。

次に、図１０に示す半導体チップ搭載工程およびワイヤボンディング工程は、前記実施の形態で説明した各工程において、キャップ２をタブ６２と置き換えて適用することができるので、図示および説明を省略する。

次に、図１０に示すキャップボンディング工程では、図４０に示すキャップ５およびキャップ６１を準備して、キャップ５をセンサチップ１の表面１ａ側に、キャップ６１をセンサチップ１の裏面１ｂ側にそれぞれ搭載する点で、前記実施の形態１と異なる。上記以外の点は、前記実施の形態１と同様である。図４０は、図２１に対する変形例を示す拡大断面図である。また図４１は、図１０に示すワイヤボンディング工程後のリードフレームに表面側のキャップを取り付けた状態を示す拡大断面図である。また、図４２は図４１に示すリードフレームの上下を反転させた状態を示す拡大断面図である。

本実施の形態のキャップボンディング工程では、キャップ５およびキャップ６１を搭載する順序は下記に限定されないが、センサチップ１や制御チップ６に接続されたワイヤ４を保護した状態で、キャップ６１を搭載する観点からは、表面１ａ側のキャップ５を先に搭載し、次に裏面１ｂ側のキャップ６１を搭載することが好ましい。詳しくは、まず、図４１に示すように、凹部（窪み部）６４ａおよび凹部６４ａの周囲に配置されたリード保持部６４ｂを備えたステージ（支持台）６４を準備して、複数のリード３がリード保持部６４ｂ上に配置されるように、リードフレーム６３をステージ６４上に配置する。そして複数のリード３の封着領域３ｄ（図３９参照）上にペースト状の封着材７を塗布する。そして前記実施の形態１と同様に封着材７を塗布した領域とキャップ５のフランジ部５ｅの接着面５ｆが対向するように、キャップ２上にキャップ５を配置する。この時、制御チップ６、センサチップ１複数のワイヤ４、複数のリード３のボンディング領域３ｃ（図３９参照）およびタブ６２は、キャップ５のキャビティ部３ｄ内に配置される。そして、例えば図示しない押圧治具によりキャップ５を上面５ａ側からキャップ２に向かって押し付けることで、フランジ部５ｅの接着面５ｆをキャップ２の上面２ａ側に押し込むと、封着材７は隣り合うリード３の間の隙間に埋め込まれるように濡れ広がり、フランジ部５ｅの接着面５ｆとキャップ２の上面２ａは、封着材７を介して接着される。この状態で、図４２に示すようにリードフレーム６３を反転させてもキャップ５がリードフレーム６３から脱落しない程度の接着強度を有している場合には、封着材７を硬化させる工程は、キャップ６１を搭載した後、一括して行うことができる。一方、封着材７の接着強度が低く、反転させるとキャップ５が脱落する虞がある場合には、キャップ６１を搭載する前に、封着材７を加熱して硬化させる。図３４および図３５に示す空間８の密封性を向上させる観点からは、封着材７を一括して硬化させる前者の態様の方が好ましい。

次に、図４２に示すようにリードフレーム６３の上下を反転させる。すなわち、センサチップ１の裏面１ｂが上方を向くようにリードフレーム６３を配置する。そして、複数のリード３の封着領域３ｄ（図３９参照）上、言い換えれば、キャップ５のフランジ部５ｅの接着面５ｆ上にペースト状の封着材７を塗布する。以降は、キャップ５を搭載する工程と同様の手順で、図４０に示すキャップ６１を搭載し、封着材７を加熱することでこれを硬化させることができる。キャップ５を搭載する工程では、キャップ５の下面５ｂが、キャップ６１の上面６１ａと対向するように配置して、封着材７を介して接着面５ｆ、６１ｆを接着する。キャップ６１を搭載した後、リードフレーム６３の上下を再び反転させれば、図４０に示すようにキャップ５およびキャップ６１の接合部が接着固定され、密封された空間８を形成することができる。

次に、図１０に示す封止工程では、図４３に示すように、キャップ５の側面５ｃおよびキャップ６１の側面６１ｃがそれぞれ封止されるように、封止体９を形成する点で、前記実施の形態１と異なる。上記以外の点は、前記実施の形態１と同様である。図４３は、図２６に対する変形例を示す拡大断面図である。

本実施の形態の封止工程では、図４３に示すように、キャップ５の側面５ｃおよびキャップ６１の側面６１ｃをそれぞれ覆うように封止体９を形成する。一方、キャップ５の上面５ａ上およびキャップ６１の下面６１ｂの下には、封止体９は形成されず、キャップ５の上面５ａおよびキャップ６１の下面６１ｂは封止体９から露出している。このため、前記実施の形態１で説明したように、封止工程においてキャップ５、６１を押し潰す方向（空間８に向かう方向）に作用する圧力を低減することができるので、キャップ変形現象を抑制することができる。また、本実施の形態では、側面５ｃ、６１ｃはそれぞれ上面５ａ、６ａと直交しない傾斜面となっている。このため、封止体９とキャップ５、６１との密着性を向上させることができる。また、キャップ５、６１はそれぞれフランジ部５ｅ、６１ｅを有しているため、キャップ５、６１の接合部は封止体９内で空間８の外側に向かって突出した形状となっている。このように、キャップ５、６１の接合部は封止体９内で空間８の外側に向かって突出した形状とすることにより、この突出した部分がアンカーとして作用するので、封止体９とキャップ５、６１の密着性をさらに向上させることができる。

なお、本実施の形態の半導体装置およびその製造方法は、上記した相違点を除き、前記実施の形態１で説明した半導体装置の製造方法と同様である。したがって、重複する説明は省略するが、上記相違点を除き、前記実施の形態１で説明した発明を適用することができる。

（実施の形態３）
本実施の形態では、前記実施の形態１で説明したＱＦＰ１０の変形例として、光センサチップを搭載した半導体装置に適用した実施態様について説明する。なお、本実施の形態では、前記実施の形態１で説明した半導体装置およびその製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。また、図面についても前記実施の形態１との相違点を説明するために必要な図面を示し、必要に応じ、前記実施の形態１で説明した図面を引用して説明する。

＜半導体装置構造の相違点＞
図４４は、図４に対する変形例である半導体装置を示す平面図、図４５は、図６に対する変形例である半導体装置を示す断面図である。また、図４６は、図１に対する変形例であるセンサチップの表面側を示す平面図、図４７は、図４６のＡ−Ａ線に沿った断面図である。また、図５８は、図４５に対する比較例である半導体装置の断面図である。

図４４および図４５に示すＱＦＰ（半導体装置）７０は、キャップ２上（詳しくは制御チップ６上）にセンサチップ（光センサチップ、半導体チップ）７１を搭載している点で、前記実施の形態１で説明した図４〜図９に示すＱＦＰ１０と相違する。センサチップ７１は、前記図２に示すセンサチップ１と同様に、表面（主面）１ａ、表面１ａの反対側に位置する裏面（主面）１ｂ、および表面１ａと裏面１ｂの間に位置する側面１ｃを有している。また、センサチップ７１は、受光面を有する表面１ａ側に照射された照射光（例えば可視光）を検知し、照射光を電気信号に変換して外部に出力する、光センサチップである。このため、センサチップ７１は、図４６および図４７に示すように、表面１ａ側に検知対象となる光を受光する複数の受光素子（センサ回路）が形成された受光領域７１ａが形成されている。また、センサチップ７１には、受光素子と電気的に接続され、光信号を電気信号に変換して外部に出力する、信号変換回路が形成されている。この信号変換回路（センサ回路）は、センサチップ７１の表面１ａ側に形成された複数のパッド１ｈと電気的に接続されている。また、センサチップ７１は、光センサチップなので、図１〜図３を用いて説明した錘部１ｇなどの可動部は有していない。

また、図４４および図４５に示すＱＦＰ（半導体装置）７０は、光センサチップであるセンサチップ７１を搭載するので、センサチップ７１の表面１ａ側を覆うように配置されるキャップ７２は、前記実施の形態１で説明した図４〜図７に示すキャップ５とは、下記の点で構造が相違する。すなわち、図４５に示すようにキャップ７２は、センサチップ７１の検知対象となる光に対して透明な透明部（透明部材）７３と、透明部７３を支持する支持部（支持部材）７４を備えている。透明部７３は、センサチップ７１の受光領域７１ａ上に配置される。また、透明部７３は、検知対象となる光（例えば可視光）に対してのエネルギー吸収率が封止体９よりも低い（すなわち、検知対象となる光の透過率が封止体９よりも高い）材料から成り、例えば本実施の形態ではガラスから成る。一方、支持部７４は、キャビティ部５ｄの中央部（センサチップ７１の受光領域７１ａ上）に開口部７４ｂが形成されている点を除き、前記実施の形態１で説明したキャップ５と同様な構造を備えている。したがって、前記実施の形態１で説明したキャップ５と共通する箇所に、同じ符号を付し、重複する説明は省略する。ただし、支持部７４の上面７４ａは、図６に示すキャップ５の上面５ａに対応する面であるが、本実施の形態では、透明部７３と支持部７４の組立体をキャップ７２としているので、上面７４ａはキャップ７２の上面５ａとは異なる。したがって、本実施の形態の各図では、透明部７３の上面を上面５ａとして示している。図４４に示すように、支持部７４の開口部７４ｂは、上面５ａの中央部に配置され、その平面サイズは、センサチップ７１の受光領域７１ａよりも広い。また、本実施の形態では、開口部７４ｂの平面サイズはセンサチップ７１の表面１ａの平面サイズよりも広い。このため、開口部７４ｂ内において、センサチップ７１の表面１ａ全体を、透明部７３を介して目視可能な状態となっている。キャップ７２を上記構成とすることにより、キャップ７２の上面５ａ側に照射された光は、透明部７３および空間８（図４５参照）を介してセンサチップ７１の受光領域に到達する。なお、図４４および図４５では、ガラス板である透明部７３の加工を容易に行うことができるように、平坦な板状部材である透明部７３と支持部７４を別部材として形成する例を示しているが、変形例として透明部７３と支持部７４を一体に形成することもできる。

ここで、検知対象である光を、図４５に示す透明部７３および空間８を介して受光領域７１ａに到達させる場合、透明部７３と空間８の気体（例えば空気）の屈折率が異なると、光が屈折する場合がある。この光の屈折を抑制する方法として、受光領域７１ａ上に部材を配置しない構成が考えられる。しかし、センサチップ７１に複数のワイヤ４を接続する場合、この複数のワイヤ４を保護する必要がある。そこで、図５８に示す比較例であるＱＦＰ１０２のように、封止体１０３の上面側の中央部に開口部１０３ａを形成し、開口部１０３ａにおいてセンサチップ７１の受光領域７１ａを露出させる構成が考えられる。この場合、複数のワイヤ４を樹脂体である封止体１０３に封止することで、保護することができる。ところが、ＱＦＰ１０２の場合、開口部１０３ａ周辺の封止体１０３が、検知対象である光の一部を遮光、あるいは反射するので、受光領域７１ａに安定的に多くの光を供給する観点からは、封止体１０３が阻害要因となる。

一方、本実施の形態のＱＦＰ７０のキャップ７２は、センサチップ７１、制御チップ６および複数のワイヤ４を覆うようにキャップ２上に配置することで、複数のワイヤ４を保護する保護部材として機能する。また、ＱＦＰ７０は、支持部７４の開口部７４ｂ内において、センサチップ７１の表面１ａ全体を目視可能な状態となっているので、図５８に示すＱＦＰ１０２よりも受光領域７１ａの受光量を増大させることができる。また、ＱＦＰ７０は、受光領域７１ａから封止体９までの距離を遠ざけることができるので、封止体９による反射の影響を低減することができる。また、開口部７４ｂを広くすることで、受光領域７１ａと支持部７４の距離を離せば、支持部７４による反射の影響を低減することができる。また、ＱＦＰ７０は、センサチップ７１の表面１ａ全体を目視可能なのでワイヤ４の接続状態を容易に観察することができる。また、キャップ７２はセンサチップ７１とは別体として形成されているので、例えば、レンズなどの機能性部材を容易に取り付けることができる。例えば、図４５に示す透明部７３に、図示しないレンズ（集光部材）を取り付ければ、受光領域７１ａの受光量をさらに増大させることができる。また例えば、透明部７３に図示しない光フィルタ膜（光選択部材）を取り付ければ、検知対象以外の光が受光領域７１ａに到達する前に容易に取り除くことができる。

＜半導体装置の製造方法の相違点＞
次に、図４４および図４５に示すＱＦＰ７０の製造方法について説明する。本セクションでも、前記実施の形態１で説明した半導体装置の製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。なお、ＱＦＰ７０は、前記実施の形態１で説明したキャップボンディング工程において、図４５に示す透明部７３と支持部７４を組み立てたキャップ７２を予め形成しておけば、前記実施の形態１と同様に製造することができる。この場合、前記実施の形態１で説明したＱＦＰ１０の製造方法において、センサチップ１をセンサチップ７１に、キャップ５をキャップ７２にそれぞれ置き換えて適用することができるので重複する説明は省略する。本実施の形態では、上記製造方法の変形例として、リードフレーム上でキャップ７２を組み立てる実施態様を説明する。

まずＱＦＰ７０の製造工程では、図１０に示すキャップボンディング工程が、下記の点で前記実施の形態１と異なる。すなわち、図４８〜図５０に示すように、本実施の形態のキャップボンディング工程では、支持部７４、透明部７３を順次積層して搭載し、キャップ７２をリードフレーム２０上で組み立てる。上記以外の点は、前記実施の形態１と同様である。図４８〜図５０は、図２１に対する変形例である拡大断面図であって、図４８は、支持部を搭載した状態、図４９は図４８に示す支持部上に接着材を塗布した状態、図５０は図４９に示す支持部上に透明部を搭載した状態を示す拡大断面図である。

本実施の形態のキャップボンディング工程では、まず、図４８に示すように、キャップ７２を構成する支持部７４をキャップ２上に搭載する。支持部７４の搭載方法は、前記実施の形態１で説明したキャップ５を搭載する方法と同様なので、重複する説明は省略する。次に、図４９に示すように支持部７４の上面７４ａ上に接着材７５を塗布（配置）する。この接着材７５は図４５に示す透明部７３と支持部７４を固定するための固定部材であって、透明部７３と支持部７４を固定することができる強度を有していれば、特に限定されない。次に、図５０に示すように透明部７３を支持部７４上に配置して、接着材７５を介して支持部７４上に接着固定する。これにより、支持部７４と透明部７３は一体化され、センサチップ７１、制御チップ６および複数のワイヤ４が内蔵された密封空間である空間８が形成される。

ここで、本実施の形態では、支持部７４と透明部７３を別々に準備するので、透明部７３は板状部材とすることができる。このため、透明部７３をガラスにしても容易に加工することができる。また、支持部７４は、例えばコバールから成り、前記実施の形態１で説明したキャップ５と同様に、例えばプレス加工により形成することができる。支持部７４の開口部７４ｂもプレス加工により形成することができる。また、本実施の形態のように、リードフレーム上で、キャップ７２を組み立てる実施態様は、既存のボンディング設備を利用して組み立てることができるので、新たな製造設備を導入することなく製造できる点で好ましい。なお、図４８〜図５０では、支持部７４上にペースト上の接着材７５を塗布する実施態様を示しているが、種々の変形例を適用することができる。例えば、フィルム状の接着材を予め支持部７４の上面７４ａ、透明部７３の下面のうち、いずれか一方または両方に予め接着しておく態様とすることができる。

なお、本実施の形態の半導体装置およびその製造方法は、上記した相違点を除き、前記実施の形態１で説明した半導体装置の製造方法と同様である。したがって、重複する説明は省略するが、上記相違点を除き、前記実施の形態１で説明した発明を適用することができる。また、本実施の形態は、前記実施の形態１の変形例について説明したが、前記実施の形態２と組み合わせて適用することができる。

＜その他の変形例＞
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば、前記実施の形態１では、図８および図９に示すように制御チップ６の有する四辺のうち、互いに対向する二辺に沿って複数のパッド６ｅ（図９参照）が配置され、複数のパッド６ｅと対向する位置に配置される複数のリード３にワイヤ４ｂが接続されるワイヤリングレイアウトについて説明した。しかしワイヤ４の数やワイヤリングレイアウトは、必要な外部端子の数に応じて適宜変更することができる。例えば、図８に対する変形例である図５１に示すＱＦＰ（半導体装置）８０のように、制御チップ６の有する四辺のそれぞれに複数のパッド６ｅが配置される場合には、パッド６ｅと対向配置されるリード３にそれぞれワイヤ４を介して接続することができる。また、上記変形例を前記実施の形態２、または前記実施の形態３と組み合わせて適用することができる。

また、前記実施の形態および各変形例では、封止体内に空間を形成し、該空間内に半導体チップを配置する半導体装置パッケージタイプの一例として、ＱＦＰを取り上げて説明したが、種々の変形例を適用することができる。例えば、図６に対する変形例である図５２に示す半導体装置８１のように、複数のリード３のアウタリード部３ｂが封止体９の下面において露出する、所謂ＱＦＮ（Quad Flat Non-leaded package）型の半導体装置に適用することができる。半導体装置８１は、複数のリード３のアウタリード部３ｂが、それぞれ封止体９の下面において露出している点を除き、前記実施の形態１で説明したＱＦＰ１０と同様である。ＱＦＮ型の半導体装置は、アウタリード部３ｂを封止体９の下面側から露出させるので、ＱＦＰのように封止体９の側面から突出させなくても実装することができる。このため、ＱＦＰ型の半導体装置よりも実装面積を小さくすることができる。

また、例えば、前記実施の形態および各変形例では半導体チップを搭載する基材としてリードフレームを用いる、リードフレーム型の半導体装置について説明したが、図６に対する変形例である図５３に示す半導体装置８２のように、センサチップ１を配線基板８３上に搭載する配線基板型の半導体装置に適用することができる。配線基板８３は、上面（チップ搭載面）８３ａ、上面８３ａの反対側に位置する下面（実装面）８３ｂ、および上面８３ａと下面８３ｂの間に位置する側面８３ｃを備えている。制御チップ６およびセンサチップ１は配線基板８３の上面８３ａ上に搭載されている。また、上面８３ａには、制御チップ６およびセンサチップ１とワイヤ４を介して電気的に接続される複数のボンディングリード（端子）８４が配置される。ボンディングリード８４はセンサチップ１（および制御チップ６）の周囲に配置されている。また、配線基板８３の下面８３ｂには、半導体装置８２の外部端子である複数のランド（外部端子）８５を有し、複数のランド８５にはそれぞれ半田ボール（外部端子、突起電極）８６が接合されている。また、複数のランド８５は、配線基板８３が備える複数の配線８７を介して上面８３ａ側の複数のボンディングリード８４と電気的に接続されている。配線基板型の半導体装置は、配線基板８３の下面８３ｂを外部端子の配置スペースとして有効に活用することができるので、外部端子数が増加した場合であっても、実装面積の増大を抑制することができる。例えば、配線基板８３の下面８３ｂに外部端子である複数のランド８５を行列状に配置した半導体装置は、エリアアレイ型の半導体装置と呼ばれる。また、図５３に示すように、複数のランド８５のそれぞれに半田ボール８６を接合した半導体装置８２は、特に、ＢＧＡ（Ball Grid Array）型の半導体装置８２と呼ばれる。また、複数のランド８５のそれぞれに半田ボール８６を接合しない、あるいは半田ボール８６よりも半田の使用量が少ない半田材が形成された半導体装置は、ＬＧＡ（Land Grid Array）型の半導体装置と呼ばれる。図５３に示すような配線基板型の半導体装置に適用する場合には、チップ搭載面である上面８３ａ上にキャップ５を搭載することとなる。詳しくは、キャップ５のフランジ部５ｅと配線基板８３の上面８３ａの間の接合部は、封着材７を介して封着する。

ここで、配線基板型の半導体装置８２の製造方法において、封止体９を形成する封止工程において、キャップ５の上面５ａおよび配線基板８３の下面８３ｂがそれぞれ封止体９から露出するように封止体９を形成することで、前記実施の形態１で説明したキャップ変形現象を防止ないしは抑制することができる。キャップ５は配線基板８３上に配置されるので、キャップ５の上面５ａと配線基板８３の下面８３ｂを露出させれば、キャップ５を押し潰す方向（空間８に向かう方向）に作用する圧力を低減することができるからである。また、図５２や図５３で説明した変形例は、前記実施の形態１で説明したＱＦＰ１０の変形例として説明したが、前記実施の形態３と組み合わせて適用することができる。

また例えば、実施の形態２の変形例として、パッケージ内に一つのセンサチップ１のみが搭載されたＱＦＰ６５を説明したが、実施の形態１や実施の形態３の変形例として一つのセンサチップ１、７１のみが搭載された半導体装置に適用することもできる。このように、センサチップのみが搭載された半導体装置を駆動する場合、センサチップを制御する制御回路が形成された別の半導体装置（制御チップ、あるいは制御チップが搭載されたパッケージ）を準備して、センサチップと制御回路を電気的に接続することで駆動させることができる。ただし、実装面積の低減という観点からは、複数の半導体チップを積層した半導体装置の方が好ましい。

また例えば、前記実施の形態１〜前記実施の形態３では、複数の半導体チップを積層して搭載した半導体装置について説明したが、図４５に対する変形例である図５４に示す半導体装置８８のように、キャビティ部５ｄ内のチップ搭載部上に複数の半導体チップ（図５４ではセンサチップ７１）を並べて配置する態様とすることができる。特に、図５４に示すように、複数の光センサチップ（センサチップ７１）を並べて配置する場合には、複数のセンサチップ７１の表面１ａの総和よりも広い開口部７４ｂを形成することで、各センサチップ７１の受光領域７１ａの受光量を増大させることができる。

また例えば、前記実施の形態１〜前記実施の形態３、図５２〜図５４のそれぞれに示す変形例では、基材（キャップ２、キャップ６１、配線基板８３）とキャップ５との接合部を樹脂（封止体９）で封止する半導体装置について説明した。しかし、例えば図６、図４５、図５２、図５３および図５４に対する変形例である図５５に示す半導体装置８９や、図３４に対する変形例である図５６に示す半導体装置９０のように構成することができる。図５５や図５６に示す半導体装置８９、９０は、封止体９（図６、図３４参照）を形成せず、キャップ２、５（あるいはキャップ５、６１）を重ね合わせることにより形成される空間８を封着材７（および接着材１３）により密封し、かつ、封着材７（および接着材１３）によりキャップ２、５（あるいはキャップ５、６１）の接合部を接着固定している。言い換えれば、キャップ２、５（あるいはキャップ５、６１）の接合部（例えば、フランジ部５ｅ、６１ｅ）を樹脂である封着材７（および接着材１３）により封止している。半導体装置８９、９０のように、封止体９（図６、図３４参照）を形成しない実施態様の場合、図５５や図５６に示すようにリード３の長さを短くすることができるので、例えば図６に示すＱＦＰ１０や図３４に示すＱＦＰ６０よりもパッケージ（半導体装置）の平面サイズを小型化することができる。つまり、パッケージ（半導体装置）の実装面積を低減することができる。

ただし、封止体９を形成しない場合、キャップ２、５（あるいはキャップ５、６１）の接合強度が、図６に示すＱＦＰ１０や図３４に示すＱＦＰ６０よりも低下する。また、接合部の破壊を抑制するため、封着材７および接着材１３の強度を上げようとすれば、キャップ２、５（あるいはキャップ５、６１）の間（隙間）の密封性が損なわれる懸念がある。したがって、キャップ２、５（あるいはキャップ５、６１）の接合強度を向上させる観点、あるいは、キャップ２、５（あるいはキャップ５、６１）の間（隙間）を確実に塞ぐ観点からは、前記実施の形態１〜前記実施の形態３、図５２〜図５４のそれぞれに示す変形例のように、樹脂（封止体９）でキャップ５と基材との接合部を封止することが好ましい。

本発明は、樹脂からなる封止体内に空間を形成し、該空間内にセンサチップなどの半導体チップを配置する半導体装置に適用することができる。

１ センサチップ（半導体チップ）
１ａ 表面（主面）
１ｂ 裏面（主面）
１ｃ 側面
１ｄ 開口部
１ｅ 支持体
１ｆ 梁
１ｇ 錘部
１ｈ パッド
１ｋ 本体部
１ｍ 裏面
１ｎ 蓋部
１ｐ 隙間
２ キャップ
２ａ 上面
２ｂ 下面
２ｃ 側面
３ リード
３ａ インナリード部
３ｂ アウタリード部
３ｃ ボンディング領域
３ｄ 封着領域
３ｅ 封止領域
３ｆ ダム領域
３ｇ 最外領域
４、４ａ、４ｂ ワイヤ
５ キャップ
５ａ 上面
５ｂ 下面
５ｃ 側面
５ｄ キャビティ部
５ｅ フランジ部
５ｆ 接着面
６ 制御チップ（半導体チップ）
６ａ 表面（主面）
６ｂ 裏面（主面）
６ｃ 側面
６ｄ、６ｅ パッド
７ 封着材
８ 空間
９ 封止体
９ａ 封止用樹脂
１０、６０、７０ ＱＦＰ（半導体装置）
１１、１２、１３ 接着材
１４ 吊りリード
１４ａ 傾斜部
２０ リードフレーム
２０ａ 製品形成領域
２０ｂ 枠部
２０ｃ ランナ領域
２１、２３ 基材
２２ 膜
２４ ダム部
３０、３１ 押圧治具
３２ ヒートステージ
３３ キャピラリ
３４ ワイヤ
４０ 成形金型
４１ 上金型
４１ａ、４２ａ 金型面（クランプ面）
４２ 下金型
４３、４４ キャビティ
４３ａ 天面
４３ｂ 側面
４４ａ 底面
４５ ゲート部
４６ ベント部
５０ 外装めっき膜
６１ キャップ
６１ａ 上面
６１ｂ 下面
６１ｃ 側面
６１ｄ キャビティ部
６１ｅ フランジ部
６１ｆ 接着面
６２ タブ
６３ リードフレーム
６４ ステージ
６４ａ 凹部
６４ｂ リード保持部
７１ センサチップ（半導体チップ、光センサチップ）
７１ａ 受光領域
７２ キャップ
７３ 透明部
７４ 支持部
７４ａ 上面
７４ｂ 開口部
７５ 接着材
８１、８２、８８、８９、９０ 半導体装置
８３ 配線基板
８３ａ 上面
８３ｂ 下面
８３ｃ 側面
８４ ボンディングリード（端子）
８５ ランド
８６ 半田ボール
８７ 配線
１００、１０３ 封止体
１００ａ 封止用樹脂
１０１ 矢印
１０３ａ 開口部

Claims (27)

1. 以下の工程を含むことを特徴とする半導体装置の製造方法：
   （ａ）第１上面、および前記第１上面とは反対側の第１下面を有する第１部材を準備する工程；
   （ｂ）表面、前記表面に形成された複数の電極パッド、および前記表面とは反対側の裏面を有する半導体チップを、前記第１部材の第１上面上に搭載する工程；
   （ｃ）前記半導体チップの前記複数の電極パッドと前記半導体チップの周囲に配置された複数の端子とを、複数のワイヤを介して、それぞれ電気的に接続する工程；
   （ｄ）前記（ｃ）工程の後、第２上面、前記第２上面とは反対側の第２下面、前記第２下面側に形成された空間形成部を有する第２部材を前記第１部材の第１上面上に配置し、前記第２部材の前記空間形成部の外側に設けられた接着面と前記第１部材の第１上面とを封着材を介して接着して、前記第１部材と前記第２部材の間に前記半導体チップおよび前記複数のワイヤを収容する空間を形成する工程；
   （ｅ）前記（ｄ）工程の後、前記第２部材の第２上面全体、および前記第１部材の第１下面全体のそれぞれが露出するように、前記第２部材と前記第１部材の接合部を樹脂で封止する工程。
2. 請求項１において、
   前記（ｅ）工程には、成形金型のキャビティ内に前記第１部材および前記第２部材を配置した状態で封止用樹脂を供給し、前記封止用樹脂に圧力を印加する工程が含まれることを特徴とする半導体装置の製造方法。
3. 請求項２において、
   前記（ｃ）工程では、前記複数の端子のボンディング領域に前記複数のワイヤをそれぞれ接合し、
   前記複数の端子のボンディング領域は、前記第１部材の前記第１上面上に配置されていることを特徴とする半導体装置の製造方法。
4. 請求項３において、
   前記第２部材は、前記空間形成部の周囲を取り囲むように配置され、かつ、前記接着面を有するフランジ部を有し、
   前記フランジ部は、前記空間形成部の外側に向かって突出していることを特徴とする半導体装置の製造方法。
5. 請求項４において、
   前記（ｂ）工程には、
   （ｂ１）センサ回路が形成され、第１表面、前記第１表面に形成された複数の第１電極パッド、および前記第１表面とは反対側の第１裏面を有する第１半導体チップと、前記第１半導体チップを制御する制御回路が形成され、第２表面、前記第２表面に形成された複数の第２電極パッド、および前記第２表面とは反対側の第２裏面を有する第２半導体チップと、をそれぞれ準備する工程と、
   （ｂ２）前記第２半導体チップを、第１接着材を介して前記第１部材上に搭載する工程と、
   （ｂ３）前記第１半導体チップを、第２接着材を介して前記第２半導体チップの前記第２表面上に搭載する工程と、
   を含んでいることを特徴とする半導体装置の製造方法。
6. 請求項５において、
   前記第１部材は、板状の金属材料から成る板状部材であって、
   前記複数の端子は、絶縁性の接着材を介して前記第１部材の前記第１上面上に接着されていることを特徴とする半導体装置の製造方法。
7. 請求項６において、
   前記（ｄ）工程には、
   （ｄ１）前記複数の端子のそれぞれが、前記第２部材の前記空間の内側から前記空間の外側に向かって延びるように前記第２部材を配置する工程と、
   （ｄ２）隣り合う前記複数の端子の間に前記封着材を埋め込む工程と、を含み、
   前記封着材および前記第１接着材は、それぞれペースト状の性状を有し、
   前記封着材の粘度は、前記第１接着材の粘度よりも低いことを特徴とする半導体装置の製造方法。
8. 請求項２において、
   前記半導体チップは、可動部、および前記可動部に電気的に接続されるセンサ回路を備えていることを特徴とする半導体装置の製造方法。
9. 請求項２において、
   前記半導体チップは、複数の受光素子が形成された受光領域と、前記複数の受光素子と電気的に接続されるセンサ回路を備え、
   前記第２部材は、前記半導体チップの前記受光領域上に配置される透明部、および前記透明部を支持する支持部を備えていることを特徴とする半導体装置の製造方法。
10. 請求項９において、
    前記支持部は、金属材料で形成され、前記透明部を支持する上面、および前記半導体チップの前記受光領域上に形成された開口部を備え、
    前記開口部は、前記半導体チップの前記表面よりも広く形成されていることを特徴とする半導体装置の製造方法。
11. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）ダイパッド、前記ダイパッドの周囲に配置される複数の端子、および前記ダイパッドと一体に形成され、前記ダイパッドを支持する複数の吊りリードを備えたリードフレームを準備する工程；
    （ｂ）表面、前記表面に形成された複数の電極パッド、および前記表面とは反対側の裏面を有する半導体チップを、前記ダイパッド上に搭載する工程；
    （ｃ）前記半導体チップの前記複数の電極パッドと前記複数の端子とを、複数のワイヤを介して、それぞれ電気的に接続する工程；
    （ｄ）前記（ｃ）工程の後、第２上面、前記第２上面とは反対側の第２下面、前記第２下面側に形成された第２空間形成部を有する第２部材を、前記半導体チップ、および前記複数のワイヤが前記第２空間形成部内に位置するように前記リードフレーム上に配置し、前記複数の端子上に搭載する工程；
    （ｅ）前記（ｄ）工程の後、第１上面、前記第１上面とは反対側の第１下面、前記第１上面側に形成された第１空間形成部を有する第１部材を、前記第１上面が前記第２部材の前記第２下面と対向するように配置し、前記第２部材の前記第２空間形成部の外側に設けられた第２接着面と前記第１部材の外側に設けられた第１接着面とを封着材を介して接着する工程；
    （ｆ）前記（ｅ）工程の後、前記第２部材の第２上面全体、および前記第１部材の第１下面全体のそれぞれが露出するように、前記第２部材と前記第１部材の接合部を樹脂で封止する工程。
12. 請求項１１において、
    前記（ｆ）工程には、成形金型のキャビティ内に前記第１部材および前記第２部材を配置した状態で封止用樹脂を供給し、前記封止用樹脂に圧力を印加する工程が含まれることを特徴とする半導体装置の製造方法。
13. 請求項１２において、
    前記第１部材は、前記第１空間形成部の周囲を取り囲むように配置され、かつ、前記第１接着面を有する第１フランジ部を有し、
    前記第２部材は、前記第２空間形成部の周囲を取り囲むように配置され、かつ、前記第２接着面を有する第２フランジ部を有し、
    前記第１および第２フランジ部は、前記第１および第２空間形成部の外側に向かって突出していることを特徴とする半導体装置の製造方法。
14. 請求項１３において、
    前記（ｂ）工程には、
    （ｂ１）センサ回路が形成され、第１表面、前記第１表面に形成された複数の第１電極パッド、および前記第１表面とは反対側の第１裏面を有する第１半導体チップと、前記第１半導体チップを制御する制御回路が形成され、第２表面、前記第２表面に形成された複数の第２電極パッド、および前記第２表面とは反対側の第２裏面を有する第２半導体チップと、をそれぞれ準備する工程と、
    （ｂ２）前記第２半導体チップを、第１接着材を介して前記第１部材上に搭載する工程と、
    （ｂ３）前記第１半導体チップを、第２接着材を介して前記第２半導体チップの前記第２表面上に搭載する工程と、
    を含んでいることを特徴とする半導体装置の製造方法。
15. 請求項１４において、
    前記（ｅ）工程には、隣り合う前記複数の端子の間に前記封着材を埋め込む工程が含まれ、
    前記封着材および前記第１接着材は、それぞれペースト状の性状を有し、
    前記封着材の粘度は、前記第１接着材の粘度よりも低いことを特徴とする半導体装置の製造方法。
16. 請求項１２において、
    前記半導体チップは、可動部、および前記可動部に電気的に接続されるセンサ回路を備えていることを特徴とする半導体装置の製造方法。
17. 第１上面、および前記第１上面とは反対側の第１下面を有する第１部材と、
    第１表面、前記第１表面に形成された複数の第１電極パッド、および前記第１表面とは反対側の裏面を有し、前記第１部材の前記第１上面上に配置された第１半導体チップと、
    前記第１半導体チップの前記複数の電極パッドと、前記第１部材の前記第１半導体チップの周囲に配置された複数の端子とを、それぞれ電気的に接続する複数のワイヤと、
    第２上面および前記第２上面とは反対側の第２下面を有し、前記第１半導体チップおよび前記複数のワイヤを覆うように、前記第１部材の前記第１上面上に接着固定された前記第２部材と、
    前記第１部材と前記第２部材の間に形成され、前記第１半導体チップおよび前記複数のワイヤを収容する空間と、
    前記第２部材の前記第２上面全体、および前記第１部材の前記第１下面全体のそれぞれが露出するように、前記第２部材と前記第１部材との接合部を封止する、樹脂から成る封止体と、
    を含み、
    前記第２部材は、封着材を介して前記第１部材と接着されていることを特徴とする半導体装置。
18. 請求項１７において、
    前記複数のワイヤは、前記複数の端子のボンディング領域に接合され、
    前記複数の端子の前記ボンディング領域は、前記第１部材の前記第１上面上に配置されていることを特徴とする半導体装置。
19. 請求項１８において、
    前記第２部材は、前記空間の周囲を取り囲むように配置され、かつ、前記第１部材と接着される接着面を有するフランジ部を有し、
    前記フランジ部は、前記空間の外側に向かって突出していることを特徴とする半導体装置。
20. 請求項１８において、
    前記第１半導体チップは、可動部、および前記可動部に電気的に接続されるセンサ回路を備えていることを特徴とする半導体装置。
21. 請求項２０において、
    前記半導体装置は、
    前記第１半導体チップを制御する制御回路が形成され、第２表面、前記第２表面に形成された複数の第２電極パッド、および前記第２表面とは反対側の第２裏面を有する第２半導体チップをさらに有し、
    前記第１半導体チップは、前記第２半導体チップの前記第２表面上に搭載されることを特徴とする半導体装置。
22. 請求項１７において、
    前記第１部材は、前記第１上面側に前記空間を形成する第１空間形成部を有し、
    前記第２部材は、前記第２下面側に前記空間を形成する第２空間形成部を有し、
    前記第１半導体チップは、
    前記第１空間形成部と前記第２空間形成部の間に配置され、複数の吊りリードを介して前記封止体に支持されるダイパッド上に搭載されていることを特徴とする半導体装置。
23. 請求項１７において、
    前記第１半導体チップは、複数の受光素子が形成された受光領域と、前記複数の受光素子と電気的に接続されるセンサ回路を備え、
    前記第２部材は、前記第１半導体チップの前記受光領域上に配置される透明部、および前記透明部を支持する支持部を備えていることを特徴とする半導体装置。
24. 請求項２３において、
    前記支持部は、金属材料で形成され、前記透明部を支持する上面、および前記半導体チップの前記受光領域上に形成された開口部を備え、
    前記開口部は、前記第１半導体チップの前記第１表面よりも広く形成されていることを特徴とする半導体装置。
25. 請求項２４において、
    前記空間内には、複数の前記第１半導体チップが並べて配置され、
    前記開口部は、前記複数の第１半導体チップの前記第１表面の総和よりも広く形成されていることを特徴とする半導体装置。
26. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）第１上面、および前記第１上面とは反対側の第１下面を有する第１部材を準備する工程；
    （ｂ）表面、前記表面に形成された複数の電極パッド、および前記表面とは反対側の裏面を有する半導体チップを、前記第１部材の第１上面上に搭載する工程；
    （ｃ）前記半導体チップの前記複数の電極パッドと前記半導体チップの周囲に配置された複数の端子とを、複数のワイヤを介して、それぞれ電気的に接続する工程；
    （ｄ）前記（ｃ）工程の後、第２上面、前記第２上面とは反対側の第２下面、前記第２下面側に形成された空間形成部を有する第２部材を前記第１部材の第１上面上に配置し、前記第２部材の前記空間形成部の外側に設けられた接着面と前記第１部材の第１上面とを封着材を介して接着して、前記第１部材と前記第２部材の間に前記半導体チップおよび前記複数のワイヤを収容する空間を形成する工程。
27. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）ダイパッド、前記ダイパッドの周囲に配置される複数の端子、および前記ダイパッドと一体に形成され、前記ダイパッドを支持する複数の吊りリードを備えたリードフレームを準備する工程；
    （ｂ）表面、前記表面に形成された複数の電極パッド、および前記表面とは反対側の裏面を有する半導体チップを、前記ダイパッド上に搭載する工程；
    （ｃ）前記半導体チップの前記複数の電極パッドと前記複数の端子とを、複数のワイヤを介して、それぞれ電気的に接続する工程；
    （ｄ）前記（ｃ）工程の後、第２上面、前記第２上面とは反対側の第２下面、前記第２下面側に形成された第２空間形成部を有する第２部材を、前記半導体チップ、および前記複数のワイヤが前記第２空間形成部内に位置するように前記リードフレーム上に配置し、前記複数の端子上に搭載する工程；
    （ｅ）前記（ｄ）工程の後、第１上面、前記第１上面とは反対側の第１下面、前記第１上面側に形成された第１空間形成部を有する第１部材を、前記第１上面が前記第２部材の前記第２下面と対向するように配置し、前記第２部材の前記第２空間形成部の外側に設けられた第２接着面と前記第１部材の外側に設けられた第１接着面とを封着材を介して接着する工程。

Images