JP2012199420A

JP2012199420A - 半導体装置

Info

Publication number: JP2012199420A
Application number: JP2011063066A
Authority: JP
Inventors: Shoichi Suda; 章一須田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2011-03-22
Filing date: 2011-03-22
Publication date: 2012-10-18

Abstract

【課題】半導体装置が有する半導体素子と封止樹脂との界面に形成される隙間を分散する技術を提供する。
【解決手段】半導体装置は、半導体素子１０と、前記半導体素子１０の電極形成面の反対面及び側面を覆う封止樹脂１２と、を備え、前記半導体素子１０の電極形成面の外周部分に前記封止樹脂１２が入り込む導入路と導入路より深い溝が形成され、封止樹脂１２に荷重をかけることにより樹脂導入路と溝に入り込み、隙間が部分的に集中することを抑制する。
【選択図】図１０

Description

本発明は、半導体装置に関する。

従来、携帯用電子機器の小型化、軽量化及び高速化の要求に対して、一つの方法として、ＩＣの高集積化、微細化を図ることにより、複数の機能をワンチップ化するシステムＬＳＩが提案されている。しかし、システムＬＳＩの歩留まりが低下することにより、低コストでシステムＬＳＩを製造することが難しくなっている。一方、複数の半導体チップをワンパッケージ化したＭＣＭ（Multi Chip Module）が提案されている。ＭＣＭは、予め多層配線基板を形成してから、多層配線基板上に半導体チップを搭載する方式である。しかし、多層配線基板に搭載する各半導体チップ間の接続端子のピッチが狭くなるにつれて、多層配線基板の製造が困難になり、多層配線基板の製造のコストアップとなる。

良品の半導体チップを支持基板に予め貼り付けてから、半導体プロセスにより半導体チップの上に配線を形成する方式が知られている。また、支持基板に良品チップを貼り付けた後に、保護物質を被着して剥離することにより疑似ウェーハを得る方式が知られている。

特開２００１−３１３３５０号公報特開平０７−２０２１１５号公報特開平１１−３３０３５０号公報特開２００１−３０８１１６号公報特開２００９−１４０９４９号公報

図１８の（Ａ）は、半導体チップ１００を配置したモールド基板１０１の断面図である。図１８の（Ｂ）は、半導体チップ１００を配置したモールド基板１０１の拡大断面図である。図１８に示すモールド基板１０１は、支持基板に半導体チップ１００を貼り付けた後、モールド樹脂１０２を被着して、半導体チップ１００及びモールド樹脂１０２を支持基板から剥離することによって製造されている。図１８に示すモールド基板１０１は、モールド基板１０１に半導体チップ１００を配置している。そのため、半導体チップ１００及びモールド樹脂１０２の線膨張係数に大きな差がある場合、モールド樹脂１０２の形成の際の昇温に伴う膨張及び降温に伴う収縮により、図１８の（Ｂ）に示すように、半導体チップ１００とモールド樹脂１０２との界面に隙間が形成される。図１８に示すモールド基板１０１においては、半導体チップ１００とモールド樹脂１０２との界面に深さが５μｍ以上の隙間が発生してしまう。半導体チップ１００とモールド樹脂１０２との界面に隙間が部分的に集中して形成されると、その後の配線形成プロセスの歩留まりが低くなり、配線の微細加工が困難になるという問題がある。

半導体チップ１００とモールド樹脂１０２との界面に隙間が部分的に集中して形成されると、例えば、図１９に示すように、各半導体チップ１００を接続する配線１０３が形成されなかったり、配線１０３が細くなったりする場合がある。図１９の（Ａ）は、各半導体チップ１００を接続する配線１０３を形成した場合のモールド基板１０１の平面模式図である。図１９の（Ｂ）は、図１９の（Ａ）のＧ−Ｇ’断面における模式図である。図１
９の（Ｃ）は、図１９の（Ａ）のＨ−Ｈ’断面における模式図である。半導体チップ１００とモールド樹脂１０２との界面に隙間が部分的に集中して形成されると、配線１０３の形成に用いられるレジストパターンを形成する際のフォトリソグラフィでデフォーカス（焦点ぼけ）が発生し、レジストパターンが形成されなかったり、レジストパターンが細くなったりする。このようなレジストパターンを用いて、配線１０３を形成すると、配線１０３が形成されなかったり、配線１０３が細くなったりする。

本件は、半導体装置が有する半導体素子と封止樹脂との界面に形成される隙間を分散する技術を提供する。

本件の一観点による半導体装置は、半導体素子と、前記半導体素子の電極形成面の反対面及び側面を覆う封止樹脂と、を備え、前記半導体素子の電極形成面の外周部分に前記封止樹脂が入り込む導入路が形成されている。

本件によれば、半導体装置が有する半導体素子と封止樹脂との界面に形成される隙間を分散することができる。

図１の（Ａ）は、本実施形態に係る樹脂封止装置１の平面模式図である。図１の（Ｂ）は、図１の（Ａ）のＡ−Ａ’断面における模式図である。図２は、複数の半導体チップ１０を、粘着シート１１を介して載置台２に仮固定する場合の製造工程図である。図３は、載置台２の上にモールド樹脂１２を形成する場合の製造工程図である。図４は、載置台２の上方に、裏面形成金型５を配置する場合の製造工程図である。図５は、モールド樹脂１２に荷重をかける場合の製造工程図である。図６の（Ａ）は、実施例１に係る半導体チップ１０の平面模式図である。図６の（Ｂ）は、図６の（Ａ）のＢ−Ｂ’断面における模式図である。図７は、モールド樹脂１２の厚みを一定にした場合における半導体チップ１０の要部断面図である。図８は、樹脂材型枠４及び裏面形成金型５を取り外す場合の製造工程図である。図９は、複数の半導体チップ１０及びモールド樹脂１２と、載置台２とを分離する場合の製造工程図である。図１０は、半導体チップ１０の電極形成面が上になるように、モールド基板３０をひっくり返す場合の製造工程図である。図１１は、モールド基板３０の上に、パッシベーション膜４０、配線４１及び引き出しパッド４２を形成する場合の製造工程図である。図１２は、モールド基板３０を分割する場合の製造工程図である。図１３の（Ａ）は、モールド基板３０の上にパッシベーション膜４０及び配線４１を形成した場合のモールド基板３０の平面模式図である。図１３の（Ｂ）は、図１３の（Ａ）のＣ−Ｃ’断面における模式図である。図１４は、複数の半導体チップ１０の高さが異なる場合の例を示す図である。図１５の（Ａ）は、実施例２に係る半導体チップ１０の平面模式図であり、図１５の（Ｂ）は、図１５の（Ａ）のＤ−Ｄ’断面における模式図である。図１６の（Ａ）は、実施例１の変形例に係る半導体チップ１０の平面模式図であり、図１６の（Ｂ）は、図１６の（Ａ）のＥ−Ｅ’断面における模式図である。図１７の（Ａ）は、実施例２の変形例に係る半導体チップ１０の平面模式図であり、図１７の（Ｂ）は、図１７の（Ａ）のＦ−Ｆ’断面における模式図である。図１８の（Ａ）は、半導体チップ１００を配置したモールド基板１０１の断面図である。図１８の（Ｂ）は、半導体チップ１００を配置したモールド基板１０１の拡大断面図である。図１９の（Ａ）は、各半導体チップ１００を接続する配線１０３を形成した場合のモールド基板１０１の平面模式図である。図１９の（Ｂ）は、図１９の（Ａ）のＧ−Ｇ’断面における模式図である。図１９の（Ｃ）は、図１９の（Ａ）のＨ−Ｈ’断面における模式図である。

以下、図面を参照して、発明を実施するための形態（以下、実施形態という）に係る半導体装置及び半導体装置の製造方法について説明する。

図１の（Ａ）は、本実施形態に係る樹脂封止装置１の平面模式図である。図１の（Ｂ）は、図１の（Ａ）のＡ−Ａ’断面における模式図である。樹脂封止装置１は、複数個の半導体チップ（半導体素子）が載置される載置台２と、載置台２を支持する載置ホルダ３と、載置台２の外周部分に設置された樹脂材型枠４とを、有する。載置台２は、熱膨張係数が小さく、熱プロセスによる変形の小さい材料を用いることが好ましい。載置台２として、例えば、石英基板、シリコンウェーハ、ガラス基板、セラミック基板等を用いてもよい。樹脂材型枠４は、載置台２を囲むように設置されていればよく、例えば、樹脂材型枠４は、立方体形状の部材を組み合わせて載置台２を囲んでいてもよいし、リング状の部材によって載置台２を囲んでいてもよい。樹脂材型枠４の材料は、例えば、ステンレスである。樹脂材型枠４の高さは、任意の値を設定してもよい。樹脂材型枠４の高さに応じて、製造する半導体装置の高さが決まる。例えば、製造する半導体装置の高さを６２５μｍとする場合、樹脂材型枠４の高さを６２５μｍに設定する。

以下、本実施形態に係る半導体装置及び半導体装置の製造方法について、実施例を挙げて説明する。以下の実施例の構成は例示であり、本実施形態は実施例の構成に限定されない。

まず、図２に示すように、複数の半導体チップ（半導体素子）１０を、粘着シート１１を介して載置台２に仮固定する。複数の半導体チップ１０は、同じ種類であってもよいし、異なる種類であってもよい。図２では、３個の半導体チップ１０を載置台２に配置する例を示しているが、半導体チップ１０の個数は図２に示す例に限定されず、他の個数であってもよい。また、半導体チップ１０は、半導体ウェーハから切り出された後、特性測定の結果、良品と確認された製品を使用してもよい。複数の半導体チップ１０の高さ（厚み）は、同じであってもよいし、異なっていてもよい。ここでは、複数の半導体チップ１０の高さを同じとしている。

例えば、フリップチップボンダー等のダイボンディング装置を用いて、半導体チップ１０の電極形成面（表面）を載置台２に向け、半導体チップ１０と載置台２との位置合わせを行い、半導体チップ１０を載置台２に配置する。複数の半導体チップ１０は、所定間隔で載置台２に配置されている。所定間隔は、例えば、２００μｍ以上５００μｍ以下であるが、所定間隔は、この数値に限定されるものではない。ダイボンディング装置は、アライメント精度が良いものが好ましい。アライメント精度の良いダイボンディング装置を使用することにより、載置台２に配置される各半導体チップ１０間の距離を微小にすることができ、各半導体チップ１０間の配線をより微細化することができる。各半導体チップ１０間を微細配線で接続することができれば、配線数を増やすことができ、小型高密度でより高速の半導体装置を形成することができる。

次に、図３に示すように、例えば、スピンコート法又は印刷法により、載置台２の上に配置された複数の半導体チップ１０を覆うように、保護材としてのモールド樹脂１２を形成する。図３に示すように、半導体チップ１０の側面及び半導体チップ１０の裏面（半導体チップ１０の電極形成面の反対面）が、モールド樹脂１２によって覆われている。モールド樹脂１２は、例えば、アクリル系樹脂やエポキシ樹脂等の有機系絶縁性樹脂や無機系絶縁性樹脂である。液状樹脂タイプのモールド樹脂１２として、例えば、長瀬産業株式会社製のＲ４２１２を用いてもよい。顆粒タイプのモールド樹脂１２として、例えば、住友ベークライト株式会社製のＥＭＥ−Ｘ８３５９２を用いてもよい。モールド樹脂１２は、封止樹脂の一例である。

そして、図４に示すように、載置台２の上方に、モールド樹脂１２に荷重をかけるための裏面形成金型５を配置する。裏面形成金型５として、例えば、石英基板、シリコンウェーハ、ガラス基板、セラミック基板等を用いてもよい。

次いで、図５に示すように、例えば、ラミネータやプレス機等の装置を用いて、モールド樹脂１２と裏面形成金型５とを接触させ、裏面形成金型５を載置台２に近づけることにより、モールド樹脂１２に対して均一に荷重をかける。この場合、載置台２の外周部分に形成された樹脂材型枠４と裏面形成金型５とが接触するまで、裏面形成金型５を載置台２に近づけることにより、載置台２の上に形成されたモールド樹脂１２の厚みが一定になる。この場合、載置台２の上に形成されたモールド樹脂１２の厚みが一定となるモールド樹脂１２の量を、実験又はシミュレーションによって求めておき、モールド樹脂１２の厚みが一定となるモールド樹脂１２の量を載置台２の上に形成すればよい。

また、例えば、裏面形成金型５の上面に溝を形成しておいてもよい。載置台２の上に形成されたモールド樹脂１２の量が少ないと、モールド樹脂１２に荷重をかけた際に、モールド樹脂１２において気泡の巻き込みが発生する。そのため、モールド樹脂１２の量を多めにして載置台２の上に形成し、裏面形成金型５の上面に形成された溝から余剰量のモールド樹脂１２を裏面形成金型５の外側に流出させる。これにより、モールド樹脂１２における気泡の巻き込みの発生を抑制することができる。また、真空プレス機等を用いて、真空状態下でモールド樹脂１２に荷重をかけることにより、モールド樹脂１２における気泡の巻き込みの発生をより抑制することができる。

なお、モールド樹脂１２に荷重をかける際に加熱処理を行うことにより、モールド樹脂１２を硬化させる。また、モールド樹脂１２の種類によっては、更に紫外線処理を行うことにより、モールド樹脂１２を硬化させてもよい。

図６に示すように、半導体チップ１０の電極形成面には、樹脂導入路２１及び樹脂溝２２が形成されている。図６の（Ａ）は、実施例１に係る半導体チップ１０の平面模式図である。図６の（Ｂ）は、図６の（Ａ）のＢ−Ｂ’断面における模式図である。樹脂導入路２１は、半導体チップ１０の電極形成面の外周部分をハーフダイシングすることによって形成された溝（凹み）である。図６に示すように、樹脂導入路２１は、半導体チップ１０の側面と接している。樹脂溝２２は、半導体チップ１０の側面から所定距離を離した位置をハーフダイシングすることによって形成された溝（凹み）である。図６に示すように、樹脂溝２２は、半導体チップ１０の電極形成面のうちハーフダイシングによって処理されていない部分を囲むように形成された溝である。明細書では、半導体チップ１０の電極形成面のうちハーフダイシングによって処理されていない部分を、半導体チップ１０の電極形成面の中央部分と表記する。

図６に示すように、樹脂導入路２１及び樹脂溝２２は隣接して形成されている。したがって、図６に示すように、半導体チップ１０の電極形成面には、樹脂導入路２１及び樹脂溝２２が、半導体チップ１０電極形成面の中央部分から外周部分に向かって樹脂溝２２、樹脂導入路２１の順で形成されている。すなわち、図６に示すように、半導体チップ１０の電極形成面には、半導体チップ１０の中央部分を囲むようにして、樹脂導入路２１及び樹脂溝２２が隣接して形成されている。樹脂溝２２の底面は、樹脂導入路２１の底面よりも、半導体チップ１０の電極形成面から深い位置となっている。樹脂導入路２１の深さは、例えば、３０μｍ以上５０μｍ以下である。樹脂導入路２１の深さは、半導体チップ１０の電極形成面に対して樹脂導入路２１を形成する前の半導体チップ１０の電極形成面からの距離である。樹脂溝２２の深さは、例えば、６０μｍ以上１００μｍ以下である。樹脂溝２２の深さは、半導体チップ１０の電極形成面に対して樹脂溝２２を形成する前の半導体チップ１０の電極形成面からの距離である。樹脂導入路２１の幅は、例えば、３０μｍ以上５０μｍ以下である。樹脂溝２２の幅は、例えば、３０μｍ以上５０μｍ以下である。

図７は、モールド樹脂１２に荷重をかけてモールド樹脂１２の厚みを一定にした場合における半導体チップ１０の要部断面図である。モールド樹脂１２に荷重をかける前は、モールド樹脂１２は、半導体チップ１０に形成された樹脂導入路２１及び樹脂溝２２には完全には入り込んでいない。モールド樹脂１２に荷重をかけることにより、図７に示すように、モールド樹脂１２が、半導体チップ１０に形成された樹脂導入路２１及び樹脂溝２２に入り込み、樹脂導入路２１及び樹脂溝２２はモールド樹脂１２によって満たされる。

次に、図８に示すように、モールド樹脂１２上の裏面形成金型５を取り外すとともに、載置台２の上の樹脂材型枠４を取り外す。樹脂材型枠４をモールド樹脂１２との離型性の良い材料にしたり、樹脂材型枠４に予め離型材を塗布したりしておくことで、載置台２の上の樹脂材型枠４を容易に取り外すことが可能である。

そして、図９に示すように、載置台２の裏面から紫外線を照射することにより、粘着シート１１の粘着力を弱くした状態で、複数の半導体チップ１０及びモールド樹脂１２と、載置台２とを分離する。これにより、モールド樹脂１２の下面に複数の半導体チップ１０が配置され、各半導体チップ１０の側面及び裏面がモールド樹脂１２によって覆われたモールド基板３０が形成される。モールド基板３０は、半導体装置の一例である。

次いで、図１０に示すように、半導体チップ１０の電極形成面が上になるように、モールド基板３０をひっくり返す。図１０に拡大して示すように、モールド基板３０が有する半導体チップ１０の上部には、電極３１及びパッシベーション膜３２が形成されている。電極３１は、例えば、アルミニウム（Ａｌ）である。パッシベーション膜３２には、電極３１の一部を露出する開口が形成されている。パッシベーション膜３２は、例えば、酸化シリコン（ＳｉＯ₂）又は窒化シリコン（ＳｉＮ）等である。

次に、図１１に示すように、モールド基板３０の上に、パッシベーション膜４０、半導体チップ１０同士を接続する配線４１、及び、半導体チップ１０に形成された電極３１と導通する引き出しパッド４２を形成する。パッシベーション膜４０は、例えば、シリコン窒化膜(Ｓｉ₃Ｎ₄)及びポリイミド膜の積層膜である。例えば、化学気相堆積（ＣＶＤ、chemical vapor deposition）法により、シリコン窒化膜(Ｓｉ₃Ｎ₄)及びポリイミド膜を堆積することにより、パッシベーション膜４０を形成する。配線４１及び引き出しパッド４２は、例えば、アルミニウム（Ａｌ）である。例えば、物理気相堆積（ＰＶＤ、physical vapor deposition）法により、例えば、アルミニウム（Ａｌ）を堆積し、フォトリソグラフィ法によりレジストパターンを形成し、レジストパターンをマスクとしてエッチングを行うことによって、配線４１及び引き出しパッド４２を形成する。

そして、図１２に示すように、パッシベーション膜４０、配線４１及び引き出しパッド４２が形成されたモールド基板３０を、ダイシングブレード５０によってダイシングすることにより、モールド基板３０を分割する。

図１３の（Ａ）は、モールド基板３０の上にパッシベーション膜４０及び配線４１を形成した場合のモールド基板３０の平面模式図である。図１３の（Ｂ）は、図１３の（Ａ）のＣ−Ｃ’断面における模式図である。

モールド樹脂１２を硬化させる際の加熱処理によるモールド樹脂１２の膨張及びモールド樹脂１２の温度が低下した際のモールド樹脂１２の収縮によって、半導体チップ１０の側面とモールド樹脂１２との界面に隙間が発生する。半導体チップ１０の電極形成面には、樹脂導入路２１及び樹脂溝２２が形成されており、モールド樹脂１２が、半導体チップ１０の電極形成面に形成された樹脂導入路２１及び樹脂溝２２に入り込んでいる。したがって、モールド樹脂１２の収縮が、半導体チップ１０の側面とモールド樹脂１２との界面に集中することが抑制される。すなわち、モールド樹脂１２の収縮が、半導体チップ１０の側面、半導体チップ１０の電極形成面に形成された樹脂導入路２１及び樹脂溝２２で発生することにより、モールド樹脂１２の収縮の発生が分散される。その結果、半導体チップ１０の側面とモールド樹脂１２との界面における隙間が分散され、半導体チップ１０の側面とモールド樹脂１２との界面に隙間が部分的に集中して形成されることが抑制される。

また、半導体チップ１０の電極形成面に形成された樹脂導入路２１及び樹脂溝２２に入り込んだモールド樹脂１２は鉤状になる。鉤状になったモールド樹脂１２の先端が樹脂導入路２１に引っかかることにより、モールド樹脂１２の収縮が抑制され、半導体チップ１０の側面とモールド樹脂１２との界面における隙間が減少する。

実施例１に係る半導体装置によれば、半導体チップ１０の側面とモールド樹脂１２との界面に発生する隙間の深さを１μｍ未満にすることが可能となる。半導体チップ１０の側面とモールド樹脂１２との界面における隙間が分散及び減少することにより、半導体チップ１０の上に形成されるパッシベーション膜４０の凹みが浅くなる。半導体チップ１０の上に形成されるパッシベーション膜４０の凹みが浅くなると、パッシベーション膜４０の上に堆積されるアルミニウム（Ａｌ）の凹みも浅くなる。これにより、フォトリソグラフィ法によって、配線４１を形成するためのレジストパターンを露光する際のデフォーカス（焦点ぼけ）が抑制される。したがって、レジストパターンが形成されなかったり、レジストパターンが細くなったりすることが抑制される。この結果、レジストパターンをマスクとしてエッチングした場合において、配線４１が形成されなかったり、配線４１が細くなったりすることが抑制される。

一方、半導体チップ１０の側面とモールド樹脂１２との界面における隙間が深いと、半導体チップ１０の上に形成されるパッシベーション膜４０の凹みが深くなる。半導体チップ１０の上に形成されるパッシベーション膜４０の凹みが深くなると、パッシベーション膜４０の上に堆積されるアルミニウム（Ａｌ）の凹みも深くなる。パッシベーション膜４０の上に堆積されるアルミニウム（Ａｌ）の凹みが深いと、配線４１を形成するためのレジストパターンを露光する際のデフォーカス（焦点ぼけ）によりレジストパターンが形成されなかったり、レジストパターンが細くなったりする。その結果、配線４１が形成されなかったり、配線４１が細くなったりする。

上記では、複数の半導体チップ１０の高さを同じにした場合の例を示した。複数の半導体チップ１０の高さが異なる場合の例を図１４に示す。図１４においては、半導体チップ１０Ａの高さと、半導体チップ１０Ｂの高さとが異なっている。半導体チップ１０Ａの高さは、例えば、３００μｍであり、半導体チップ１０Ｂの高さは、例えば、２００μｍである。

半導体チップ１０Ｂの高さは、半導体チップ１０Ａの高さよりも低いので、半導体チップ１０Ｂの裏面側に形成されているモールド樹脂１２の量が、半導体チップ１０Ａの裏面側に形成されているモールド樹脂１２の量よりも多い。半導体チップ１０Ｂの高さが半導体チップ１０Ａの高さよりも低い場合、半導体チップ１０Ａの高さと半導体チップ１０Ｂの高さが同じ場合と比較して、半導体チップ１０Ａと半導体チップ１０Ｂとの間に存在するモールド樹脂１２は、半導体チップ１０Ｂの裏面側に引っ張られる。そのため、半導体チップ１０Ｂの高さが半導体チップ１０Ａの高さよりも低い場合、半導体チップ１０Ａの高さと半導体チップ１０Ｂの高さが同じ場合と比較して、半導体チップ１０Ａの側面とモールド樹脂１２との界面における隙間は大きくなる。

半導体チップ１０の電極形成面に樹脂導入路２１及び樹脂溝２２が形成されていない場合、隣接する半導体チップ１０の高さが異なっていると、隣接する半導体チップ１０の高さが同じ場合と比較して、高さが高い方の半導体チップ１０の側面とモールド樹脂１２との界面における隙間は大きくなる。実施例１に係る半導体装置においては、半導体チップ１０の電極形成面に樹脂導入路２１及び樹脂溝２２が形成されている。そのため、隣接する半導体チップ１０の高さが異なっていても、半導体チップ１０の側面とモールド樹脂１２との界面における隙間が分散されるとともに、半導体チップ１０の側面とモールド樹脂１２との界面における隙間が減少する。

実施例２に係る半導体装置について説明する。実施例２では、半導体チップ１０の電極形成面に樹脂導入路６１を形成し、半導体チップ１０の電極形成面に樹脂溝２２を形成しない点が、実施例１と異なっており、他の点については実施例１と同様である。なお、実施例１と同一の構成要素については、実施例１と同一の符号を付し、その説明を省略する。

図１５の（Ａ）は、実施例２に係る半導体チップ１０の平面模式図であり、図１５の（Ｂ）は、図１５の（Ａ）のＤ−Ｄ’断面における模式図である。図１５に示すように、半導体チップ１０の電極形成面には、樹脂導入路６１が形成されている。樹脂導入路６１は、半導体チップ１０の電極形成面の外周部分をハーフダイシングすることによって形成された溝（凹み）であり、図１５に示すように、樹脂導入路６１は、半導体チップ１０の側面と接している。図１５に示すように、樹脂導入路６１は、半導体チップ１０の電極形成面のうちハーフダイシングによって処理されていない部分を囲むように形成された溝である。樹脂導入路６１の深さは、例えば、３０μｍ以上５０μｍ以下である。樹脂導入路６１の深さは、半導体チップ１０の電極形成面に対して樹脂導入路６１を形成する前の半導体チップ１０の電極形成面からの距離である。樹脂導入路６１の幅は、例えば、９０μｍ以上１５０μｍ以下である。

モールド樹脂１２を硬化させる際の加熱処理によるモールド樹脂１２の膨張及びモールド樹脂１２の温度が低下した際のモールド樹脂１２の収縮によって、半導体チップ１０の側面とモールド樹脂１２との界面に隙間が発生する。半導体チップ１０の電極形成面には、樹脂導入路６１が形成されており、モールド樹脂１２が、半導体チップ１０の電極形成面に形成された樹脂導入路６１に入り込む。したがって、モールド樹脂１２の収縮が、半導体チップ１０の側面とモールド樹脂１２との界面に部分的に集中することが抑制される。すなわち、モールド樹脂１２の収縮が、半導体チップ１０の側面及び半導体チップ１０の電極形成面に形成された樹脂導入路６１で発生することにより、モールド樹脂１２の収縮の発生が分散される。その結果、半導体チップ１０の側面とモールド樹脂１２との界面における隙間が分散され、半導体チップ１０の側面とモールド樹脂１２との界面に隙間が部分的に集中して形成されることが抑制される。

実施例２に係る半導体装置によれば、半導体チップ１０の側面とモールド樹脂１２との界面に発生する隙間の深さを１μｍ未満にすることが可能となる。半導体チップ１０の側面とモールド樹脂１２との界面における隙間が分散することにより、半導体チップ１０の上に形成されるパッシベーション膜４０の凹みが浅くなる。半導体チップ１０の上に形成されるパッシベーション膜４０の凹みが浅くなると、パッシベーション膜４０の上に堆積されるアルミニウム（Ａｌ）の凹みも浅くなる。これにより、フォトリソグラフィ法によって、配線４１を形成するためのレジストパターンを露光する際のデフォーカス（焦点ぼけ）が抑制される。したがって、レジストパターンが形成されなかったり、レジストパターンが細くなったりすることが抑制される。この結果、レジストパターンをマスクとしてエッチングした場合において、配線４１が形成されなかったり、配線４１が細くなったりすることが抑制される。

〈変形例〉
実施例１では、樹脂導入路２１を半導体チップ１０の電極面の外周部分に形成し、樹脂溝２２を半導体チップ１０の電極面の中央部分と樹脂導入路２１との間に形成する例を示した。本実施形態は、これに限定されず、樹脂導入路２１及び樹脂溝２２の形成位置を、図１６に示す半導体チップ１０のように変更してもよい。図１６の（Ａ）は、実施例１の変形例に係る半導体チップ１０の平面模式図であり、図１６の（Ｂ）は、図１６の（Ａ）のＥ−Ｅ’断面における模式図である。図１６に示すように、樹脂導入路２１Ａと、樹脂導入路２１Ｂとが対向するように、樹脂導入路２１Ａ及び２１Ｂを半導体チップ１０の電極面の外周部分に形成してもよい。図１６に示すように、樹脂溝２２Ａと樹脂溝２２Ｂとが対向するように、樹脂溝２２Ａを半導体チップ１０の電極面の中央部分と樹脂導入路２１Ａとの間に形成し、樹脂溝２２Ｂを半導体チップ１０の電極面の中央部分と樹脂導入路２１Ｂとの間に形成してもよい。

半導体チップ１０の電極面に樹脂導入路２１Ａ及び樹脂溝２２Ａを形成し、半導体チップ１０の電極面に樹脂導入路２１Ｂ及び樹脂溝２２Ｂを形成しないようにしてもよい。すなわち、半導体チップ１０の電極面の外周部分の四辺のうちのいずれか一辺に樹脂導入路２１Ａを形成し、半導体チップ１０の電極面の中央部分と樹脂導入路２１Ａとの間に樹脂溝２２Ａを形成するようにしてもよい。また、半導体チップ１０の電極面の外周部分の四辺のうちのいずれか三辺に樹脂導入路２１を形成し、半導体チップ１０の電極面の中央部分と樹脂導入路２１との間に樹脂溝２２を形成するようにしてもよい。

実施例２では、樹脂導入路６１を半導体チップ１０の電極面の外周部分に形成する例を示した。本実施形態は、これに限定されず、樹脂導入路６１の形成位置を、図１７に示す半導体チップ１０のように変更してもよい。図１７の（Ａ）は、実施例２の変形例に係る半導体チップ１０の平面模式図であり、図１７の（Ｂ）は、図１７の（Ａ）のＦ−Ｆ’断面における模式図である。図１７に示すように、樹脂導入路６１Ａと、樹脂導入路６１Ｂとが対向するように、樹脂導入路６１Ａ及び６１Ｂを半導体チップ１０の電極面の外周部分に形成してもよい。

半導体チップ１０の電極面に樹脂導入路６１Ａを形成し、半導体チップ１０の電極面に樹脂導入路６１Ｂを形成しないようにしてもよい。すなわち、半導体チップ１０の電極面の外周部分の四辺のうちのいずれか一辺に樹脂導入路６１Ａを形成するようにしてもよい
。また、半導体チップ１０の電極面の外周部分の四辺のうちのいずれか三辺に樹脂導入路６１を形成するようにしてもよい。

１樹脂封止装置
２載置台
３載置ホルダ
４樹脂材型枠
５裏面形成金型
１０半導体チップ
１１粘着シート
１２モールド樹脂
２１、２１Ａ、２１Ｂ、６１、６１Ａ、６１Ｂ樹脂導入路
２２、２２Ａ、２２Ｂ樹脂溝
３０モールド基板
３１電極
３２、４０パッシベーション膜
４１配線
４２引き出しパッド
５０ダイシングブレード

Claims

半導体素子と、
前記半導体素子の電極形成面の反対面及び側面を覆う封止樹脂と、を備え、
前記半導体素子の電極形成面の外周部分に前記封止樹脂が入り込む導入路が形成されていることを特徴とする半導体装置。
前記半導体素子の電極形成面の中央部分と前記導入路との間に、前記封止樹脂が入り込む溝が形成され、
前記溝の底面は、前記導入路の底面よりも前記電極形成面から深い位置であることを特徴とする請求項１に記載の半導体装置。
複数の前記半導体素子を備え、
一方の前記半導体素子の高さと、他方の前記半導体素子の高さとが異なることを特徴とする請求項１又は２に記載の半導体装置。