JP2012199577A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体基板の裏面研削工程を含む製造方法において、ソフトリカバリー特性を有する素子を作製すること。
【解決手段】Ｎ型半導体基板１の一方の主面にＰアノード層２とアノード電極３を形成した後、電子線を照射して半導体基板１の中に結晶欠陥を導入する。次いで、半導体基板１の他方の主面を研削して薄板化し、研削により露出した面から半導体基板１にリンをイオン注入する。次いで、その注入面にダブルパルス法でＹＡＧレーザを照射し、半導体基板１の中に注入されたリンを電気的に活性化させるとともに、レーザ光の照射面から、薄板化されたウェハー全体の厚さの５〜３０％に相当する深さまでの領域の結晶欠陥を回復させて、ソフトリカバリーとする。
【選択図】図４

Description

この発明は、半導体基板の裏面研削工程を含む半導体装置および半導体装置の製造方法に関し、特に電力用の半導体装置および半導体装置の製造方法に関する。

ダイオードや絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴとする）等の電力用半導体装置の製造方法として、以下の方法が公知である。まず、シリコン等のウェハーを厚いままで用いて半導体素子を製造する。そして、製造プロセスの最後で薄層研磨およびエッチングによりウェハーを最終厚さにした後に、イオン注入と活性化熱処理を行う（例えば、特許文献１参照。）。近年、このような製造プロセスが主流になりつつある。

しかし、この製造プロセスでは、薄層研磨後の活性化熱処理においては、既にウェハーの、薄層研磨された面と反対側の面に電極が形成されているため、この電極材料の融点以下の低温、例えば電極材料がアルミニウムであれば４５０℃以下の温度で熱処理を行わなければならない。そのため、不純物の活性化が不十分になりやすい。そこで、ＦＺウェハーの一方の主面にダイオードのＰアノード層とアノード電極を形成した後、他方の主面を研削し、その研削面にリンや砒素をイオン注入により導入し、レーザ光の照射によりリンや砒素を活性化させる方法が公知である（例えば、特許文献２参照。）。ＦＺウェハーは、フローティングゾーン法により作製されたインゴットから切り出されたウェハーであり、エピタキシャルウェハーよりも安価である。

ところで、ダイオードに関して、順電圧の温度係数が正であることが望ましいという報告がある（例えば、非特許文献１参照。）。これは、ＩＧＢＴモジュールの大電流化（例えば、５００Ａ以上）によってモジュール内でＩＧＢＴチップとフリーホイーリングダイオード（以下、ＦＷＤとする）チップを並列接続する必要がある場合に、特定のチップへの電流集中を抑えることができるので、チップ間の電流のバランスを安定に保つことができるからである。

順電圧の温度係数を正にするには、少数キャリアのライフタイム制御（ライフタイムキラーの導入量の制御）を電子線照射で行うことが前提となる（例えば、特許文献３参照。）。ライフタイム制御の代表的な方法の一つである白金を拡散させる方法では、白金の示すエネルギー準位が浅いため、ダイオードの温度係数は負になってしまうからである。

しかし、前記非特許文献１の中で、電子線照射法を用いた場合には、ダイオードの逆回復特性がいわゆるハードリカバリーとなりやすく、逆回復中の発振が起こりやすいということが指摘されている。これは、電子線照射によって生成される半導体基板中の結晶欠陥の濃度分布が、基板の厚さ方向、すなわち電子線の照射方向に対して一様になるからである。

従って、正の順電圧の温度係数を有する素子を作製するには、電子線照射によってライフタイム制御を行うだけでなく、ソフトリカバリーとなるような結晶欠陥分布を実現する方法が必要となる。そのような方法の一つとして、Ｎドリフト層の不純物濃度を、その中央付近でピークとなり、このピークの位置からＰアノード層側およびＮカソード層側に緩やかに減少するようにする方法が公知である（例えば、特許文献４参照。）。

特表２００２−５２０８８５号公報（第１７頁） 米国特許第６７５９３０１号明細書（第５欄、第２０−３６行） 特開２００１−１７７１１４号公報（図２、段落番号００１６） 特開２００３−３１８４１２号公報（図１３、段落番号００７９）

ミチオ・ネモト（Ｍｉｃｈｉｏ Ｎｅｍｏｔｏ）、外５名、「アン アドバンスト ＦＷＤ デザイン コンセプト ウィズ スピアリア ソフト リバース リカバリ キャラクタリスティクス（Ａｎ Ａｄｖａｎｃｅｄ ＦＷＤ Ｄｅｓｉｇｎ Ｃｏｎｃｅｐｔ ｗｉｔｈ Ｓｕｐｅｒｉｏｒ Ｓｏｆｔ Ｒｅｖｅｒｓｅ Ｒｅｃｏｖｅｒｙ Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ）」、（米国）アイエスピーエスディ プロシーディングズ（ＩＳＰＳＤ Ｐｒｏｃｅｅｄｉｎｇｓ）、２０００年、ｐ．１１９−１２２

しかしながら、前記特許文献４に開示された方法は、エピタキシャルウェハーを用いるため、近時、主流となりつつあるＦＺウェハーを用いた安価な製造方法には適さない。そこで、ＦＺウェハーを用い、電子線照射によってライフタイム制御を行う場合でも、ソフトリカバリー特性を有する素子が得られる製造方法を新たに開発する必要がある。

この発明は、上述した事情に鑑みなされたものであり、半導体基板の裏面研削工程を含む製造方法において、ソフトリカバリー特性を有する素子を作製することができる半導体装置および半導体装置の製造方法を提供することを目的とする。

上述した課題を解決し、目的を達成するため、本発明の発明者らは、鋭意研究を重ねた結果、電子線照射による結晶欠陥を有する半導体にＹＡＧレーザを照射することによって、その照射面からある程度の深さまでの領域の欠陥を回復させることができることを発見した。本発明は、この発見に基づいてなされたものである。なお、ＹＡＧ２ωレーザによる欠陥回復の詳細については、本発明者らが先に出願した特願２００４−０３６５４７号の明細書に開示されている。

この発明にかかる半導体装置は、第１導電型半導体基板と、前記第１導電型半導体基板の一方の主面の表面層に設けられた、前記第１導電型半導体基板よりも高濃度な第２導電型の第１半導体層と、前記第１導電型半導体基板の他方の主面の表面層に設けられた、前記第１導電型半導体基板よりも高濃度な第１導電型または第２導電型の第２半導体層と、を備え、前記第１導電型半導体基板の他方の主面から全体の厚さの５％に相当する深さ以上３０％に相当する深さ以下の範囲の任意の深さまでの第１領域のライフタイムは、前記第１導電型半導体基板の前記第１領域以外の第２領域のライフタイムよりも高いことを特徴とする。

この発明にかかる半導体装置は、上述した発明において、前記第２領域のライフタイムは、前記第１導電型半導体基板の厚さ方向に一様であることを特徴とする。

この発明にかかる半導体装置は、上述した発明において、前記第１半導体層をアノードとし、前記第１導電型半導体基板および第１導電型の前記第２半導体層をカソードとするダイオードであることを特徴とする。

この発明にかかる半導体装置は、上述した発明において、第２導電型の前記第２半導体層をコレクタとし、金属−酸化膜−前記第１半導体層からなる絶縁ゲート構造を有する絶縁ゲート型バイポーラトランジスタであることを特徴とする。

この発明にかかる半導体装置の製造方法は、第１導電型の第１半導体層と、前記第１半導体層よりも高濃度で、かつ前記第１半導体層の一方の主面側で同第１半導体層に接する第２導電型の第２半導体層と、前記第１半導体層よりも高濃度で、かつ前記第１半導体層の他方の主面側で同第１半導体層に接する第１導電型または第２導電型の第３半導体層と、を備えた半導体装置を製造するにあたって、第１導電型半導体基板の一方または他方の主面に荷電粒子を照射して前記半導体基板中に結晶欠陥を導入する工程と、結晶欠陥が導入された半導体基板の前記他方の主面を研削する工程と、研削により露出した面から前記半導体基板中に第１導電型または第２導電型の不純物をイオン注入法により導入する工程と、研削により露出した面にレーザ光を照射して、前記半導体基板中に導入された不純物を電気的に活性化させるとともに、前記半導体基板中に導入された結晶欠陥のうち、レーザ光の照射面から所定の深さまでの領域の結晶欠陥を回復させる工程と、を含み、レーザ光の照射により結晶欠陥を回復させる領域を、レーザ光の照射面から、研削後の全体の厚さの５％に相当する深さ以上３０％に相当する深さ以下の範囲の任意の深さまでとすることを特徴とする。

上述した発明によれば、荷電粒子の照射により半導体基板中に結晶欠陥が導入されるが、レーザ光を照射することにより、基板中に導入された結晶欠陥のうち、レーザ光の照射面から所定の深さまでの領域の結晶欠陥が回復する。それによって、レーザ光の照射面から所定の深さまでの領域では、少数キャリアのライフタイムが、荷電粒子を照射する前の値まで回復するので、ソフトリカバリー特性が向上する。また、レーザ光の照射面から、研削後の全体の厚さの５％に相当する深さまでの領域の結晶欠陥を回復させることによって、ソフトリカバリー効果が生じる。そして、レーザ光の照射面から、研削後の全体の厚さの３０％に相当する深さまでの領域の結晶欠陥を回復させることによって、十分なソフトリカバリー効果が得られる。

ただし、レーザ光の照射面から、研削後の全体の厚さの３０％に相当する深さよりもさらに深い領域まで結晶欠陥を回復させる場合には、レーザを照射する際に、高いエネルギー密度が必要となる。レーザの照射エネルギー密度が高くなると、レーザ照射面の温度が半導体の沸点（シリコンの場合には、３２６７℃）を超えてしまうため、アブレーションが発生し、半導体の表面が荒れてしまう。従って、本発明では、結晶欠陥の回復領域は、研削後の全体の厚さの３０％以内であるのが望ましい。

この発明にかかる半導体装置の製造方法は、上述した発明において、前記半導体基板中に導入された不純物は第１導電型であり、レーザ光を照射して前記半導体基板中に導入された第１導電型の不純物を電気的に活性化させることにより、第１導電型の前記第３半導体層を形成することを特徴とする。

この発明にかかる半導体装置の製造方法は、上述した発明において、前記半導体基板中に導入された不純物は第２導電型であり、レーザ光を照射して前記半導体基板中に導入された第２導電型の不純物を電気的に活性化させることにより、第２導電型の前記第３半導体層を形成することを特徴とする。

この発明にかかる半導体装置の製造方法は、上述した発明において、前記半導体基板の一方の主面に前記第２半導体層と前記第２半導体層に電気的に接続する第１電極を形成した後に、荷電粒子の照射によって半導体基板中に結晶欠陥を導入する工程を行うことを特徴とする。

上述した発明によれば、レーザ光の照射によって局所的に加熱して不純物の活性化処理と結晶欠陥の回復処理を行うので、レーザ光の照射前にその照射面とは反対の面に既に所定の不純物濃度の第２半導体層や金属等の第１電極が形成されていても、それらに対する影響はない。従って、半導体基板の一方の主面側に素子の構造の一部が既に形成されていても、何ら問題なく、本発明方法を適用して、半導体基板中に結晶欠陥を導入し、半導体基板の他方の主面側の表層部分の結晶欠陥を回復させることができる。

この発明にかかる半導体装置の製造方法は、上述した発明において、レーザ光の照射により結晶欠陥を回復させる領域を、レーザ光の照射面から、１０μｍ以上４０μｍ以下の範囲の任意の深さまでとすることを特徴とする。

上述した発明によれば、研削後の全体の厚さが１４０μｍ程度である場合、レーザ光の照射面から１０μｍの深さまでの領域の結晶欠陥を回復させることによって、ソフトリカバリー効果が生じる。そして、レーザ光の照射面から４０μｍの深さまでの領域の結晶欠陥を回復させることによって、十分なソフトリカバリー効果が得られる。

この発明にかかる半導体装置の製造方法は、上述した発明において、レーザ光の照射エリアごとに、複数のレーザ照射装置から所定の遅延時間だけ照射タイミングをずらして複数のパルスレーザを連続的に照射することを特徴とする。

上述した発明によれば、複数のパルスレーザを所定の遅延時間だけずらして連続的に照射すると、先のパルスでは、結晶欠陥の導入領域の再結晶化を図ることが難しいため、レーザ照射領域には結晶欠陥が残ってしまうが、後のパルスによって再結晶化が進むようになる。これによって、レーザ照射面から適当な深さまでの領域の結晶欠陥が回復し、ソフトリカバリー効果が生じる。

この発明にかかる半導体装置の製造方法は、上述した発明において、レーザ光の照射エリアごとに、レーザ光を照射する際のエネルギー密度を合計で１Ｊ／ｃｍ²以上４Ｊ／ｃｍ²以下とすることを特徴とする。

上述した発明によれば、レーザ光を照射する際のエネルギー密度が合計で１Ｊ／ｃｍ²以上であれば、レーザ照射面から適当な深さまでの領域の結晶欠陥を回復させることができる。また、レーザ光を照射する際のエネルギー密度が合計で４Ｊ／ｃｍ²を超えると、レーザ照射面の温度が半導体の沸点（シリコンの場合には、３２６７℃）を超えてしまうため、アブレーションが発生し、半導体の表面が荒れてしまう。従って、本発明では、レーザ光を照射する際のエネルギー密度は、合計で４Ｊ／ｃｍ²以下であるのが望ましい。

この発明にかかる半導体装置の製造方法は、上述した発明において、前記レーザ光としてＹＡＧレーザを用いることを特徴とする。上述した発明によれば、ＹＡＧ第２高調波のような高エネルギーのレーザ光を用いることによって、レーザ照射面から適当な深さまでの領域の結晶欠陥を効率よく回復させることができる。

この発明にかかる半導体装置の製造方法は、上述した発明において、前記荷電粒子として電子線を用いることを特徴とする。上述した発明によれば、電子線を用いることによって、半導体基板中に結晶欠陥を一様に分布するように導入することができる。

この発明にかかる半導体装置の製造方法は、上述した発明において、前記半導体基板としてＦＺウェハーを用いることを特徴とする。上述した発明によれば、ＦＺウェハーがエピタキシャルウェハーよりも安価であるので、安価な半導体装置が得られる。

本発明にかかる半導体装置および半導体装置の製造方法によれば、半導体基板の裏面研削工程を含む製造方法において、ソフトリカバリー特性を有する素子を作製することができるという効果を奏する。特に、逆回復時間および損失が従来よりも大幅に減り、かつソフトリカバリー特性が向上したダイオードを実現できる。また、電気的損失および放射電磁ノイズの低い、環境問題を考慮したＩＧＢＴモジュールやＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）を実現できる。

本発明にかかる半導体装置の製造方法の一例を工程順に示す要部断面図である。 本発明にかかる半導体装置の製造方法の一例を工程順に示す要部断面図である。 本発明にかかる半導体装置の製造方法の一例を工程順に示す要部断面図である。 本発明にかかる半導体装置の製造方法により作製されたダイオードの構成および特性を説明する図である。 ＹＡＧレーザ照射時のダブルパルスの照射遅延時間とダイオードの順電圧との関係を示す図である。 ライフタイム分布を説明する図である。 結晶欠陥の回復領域の幅と順電圧との関係を示す図である。 図５のＡで示すダイオードの逆回復波形を示す図である。 図５のＢで示すダイオードの逆回復波形を示す図である。 図５のＣで示すダイオードの逆回復波形を示す図である。 単相チョッパー回路の構成を示す図である。 ＡＣ−ＡＣ用インバータ−コンバーターの構成を示す図である。 力率改善回路の構成を示す図である。

以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ＮまたはＰを冠記した層では、それぞれ電子または正孔が多数キャリアであることを意味する。また、Ｎに付す＋および−は、それぞれ相対的に不純物濃度が高いまたは低いことを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。

図１〜図３は、本発明にかかる半導体装置の製造方法の一例を工程順に示した要部断面図である。まず、半導体基板１として、例えば５インチ径のＮ^-ＦＺウェハーを用意する（図１）。例えば１２００Ｖクラスの場合、半導体基板１の比抵抗は４０〜７０Ωｃｍである。この半導体基板１を第１半導体層として用い、標準的なダイオードのプロセス工程によって、半導体基板１の一方の主面に第２半導体層となるＰアノード層２と、図示しないガードリングエッジ構造を形成する。さらに、Ｐアノード層２にオーミック接触する第１電極としてアノード電極３を形成する。図中２００は、この状態における不純物濃度のプロファイルを示している。

続いて、半導体基板１に電子線等のイオン化した荷電粒子を照射して半導体基板１の中に結晶欠陥を導入し、熱処理を行う。次いで、ウェハー（半導体基板１）の他方の主面に対して研削やウエットエッチングなどを行い、ウェハーを所定の厚さにする。例えば１２００Ｖクラスの場合には、ウェハーの厚さを１００〜１６０μｍにするのが一般的である。その後、半導体基板１の研削等により露出した面（以下、研削による露出面とする）に対して不純物のイオン注入を行い、半導体基板１の中に不純物を導入する。

さらに、研削による露出面にＹＡＧ第２高調波レーザ等のレーザ光をダブルパルス法にて照射する。ダブルパルス法とは、レーザ光の照射エリアごとに、複数のレーザ照射装置から所定の遅延時間だけ照射タイミングをずらして複数のパルスレーザを連続的に照射する方法である。ダブルパルス法については、本発明者らが先に出願した特願２００４−０３６５４７号の明細書（例えば、段落番号００３０〜００３２、００３７）を参照されたい。

本実施の形態では、ダブルパルス法によりレーザ光を照射する際のエネルギー密度は、レーザ光の照射エリアごとに、合計で１Ｊ／ｃｍ²以上４Ｊ／ｃｍ²以下である。このレーザ照射によって、半導体基板１の中の不純物が電気的に活性化して第３半導体層となるＮ⁺カソード層４ができる。

同時に、荷電粒子の照射により半導体基板１の中に導入された結晶欠陥のうち、レーザ光の照射面、すなわち研削による露出面から、研削後の全体の厚さの５％に相当する深さ以上３０％に相当する深さ以下の範囲の任意の深さまでの領域の結晶欠陥が回復する。例えば、研削後の全体の厚さが１４０μｍである場合には、レーザ光の照射面から、１０μｍ以上４０μｍ以下の範囲の任意の深さまでの領域で結晶欠陥が回復する。その後、研削による露出面にチタン（Ｔｉ）、ニッケル（Ｎｉ）および金（Ａｕ）をこの順で積層させて第２電極となるカソード電極５を形成する（図３）。図中３００は、この状態における不純物濃度のプロファイルを示している。

次に、上述した製造方法により作製されたダイオードの特性について説明する。図４は、上述した製造方法により作製されたダイオードの構成および特性を説明するための図である。図４は、ダイオードの要部断面を表している。また、アノード電極３からの距離とネットドーピング濃度との関係の特性図４１０と、アノード電極３からの距離とライフタイム分布との関係の特性図４２０を示した。特性図４１０，４２０の横軸、すなわちアノード電極３からの距離は、上部の断面図に対応している。

ここでは、一例として、１２００Ｖクラスの耐圧で、１５０Ａの定格電流となるように、チップサイズを１０ｍｍ×１０ｍｍとした。また、半導体基板１の比抵抗は６０Ωｃｍであり、半導体基板１のリン濃度は８．０×１０¹³ａｔｏｍｓ／ｃｃであった。また、Ｐアノード層２の濃度を５×１０¹⁶ａｔｏｍｓ／ｃｃとし、その深さを３μｍとした。アノード電極は、ＡｌＳｉ１％で形成した。

また、電子線を加速電圧４．８ＭｅＶで、線量を１００ｋＧｙで照射することによって結晶欠陥を導入した。電子線照射後、３５０℃で１時間程度の熱処理を行った。さらに、研削やウエットエッチングなどによってウェハーの厚さを１４０μｍにした。また、Ｎ⁺カソード層４を形成するために、加速電圧５０ｋｅＶで、ドーズ量１×１０¹⁹ａｔｏｍｓ／ｃｍ²のリンをイオン注入した。さらに、ＹＡＧ第２高調波レーザを照射する際の、エネルギー密度を合計で３Ｊ／ｃｍ²とし、ダブルパルスの遅延時間を３００ｎｓとした。

本発明者らは、ＹＡＧレーザ照射時のダブルパルスの照射遅延時間を種々変更してダイオードを作製し、得られたダイオードの電気的特性を調べた結果、照射遅延時間によって順電圧に明確な差が生じることを見出した。図５は、ＹＡＧレーザ照射時のダブルパルスの照射遅延時間と、図４に示すダイオードの１５０Ａにおける順電圧（室温）との関係を示す図である。図５から明らかなように、照射遅延時間が０ｎｓ、１００ｎｓ、２００ｎｓ、３００ｎｓ、４００ｎｓおよび５００ｎｓのときの順電圧は、それぞれ約１．７Ｖ、約１．６４Ｖ、約１．５６Ｖ、約１．５２Ｖ、約１．５６Ｖおよび約１．７６Ｖである。

このように順電圧に差が生じる理由は、以下の通りである。すなわち、ＹＡＧレーザを照射する前の状態では、周知のように、電子線照射による結晶欠陥はウェハーに一様に分布している。本実施の形態のように、ウェハーを研削および研磨し、リンをイオン注入した後に、上述した条件でＹＡＧレーザを照射することによって、その照射面から約２．６μｍの深さまでの領域では１４１４℃以上の高温となり、シリコンが溶融する。

ＹＡＧレーザの照射が終わると、１００ｎｓのオーダーで急速に温度が減少する。レーザの照射終了から１μｓ経過した時点で、その照射面から３０μｍの深さの位置では約５００℃になる。すなわち、レーザの照射面から３０μｍの深さまでの領域の温度は５００℃以上であり、容易に電子線照射による結晶欠陥が回復する。従って、この領域のライフタイムは、電子線照射前の値（約３０μｓ）まで回復する。

次に、デバイスシミュレーションにより、ライフタイム分布を仮定し、そのときの順電圧を計算した。図６は、仮定したライフタイム分布を示す図であり、横軸をアノード電極３からの距離とし、縦軸をライフタイムとしている。また、Ｎ⁺カソード層４とカソード電極５との界面を１４０μｍの位置にしている。

ここでは、電子線照射を想定した従来の一様なライフタイムを０．３５μｓと仮定している。そして、Ｎ⁺カソード層４とカソード電極５との界面から２０μｍ（図６の７％回復の場合）、４０μｍ（図６の２１％回復の場合）、６０μｍ、８０μｍ、１００μｍ、１２０μｍおよび１４０μｍまでの領域で結晶欠陥が回復してライフタイムが１５μｓになり、それぞれ、それよりも手前の領域（アノード電極３寄りの領域）のライフタイムを０．３５μｓと仮定している。

図７は、図６に示すようにライフタイム分布を仮定したときの、結晶欠陥の回復領域の幅と１５０Ａおよび５Ａの電流が流れるときの順電圧との関係を示す図である。なお、結晶欠陥の回復領域の幅とは、図６に示すライフタイム分布においてライフタイムが１５μｓとなっている領域の幅のことである。

図７から、１５０Ａおよび５Ａのいずれにおいても、結晶欠陥の回復領域の幅が伸びるほど順電圧が低くなることがわかる。１５０Ａの場合、結晶欠陥の回復領域の幅が２０μｍ（ウェハーの最終厚さの全体に対して約１４％）のときの順電圧は、結晶欠陥の回復領域の幅が０μｍのときの順電圧、すなわち結晶欠陥の回復領域がない場合の順電圧よりも約０．２Ｖ低くなる。

また、図５の実測値から、１５０Ａの場合、最も結晶欠陥が回復している、すなわち最も順電圧が低いのは、ＹＡＧレーザ照射時のダブルパルスの照射遅延時間が３００ｎｓで、順電圧が約１．５２Ｖの場合（図５のＡ）であることがわかる。１５０Ａの場合、図７にＡで示すように、約１．５２Ｖの順電圧に対応する結晶欠陥の回復領域の幅は、約３０μｍであることがわかる。つまり、ウェハーの最終厚さの全体に対して約２１％の領域で結晶欠陥が回復したときに最も順電圧が低くなることがわかる。

換言すれば、順電圧を最も低くするには、ウェハーの最終厚さの全体に対して約２１％の領域で結晶欠陥を回復させればよいことになる。また、図７に示すように、ＹＡＧレーザ照射時のダブルパルスの照射遅延時間が５００ｎｓで、順電圧が約１．７６Ｖの場合（図５のＢ）の結晶欠陥の回復領域の幅は、約５μｍ（ウェハーの最終厚さの全体に対して約３％）である。さらに、ＹＡＧレーザ照射時のダブルパルスの照射遅延時間が０ｎｓで、順電圧が約１．７Ｖの場合（図５のＣ）の結晶欠陥の回復領域の幅は、約１０μｍ（ウェハーの最終厚さの全体に対して約７％）である。

図８、図９および図１０は、それぞれ図１１に示す単相チョッパー回路１０における図５のＡ、ＢおよびＣで示すダイオードの室温での逆回復波形を示す図である。これらの図において、Ｉａｋはアノード電流であり、Ｖａｋはアノード・カソード間の電圧である。単相チョッパー回路１０では、逆回復順電流が１５Ａで定格電流の１／１０であり、ＤＣバス電圧が９００Ｖであり、負荷インダクタンスＬｍが１ｍＨである。また、スイッチングＩＧＢＴは、標準的な１２００Ｖ／１５０ＡのＦＳ（フィールドストップ型）−ＩＧＢＴであり、そのゲート抵抗は、オン側で０Ωであり、オフ側で３３Ωである。主回路の回路浮遊インダクタンスＬｓは２００ｎＨである。

図８〜図１０から明らかなように、最も結晶欠陥を回復させたＡのダイオードが、発振がなくソフトリカバリーであることがわかる。それに対して、Ｃのダイオードは、丁度発振を開始する条件にあり、また、Ｂのダイオードは明らかに発振しており、そのピーク電圧がＡおよびＣの両ダイオードよりもはるかに高いことがわかる。従って、ソフトリカバリーとするには、結晶欠陥の回復領域を増やせばよいことがわかる。ただし、ウェハー全体にわたって結晶欠陥を回復させてしまうと全く意味をなさなくなる。

以上の結果より、Ｎ⁺カソード層４とカソード電極５との界面から、薄板化した後のウェハー全体の厚さの５％以上に相当する深さまでの領域で結晶欠陥を回復させれば、ソフトリカバリー効果が得られることは明白である。また、結晶欠陥を回復させる領域の、Ｎ⁺カソード層４とカソード電極５との界面からの深さを、薄板化した後のウェハー全体の厚さの２０〜３０％にすることによって、十分なソフトリカバリー効果が得られる。

なお、Ｎ⁺カソード層４とカソード電極５との界面から、薄板化した後のウェハー全体の厚さの３０％（本実施の形態では、約４０μｍ）を超える深さまでの領域で結晶欠陥を回復させようとすると、ＹＡＧレーザの照射エネルギー密度をおよそ４Ｊ／ｃｍ²以上にする必要がある。この場合には、レーザ照射面の温度がシリコンの沸点（３２６７℃）を超えてしまうため、アブレーションが生じ、レーザ照射面が荒れてしまう。従って、結晶欠陥の回復領域は、レーザ照射面から、薄板化した後のウェハー全体の厚さの３０％に相当する深さまでの範囲であるのが望ましい。

Ｎ⁺カソード層４を形成するために研削による露出面から半導体基板１の中に注入したリンを活性化させるためだけであれば、１Ｊ／ｃｍ²以下、例えば５００ｍＪ／ｃｍ²の照射エネルギー密度で、０ｎｓの照射遅延時間、すなわち遅延なしでＹＡＧレーザのパルスを照射すれば、十分にコンタクト抵抗の低いＮ⁺カソード層４を形成することができる。また、ＹＡＧレーザに限らず、エネルギー密度の低いエキシマレーザなどを用いても同様である。しかし、本実施の形態のように電子線等の軽い荷電粒子の照射によって結晶欠陥を生成し、かつソフトリカバリーとするためには、上述したダブルパルス法でＹＡＧレーザを照射して、ソフトリカバリーに必要な結晶欠陥の回復分布、すなわちライフタイム分布を得る必要がある。

１２００Ｖ以外の耐圧クラス、例えば６００Ｖクラスのダイオードについても同様である。６００Ｖクラスについては、半導体基板の比抵抗を１５〜３０Ωｃｍ、例えば２０Ωｃｍとし、研削および研磨後の最終的なウェハー厚さを５０〜７０μｍ、例えば６０μｍとする。そして、例えば、電子線照射の照射線量を３００ｋＧｙとし、ＹＡＧレーザの照射エネルギー密度を２．８Ｊ／ｃｍ²とし、照射遅延時間を３００ｎｓにすれば、順方向電流の電流密度が４００Ａ／ｃｍ²のときに順電圧は１．３Ｖとなる。

同じ条件で、照射遅延時間を５００ｎｓにすると、順電圧は１．６Ｖとなり、図５と同様の特性が得られる。ＤＣバス電圧５００Ｖ、電流密度４００Ａ／ｃｍ²からの逆回復波形（室温）は、照射遅延時間が３００ｎｓのダイオードでは発振がなく、照射遅延時間が５００ｎｓのダイオードでは発振する。

また、本発明は、ダイオードに限らず、通常のＩＧＢＴや逆阻止ＩＧＢＴに適用することもできる。本発明を適用したＩＧＢＴ等では、低損失で、かつ発振を抑えたターンオフを実現できる。特に、逆阻止ＩＧＢＴを作製する際には、ＦＺバルクウェハーを用い、そのおもて面にゲート構造やエミッタ構造やエッジ構造を作製し、電子線を１００ｋＧｙ以下で照射した後に、ウェハー全体の最終的な厚さが１００μｍ前後になるようにウェハーの裏面を研削および研磨し、研削による露出面に対してボロンのイオン注入とレーザ照射によるボロンの活性化工程がある。

一方、ターンオフ時には、ダイオードの逆回復と同様に表側から空乏層が広がり、キャリアが消滅していくが、ダイオードの場合と同様に、キャリアの急激な消滅を抑えることができるので、発振のないスムーズなターンオフが可能となる。従って、低損失でソフトリカバリーなダイオードや、発振のないスムーズなターンオフが可能なＩＧＢＴを作製することができる。また、そのような特性を有するＩＧＢＴモジュールを用いたＰＷＭインバータ等の電力変換装置において、過電圧破壊やＥＭＩノイズの発生を抑えることができる。

図１２および図１３は、実施の形態のダイオードやＦＳ−ＩＧＢＴの適用例を示す図である。図１２に示すＡＣ−ＡＣ用インバータ−コンバーター２０は、効率良く誘導電動機やサーボモータ等を制御することが可能で、産業や電鉄などで広く用いられる。図１３に示す力率改善回路（ＰＦＣ回路）３０は、ＡＣ−ＡＣ変換の入力電流を正弦波状に制御して波形改善をはかる回路であり、スイッチング電源用に用いられる。

実施の形態によれば、逆回復時間および損失が従来よりも大幅に低減し、かつソフトリカバリー特性が向上したダイオードを実現できる。また、電気的損失および放射電磁ノイズの低い、環境問題を考慮したＩＧＢＴモジュールやＩＰＭを実現できる。

以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、実施の形態中に記載した寸法や濃度などは一例であり、本発明はそれらの値に限定されるものではない。また、各実施の形態では第１導電型をＮ型とし、第２導電型をＰ型としたが、本発明は第１導電型をＰ型とし、第２導電型をＮ型としても同様に成り立つ。

以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、電力用半導体装置に有用であり、特に、高速かつ低損失であるとともに、ソフトリカバリー特性を備えたダイオードまたはＩＧＢＴに適している。

１ 第１半導体層（半導体基板）
２ 第２半導体層（Ｐアノード層）
３ 第１電極（アノード電極）
４ 第３半導体層（Ｎ⁺カソード層）
５ 第２電極（カソード電極）

Claims (14)

1. 第１導電型半導体基板と、
   前記第１導電型半導体基板の一方の主面の表面層に設けられた、前記第１導電型半導体基板よりも高濃度な第２導電型の第１半導体層と、
   前記第１導電型半導体基板の他方の主面の表面層に設けられた、前記第１導電型半導体基板よりも高濃度な第１導電型または第２導電型の第２半導体層と、
   を備え、
   前記第１導電型半導体基板の他方の主面から全体の厚さの５％に相当する深さ以上３０％に相当する深さ以下の範囲の任意の深さまでの第１領域のライフタイムは、前記第１導電型半導体基板の前記第１領域以外の第２領域のライフタイムよりも高いことを特徴とする半導体装置。
2. 前記第２領域のライフタイムは、前記第１導電型半導体基板の厚さ方向に一様であることを特徴とする請求項１に記載の半導体装置。
3. 前記第１半導体層をアノードとし、前記第１導電型半導体基板および第１導電型の前記第２半導体層をカソードとするダイオードであることを特徴とする請求項１または２に記載の半導体装置。
4. 第２導電型の前記第２半導体層をコレクタとし、金属−酸化膜−前記第１半導体層からなる絶縁ゲート構造を有する絶縁ゲート型バイポーラトランジスタであることを特徴とする請求項１または２に記載の半導体装置。
5. 第１導電型の第１半導体層と、前記第１半導体層よりも高濃度で、かつ前記第１半導体層の一方の主面側で同第１半導体層に接する第２導電型の第２半導体層と、前記第１半導体層よりも高濃度で、かつ前記第１半導体層の他方の主面側で同第１半導体層に接する第１導電型または第２導電型の第３半導体層と、を備えた半導体装置を製造するにあたって、
   第１導電型半導体基板の一方または他方の主面に荷電粒子を照射して前記半導体基板中に結晶欠陥を導入する工程と、
   結晶欠陥が導入された半導体基板の前記他方の主面を研削する工程と、
   研削により露出した面から前記半導体基板中に第１導電型または第２導電型の不純物をイオン注入法により導入する工程と、
   研削により露出した面にレーザ光を照射して、前記半導体基板中に導入された不純物を電気的に活性化させるとともに、前記半導体基板中に導入された結晶欠陥のうち、レーザ光の照射面から所定の深さまでの領域の結晶欠陥を回復させる工程と、
   を含み、
   レーザ光の照射により結晶欠陥を回復させる領域を、レーザ光の照射面から、研削後の全体の厚さの５％に相当する深さ以上３０％に相当する深さ以下の範囲の任意の深さまでとすることを特徴とする半導体装置の製造方法。
6. 前記半導体基板中に導入された不純物は第１導電型であり、
   レーザ光を照射して前記半導体基板中に導入された第１導電型の不純物を電気的に活性化させることにより、第１導電型の前記第３半導体層を形成することを特徴とする請求項５に記載の半導体装置の製造方法。
7. 前記半導体基板中に導入された不純物は第２導電型であり、
   レーザ光を照射して前記半導体基板中に導入された第２導電型の不純物を電気的に活性化させることにより、第２導電型の前記第３半導体層を形成することを特徴とする請求項５に記載の半導体装置の製造方法。
8. 前記半導体基板の一方の主面に前記第２半導体層と前記第２半導体層に電気的に接続する第１電極を形成した後に、荷電粒子の照射によって半導体基板中に結晶欠陥を導入する工程を行うことを特徴とする請求項５〜７のいずれか一つに記載の半導体装置の製造方法。
9. レーザ光の照射により結晶欠陥を回復させる領域を、レーザ光の照射面から、１０μｍ以上４０μｍ以下の範囲の任意の深さまでとすることを特徴とする請求項５〜８のいずれか一つに記載の半導体装置の製造方法。
10. レーザ光の照射エリアごとに、複数のレーザ照射装置から所定の遅延時間だけ照射タイミングをずらして複数のパルスレーザを連続的に照射することを特徴とする請求項５〜８のいずれか一つに記載の半導体装置の製造方法。
11. レーザ光の照射エリアごとに、レーザ光を照射する際のエネルギー密度を合計で１Ｊ／ｃｍ²以上４Ｊ／ｃｍ²以下とすることを特徴とする請求項１０に記載の半導体装置の製造方法。
12. 前記レーザ光としてＹＡＧレーザを用いることを特徴とする請求項５〜１１のいずれか一つに記載の半導体装置の製造方法。
13. 前記荷電粒子として電子線を用いることを特徴とする請求項５〜１２のいずれか一つに記載の半導体装置の製造方法。
14. 前記半導体基板としてＦＺウェハーを用いることを特徴とする請求項５〜１３のいずれか一つに記載の半導体装置の製造方法。

Images