JP2012199631A5

JP2012199631A5 -

Info

Publication number: JP2012199631A5
Application number: JP2011060824A
Authority: JP
Filing date: 2011-03-18
Publication date: 2014-05-01
Anticipated expiration: 2031-03-18

Claims

振動子に接続される発振回路と、
前記発振回路から出力された信号が入力されるバッファー回路と、
を含み、
前記バッファー回路は、
前記発振回路から出力された信号が入力されるプリバッファーと、
前記プリバッファーから出力された信号が入力されたときに、第１の出力信号を出力する第１の出力バッファーと、
前記プリバッファーから出力された信号が入力されたときに、第２の出力信号を出力する第２の出力バッファーと、
を含み、
前記第１の出力バッファーが動作イネーブル状態に設定され、前記第２の出力バッファーが動作ディスエーブル状態に設定される第１のモードと、
前記第１の出力バッファー及び前記第２の出力バッファーが動作イネーブル状態に設定される第２のモードと、を有し、
前記第１のモードでは、前記プリバッファーの駆動能力が、前記第２のモードに比べて低い駆動能力に設定されることを特徴とする回路装置。
請求項１に記載の回路装置において、
前記バッファー回路は、
前記プリバッファーの出力ノードと前記第２の出力バッファーの入力ノードとの間に設けられるスイッチ回路を含み、
前記スイッチ回路は、前記第１のモードではオフ状態に設定され、前記第２のモードではオン状態に設定されることを特徴とする回路装置。
請求項１又は２に記載の回路装置において、
前記第１の出力バッファー、或いは前記第１の出力バッファー及び前記第２の出力バッファーが、クリップドサイン波の信号を出力するクリップドサイン波出力回路により構成されることを特徴とする回路装置。
請求項３に記載の回路装置において、
前記クリップドサイン波出力回路は、
高電位側電源ノードと出力ノードとの間に設けられる第１のトランジスターと、
前記出力ノードと前記高電位側電源よりも電圧の低い低電位側電源ノードとの間に設けられる第２のトランジスターと、
前記第１のトランジスターのゲートノードである第１のゲートノードに対してバイアス電圧を設定する第１のバイアス電圧設定回路と、
前記第２のトランジスターのゲートノードである第２のゲートノードに対してバイアス電圧を設定する第２のバイアス電圧設定回路と、
前記プリバッファーからの信号が入力される入力ノードと前記第１のゲートノードとの間に設けられる第１のキャパシターと、
前記入力ノードと前記第２のゲートノードとの間に設けられる第２のキャパシターと、
を含むことを特徴とする回路装置。
請求項４に記載の回路装置において、
前記第１のバイアス電圧設定回路は、
前記高電位側電源ノードと前記第１のゲートノードとの間に直列に設けられる第１の抵抗素子及び第１のスイッチ素子と、
前記第１のゲートノードと前記低電位側電源ノードとの間に設けられる第２の抵抗素子を含み、
前記第２のバイアス電圧設定回路は、
前記高電位側電源ノードと前記第２のゲートノードとの間に直列に設けられる第３の抵抗素子及び第２のスイッチ素子と、
前記第２のゲートノードと前記低電位側電源ノードとの間に設けられる第４の抵抗素子及び第３のスイッチ素子を含み、
動作イネーブル状態では、前記第１のスイッチ素子及び前記第３のスイッチ素子がオン状態に設定され、前記第２のスイッチ素子がオフ状態に設定され、
動作ディスエーブル状態では、前記第１のスイッチ素子及び前記第３のスイッチ素子がオフ状態に設定され、前記第２のスイッチ素子がオン状態に設定されることを特徴とする回路装置。
請求項４又は５に記載の回路装置において、
前記第１のキャパシター及び前記第２のキャパシターは、ＭＩＭ（Metal-Insulator-Metal）構造のキャパシターにより構成され、
ＭＩＭ構造の前記第１のキャパシターの上部電極が前記入力ノードに接続され、下部電極が前記第１のゲートノードに接続され、
ＭＩＭ構造の前記第２のキャパシターの上部電極が前記入力ノードに接続され、下部電極が前記第２のゲートノードに接続されることを特徴とする回路装置。
請求項１又は２に記載の回路装置において、
前記第１の出力バッファーがクリップドサイン波の信号を出力するクリップドサイン波出力回路により構成され、前記第２の出力バッファーが、矩形波の信号を出力する矩形波出力回路により構成されることを特徴とする回路装置。
請求項１乃至７のいずれか一項に記載の回路装置において、
前記第１の出力バッファー及び前記第２の出力バッファーが動作ディスエーブル状態に設定された場合に、前記プリバッファーが動作ディスエーブル状態に設定されることを特徴とする回路装置。
請求項１乃至８のいずれか一項に記載の回路装置において、
前記バッファー回路は、
前記プリバッファーから出力された信号が入力されたときに、第３の出力信号を出力する第３の出力バッファーを含み、
さらに前記第３の出力バッファーが動作ディスエーブル状態に設定される第１のモードと、
さらに前記第３の出力バッファーが動作ディスエーブル状態に設定される第２のモードと、
前記第１の出力バッファー、前記第２の出力バッファー及び前記第３の出力バッファーが動作イネーブル状態に設定される第３のモードと、を有し、
前記第１のモードでは、前記プリバッファーの駆動能力が、前記第２のモードに比べて低い駆動能力に設定され、
前記第２のモードでは、前記プリバッファーの駆動能力が、前記第３のモードに比べて低い駆動能力に設定されることを特徴とする回路装置。
請求項１乃至９のいずれか一項に記載の回路装置において、
回路装置の対向する第１の辺及び第２の辺の間の境界線により区分される一方の領域を第１の領域とし、他方の領域を第２の領域として、
前記振動子を接続するための第１の振動子用端子及び第２の振動子用端子が、前記第１の領域に配置され、
前記第１の出力バッファーからの前記第１の出力信号が出力される第１の出力端子と、前記第２の出力バッファーからの前記第２の出力信号が出力される第２の出力端子が、前記第２の領域に配置され、
前記発振回路及び前記バッファー回路が、前記第１の領域に配置されることを特徴とする回路装置。
請求項１０に記載の回路装置において、
回路装置の前記第１の辺及び前記第２の辺に交差する辺を第３の辺及び第４の辺として、
前記第１の振動子用端子は、前記第３の辺に沿った第１の端子配置領域に配置され、
前記第２の振動子用端子は、前記第４の辺に沿った第２の端子配置領域に配置され、
前記第１の出力端子は、前記第３の辺に沿った前記第１の端子配置領域に配置され、
前記第２の出力端子は、前記第４の辺に沿った前記第２の端子配置領域に配置されることを特徴とする回路装置。
請求項１１に記載の回路装置において、
前記第１の端子配置領域では、
前記第１の振動子用端子と前記第１の出力端子の間に、高電位側電源及び前記高電位側電源よりも電圧の低い低電位側電源のうち一方の電源用の第１の電源端子が配置され、
前記第２の端子配置領域では、
前記第２の振動子用端子と前記第２の出力端子の間に、前記一方とは異なる他方の電源用の第２の電源端子が配置されることを特徴とする回路装置。
請求項１乃至１２のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。