JP2012204402A - 固体撮像装置及びその製造方法 - Google Patents

Abstract

【課題】固体撮像装置の画質の向上を図る。
【解決手段】本実施形態の固体撮像装置は、半導体基板１０の撮像領域２１内に設けられ、少なくとも１つの光電変換素子３０を含む単位セルと、半導体基板１０の黒基準領域２９内に設けられ、少なくとも１つの光電変換素子４０を含む黒基準セルと、半導体基板１０上の絶縁膜７１を介して単位セルの上方に設けられるレンズ６０と、絶縁膜７１を介して黒基準セルの上方に設けられ、表面に凹凸部６２を有する第１の遮光膜６１と、を含んでいる。
【選択図】図３

Description

本発明の実施形態は、固体撮像装置及びその製造方法に関する。

ＣＣＤイメージセンサやＣＯＭＳイメージセンサなどの固体撮像装置は、デジタルスチルカメラ、ビデオカメラ、或いは、監視カメラ等、多様な用途で使われている。

イメージセンサの光電変換部には、例えば、フォトダイオードが用いられている。フォトダイオードに入射された光が、光電変換され、画像（被写体）に対応した電気信号が得られる。

イメージセンサは、フォトダイオードが設けられる画素アレイ内に、被写体に対応する入射光を取り込む撮像領域と、入射光を取り込まないように遮光された遮光領域とを含んでいる。

遮光領域は、イメージセンサの特性の基準となる黒を形成するために設けられ、黒基準領域ともよばれる。遮光領域は、画素アレイ内のフォトダイオード上方に、金属膜を設け、フォトダイオードに対する入射光を、金属膜によって遮ることによって、形成されている。

特開２００７−５３１５３号公報

形成される画像の画質を向上する技術を提案する。

本実施形態の固体撮像装置は、半導体基板の撮像領域内に設けられ、少なくとも１つの光電変換素子を含む単位セルと、前記半導体基板の黒基準領域内に設けられ、少なくとも１つの光電変換素子を含む黒基準セルと、前記半導体基板上の絶縁膜を介して、前記単位セルの上方に設けられるレンズと、前記絶縁膜上を介して、前記黒基準セルの上方に設けられ、表面に凸凹部を有する第１の遮光膜と、を含む。

固体撮像装置の構造を示す平面図。 画素アレイの構成を示す等価回路図。 第１の実施形態の固体撮像装置の構造を示す断面図。 第１の実施形態の固体撮像装置の製造方法の一工程を示す断面図。 第１の実施形態の固体撮像装置の製造方法の一工程を示す断面図。 第１の実施形態の固体撮像装置の製造方法の一工程を示す断面図。 第１の実施形態の固体撮像装置の製造方法の一工程を示す断面図。 第２の実施形態の固体撮像装置の構造を示す断面図。 実施形態の固体撮像装置の変形例を示す断面図。 実施形態の固体撮像装置の変形例を示す断面図。

［実施形態］
以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。

（１） 第１の実施形態
図１乃至図７を参照して、第１の実施形態に係る固体撮像装置及びその製造方法について説明する。

（ａ） 構造
図１乃至図３を用いて、第１の実施形態に係る固体撮像装置の構造について、説明する。

図１は、固体撮像装置（以下、イメージセンサとよぶ）のチップのレイアウト例を示す模式図である。
図１に示されるように、本実施形態のイメージセンサにおいて、画素アレイ２及びそれを制御するための回路（アナログ回路又はロジック回路）が、１つの半導体基板（チップ）１０内に設けられている。

半導体基板１０内の画素アレイ２は、画像（被写体）に対応する光を取得するための撮像領域（有効領域ともよばれる）２１を含んでいる。
撮像領域２１は、有効画素を含む単位セル３を複数個有する。以下では、有効画素を含む単位セル３のことを、単に、単位セルとよぶ。各単位セル３は、少なくとも１つの画素（有効画素、光電変換部）を含んでいる。光電変換部は、マイクロレンズ及びカラーフィルタを介して入射された光を電気信号へ変換する。光電変換部によって、ＣＭＯＳセンサ或いはＣＣＤセンサが形成される。互いに隣接する単位セル３及び互いに隣接する光電変換部は、素子分離領域によって、分離されている。

画素アレイ２は、黒基準領域２９を含んでいる。黒基準領域２９は、光電変換された信号に対する基準電位（暗電圧又はリセット電圧）を形成するために、画素アレイ２内に設けられている。黒基準領域２９は、ＯＢ（Optical Black）領域、遮光領域、あるいは、無効領域ともよばれる。

黒基準領域２９は、画素アレイ２内において、撮像領域２１に隣接している。例えば、黒基準領域２９は、撮像領域２１の周囲を取り囲むように、画素アレイ２内にレイアウトされている。
黒基準領域２９は、複数の黒基準画素を含む単位セル４を有している。以下では、黒基準領域２９内の黒基準画素を含む単位セル４のことを、単に、黒基準セル４とよぶ。黒基準セル４は、単位セル２０と実質的に同じ構造を有し、画素を含んでいる。光の入射を遮る遮光膜が、黒基準セル４上方に、設けられていることによって、黒基準領域２９が、形成される。尚、黒基準セル４は、ダミーセルとよばれる場合もある。

半導体基板１０内には、アナログ回路又はロジック回路を配置するための領域（以下、周辺領域）７が設けられている。周辺領域７は、画素アレイ２に隣接するように設けられている。例えば、イメージセンサチップと他の装置とを接続するためのパッド７０は、周辺領域７上方に設けられている。パッド７０は、半導体基板１０上の層間絶縁膜上に設けられている。

図２は、画素アレイ２及びその近傍の回路の回路構成の一例を示す図である。

図２に示されるように、複数の単位セル２０は、画素アレイ２内に、マトリクス状に配置されている。

単位セル２０は、光電変換部（フォトダイオード）５及び信号走査回路部を含む。
セル２０の信号走査回路部は、例えば、４つの電界効果トランジスタ１３２，１３３，１３４，１３５によって形成される。各電界効果トランジスタ１３２，１３３，１３４，１３５は、例えば、ｎチャネル型ＭＯＳトランジスタである。以下では、セル２０に含まれる４つの電界効果トランジスタのことを、トランスファゲート（リードトランジスタ）１３２、アンプトランジスタ１３３、アドレストランジスタ１３４及びリセットトランジスタ１３５とそれぞれよぶ。

図２に示される単位セル２０において、フォトダイオード３０のアノードは接地されている。フォトダイオード３０のカソードは、トランスファゲート１３２の電流経路を介して、信号検出部としてのフローティングディフュージョン（浮遊拡散層）ＦＤに、接続されている。

トランスファゲート１３２は、フォトダイオード３０の信号電荷の蓄積及び放出を制御する。トランスファゲート１３２のゲートは読み出し信号線ＴＲＦに接続されている。トランスファゲート１３２のソースは、フォトダイオード３０のカソードに接続され、トランスファゲート１３２のドレインは、フローティングディフュージョンＦＤに接続されている。

アンプトランジスタ１３３は、フローティングディフュージョンＦＤからの信号を増幅する。アンプトランジスタ１３３のゲートは、フローティングディフュージョンＦＤに接続されている。アンプトランジスタ１３３のドレインは、垂直信号線ＶＳＬに接続され、アンプトランジスタ１３３のソースは、アドレストランジスタ１３４のドレインに接続されている。アンプトランジスタ１３３によって増幅された信号は、垂直信号線ＶＳＬに出力される。アンプトランジスタ１３３は、単位セル２０内において、ソースフォロワとして機能する。

リセットトランジスタ１３５は、アンプトランジスタ１３３のゲート電位（フローティングディフュージョンＦＤの電位）をリセットする。リセットトランジスタ１３５のゲートは、リセット信号線ＲＳＴに接続されている。リセットトランジスタ１３５のドレインは、フローティングディフュージョンＦＤに接続され、リセットトランジスタ１３５のソースは、基準電位が印加される端子１２４に接続されている。以下では、この端子１２４のことを、基準電位端子とよぶ。

アドレストランジスタ１３４のゲートは、アドレス信号線ＡＤＲに接続されている。アドレストランジスタ１３４のドレインは、アンプトランジスタ１３３のソースに接続され、アドレストランジスタ１３４のソースは、基準電位端子１２４に接続されている。

１つの単位セル２０が、１つのフォトダイオード３０を含む回路構成は、１画素１セル構造とよばれる。これに対して、１つの単位セル２０が、２つのフォトダイオードを含む回路構成は、２画素１セル構造とよばれる。２画素１セル構造の場合、２つのフォトダイオードは、それぞれ異なるトランスファゲートを経由して、共通のフローティングディフュージョンＦＤに接続される。２画素１セル構造において、２つのフォトダイオードは、アンプトランジスタ１３３、アドレストランジスタ１３４及びリセットトランジスタ１３５を共有する。

尚、各単位セル２０は、アドレストランジスタ１３４を含まなくともよい。この場合、セル２０は、３つのトランジスタ１３２，１３３，１３５を含み、リセットトランジスタ１３５のドレインが、アンプトランジスタ１３３のソースに接続された構成となる。また、この場合、アドレス信号線ＡＤＲも設けられない。

垂直シフトレジスタ８９は、読み出し信号線ＴＲＦ、アドレス信号線ＡＤＲ及びリセット信号線ＲＳＴに接続されている。垂直シフトレジスタ８９は、読み出し信号線ＴＲＦ、アドレス信号線ＡＤＲ及びリセット信号線ＲＳＴの電位を制御することによって、画素アレイ２内の複数の単位セル２０をロウ単位で制御及び選択する。垂直シフトレジスタ８９は、各トランジスタ１３２，１３４，１３５のオン及びオフを制御するための制御信号（電圧パルス）を、各信号線ＴＲＦ，ＡＤＲ，ＲＳＴに出力する。

ＡＤ変換回路８０は、垂直信号線ＶＳＬに接続されている。ＡＤ変換回路８０は、複数のＣＤＳ（Corrected Double Sampling：相関二重サンプリング）ユニット８５を含む。１つのＣＤＳユニット８５が、１本の垂直信号線ＶＳＬに接続されている。ＡＤ変換回路８０は、垂直信号線ＶＳＬに出力された単位セル２０からの信号をデジタル値に変換する。ＡＤ変換回路８０は、ＣＤＳユニット８５によるＣＤＳ処理によって、各単位セル（画素）が含むノイズを除去する。

負荷トランジスタ１２１は、垂直信号線ＶＳＬに対する電流源として用いられる。負荷トランジスタ１２１のゲートは選択信号線ＳＦに接続されている。負荷トランジスタ１２１のドレインは、垂直信号線ＶＳＬを介して、アンプトランジスタ１３３のドレインに接続される。負荷トランジスタ１２１のソースは、制御信号線ＤＣに接続されている。

画素アレイ２のセル２０からの信号（電荷）の読み出し動作は、次のように実行される。
画素アレイ２の所定のロウが、垂直シフトレジスタ８９によって選択され、選択されたロウに属する複数のセル２０が活性化される。
選択されたロウに属するアドレストランジスタ１３４が、垂直シフトレジスタ８９からのロウ選択パルスによって、オン状態になる。また、垂直シフトレジスタ８９からのリセットパルスによって、リセットトランジスタ１３５が、オン状態になる。これによって、基準電位端子１２４からの電位が、フローティングディフュージョンＦＤ及び各トランジスタ１３３，１３４，１３５に印加される。

垂直信号線ＶＳＬの電位は、ソースフォロワを形成しているアンプトランジスタ１３３によって、フローティングディフュージョンＦＤの電位に近い電圧（リセット電圧）に、リセットされる。単位セル２０からのリセット電圧は、ＡＤ変換回路８０に入力される。リセット電圧が垂直信号線ＶＳＬに出力された後、リセットトランジスタ１３５は、オフ状態にされる。

続いて、トランスファゲート１３２が、垂直シフトレジスタ８９からの読み出しパルスによってオン状態になり、フォトダイオード３０に蓄積された電荷（信号電荷）が、オン状態のトランスファゲート１３２を経由して、フローティングディフュージョンＦＤに放出される。フローティングディフュージョンＦＤの電位は、フォトダイオードから出力された信号電荷に応じて変調される。変調された電位（信号電圧）が、ソースフォロワを形成しているアンプトランジスタ１３３によって垂直信号線ＶＳＬに出力される。信号電圧は、ＡＤ変換回路８０に入力される。

リセット電圧及び信号電圧は、ＡＤ変換回路８０によって、アナログ値からデジタル値へ順次変換される。これらの電圧値のＡＤ変換とともに、リセット電圧及び信号電圧に対するＣＤＳ処理が、ＣＤＳユニット８５によって実行される。リセット電圧と信号電圧との差分値が画素データＤｓｉｇとして、後段の回路（例えば、画像処理回路）へ出力される。

これによって、所定のロウに属する複数のセル（画素）からの信号の読み出し動作が、完了する。

このような、画素アレイ２に対するロウ単位の読み出し動作が順次繰り返されて、所定の画像が形成される。

例えば、黒基準領域２９からの電位が、リセット電圧を生成するために基準電位として、基準電位端子１２４から単位セル２０に印加されたり、黒基準領域２９からの電位に対応するデータ（信号）が、後段の画像処理回路によって画素データＤｓｉｇと比較されたりする。このように、黒基準領域２９の黒基準セルから出力される電位を用いて、画素データＤｓｉｇによって形成される画像の色調が、判定される。

図３は、本実施形態のイメージセンサの画素アレイ２の断面構造を示している。
上述のように、単位セル３は、光電変換部として、少なくとも１つのフォトダイオード３０（ＰＤ）を含む。フォトダイオード３０において、入射光の光量に応じて、フォトダイオード内部に電荷が発生し、フォトダイオード３０の端子間に電位差が生じる。フォトダイオード３０は発生した電荷を蓄積できる。

画素アレイ２の撮像領域２１内において、単位セル３のフォトダイオード３０は、半導体基板１０内に形成されている。フォトダイオード３０は、半導体基板１０内に形成された少なくとも１つの不純物層（拡散層）３０を含んでいる。

例えば、半導体基板１０が、Ｐ型の導電型を有する場合、不純物層３０は、Ｎ型の導電型を有する。尚、フォトダイオードＰＤの特性（例えば、感度）を向上させるために、フォトダイオード３０は、不純物濃度の異なる複数のＮ型及びＰ型不純物層を含んでいてもよい。

複数のフォトダイオードＰＤは、半導体基板１０内に設けられた素子分離層９０によって、互いに電気的に分離されている。素子分離層９０は、例えば、不純物層であってもよいし、ＳＴＩ構造の絶縁膜でもよい。

尚、図３において、素子分離層９０に囲まれた領域内において、図示の簡略化のため、フォトダイオード３０のみが図示されているが、同じ領域内に、単位セルを構成するトランジスタ１３２，１３３，１３４，１３５やフローティングディフュージョン（浮遊拡散層）ＦＤが設けられている。

黒基準領域２９の黒基準セル４は、撮像領域２１内の単位セル３と実質的に同じ構造を有する。黒基準セル４は、少なくとも１つのフォトダイオード４０を含む。単位セル３及び黒基準セル４内のフォトダイオード３０，４０を区別するために、黒基準セル４内のフォトダイオード４０のことを、ダミーダイオードとよぶ。

ダミーダイオード４０は、フォトダイオード３０と実質的に同じ構造を有し、半導体基板１０内に形成された少なくとも１つの不純物層（例えば、Ｎ型不純物層）４０によって形成される。ダミーダイオード４０は、後述の遮光膜によって、ほとんど光が照射されない。ダミーダイオード４０は、基準電位としての暗電圧（暗電流）を、生成及び出力する。ダミーダイオード４０から出力される電圧に基づいて、リセット電圧が生成される。

周辺領域７内において、電界効果トランジスタ（例えば、ＭＯＳトランジスタ）Ｔｒは、半導体基板１０内のウェル領域１５内に設けられている。ウェル領域１５内に、２つの拡散層（不純物層）５３が設けられている。これらの２つの拡散層５３は、トランジスタＴｒのソース／ドレインとして、機能する。２つの拡散層５３間のウェル領域（チャネル領域）表面に、ゲート絶縁膜５２を介して、ゲート電極５１が設けられる。

電界効果トランジスタＴｒが、Ｐチャネル型であるかＮチャネル型であるかは、そのトランジスタＴｒが設けられるウェル領域１５の導電型及びソース／ドレインとなる拡散層７３の導電型によって、決まる。

尚、図示の簡単化のために、周辺領域７内に形成される素子として、電界効果トランジスタＴｒのみが図示されているが、周辺領域７内に、抵抗素子、容量素子、ダイオード又はバイポーラトランジスタなどが、設けられている。

半導体基板１０上に、層間絶縁膜７１が設けられている。層間絶縁膜７１は、半導体基板１０内に形成された素子を、覆っている。層間絶縁膜７１を挟んで、画素アレイ２の上方に、カラーフィルタ６５及びマイクロレンズ６０が設けられている。

層間絶縁膜７１内に、複数の金属膜７２，７３，７５が、設けられている。層間絶縁膜７１及び金属膜７２，７３，７５は、多層配線技術によって形成され、所定の配線レベル（基板表面からの高さ）内にそれぞれ設けられている。例えば、層間絶縁膜７１は、酸化シリコンを用いて、形成される。金属膜７２，７３，７５は、アルミニウム（Ａｌ）或いは銅（Ｃｕ）を用いて、形成される。

撮像領域２１内の金属膜７２は、マイクロレンズ６０及びカラーフィルタ６５を透過した光が、マイクロレンズ６０及びカラーフィルタ６５に対応する画素３０のみに入射されるように、隣接する画素間における光の漏れを防止するための遮光膜７２として用いられる。

黒基準領域２９内において、黒基準セル４のダミーダイオード４０に対する光の照射を防止するために、金属膜７３は、遮光膜７３として用いられている。遮光膜７３の膜厚は、例えば、１００ｎｍ〜４００ｎｍ程度である。尚、遮光膜７２，７３，７５は、Ａｌ及びＣｕ以外の金属によって、形成されてもよい。

図３に示される例では、各配線レベルの遮光膜７３は、例えば、黒基準領域２９の全体を覆っている。ただし、遮光膜７３は、黒基準領域２９内の各配線レベルにそれぞれ設けられてもよいし、１つの配線レベルのみに設けられてもよい。また、複数の配線レベルのうち１つの配線レベルの遮光膜７３が、黒基準領域２９の全体を覆い、残りの配線レベルの遮光膜７３は、撮像領域の遮光膜７２と同じレイアウトを有していてもよい。なお、ある領域とその領域内のパターン（ここでは、金属膜）との間に所定の面積比（以下、被覆率とよぶ）が設定されている場合、所定の被覆率が満たされるように、１つの配線レベル内において金属膜が分割される。この場合、複数の遮光膜７３が、各配線レベルにそれぞれ設けられる。

周辺領域７内において、金属膜７５は、主に、素子間を接続するための配線７５として用いられている。形成される回路に応じて、所定の配線パターンを有する配線７５が、複数の配線レベル内に設けられている。金属膜７５は、被覆率を調整するためのダミー層であってもよい。
異なる配線レベルの配線７５は、層間絶縁膜７１内に埋め込まれたプラグＣＰ，７９によって、接続されている。

最下層の配線レベル内の配線７５は、コンタクトプラグＣＰによって、半導体基板１０内の拡散層５３に接続される。ビアプラグ７９は、上層の配線７５と下層の配線７５とを接続する。

例えば、再配線形成技術によって、パッド７０が層間絶縁膜７１上に設けられる。ただし、層間絶縁膜７１の最上層の配線７５が、パッドとして用いられてもよい。パッド７０は、層間絶縁膜７１上の絶縁層（例えば、樹脂層）７７に隣接する。

また、半導体基板１０を貫通するビア（貫通ビア）によって、層間絶縁膜が設けられた半導体基板１０の面に対して反対側の面に、パッドが設けられてもよい。貫通ビア（図示せず）は、ＴＳＶ（Through Substrate Via）技術によって、形成される。

本実施形態において、層間絶縁膜７５が設けられた面を、半導体基板１０の表面とよび、層間絶縁膜７５が設けられた面に対向する半導体基板１０の面を、半導体基板１０の裏面とよぶ。

カラーフィルタ６５，６６及びマイクロレンズアレイＭＬは、半導体基板１０の表面側において、画素アレイ２上方に設けられている。

カラーフィルタ６５は、平坦化層、保護層及び接着層の積層膜６８を介して、層間絶縁膜７１，７７に貼り付けられている。以下では、平坦化層、保護層及び接着層を含む積層膜６８のことを、オーバーコート層６８とよぶ。オーバーコート層６８は、フォトダイオード３０に入射される光が低減（劣化）されないように、透過性の高い材料を用いて形成される。

例えば、本実施形態におけるイメージセンサは、単板式のイメージセンサである。単板式のイメージセンサは、単一の画素アレイ２で複数の色情報を取得する。この場合、カラーフィルタ６５は、取得される画像に対応する光が含む赤、青及び緑などの各波長帯域の少なくとも１つの色成分（光）を透過させる複数のフィルタＦ１，Ｆ２，Ｆ３を含む。例えば、単板式のイメージセンサに用いられるカラーフィルタ６５の各色のフィルタＦ１，Ｆ２，Ｆ３の配列パターンとして、ベイヤー配列が用いられる。ベイヤー配列のカラーフィルタ６５は、赤色（Ｒ）、緑色（Ｒ）及び青色（Ｂ）のフィルタＦ１，Ｆ２，Ｆ３から形成される。カラーフィルタ６５に照射された被写体からの光において、各フィルタＦ１，Ｆ２，Ｆ３の色に応じた波長帯域（波長成分）の光が、フィルタＦ１，Ｆ２，Ｆ３を透過する。赤、青及び緑のうち１色のフィルタＦ１，Ｆ２，Ｆ３が、１つの画素（フォトダイオード３０）にそれぞれ対応する。

例えば、黒基準領域２９内において、カラーフィルタ６６が、オーバーコート層６８上に設けられている。黒基準領域２９内のフィルタ６６のことを、ダミーフィルタ６６とよぶ。黒基準領域２９内のダミーフィルタ６６は、黒基準セル４毎にフィルタの色を変えること無しに、例えば、単色のフィルタが、複数の黒基準セル４に対して共通に設けられている。例えば、ダミーフィルタ６６は、青色のフィルタによって形成されている。

複数のマイクロレンズ６０は、オーバーコート層６９を介して、カラーフィルタ６５に貼り付けられている。マイクロレンズ６０は、オーバーコート層６９上において、２次元に配列されている。複数のマイクロレンズ６０によって、マイクロレンズアレイが形成されている。

マイクロレンズ６０は、取得される画像に対応する光を集光する。マイクロレンズ６０は、１対１の関係で各画素に対応するようにそれぞれ配列されている。
尚、マイクロレンズ６０及びオーバーコート層６９は、フォトダイオード３０に入射される光が低減しないように、高い透過性を有する材料を用いて、形成されている。オーバーコート層６９は、平坦化層、保護層及び接着層を含む積層膜である。

本実施形態において、取得される画像に対応する光は、半導体基板１０の表面側から照射される。このように、半導体基板１０の表面側から照射された光を画素（フォトダイオード）に取り込むイメージセンサは、表面照射型イメージセンサとよばれる。

本実施形態のイメージセンサにおいて、黒基準領域２９内の黒基準セル４（フォトダイオード４０）の上方に、凹凸部を有する遮光膜６１が設けられている。遮光膜６１の凹凸部（突起部）６２は、光の照射側に形成される。遮光膜６１の凹凸部（突起部）６２は、遮光膜６１に照射される光を反射及び散乱させる。

その遮光膜６１は、例えば、マイクロレンズ６０と同じ材料（透明膜）を用いて、層間絶縁膜７１上方に、形成される。遮光膜６１の表面の凹凸部６２は、マイクロレンズ６０を形成するための透明膜の表面を、例えば、エッチングを用いて、粗雑化することによって、形成される。この凹凸部６２によって、遮光膜６１の表面平坦度は、マイクロレンズ６０の表面平坦度より低くなる。尚、図４において、遮光膜６１の凹凸部６２は、図示の簡単化のため均一性（周期性）を有するように図示されているが、これに限定されない。例えば、凹凸部６２の形状は、ほとんど均一性を有さずに、ランダム（不均一）な形状を有している。

凹凸部６２を含む遮光膜６１の最大膜厚は、基板表面に対して垂直方向におけるマイクロレンズ６０の最大寸法（最大膜厚）よりも小さい。

本実施形態において、遮光膜６１は透明な材料を用いて形成されるため、光を透過させにくくするために、遮光膜６１の表面粗さ（凹凸の段差）は、光を乱反射及び散乱させる大きさ及び密度に設定されている。例えば、遮光膜６１における表面粗さは、例えば、マイクロレンズの厚さの１０分の１程度の大きさを有している。例えば、マイクロレンズの膜厚が、４〜７μｍである場合、遮光膜６１は、ナノメートルオーダー（数百ｎｍ〜数十ｎｍ）の表面粗さを有する。

黒基準領域２９に対する光は、遮光膜６１の表面の凹凸部６２によって、反射又は散乱されるため、黒基準領域２９において、遮光膜６１の下方の層間絶縁膜７１内に侵入する光は、低減する。

金属膜は、その性質上、ピンホール（微細な孔）を含んでいる。
さらに、イメージセンサチップ及びイメージセンサチップを含んでいるカメラモジュールは、装置のサイズの縮小が要求されているため、チップ及びモジュールは薄型化される傾向がある。そのため、イメージセンサチップを形成するための部材が薄くされ、それに伴って、遮光膜としての金属膜７３の膜厚は、薄くなる。その結果として、遮光膜としての金属膜７２，７３に、ピンホールが、発生しやすくなっている。

本実施形態のイメージセンサのように、光の照射される側の面が凸凹な（粗雑な）遮光膜６１が層間絶縁膜７１上に設けられていることによって、その凹凸部６２による光の反射及び散乱が生じる。その結果として、凹凸部６２を有する遮光膜６１よりも下方に入射される光を低減でき、黒基準領域２９に対する遮光性を向上できる。

それゆえ、黒基準領域２９内の遮光膜としての金属膜７３が、ピンホールのような光が通過する可能性がある欠陥を含んでいたとしても、光が黒基準領域２９内のフォトダイオード（ダミーダイオード）４０に入射されてしまうのを低減できる。これによって、黒基準領域２９内の黒基準セル４０から出力される基準電位が、遮光膜７３を貫通した光をダミーダイオードが光電変換することによって変動するのを、抑制できる。

したがって、本実施形態のイメージセンサは、画素データＤｓｉｇによって形成される画像の色調が、より高精度で、入射光に対応する画像（被写体）の色調に再現できる。

また、凹凸を有する遮光膜６１の厚さは、マイクロレンズ６０の厚さより薄く、且つ、遮光膜としての金属膜７２，７３を厚くせずとも、黒基準領域２９の遮光性を向上できるので、薄型なイメージセンサチップを提供できる。

黒基準領域２９の遮光性を向上させるために、黒のフィルタや各色に対応する複数のフィルタが積層された膜が、黒基準領域２９内に設けられる場合がある。後述するように、これらの場合、イメージセンサの製造工程の増加や、製造工程の加工難度の上昇が生じる。これに対して、本実施形態のイメージセンサにおいて、凹凸部６２を有する遮光膜６１は、基板表面に対して垂直方向においてマイクロレンズ６０と同じ高さにおいて、マイクロレンズ６０と同じ材料を用いて形成される。また、遮光膜６１の凹凸部６２は、パッド７０の開口工程と実質的に同時に形成される。そのため、本実施形態のイメージセンサは、後述の製造方法によって、製造工程の増加や加工難度の上昇無しに、その表面が凸凹な遮光膜６１を形成できる。それゆえ、製造コストや製造期間の増加無しに、色の再現性が向上したイメージセンサを形成できる。

以上のように、本実施形態の固体撮像装置によれば、形成される画像の画質を向上できる。

（ｂ） 製造方法
図３乃至図７を用いて、第１の実施形態の固体撮像装置（イメージセンサ）の製造方法について、説明する。図４乃至図７は、本実施形態のイメージセンサの製造方法の各工程における断面構造を示している。尚、本実施形態のイメージセンサの製造方法において、後述のイメージセンサの各構成要素の形成順序は、プロセスの整合性が確保されていれば、適宜変更されてもよい。

図４に示されるように、半導体基板１０、例えば、Ｐ型シリコン基板１０内に、Ｐ型及びＮ型のウェル領域１５や素子分離層９０，９１が、それぞれ形成される。尚、半導体基板１０は、ＳＯＩ基板でもよい。

ウェル領域１５及び素子分離不純物層は、フォトリソグラフィ技術によって形成されたマスクや、イオン注入における不純物イオンの加速エネルギーの制御によって、半導体基板１０内の所定の位置に、形成される。

素子分離溝が、フォトリソグラフィ技術及びＲＩＥ（Reactive Ion Etching）法によって、半導体基板１０内に形成される。素子分離溝内に、絶縁体が、ＣＶＤ（Chemical Vapor Deposition）法又は塗布法によって埋め込まれ、素子分離絶縁膜９５が半導体基板１０内の所定の位置に形成される。

これによって、半導体基板１０内に、隣接する素子を電気的に分離する素子分離領域（絶縁膜又は不純物層）が形成され、画素アレイ２０とこれに隣接する周辺領域７とが、それぞれ半導体基板１０内に区画される。また、画素アレイ２内において、単位セル形成領域が、形成された素子分離領域によって定義される。単位セル形成領域は、少なくとも１つの画素形成領域（フォトダイオード形成領域）を含み、画素形成領域も素子分離領域によって定義されている。

フォトリソグラフィ技術によって、レジストマスク（図示せず）が半導体基板１０上に、形成される。レジストマスクは、フォトダイオード形成領域に対応して、開口部が形成されている。そのレジストマスクを用いて、不純物層３０，４０が、イオン注入法によって半導体基板１０内に、形成される。半導体基板１０が、Ｐ型の半導体基板である場合、不純物層３０，４０は、例えば、少なくとも１つのＮ型の不純物層から形成される。フォトダイオードは、複数の不純物層によって形成されてもよい。これによって、イメージセンサの各画素に対応するフォトダイオード３，４が、画素アレイ２内に、形成される。尚、フォトダイオード３，４の特性を向上させるため、複数のＰ型及びＮ型の不純物層が、フォトダイオード形成領域内に、形成されてもよい。

フローティングディフュージョンとしての不純物層（図示せず）が、フォトリソグラフィ技術及びイオン注入法によって、画素アレイ２のセル形成領域２０内の所定の位置において、半導体基板１０内に形成される。

半導体基板１０上に、ゲート絶縁膜５２が、例えば、熱酸化法によって、半導体基板１０上に形成される。ゲート絶縁膜５２上に、シリコン層が、ＣＶＤ法により、堆積される。そして、フォトリソグラフィ技術及びＲＩＥ法によって、所定のゲート長及びゲート幅のゲート電極５１が、ゲート絶縁膜５２を挟んで、半導体基板１０の表面（第１の面）上に形成される。例えば、形成されたゲート電極５１がマスクとして用いられ、イオン注入法によって、ソース及びドレインとしての不純物層５３が、半導体基板１０内に形成される。これによって、半導体基板１０の表面上に、単位セルを形成するための電界効果トランジスタ及び周辺回路を形成するための電界効果トランジスタＴｒが、画素アレイ２内及び周辺領域７内にそれぞれ形成される。

尚、単位セルの電界効果トランジスタ及び周辺回路の電界効果トランジスタＴｒは、同時の工程で形成されてもよいし、それぞれ別の工程で形成されてもよい。

素子が形成された半導体基板１０の表面（第１の面）上に、多層配線技術により、層間絶縁膜７１、金属膜７２，７３，７５及びプラグＣＰ，７６が、配線レベル毎に順次形成される。

例えば、最下層の層間絶縁膜は、トランジスタＴｒのゲート電極５１及びフォトダイオード３０，４０の上面を覆うように、ＣＶＤ（Chemical Vapor Deposition）法によって、堆積される。そして、堆積された層間絶縁膜の上面が、例えば、ＣＭＰ（Chemical Mechanical Polishing）法を用いて平坦化される。ゲート電極の上部や不純物層（ソース／ドレイン又はコンタクト領域）の上部を露出させるように、コンタクトホールが、層間絶縁膜７１内に、フォトリソグラフィ技術及びＲＩＥ法を用いて、形成される。コンタクトプラグＣＰは、形成されたコンタクトホール内に埋め込まれる。

アルミニウムや銅などの金属膜が、例えば、スパッタ法によって、最下層の層間絶縁膜上及びコンタクトプラグＣＰ上に堆積される。堆積された金属膜は、フォトリソグラフィ技術及びＲＩＥ法によって、コンタクトプラグＣＰ１に接続されるように、所定の形状に加工される。これと実質的に同様の工程によって、各配線レベルにおいて、層間絶縁膜、ビアプラグ７９及び複数の金属膜７２，７３，７５が、多層配線技術によって、下層（基板表面側）の配線レベルから順次形成される。

これによって、画素アレイ２内において、遮光膜７２，７３としての金属膜７２，７３が形成され、周辺領域７内において、配線７５としての金属膜７５が形成される。例えば、遮光膜（金属膜）７２，７３は、１００ｎｍから４００ｎｍ程度の膜厚になるように、形成される。

図５に示されるように、例えば、再配線形成技術によって、再配線層７０が、配線７５に接続されるように、層間絶縁膜７２上に、形成される。再配線層７０は、例えば、パッドとして用いられる。層間絶縁膜７１上に、絶縁層（例えば、樹脂層）７７が形成される。この後、オーバーコート層６８Ａが、再配線層７０及び絶縁層７７上に形成される。ここで、オーバーコート層６８Ａは、平坦化層、保護層及び接着層を含む積層膜である。

そして、カラーフィルタ６５が、画素アレイ２の撮像領域２１内において、各画素３０に対応するように、オーバーコート層６８Ａ上に形成される。例えば、単色のカラーフィルタ（ダミーフィルタ）６６が、画素アレイ２の黒基準領域２９内において、オーバーコート層６８Ａ上に形成される。パッドとしての再配線層７０上方において、カラーフィルタは、形成されない。

カラーフィルタ６５，６６上及びオーバーコート層６８Ａ上に、オーバーコート層６９Ａが、形成される。そして、マイクロレンズを形成するための透明膜（以下、レンズ形成層とよぶ）が、オーバーコート層６９Ａ上に、形成される。レンズ形成層６０，６１Ａは、高い透過性を有する材料が用いられ、例えば、有機膜又は樹脂が用いられる。ただし、レンズ形成層は、ガラスなどの無機化合物層でもよい。尚、オーバーコート層６８Ａ，６９Ａも透過性を有するのは、もちろんである。

例えば、レンズ形成層の膜厚は、パッド７０上のオーバーコート層６８Ａ，６９Ａの膜厚よりも厚い。例えば、レンズ形成層６１Ａは、その形成時において、１μｍから１０μｍ程度の膜厚を有する。

画素アレイ２の撮像領域２１上方において、そのレンズ形成層が、例えば、エッチング（ＲＩＥ法）によって、半球状（レンズ状）に加工され、マイクロレンズ６０が、各フォトダイオード３０に対応するように、形成される。黒基準領域２９内のレンズ形成層は、レジストマスクで覆われ、エッチングされない。尚、マイクロレンズを形成するための加工は、レンズ形成層の熱変化を利用した加工処理や成型処理（モールド処理）などによって、実行されてもよい。

周辺領域７内のレンズ形成層は、例えば、マイクロレンズ６０の形成とは別途の工程において、フォトリソグラフィ技術及びエッチングによって、選択的に除去される。

図６に示されるように、マイクロレンズ６０が形成された後、パッド７０の開口のためのパターニングが、実行される。そのため、フォトリソグラフィ技術によって、マイクロレンズ６０を覆うように、レジストマスク９６が形成される。レジストマスク９６は、パッド７０の上方から選択的に除去され、パッド７０を覆っているオーバーコート層６９Ａが露出される。

この際、黒基準領域２９内において、レジストマスクは除去される。又は、黒基準領域２９内のレンズ形成層６１Ａ上のレジストマスク９６Ｘ（図６中において、破線で示す）の膜厚が、ハーフトーンマスク（レチクル）による中間露光によって、マイクロレンズ６０を覆うレジストマスク９６の膜厚より薄くされる。この場合、黒基準領域６９内のレジストマスク９６Ｘは、例えば、マイクロレンズ６０を覆うレジストマスク９６と、同時に形成される。

マイクロレンズ６０を覆うレジストマスク９６が形成された後、図７に示されるように、エッチング（例えば、ＲＩＥ法）が実行される。これによって、パッド７０上のオーバーコート層が除去され、パッド７０の上面が露出する。例えば、パッド７０の上面のオーバーコート層を除去するためのエッチングは、酸素（Ｏ）系ガスとフッ素（Ｆ）系ガスとの混合ガスを用いて、１Ｔｏｒｒ（１．３３×１０^２Ｐａ）の真空度で、３００秒から６００秒の期間、実行される。尚、オーバーコート層の材料に応じて、フッ素系ガスが、酸素ガスに添加されない場合もある。また、エッチングのための電力（例えば、ＲＦパワー）は、ガス圧やエッチング時間に応じて、適宜調整される。

このパッド７０の開口のためのエッチングの際、画素アレイ２に対しても、エッチングが施される。撮像領域２１内のマイクロレンズ６０は、レジストマスク９６に覆われているので、エッチングされない。
これに対して、黒基準領域２９内において、レンズ形成層６１は露出している。そのため、レンズ形成層６１の表面はエッチングされる。また、レンズ形成層６１がマイクロレンズ６０を覆うマスク９６より薄いレジストマスク９６Ｘによって覆われている場合、レンズ形成層６１がオーバーエッチングされる。つまり、黒基準領域２９内において、レンズ形成層６１を覆うレジストマスク９６Ｘが除去された後、レンズ形成層６１の表面がエッチングされる。

エッチングによって、黒基準領域２９内のレンズ形成層（例えば、有機膜）の表面が荒れ、凸凹な表面を有する遮光膜（レンズ形成層）６１が形成される。例えば、マイクロレンズの膜厚が、４〜７μｍである場合、遮光膜６１は、ナノメートルオーダー（数百ｎｍ〜数十ｎｍ）の表面粗さを有する。エッチング荒れに起因する遮光膜６１の表面の凹凸部６２によって、黒基準領域２９に対する光は、乱反射又は散乱され、遮光膜６１の下方に侵入する光は、低減する。

このように、遮光膜６１の表面に形成された凸凹部６２は、パッド７０の開口と同時に形成されるため、遮光膜６１が形成されても、製造工程が増加することはない。尚、レンズ形成層６１の表面を粗くするための処理のみならば、エッチングの期間は、１０秒から３０秒程度でもよい。パッドの開口を行うためのエッチング条件は、オーバーコート層の材料や粗面化されるレンズ形成層の材料に応じて、適宜変更されるのは、もちろんである。

パッド７０の開口及び遮光膜６１の表面の粗雑化の後、マイクロレンズ６０上のレジストマスク６０が除去される。

以上の製造工程によって、図４に示される本実施形態のイメージセンサが作製される。

遮光膜としての金属膜はピンホールを含む可能性があり、かつ、イメージセンサの薄型化に伴って、金属膜の膜厚が薄くされる傾向がある。
本実施形態のイメージセンサのように、光が照射される側の面が凸凹な遮光膜６１が黒基準領域２９内に形成されることによって、黒基準領域２９に照射される光は、遮光膜６１の表面の凹凸部６２によって、反射又は散乱され、遮光膜６１の下方の層間絶縁膜７１内に侵入する光は、低減する。すなわち、凹凸部６２を有する遮光膜６１によって、黒基準領域２９に対する遮光性を向上できる。
それゆえ、黒基準領域２９内の遮光膜（金属膜）７３がピンホールのような光が通過する可能性がある欠陥を含んでいたとしても、黒基準領域２９内に漏れ込んだ光が、黒基準領域２９内のフォトダイオード（ダミーダイオード）４０に入射されるのを低減できる。これによって、黒基準領域２９内の黒基準セル４０から出力される基準電位が、遮光膜７３を貫通した光が光電変換されることによって変動するのを、抑制できる。

したがって、本実施形態のイメージセンサの製造方法は、入射光に対応する画像（被写体）の色調をより高精度に再現できるイメージセンサを、形成できる。

これにともなって、本実施形態は、金属の遮光膜７３及びそれを覆う層間絶縁膜７１の膜厚及び積層数が、遮光性を向上させるために増加するのを、抑制できる。それゆえ、本実施形態のイメージセンサの製造方法は、薄型化したイメージセンサを提供できる。

黒基準領域２９の遮光性を向上させるために、黒のフィルタや各色に対応する複数のフィルタが積層された膜が、黒基準領域２９内に設けられる場合がある。黒のフィルタが黒基準領域２９内に形成される場合、イメージセンサの製造工程が増加する。カラーフィルタが含む各色のフィルタの積層膜（例えば、赤、青及び緑の３層膜）が、黒基準領域２９内に形成される場合、黒基準領域２９と他の領域７，２１との間に、積層されたフィルタに起因する大きな段差が生じ、マイクロレンズの形成やパッドの開口が、困難になる。
これに対して、本実施形態のイメージセンサの製造方法は、凸凹な表面を有する遮光膜６１を、例えば、マイクロレンズの形成部材のようなイメージセンサが含む通常の部材を用いて、マイクロレンズ及びパッドの開口と実質的に同時の工程で、形成できる。それゆえ、製造コストや製造期間の増加無しに、色の再現性が向上したイメージセンサを形成できる。

以上のように、本実施形態の固体撮像装置の製造方法によれば、形成される画像の画質を向上できる。

（２） 第２の実施形態
図８を参照して、第２の実施形態の固体撮像装置及びその製造方法について説明する。尚、第２の実施形態において、第１の実施形態と共通する部材及び製造工程に関する説明は、必要に応じて行う。

第１の実施形態において、マイクロレンズ６０を形成するためのレンズ形成層を用いて、凸凹な表面を有する遮光膜６１が形成される。
ただし、黒基準領域２９内のフォトダイオード４０及び金属の遮光膜７３の上方に、表面が粗雑化された遮光膜が設けられていれば、遮光膜の材料及び基板表面に対して垂直方向における遮光膜の形成位置（基板表面からの高さ）は、限定されない。

例えば、図８に示されるように、カラーフィルタ６５，６６上のオーバーコート層６９，６９Ｘを用いて、凹凸部６２を有する遮光膜６９Ｘが形成されてもよい。この場合、遮光膜６９Ｘは、オーバーコート層６９と同じ材料からなり、透明性を有する材料（透明膜）を用いて形成される。遮光膜６９Ｘは、基板表面に対して垂直方向において、オーバーコート層６９と同じ高さに設けられている。

尚、凸凹な表面を有する遮光膜は、カラーフィルタ６６又はその下方のオーバーコート層６８を用いて形成されてもよい。

凸凹な表面を有する遮光膜６９Ｘがオーバーコート層を用いて形成される場合、図５及び図６に示される工程において、例えば、黒基準領域２９内のレンズ形成層６１Ａが除去される。

そして、図７に示される工程と実質的に同じ工程によって、黒基準領域２９内のオーバーコート層６９Ａの上面が露出される、或いは、オーバーコート層６９Ａ上に、マイクロレンズ６０を覆うレジストマスクより薄いレジストマスクが形成される。ただし、プロセスの共通化のため、黒基準領域２９内のレジストマスクの膜厚は、パッド７０の開口のためのエッチング時に、黒基準領域１９内のオーバーコート層６９Ａがオーバーエッチングされる膜厚であって、且つ、黒基準領域２９内のオーバーコート層６９Ａがエッチングによって除去されない膜厚に設定されることが、好ましい。

尚、オーバーコート層６９Ｘをオーバーエッチングすることが可能であれば、図５及び図６に示される工程において、レンズ形成層を黒基準領域２９内に残存させてもよい。

このように、本実施形態のイメージセンサは、凹凸部６２を有する遮光膜６９Ｘが、オーバーコート層によって形成される。この場合でもあって、オーバーコート層からなる遮光膜６９Ｘの凹凸部６２による光の反射及び散乱によって、黒基準領域２９内のダミーダイオード４０に入射される光を低減できる。この結果として、ダミーダイオード４０の光電変換に起因する基準電位の変動を抑制でき、形成される画像データの色調の再現性を向上できる。
また、本実施形態のイメージセンサの製造方法において、オーバーコート層を用いて凹凸部６２を有する遮光膜６９Ｘが形成された場合であっても、形成部材及び形成プロセスの共通化によって、製造工程を増加させずに、本実施形態のイメージセンサを形成できる。

以上のように、第２の実施形態の固体撮像装置及びその製造方法によれば、形成される画像の画質を向上できる固体撮像装置を提供できる。

（３） 変形例
図９及び図１０を用いて、本実施形態の固体撮像装置の変形例について説明する。尚、第１及び第２の実施形態の構成要素と共通の部材に関して、重複する説明は、必要に応じて行う。

図９に示されるように、黒基準領域２９内に、半球状の遮光膜６０Ｘが設けられてもよい。遮光膜６０Ｘは、マイクロレンズ６０と同じ材料を用いて、マイクロレンズ６０と共通の工程を用いて同時に形成される。遮光膜６０Ｘは、レンズとして機能を有していてもよいし、上述のように、表面の粗雑化（エッチング荒れ）による凹凸部によって、レンズとしての機能が消失していていもよい。また、遮光膜６０Ｘの上端が、平坦（直線）になっていてもよい。

例えば、遮光膜６０Ｘがレンズとしての機能を有している場合、半球状の遮光膜６０Ｘによって、基板表面に対して斜め方向からの光が、配線及び遮光膜の隙間を通過して、黒基準領域２９内のダミーダイオード４０に直接入射されてしまうのを、抑制できる。

図１０に示されるように、本実施形態のイメージセンサは、裏面照射型イメージセンサでもよい。
裏面照射型イメージセンサは、基板の裏面側が、被写体からの光の照射面となっている。裏面照射型イメージセンサは、素子（例えば、トランジスタのゲート電極）を覆う層間絶縁膜が設けられた面（表面）とは反対側の面（裏面）側に、カラーフィルタ６５及びマイクロレンズ６０が設けられている。本変形例のイメージセンサにおいて、裏面照射型イメージセンサの照射面側、すなわち、半導体基板１０の裏面側に、凸凹な表面を有する遮光膜６１が設けられる。

この場合、金属膜からなる遮光膜７２Ａ，７３Ａが、半導体基板１０の裏面上の絶縁膜８９を介して、基板１０の裏面側に、設けられている。金属膜からなる遮光膜７３Ａは、黒基準領域２９内において、黒基準セル４と半導体基板１０の裏面上の絶縁膜８９との間に設けられている。遮光膜７３Ａは、黒基準セル４及び電界効果トランジスタＴｒの下方（照射面側）を覆っている。遮光膜７２Ａ，７３Ａは、絶縁膜６７に覆われている。

裏面照射型イメージセンサにおいて、支持基板１９が、接着層１８によって、基板表面側の層間絶縁膜７１に貼り付けられている。

例えば、パッド８０は、半導体基板１０の裏面側に設けられている。半導体基板１０の表面側から裏面側へ貫通する貫通ビア８１を介して、層間絶縁膜７１内の配線７５に接続される。貫通ビア８１は、ＴＳＶ技術によって形成される。貫通ビア８１と半導体基板１０との間には、絶縁膜８８が設けられ、パッド８０と半導体基板１０との間には、絶縁膜８９が設けられている。

金属の遮光膜７２Ａ，７３Ａは、例えば、半導体基板１０の裏面上に設けられたパッド８０と実質的に同時の工程で形成される。

本変形例の裏面照射型イメージセンサは、例えば、以下のように形成される。
図４に示される工程と同様に、素子３０，４０，Ｔｒ、層間絶縁膜７１及び配線（パッド）７５，７０が形成された半導体基板１０内に対して、支持基板１９が、接着層１８を介して層間絶縁膜７１に貼り付けられる。そして、ウェットエッチングやＣＭＰ法によって、半導体基板１０の裏面側がエッチングされ、半導体基板１０が薄くされる。
ＴＳＶ技術によって、貫通ホール及び貫通ビア８１が形成される。この後、絶縁膜８９、パッド８０及び遮光膜７２Ａ，７３Ａが順次形成される。

そして、パッド８０及び遮光膜７２Ａ，７３Ａ上に、図５及び図６に示される工程と実質的に同じ工程によって、オーバーコート層６８，６９、カラーフィルタ６５及びマイクロレンズ６０が、半導体基板１０の裏面側に、順次形成される。
図７に示される工程と実質的に同様に、パッド８０上のオーバーコート層がエッチングによって除去するのと同時に、レンズ形成層６１（又はオーバーコート層６９）が、エッチング条件下にさらされる。エッチング荒れによって、表面が凸凹な遮光膜６１が、半導体基板１０の裏面側に形成される。

これによって、図１０に示される変形例の裏面照射型イメージセンサが形成される。

図９及び図１０に示される変形例のイメージセンサにおいても、黒基準領域２９に入射される光を低減でき、黒基準領域２９に対する遮光性を向上できる。

したがって、本実施形態の変形例のイメージセンサは、第１及び第２の実施形態と同様に、形成される画像の画質を向上できる。

尚、黒基準領域に対する遮光性をさらに向上させるために、凹凸部６２を有する遮光膜に加えて、黒基準領域２９内に設けられるダミーフィルタに、黒のフィルタや複数のフィルタの積層膜を用いてもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２：画素アレイ、２１：撮像領域、２９：黒基準領域、７３，７３Ａ：遮光膜（金属膜）、６１，６９Ｘ：遮光膜（透明膜）、６２：凹凸部、６０：マイクロレンズ、６８，６９：オーバーコート層、３０，４０：フォトダイオード。

Claims (6)

1. 半導体基板の撮像領域内に設けられ、少なくとも１つの光電変換素子を含む単位セルと、
   前記半導体基板の黒基準領域内に設けられ、少なくとも１つの光電変換素子を含む黒基準セルと、
   前記半導体基板上の絶縁膜を介して、前記単位セルの上方に設けられるレンズと、
   前記絶縁膜上を介して、前記黒基準セルの上方に設けられ、表面に凸凹部を有する第１の遮光膜と、
   を具備することを特徴とする固体撮像装置。
2. 前記第１の遮光膜と前記黒基準セルとの間の前記絶縁膜内に、金属からなる第２の遮光膜が設けられている、ことを特徴とする請求項１に記載の固体撮像装置。
3. 前記第１の遮光膜は、透過性を有する材料を用いて形成される、ことを特徴とする請求項１又は２に記載の固体撮像装置。
4. 前記第１の遮光膜は、前記マイクロレンズに隣接している、ことを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置。
5. 半導体基板の撮像領域内及び黒基準領域内に、光電変換素子を形成する工程と、
   前記半導体基板上に、絶縁膜を形成する工程と
   前記絶縁膜上に、パッドを形成する工程と、
   前記撮像領域及び前記黒基準領域内において、前記絶縁膜の上面及び前記パッドの上面を覆うオーバーコート層上に、透明膜を形成する工程と、
   前記撮像領域内の前記透明膜を加工して、前記撮像領域内の前記光電変換素子の上方に、レンズを形成する工程と、
   前記パッド上の前記透明膜を除去するのと同時に、前記黒基準領域内の前記透明膜の表面を粗雑化して、前記第１の遮光膜の上方に、表面に凹凸部を有する第１の遮光膜を形成する工程と、
   を具備することを特徴とする固体撮像装置の製造方法。
6. 前記絶縁膜内に、前記黒基準領域内の光電変換素子の上方を覆う金属からなる第２の遮光膜を形成する工程を、さらに具備することを特徴とする請求項５に記載の固体撮像装置の製造方法。

Images