JP2012204408A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012204408A
JP2012204408A JP2011065020A JP2011065020A JP2012204408A JP 2012204408 A JP2012204408 A JP 2012204408A JP 2011065020 A JP2011065020 A JP 2011065020A JP 2011065020 A JP2011065020 A JP 2011065020A JP 2012204408 A JP2012204408 A JP 2012204408A
Authority
JP
Japan
Prior art keywords
layer
gas
forming
etching
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011065020A
Other languages
English (en)
Inventor
Kazuhiro Tomioka
和広 冨岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011065020A priority Critical patent/JP2012204408A/ja
Priority to US13/244,042 priority patent/US8586390B2/en
Publication of JP2012204408A publication Critical patent/JP2012204408A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Materials of the active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】 信号量の低減を抑制できる磁気抵抗効果によるメモリ素子を具備する半導体装置の製造方法を提供すること。
【解決手段】 コバルト、鉄およびニッケルの少なくとも一つを含む磁性材料を用いた磁気抵抗効果素子を形成する工程を含む半導体装置の製造方法であって、前記磁気抵抗効果素子を形成する工程は、半導体基板1上に、前記磁性材料を含む複数の層4,5,8を具備する積層体3−10を形成する工程と、真空雰囲気中で、塩素を含むガスを用いたプラズマエッチングにより、前記積層体3−10を加工する工程と、前記積層体3−10を加工した後、前記積層体3−10を真空雰囲気中に保持したまま、前記積層体3−10に対してアミノ基を含むガスを用いガス処理を施す工程とを含む。
【選択図】 図11

Description

本発明の実施形態は、コバルト、鉄およびニッケルの少なくとも一つを含む磁性材料を用いた磁気抵抗効果素子を具備する半導体装置の製造方法に関する。
磁気抵抗効果効素子を用いたメモリ素子の一つとして、磁性材料に強磁性体を用いた磁気ランダムアクセスメモリ(MRAM:Magnetic Random Access Memory)が知られている。MRAMは、トンネル磁気抵抗(TMR:Tunneling Magnetoresistive)効果を利用するMTJ(Magnetic Tunnel Junction)素子を記憶素子として備え、このMTJ素子の磁化状態により情報を記憶する。
MRAMにはいくつかのタイプがあるが、その一つとして、スピン注入型MRAMが知られている。スピン注入型MRAMの場合、情報の書き込みは、MTJ素子に直接電流通電し、この電流の向きで自由層の磁化方向を変化させることで行われる。
上記のようなMTJ素子を形成するとき、MTJ素子の形状に加工される各層をスパッタリング法により順次形成し、その後、上記各層をRIE(Reactive Ion Etching)法を用いて加工する。
上記の各層の一例を下から順に述べると、下部電極となる層、第1の固定層(ピン層とも呼ばれる)となる層、第1のトンネルバリア層となる層、自由層(記録層とも呼ばれる)となる層、第2のトンネルバリア層となる層、第2の固定層となる層、上部電極となる層である。
しかし、従来のMTJ素子の形成方法を経て得られたスピン注入型MRAMでは、信号量の低減が見られ、期待通りの信号量は得られていない。
特開2007−53315号公報
本発明の目的は、信号量の低減を抑制できる磁気抵抗効果によるメモリ素子を具備する半導体装置の製造方法を提供することにある。
実施形態の半導体装置の製造方法は、コバルト、鉄およびニッケルの少なくとも一つを含む磁性材料を用いた磁気抵抗効果素子を形成する工程を含む半導体装置の製造方法であって、前記磁気抵抗効果素子を形成する工程は、半導体基板上に、前記磁性材料を含む複数の層を具備する積層体を形成する工程と、真空雰囲気中で、塩素を含むガスを用いたプラズマエッチングにより、前記積層体を加工する工程と、前記積層体を加工した後、前記積層体を真空雰囲気中に保持したまま、前記積層体に対してアミノ基を含むガスを用いたガス処理を施す工程とを含む。
実施形態の半導体装置の製造方法は、コバルト、鉄およびニッケルの少なくとも一つを含む磁性材料を用いた磁気抵抗効果素子を形成する工程を含む半導体装置の製造方法であって、前記磁気抵抗効果素子を形成する工程は、前記磁性材料を含む第1の層を形成する工程と、前記第1の層上に、前記磁性材料を含む第2の層を形成する工程と、前記第1の形成する工程と前記第2の形成する工程との間に、前記第2の層のエッチングに対してストッパとなるストッパ膜を、前記第1の層と前記第2の層との間に形成する工程と、塩素を含むガスを用いたプラズマエッチングにより、前記第2の層を加工するとともに、前記プラズマエッチングを前記ストッパ膜で停止する工程と、塩素を含まないガスをイオン化して前記ガスのイオンにより前記第1の層を加工する工程とを含む。
第1の実施形態に係るMTJ素子を含む半導体装置の製造方法を説明するための断面図である。 図1に続く第1の実施形態に係るMTJ素子を含む半導体装置の製造方法を説明するための断面図である。 図2に続く第1の実施形態に係るMTJ素子を含む半導体装置の製造方法を説明するための断面図である。 第1の実施形態で使用する半導体製造装置を模式的に示す図である。 MTJ素子部の下部におけるノッチ形状およびアンダーカット形状を示す断面である。 従来の技術により、MTJ素子部の側面を含む領域に形成されたダメージ層を示す断面図である。 MTJ素子部の側面に吸着した塩素と大気中の水分とが反応して、側面に腐食が生じるまでの過程を説明するための図である。 第1の実施形態により、MTJ素子部の側面を含む領域にダメージ層が形成されることを抑制できる理由を説明するための図である。 図8に続くダメージ層が形成されることを抑制できる理由を説明するための図である。 図9に続くダメージ層が形成されることを抑制できる理由を説明するための図である。 保護層が形成される領域を示す断面図である。 第2の実施形態に係るMTJ素子を含む半導体装置の製造方法を説明するための断面図である。 第2の実施形態で使用する半導体製造装置を模式的に示す図である。 図12に続く第2の実施形態に係るMTJ素子を含む半導体装置の製造方法を説明するための断面図である。 図14に続く第2の実施形態に係るMTJ素子を含む半導体装置の製造方法を説明するための断面図である。
以下、図面を参照しながら本発明の実施形態を説明する。
(第1の実施形態)
[図1]
図中、1はシリコンウェハ(半導体基板)を示しており、このシリコンウェハ1の表面には図示しない選択トランジスタが形成されている。この選択トランジスタは、スピン注入型のMTJ素子を選択するための素子である。以下、本実施形態によるMTJ素子の形成方法について詳説する。
シリコンウェハ(半導体基板)1上に層間絶縁膜2を形成する。次に、層間絶縁膜2上に、MTJ素子を構成する各層3−9を、例えば、スパッタリング法により順次形成する。上記MTJ素子のサイズは例えば100nm以下である。
各層3−9は具体的には以下の通りである。すなわち、3は下部電極、4は第1の固定層(ピン層)、5は第1のトンネルバリア層(非磁性層)、6は自由層(記録層)、7は第2のトンネルバリア層(非磁性層)、8は第2の固定層(ピン層)、9は上部電極である。
第1の固定層4、第2の固定層8および自由層6としては、強磁性体の層が用いられる。例えば、第1の固定層4および第2の固定層8は、それぞれ、コバルト(Co)、鉄(Fe)、ニッケル(Ni)、イリジウム(Ir)、白金(Pt)、マンガン(Mn)およびルテニウム(Ru)の少なくとも一つの元素を含む強磁性体の層である。自由層6は、コバルト(Co)、鉄(Fe)およびニッケル(Ni)の少なくとも一つ以上の元素を含む強磁性体の層である。なお、飽和磁化または結晶磁気異方性などを調整する目的で、自由層6に、例えば、ホウ素(B)、C(炭素)またはSiなどの元素を添加しても構わない。
下部電極2、上部電極9としては、例えば、Pt、Irまたはルテニウム(Ru)などの導電体の層が用いられる。
[図2]
上部電極9上にハードマスク10を形成する。ハードマスク10を形成する工程は、ハードマスク10となるシリコン酸化膜をCVD法で形成する工程と、該シリコン酸化膜上にレジスト膜を形成しフォトリソグラフィ法およびエッチング法を用いて加工する工程とを含む。この時のエッチング法は、例えば、エッチングガス(ソースガス)として、CF4 、CHF3 、C4F8 またはC4 6 を含むフロロカーボンガスを使用したRIE法(プラズマエッチング法)である。
[図3]
ハードマスク10をマスクに用いて、MTJ積層膜をRIE法によりエッチングすることにより、所定の形状を有する上部電極9、第2の固定層8、第2のトンネルバリア層7、自由層6、第1のトンネルバリア層5、第1の固定層4、下部電極3を形成する。以下、このエッチングした後のMTJ積層膜をMTJ素子部という。
上記のMTJ積層膜のエッチングは、図4に示す半導体製造装置20を用いて行う。この半導体製造装置20は、MTJ積層膜をエッチング(RIE)するためのエッチング装置30と、このエッチング装置30に接続された真空搬送系40と、真空搬送系40を介してエッチング装置30に接続されたガス処理装置50とを具備している。
次に、本工程で使用されるエッチング装置30について説明する。
エッチング装置30は、エッチングガスを導入してエッチングを行うところのプラズマ処理容器31を具備している。プラズマ処理容器31は図示しない真空ポンプによって真空にされるようになっている。また、プラズマ処理容器31の上壁にはソースガス(エッチングガス)を導入するための配管32が設けられている。プラズマ処理容器31の外部には配管32を囲むように上部コイル33が設置されている。この上部コイル33はプラズマ励起に関わる図示しないRF(高周波)電源に接続されている。このRF電源の周波数は例えば2.45GHzである。プラズマ処理容器31内にはシリコンウェハ1を載置するための電極34が設けられている。シリコンウェハ1を載置した電極34は、プラズマ中から正イオンを引き込むことに関わる図示しないRF(高周波)バイアス電源に接続されている。このRFバイアス電源の周波数は例えば2MHzである。
エッチング装置30を用いたMTJ積層膜のエッチング(RIE)は以下の通りである。
すなわち、プラズマ処理容器31内を真空排気するとともに、プラズマ処理容器31内に配管32よりCl2 を例えば流量200SCCM、圧力1Paにて導入し、上記RF電源により上部コイル33に例えば1000Wの電力を印加することにより、Cl2 のプラズマを生成するとともに、上記RFバイアス電源により電極34に例えば400Wの高周波電源を印加し、上記プラズマ中からイオン(Cl- )を電極34に引き込むことにより、MTJ積層膜をエッチングする。エッチング時間は例えば約1分である。
エッチングガスは、Cl2 以外にも、例えば、HClもしくはBCl3 などのハロゲン化合物ガスも使用できる。
また、Cl2 、HClもしくはBCl3 などのエッチングガスに、Ar、HeもしくはXeなどの不活性ガスを添加しても構わない。
さらに、上記エッチングガスに、微量のO2 もしくはN2 など酸化性もしくは窒化性のガスを加えても構わない。
さらにまた、目的とする加工形状(つまり、垂直形状)を得るために様々なガスを上記エッチングガスに添加しても構わない。なお、図5(a)に示すように、MTJ素子部3−10の下部におけるノッチ形状、および、図5(b)に示すように、MTJ素子部3−10のアンダーカット形状は、腐食等によって信号量が低下しやすいことを確認している。
エッチングガスの圧力は、例えば、0.5Paから3Paの範囲、または、1Paから2Paの範囲である。上部コイル電力は、例えば、200Wから4000Wの範囲、または、500Wから1500Wの範囲である。バイアス電力は、例えば、300Wから600Wの範囲、または、300Wから400Wの範囲である。
エッチングの終了後は、図3に示されるように、第1の固定層4、自由層6、第2の固定層8の側面の強磁性体(例えば、Co、FeまたはNiなど)が露出する。
エッチングの終了後、従来技術では、プラズマ処理容器(エッチング装置)からシリコンウェハを一旦大気中に取り出す。塩素を用いたエッチングにより得られたMTJ素子部の側面には塩素が吸着している。そのため、エッチング後、プラズマ処理容器からシリコンウェハを大気中に取り出すと、側面に吸着した塩素と大気中の水分とが反応するなどの化学プロセスで、MTJ素子部の側面を含む領域が腐食し、図6に示すように、MTJ素子部の側面を含む領域にダメージ層11が形成される。ダメージ層11は、強磁性体の酸化物や、酸化により破壊された強磁性体等を含む。このような強磁性体の劣化はMTJ素子の動作に悪影響を与える。腐食はトンネルバリア層5,7に対しても起こり、トンネルバリア層5,7にもダメージ層11は形成される。
図7は、側面に吸着した塩素と大気中の水分とが反応して、側面に腐食が生じるまでの過程を説明するための図である。図7において、Me+ は、MTJ素子部の側面を構成している金属(例えば、Co、FeまたはNi)のイオンを示している。なお、Me+ はイオン化された金属であることを示しており、イオン価数がプラス1である金属イオンのみを示しているのではない。金属の種類によってイオン価数は変わり、また、Feのように同じ金属でも2価や3価と異なる価数を取り得ることもある。
ダメージ層11の厚さは数10nmまでに渡るために、電流リークが発生したり、磁化特性が損なわれたりなどMTJ素子の動作に深刻な問題を発生させる。また、MTJ素子の形成工程後に、層間絶縁膜を形成する工程に進むが、ダメージ層11が原因で、層間絶縁膜の剥がれるという問題も生じる。その結果、例えば、当該層間絶縁膜よりも上層の層間絶縁膜(例えば、シリコン酸化膜)の形成工程時に、ソースガス(例えば酸素系のガス)が、層間絶縁膜とMTJ素子との隙間に侵入して、MTJ素子が例えば酸化によって劣化し、MTJ素子の動作に問題が起こる。
そこで、本実施形態では、側面のダメージ層11の厚さを十分に薄くするとともに、シリコンウェハ1を大気開放しても腐食のダメージを受けないように、図4に示した半導体製造装置20を用いて以下のプロセスを行う。
エッチング装置30によるMTJ積層膜のエッチングの終了後、エッチング装置30内のシリコンウェハ1を真空搬送系40を介してガス処理装置50内に移動する。エッチング装置30からガス処理装置50へのシリコンウェハ1の移動は、真空搬送系40を介して行われるので、シリコンウェハ1は大気に晒されない。したがって、MTJ素子部の側面に吸着している塩素と大気中の水分との反応は十分に抑制され、ダメージ層の発生を抑制できる。かりにダメージ層が形成されたとしてもその厚さは十分に薄く、MTJ素子の動作に問題はない。
真空搬送系40は周知の構成で構わなく、したがって、エッチング装置30から真空搬送系40へのシリコンウェハ1の移動は、例えば、真空搬送系40に設けられたアームロボットにより行われる。同様に、真空搬送系40からガス処理装置50への移動も例えばアームロボットにより行われる。
ガス処理装置50内にシリコンウェハ1が移されると、アミノ基を含むガスを用いた腐食処理が行われる。
ガス処理装置50は、腐食処理を行うところのガス処理チャンバ51を具備している。ガス処理チャンバ51の上壁にはアミノ基を含むガスを導入するための第1の配管52が設けられている。ガス処理チャンバ51の内部には、シリコンウェハを載置するための載置台53が設けられている。載置台53の内部にはヒータ54が設けられている。
本実施形態では、アミノ基を含むガスとして、TMSDMA(Trimethylsilyldimethylamine)を用いる。この他に、DMSDMA(Dimethylsilyldimethylamine)、BDMADMS(Bis(dimethylamino)dimethylsilane)などアミノ基を含む有機ガスが使用できる。さらに、N-(Trimethylsilyl)diethylamine(C7H19NSi、N-(トリメチルシリル)ジエチルアミン)、N-Benzyltrimethylsilylamine(C10H17NSi、N-ベンジルトリメチルシリルアミン)、Bis(dimethylamino)dimethylsilane(C6H18N2Si、ビス(ジメチルアミノ)ジメチルシラン)、1,2-Bis[(dimethylamino)dimethylsilyl]ethane(C10H28N2Si2、1,2-ビス[(ジメチルアミノ)ジメチルシリル]エタン)、3-(2-Aminoethylamino)propyl-dimethoxymethylsilane(C8H22N2O2Si、N-2-(アミノエチル)-3-アミノプロピルメチルジメトキシシラン)、
3-(2-Aminoethylamino)propyltriethoxysilane(C11H28N2O3Si、3-(2-アミノエチルアミノ)プロピルトリエトキシシラン)、N-(2-Aminoethylamino)propyltrimethoxysilane(C8H22N2O3Si、3-(2-アミノエチルアミノ)プロピルトリメトキシシラン)、3-Aminopropyldiethoxymethylsilane(C8H21NO2Si、3-アミノプロピルジエトキシメチルシラン)、3-Aminopropyltriethoxysilane(C9H23NO3Si、3-アミノプロピルトリエトキシシラン)、3-Aminopropyltrimethoxysilane(C6H17NO3Si、3-アミノプロピルトリメトキシシラン)、Trimethoxy[3-(phenylamino)propyl]silane(C12H21NO3Si、トリメトキシ[3-(フェニルアミノ)プロピル]シラン)も使用できる。
TMSDMAは蒸気圧が低いため、TMSDMAの容器を50℃程度に加熱し、揮発したガスとN2 ガスとの混合ガスを用いる。処理の条件は、処理ガスの種類に応じて選択すればよいが、例えば、第1の配管52から供給するTMSDMA流量は0.1〜1.0g/min、N2 ガスの流量は1.67〜16.7Pa・m3/s(1〜10slm)、第2の配管53から供給する水の流量を16.7〜167mPa・m3/s(10〜100SCCm)、ガス処理チャンバ51内の処理圧力は666〜96000Pa(5〜720Torr)に設定される。
腐食処理の際、ヒータ54によって加熱されるウエハの温度は、例えば、50℃から200℃の範囲、または、80℃から180℃の範囲である。シリコンウェハ1は、TMSDMAとN2 との混合ガスおよび水がガス処理チャンバ51内に供給される前に加熱されても構わなく、また、TMSDMAとN2 との混合ガスおよび水がガス処理チャンバ51内に供給された後であって、供給され続けている間に所望の温度まで加熱されても構わない。例えば、ガス処理チャンバ51内を666Pa(5Torr)より低い圧力になるまで減圧し、その後、TMSDMAとN2 との混合ガスおよび水よりガス処理チャンバ51内の圧力が666Pa(5Torr)になるまで供給し、その圧力を維持しながら、例えば3分間保持し、処理する方法としても構わない。
以上のように、本実施形態では、第1の配管52からTMSDMAガスおよび第2の配管53から水をそれぞれシリコンウェハ1に供給する。
図8に示すように、MTJ素子部の側面に付着した塩素は、第2の配管から供給された水と反応して塩化水素(HCl)となり、一方、TMSDMAガスは第2の配管から供給された水により加水分解されて、ジメチルアミンとトリメチルシラノールとが形成される。
図9に示すように、MTJ素子部の側面に形成された塩化水素(HCl)中の塩素(Cl)は、加水分解により形成された上記ジメチルアミンと反応してジメルアンモニウム塩となって、側面から離脱する。その結果、腐食の原因となる側面に残留する塩素の量を十分に少なくできる。
さらに、図10に示すように、加水分解により形成された上記ジメチルアミンは、MTJ素子部3−10の強磁性体(Fe、CoまたはNi)の露出面(第1の固定層4、自由層6および第2の固定層8の側面)を含む領域に付着し、ジメチルアミンからなる保護層12が形成される。
ジメチルアミンは撥水性を有するので、保護層12は撥水性を有することになる。このような撥水性を有する保護層12によって、第1の固定層4、自由層6および第2の固定層8を構成する磁性体は、大気に晒されても吸湿による酸化などの劣化は抑制される。
したがって、本実施形態の腐食処理の後に、次の工程(例えば、層間絶縁膜の形成工程)に進むために、ガス処理装置50からシリコンウェハ1を取り出して大気に晒しても、第1の固定層4、自由層6および第2の固定層8の吸湿による酸化などの劣化は十分に抑制される。
なお、強磁性体がFeの場合において、Feの表面に塩化鉄(FeCl2 )が存在するときには、ジメチルアミン塩酸塩((CH3 2 NH・HCl))も形成される。チルアミン塩酸塩は有機溶媒に可溶である。そのため、本実施形態の腐食処理の後に、アセトン、エタノール、エーテル、クロロホルムまたはベンゼンなどの有機溶媒で洗浄して、ジメチルアミン塩酸塩を除去することにより、さらに耐腐食性を向上することが可能となる。
保護層12を構成するジメチルアミンは化学的に安定な物質である。そのため、ジメチルアミンが側面と化学反応を起こして保護層12が形成されると言うよりも、ジメチルアミンが側面に堆積して保護層12が形成される。したがって、図11に示すように、本実施形態の腐食処理後、保護層12は、MTJ素子部の側面のみならず、MTJ素子部の上面、ならびに、層間絶縁膜2の上に形成されることもある。
なお、MTJ積層膜を加工して得られたMTJ素子部に対して、トリエチルアミン等のアミン( アンモニアの水素を1個以上有機の原子団で置き換えたもの)等をプラズマ化して、窒化処理を行う方法が知られている。
しかし、この方法の場合、トリエチルアミンをプラズマ化するとアミンの他に窒素原子などが発生する。窒素原子は強磁性体の表面を窒化させてしまいMTJ素子の強磁性体特性にダメージを与えるという問題がある。
これに対して本実施形態の場合、プラズマ化することなくアミノ基を含むガスをそのままガス処理チャンバ51内に導入するため窒化によるダメージは発生しない。
また、トリメチルジメチルアミンを用いたLow−k系の層間絶縁膜の表面の改質方法が知られている。この改質方法では、low−k材であるSiOCからなる層間絶縁膜をエッチングおよびアッシングした後、SiOCのダメージを回復するために、TMSDMA(トリメチルジメチルアミン)の雰囲気内にて処理する。このとき、TMSDMAのメチル基がSiOCに結合することにより、SiOCのダメージが修復される。
本実施形態でもTMSDMAを用いているが、本実施形態の処理対象は、MTJ素子であり、より詳細には、MTJ素子を構成するCo、FeまたはNiの金属である。本実施形態の処理対象は、low−k絶縁膜を構成する絶縁体(SiOC)ではない。また、本実施形態において、TMSDMAを用いた処理の目的は、MTJ素子の特性劣化(信号量の低下、磁気抵抗変化率(MR比)の低下)を抑制することであり、low−k絶縁膜の表面を改質することではない。
以上の方法によりMTJ素子を形成した後は、MTJ素子を含む領域上に層間絶縁膜を形成し、上部電極9に連通するコンタクトホールを形成して、コンタクトプラグを形成する等の周知の半導体装置製造プロセスが行われて、MRAMが得られる。
(第2の実施形態)
次に、本発明の第2の実施形態に係る半導体装置の製造方法について説明する。なお、以下の図において、既出の図と対応する部分には既出の図と同一符号を付してあり、詳細な説明は省略する。
[図12]
シリコンウェハ1上に層間絶縁膜2を形成し、続いて、スパッタリング法を用いて、層間絶縁膜2上に下部電極3、自由層(第1の層)6、トンネルバリア層(非磁性層)7、ストッパ層21、固定層(第2の層)8、上部電極9を順次形成する。
本実施形態では、下部電極3および上部電極9の材料(金属)にはPtを用い、自由層6の材料にはCoとFeとBとの混合材料(CoFeB)を用い、ストッパ層21の材料にはRuを用い、トンネルバリア層7の材料にはMgOを用い、そして、固定層8の材料にはCoとPtとの混合材料(CoPt)を用いる。なお、ストッパ層21の材料は、Ru以外に、例えば、IrまたはIrの酸化物を用いることができる
その後、上部電極9上に、例えば、第1の実施形態と同じプロセスにより、ハードマスク10を形成する。
次に、エッチングの工程に進む。本実施形態では、図13に示す半導体製造装置20’を用いてエッチングを行う。本実施形態の半導体製造装置20’が第1の実施形態で説明した半導体製造装置20と異なる点は、ガス処理装置50の代わりに、イオンビームエッチング(IBE)装置60が真空搬送系40に接続されていることにある。IBE装置60については後でさらに説明する。
[図14]
第1の実施形態と同様に、エッチング装置30を用いて、ハードマスク10をマスクにして、上部電極9および固定層8をRIE加工する。
電力、周波数、ガス種、流量の条件(エッチング条件)は、第1の実施形態と同じである。また、エッチング時間(エッチング条件)は、例えば、20秒であり、第1の実施形態のそれ(例えば1分間)よりも短い。第1の実施形態では、エッチング装置30を用いて、上部電極9から下部電極3までの全ての層をハロゲンを用いてRIE加工したが、本実施形態では、上部電極9および固定層8の二つの層だけをハロゲンを用いてRIE加工するからである。
上記のRIE加工において、ストッパ層21はエッチングの停止層として機能する。そのため、ストッパ膜21の下にあるトンネルバリア層7および自由層6はエッチングされない。
ストッパ層21がない場合(従来)、トンネルバリア層7および自由層6は所定の形状にエッチングされ、トンネルバリア層7および自由層6の側壁に塩素が吸着する。この側壁に付着した塩素が大気に触れると、大気中の水分と塩素とが反応し、トンネルバリア層7および自由層6の内部に向かって連続的に腐食が進行する。その結果、自由層6の磁化特性およびトンネルバリア層7の電気的特性が損なわれるなど、MTJ素子の動作に関して深刻な問題(ダメージ)が発生する。
なお、下部電極3に対しては、ストッパ層21がなくてもハロゲンを用いたRIE加工に起因した問題は回避される。その理由の一つは、下部電極3(材料:Ru)は、トンネルバリア層7(材料:MgO)および自由層6(材料:CoFeB)に対してエッチング選択比を十分に低くできるからである。また、下部電極3の材料であるRuは、酸化されないか、または酸化されても金属導電性を示すからである。
一方、本実施形態の場合、上記の通りに、上部電極9および固定層8のエッチングはストッパ層21で停止し、ハロゲンを用いたRIE加工に起因するトンネルバリア層7および自由層6の腐食の問題は回避される。
なお、本実施形態では、固定層8の材料(CoPt)とストッパ層21の材料(Ru)とが異なるが、固定層8の材料とストッパ層21の材料とは同じでも構わない。例えば、Ruでも構わない。この場合、エッチングがストッパ層21に達したらガスを替えるなどして、エッチングがストッパ層21で停止するようにする。
エッチング装置30での上部電極9および固定層8のエッチングの終了後、エッチング装置30内のシリコンウェハ1を真空搬送系40を介してIBE装置60内に移される。エッチング装置30からIBE装置60へのシリコンウェハ1の移動は、真空搬送系40を介して行われるので、シリコンウェハ1は大気に晒されない。したがって、上部電極9および固定層8の側壁に吸着している塩素と水分との反応は十分に抑制される。これにより、ダメージ層が形成されたとしてもその厚さは十分に薄く、MTJ素子の動作に関して深刻な問題は発生しない。
[図15]
IBE装置60内にシリコンウェハ1が移されると、ストッパ層21、トンネルバリア層7、自由層6および下部電極3に対してIBEが行われる。
図13に示したIBE装置60は、IBEを行うところのIBEチャンバ61を具備している。IBEチャンバ61の上壁にはアルゴン(Ar)等の不活性ガスを導入するためのガス導入口62が設けられている。IBEチャンバ61の外部にはガス導入口62を囲むように上部コイル63が設置されている。この上部コイル63は高密度のプラズマの励起に関わる図示しないRF(高周波)電源に接続されている。IBEチャンバ61内はグリッド64によって上下二つの空間に分かれており、上側の空間はAr等の不活性ガスのプラズマを励起してイオンを生成する室(イオン化室)65となっている。グリッド64は図示しない電源により負の電位に設定できるようになっている。グリッド64が負の電位に設定されると、イオン化室65内で生成されたAr+ 等の正イオンが下側の空間内に引き出され、エッチングのためのイオンビームが生成される。グリッド64の下方のIBEチャンバ61内にはシリコンウェハ1を載置するための載置台66が設けられている。
IBE装置60を用いたストッパ層21、トンネルバリア層7、自由層6および下部電極3のエッチングは以下の通りである。
すなわち、ガス導入口62からイオン化室65内にArを導入し、上部コイル63にRF電力を印加することにより、イオン化室65内に高密度のプラズマを励起する。そして、グリッド64の電位を負に設定し、上記の高密度のプラズマからAr+ を引き出してイオンビームを生成することにより、ストッパ層21、トンネルバリア層7、自由層6および下部電極3を順次エッチング(IBE)する。IBEの場合、ストッパ層21、トンネルバリア層7、自由層6および下部電極3の積層体の側壁の形状は、例えば、図15に示されるようにテーパー形状となる。
ストッパ層21、トンネルバリア層7、自由層6および下部電極3のエッチング(IBE)は、Cl2 等のハロゲンのガスを用いていないので、大気に触れてもトンネルバリア層7および自由層6の側壁に変質層(腐食層、酸化層)は形成されないか、たとえ形成されたとしてもその厚さは十分に薄いため、MTJ素子の動作に関して問題は起こらない。
なお、本実施形態では、上部電極9および固定層8に対しては、IBEではなくRIEで加工した。その理由の一つは、RIEはIBEに比べてエッチングレートが高く、スループット(生産性)の点で優れているからである。なお、必要なスループットが得られるのなら、MTJ積層膜の全てをIBEで加工しても構わない。
また、本実施形態とは逆に、上部電極9および固定層8に対してはRIEで加工し、残りをIBEで加工しても構わない。すなわち、RIEの対象となる層およびIBEの対象となる層は適宜変更可能である。
以上、本発明の実施形態について説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、第1の実施形態では、二つの固定層および二つのトンネルバリア層を具備したタイプ(デュアルピン層構造(ダブルジャンクション構造とも呼ばれる))のMTJ素子の場合について説明し、第2の実施形態では、一つの固定層および一つのトンネルバリア層を具備したタイプのMTJ素子の場合について説明したが、第1の実施形態の方法は、第2の実施形態のタイプのMTJ素子に適用でき、また、第2の実施形態の方法も、第1の実施形態のタイプのMTJ素子に適用できる。
また、第1および第2の実施形態では、MTJ素子の平面形状については特に言及していないが、平面形状は例えば円形であるが、その他、正方形、長方形、楕円形などであっても構わない。
また、第1の実施形態において、第1および第2の固定層に、シンセティックアンチフェロ(SAF:Synthetic Anti-Ferromagnet)構造を導入しても構わない。SAF構造とは、非磁性層を介して互いの磁化の方向が反平行である第1の磁性層/非磁性層/第2の磁性層からなる積層構造である。このSAF構造を用いることで、第1および第2の固定層の磁化固着力が増強され、外部磁場に対する耐性および熱的な安定性を向上させることができる。
また、第1の実施形態において、MTJ素子を構成する各層は、積層順序が逆転していても構わない。この場合、第1のトンネルバリア層5としては常磁性金属が用いられ、第2のトンネルバリア層7としては金属酸化物が用いられる。また、第1のトンネルバリア層5および第2のトンネルバリア層7それぞれに金属酸化物を用いるようにしてもよい。この場合は、第1のトンネルバリア層5と第2のトンネルバリア層7とは、異なる膜厚に設定される。これは、データ読み出し時に、MR比に差を持たせるためである。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…シリコンウェハ、2…層間絶縁膜、3…下部電極、4…固定層、5…トンネルバリア層、6…自由層(第1の層)、7…トンネルバリア層、8…固定層(第2の層)、9…上部電極、10…ハードマスク、11…ダメージ層、12…保護層、20,20’…半導体製造装置、30…エッチング装置、31…プラズマ処理容器、32…配管、33…上部コイル、34…電源、40…真空搬送系、50…ガス処理装置、51…ガス処理チャンバ、52…配管、53…載置台、54…ヒータ、60…IBE装置、61…IBEチャンバ、62…ガス導入口、63…上部コイル、64…グリッド、65…イオン化室、66…載置台。

Claims (7)

  1. コバルト、鉄およびニッケルの少なくとも一つを含む磁性材料を用いた磁気抵抗効果素子を形成する工程を含む半導体装置の製造方法であって、
    前記磁気抵抗効果素子を形成する工程は、
    半導体基板上に、前記磁性材料を含む複数の層を具備する積層体を形成する工程と、
    真空雰囲気中で、塩素を含むガスを用いたプラズマエッチングにより、前記積層体を加工する工程と、
    前記積層体を加工した後、前記積層体を真空雰囲気中に保持したまま、前記積層体に対してアミノ基を含むガスを用いたガス処理を施す工程と
    を含むことを特徴する半導体装置の製造方法。
  2. 前記塩素を含むガスはCl2 、HClまたはBC3 のガスであり、前記プラズマエッチングは反応性イオンエッチングであり、前記アミノ基を含むガスはTMSDMA(Trimethylsilyldimethylamine)、DMSDMA(Dimethylsilyldimethylamine)またはBDMADMS(Bis(dimethylamino)dimethylsilane)のガスであり、前記ガス処理は前記磁性材料を含む複数の層の腐食処理であることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記磁気抵抗効果素子はMTJ(Magnetic Tunnel Junction)素子であり、前記磁性材料を含む複数の層は、第1の固定層、自由層および第2の固定層を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
  4. コバルト、鉄およびニッケルの少なくとも一つを含む磁性材料を用いた磁気抵抗効果素子を形成する工程を含む半導体装置の製造方法であって、
    前記磁気抵抗効果素子を形成する工程は、
    前記磁性材料を含む第1の層を形成する工程と、
    前記第1の層上に、前記磁性材料を含む第2の層を形成する工程と、
    前記第1の形成する工程と前記第2の形成する工程との間に、前記第2の層のエッチングに対してストッパとなるストッパ膜を、前記第1の層と前記第2の層との間に形成する工程と、
    塩素を含むガスを用いたプラズマエッチングにより、前記第2の層を加工するとともに、前記プラズマエッチングを前記ストッパ膜で停止する工程と、
    塩素を含まないガスをイオン化して前記ガスのイオンにより前記第1の層を加工する工程と
    を含む半導体装置の製造方法。
  5. 前記ストッパ膜は、ルテニウム、イリジウム、またはイリジウムの酸化物の膜であることを特徴する請求項4に記載の半導体装置の製造方法。
  6. 前記第1の層を加工する工程から前記第2の層を加工する工程までの工程を真空中で行うことを特徴とする請求項4に記載の半導体装置の製造方法。
  7. 前記磁気抵抗効果素子はMTJ(Magnetic Tunnel Junction)素子であり、前記第1の層は自由層、前記第2の層は固定層であることを特徴する請求項4に記載の半導体装置の製造方法。
JP2011065020A 2011-03-23 2011-03-23 半導体装置の製造方法 Withdrawn JP2012204408A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011065020A JP2012204408A (ja) 2011-03-23 2011-03-23 半導体装置の製造方法
US13/244,042 US8586390B2 (en) 2011-03-23 2011-09-23 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011065020A JP2012204408A (ja) 2011-03-23 2011-03-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012204408A true JP2012204408A (ja) 2012-10-22

Family

ID=46877667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011065020A Withdrawn JP2012204408A (ja) 2011-03-23 2011-03-23 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8586390B2 (ja)
JP (1) JP2012204408A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022751A (ja) * 2012-07-20 2014-02-03 Samsung Electronics Co Ltd 磁気接合、磁気メモリ、改善された特性を有する磁気接合を提供するための方法、及びシステム
JP2015046529A (ja) * 2013-08-29 2015-03-12 株式会社アルバック 磁気抵抗素子の製造方法
WO2015076010A1 (ja) 2013-11-20 2015-05-28 東京エレクトロン株式会社 被エッチング層をエッチングする方法
KR20150131961A (ko) 2014-05-15 2015-11-25 도쿄엘렉트론가부시키가이샤 감압 처리 장치에 있어서의 배출 가스 방폭 방법
KR20170070006A (ko) 2014-10-15 2017-06-21 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치
KR20170072870A (ko) 2014-10-15 2017-06-27 도쿄엘렉트론가부시키가이샤 다층막을 에칭하는 방법
KR20180084047A (ko) 2015-11-13 2018-07-24 도쿄엘렉트론가부시키가이샤 피처리체를 에칭하는 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5538128B2 (ja) * 2010-08-09 2014-07-02 東京エレクトロン株式会社 排気方法およびガス処理装置
US9064589B2 (en) * 2011-11-09 2015-06-23 Qualcomm Incorporated Three port MTJ structure and integration
US9425388B2 (en) 2013-09-12 2016-08-23 Kabushiki Kaisha Toshiba Magnetic element and method of manufacturing the same
US8956882B1 (en) 2013-09-12 2015-02-17 Kazuhiro Tomioka Method of manufacturing magnetoresistive element
US20150263275A1 (en) * 2014-03-12 2015-09-17 Kazuhiro Tomioka Manufacturing method of magnetic memory device and manufacturing apparatus of magnetic memory device
US9601693B1 (en) 2015-09-24 2017-03-21 Lam Research Corporation Method for encapsulating a chalcogenide material
US20170323785A1 (en) 2016-05-06 2017-11-09 Lam Research Corporation Method to deposit conformal and low wet etch rate encapsulation layer using pecvd
US10121960B2 (en) 2016-10-17 2018-11-06 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions usable in spin transfer torque applications utilizing interstitial glass-forming agent(s)
US10454029B2 (en) 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
CN110741488B (zh) * 2017-06-13 2024-02-02 东京毅力科创株式会社 用于图案化磁隧道结的方法
US11239420B2 (en) 2018-08-24 2022-02-01 Lam Research Corporation Conformal damage-free encapsulation of chalcogenide materials
CN113903763B (zh) * 2020-07-07 2025-08-19 联华电子股份有限公司 半导体元件及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6689622B1 (en) * 2002-04-26 2004-02-10 Micron Technology, Inc. Magnetoresistive memory or sensor devices having improved switching properties and method of fabrication
KR100923299B1 (ko) * 2003-01-28 2009-10-23 삼성전자주식회사 자기 램의 자기 터널 접합층 형성 방법
US7042705B2 (en) 2003-01-30 2006-05-09 Infineon Technologies Ag Sidewall structure and method of fabrication for reducing oxygen diffusion to contact plugs during CW hole reactive ion etch processing
US7115522B2 (en) 2004-07-09 2006-10-03 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
JP2006222389A (ja) 2005-02-14 2006-08-24 Toshiba Corp 半導体記憶装置及びその製造方法
JP2007053315A (ja) 2005-08-19 2007-03-01 Fujitsu Ltd 磁気メモリ装置およびその製造方法
US20070080381A1 (en) 2005-10-12 2007-04-12 Magic Technologies, Inc. Robust protective layer for MTJ devices
JP4354519B2 (ja) 2006-09-13 2009-10-28 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
US7919826B2 (en) 2007-04-24 2011-04-05 Kabushiki Kaisha Toshiba Magnetoresistive element and manufacturing method thereof
JP2008294420A (ja) 2007-04-24 2008-12-04 Toshiba Corp 磁気抵抗素子及びその製造方法
JP2009094104A (ja) 2007-10-03 2009-04-30 Toshiba Corp 磁気抵抗素子
JP2010103224A (ja) 2008-10-22 2010-05-06 Toshiba Corp 磁気抵抗素子、及び磁気メモリ

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022751A (ja) * 2012-07-20 2014-02-03 Samsung Electronics Co Ltd 磁気接合、磁気メモリ、改善された特性を有する磁気接合を提供するための方法、及びシステム
JP2015046529A (ja) * 2013-08-29 2015-03-12 株式会社アルバック 磁気抵抗素子の製造方法
WO2015076010A1 (ja) 2013-11-20 2015-05-28 東京エレクトロン株式会社 被エッチング層をエッチングする方法
KR20160088855A (ko) 2013-11-20 2016-07-26 도쿄엘렉트론가부시키가이샤 피에칭층을 에칭하는 방법
US9647206B2 (en) 2013-11-20 2017-05-09 Tokyo Electron Limited Method for etching layer to be etched
KR20150131961A (ko) 2014-05-15 2015-11-25 도쿄엘렉트론가부시키가이샤 감압 처리 장치에 있어서의 배출 가스 방폭 방법
US10168049B2 (en) 2014-05-15 2019-01-01 Tokyo Electron Limited Method for preventing explosion of exhaust gas in decompression processing apparatus
KR20170070006A (ko) 2014-10-15 2017-06-21 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치
KR20170072870A (ko) 2014-10-15 2017-06-27 도쿄엘렉트론가부시키가이샤 다층막을 에칭하는 방법
US10217933B2 (en) 2014-10-15 2019-02-26 Tokyo Electron Limited Method for etching multilayer film
KR20180084047A (ko) 2015-11-13 2018-07-24 도쿄엘렉트론가부시키가이샤 피처리체를 에칭하는 방법
US10685816B2 (en) 2015-11-13 2020-06-16 Tokyo Electron Limited Method of etching object to be processed

Also Published As

Publication number Publication date
US20120244641A1 (en) 2012-09-27
US8586390B2 (en) 2013-11-19

Similar Documents

Publication Publication Date Title
US8586390B2 (en) Method for manufacturing semiconductor device
JP5710743B2 (ja) 磁気トンネル接合記憶素子の製造
US8981507B2 (en) Method for manufacturing nonvolatile memory device
KR101041049B1 (ko) 자성 재료의 드라이 에칭 방법
US9601688B2 (en) Method of manufacturing magnetoresistive element and method of processing magnetoresistive film
US8642358B2 (en) Method for fabricating magnetic tunnel junction device
KR101066158B1 (ko) 자기 소자의 제조 방법 및 제조 장치
US20120032288A1 (en) Magnetoresistive element and method of manufacturing the same
US20160359107A1 (en) Method of manufacturing magnetoresistive element
KR101574155B1 (ko) 자기 저항 효과 소자의 제조 방법
JP5707174B2 (ja) 磁気抵抗効果素子の製造方法
KR101862632B1 (ko) 자기 저항 효과 소자의 제조 방법 및 제조 시스템
KR20160124689A (ko) Mram 스택을 패터닝하기 위한 건식 플라즈마 에칭 방법
CN103794717B (zh) 一种包含介电层的嵌入型磁隧道结器件的制造方法
WO2011030529A1 (ja) 磁気抵抗素子の製造方法
JP2008065944A (ja) 磁性層パターンの形成方法、磁気抵抗素子の製造方法、及び磁気記憶媒体の製造方法
TW201503257A (zh) 電漿蝕刻方法
CN102224610A (zh) 磁性膜加工室的清洁方法、磁性器件的制造方法及基板处理设备
TWI517463B (zh) 磁阻效應元件之製造方法
JP2012222093A (ja) 磁気抵抗素子の製造方法及び製造装置
CN108242503B (zh) 一种优化磁性隧道结的方法
KR20150112979A (ko) 자기저항 디바이스를 제조하는 방법
JP2005268349A (ja) 反応性イオンエッチング方法および反応性イオンエッチング装置
TW201916417A (zh) 磁穿隧接合元件之製造方法及感應耦合型電漿處理裝置
Song et al. Sub-50nm Scale Fabrication of Magnetic Tunnel Junction Structures for Ultrahigh Density Spin Transfer Torque-Magnetoresistive Random Access Memory

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603