JP2012204510A - シリコン基板のエッチング方法、及びシリコン基板のエッチング装置 - Google Patents
シリコン基板のエッチング方法、及びシリコン基板のエッチング装置 Download PDFInfo
- Publication number
- JP2012204510A JP2012204510A JP2011066342A JP2011066342A JP2012204510A JP 2012204510 A JP2012204510 A JP 2012204510A JP 2011066342 A JP2011066342 A JP 2011066342A JP 2011066342 A JP2011066342 A JP 2011066342A JP 2012204510 A JP2012204510 A JP 2012204510A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- etching
- silicon
- gas
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
【解決手段】ダミー配線13d,15dの埋め込まれた凹部を有して該凹部の内面にはバリアメタル層13b,15bが形成されたシリコン絶縁層13a,15aを有するシリコン基板11に対して、シリコン絶縁層13a,15aとシリコン基板11とを貫通する孔をダミー配線13d,15dが含まれる領域に形成する。ダミー配線13d,15d、バリアメタル層13b,15b、シリコン絶縁層13a,15aをエッチングした後にシリコン基板11をエッチングする。加えて、シリコン基板11のエッチングを終了する前に、シリコン絶縁層13a,15a及びシリコン基板11の少なくとも1つを希ガスでスパッタする。
【選択図】図3
Description
エッチングによるダミー配線62cの除去、ドライエッチングによるバリアメタル層62b及びシリコン絶縁層62の除去が、この順に行われる。これら一連のエッチングにより、図5(b)に示されるように、シリコン基板61の表面のうち、TSVの形成される領域が露出して、この露出した領域に対し、シリコン基板61のエッチングが行われる。
請求項1に記載の発明は、配線の埋め込まれた凹部を有して該凹部の内面にはバリアメタル層が形成されたシリコン絶縁層を基板上に有するシリコン基板に対して、前記シリコン絶縁層と前記シリコン基板とを貫通する孔を前記配線が含まれる領域に形成するシリコン基板のエッチング方法であって、前記配線、前記バリアメタル層、前記シリコン絶縁層をエッチングした後に前記シリコン基板をエッチングするとともに、前記シリコン基板のエッチングを終了する前に、前記シリコン絶縁層及び前記シリコン基板の少なくとも1つを希ガスでスパッタすることを要旨とする。
粒子が該残渣に衝突することによって、シリコン基板上から物理的に取り除かれることになる。このように、シリコン基板のエッチングを阻害する残渣が、物理的に除去されるため、該残渣の構成材料が、配線の形成材料、バリアメタル層の形成材料、及びこれらのエッチングにより生じた生成物等のいずれをどのような割合で含んでいたとしても、こうした残渣をエッチングの領域から除去することが可能になる。したがって、このようなスパッタが行われない場合と比較して、シリコン基板のエッチングを阻害する残渣が少なくなる。その結果、シリコン基板に対するエッチングの加工精度を高めることが可能となる。
、上記残渣の発生頻度が高くなったとしても、より確実に残渣を除去することができる。
図1に示されるように、多層配線基板10の有するシリコン基板11の基板表面には、例えばリンを含有する酸化シリコン(PSG)からなりシリコン絶縁層を構成する絶縁層12が形成されている。この絶縁層12上には、多層配線基板10における電気的な接続に寄与する配線を有した第一配線層13が積層されている。
銅合金(AlCu)からなるものであって、バリアメタル層BAを介して上記接続配線15cに接続されている。なお、パッドP及びバリアメタル層BAは、第一封止層18aの表面の一部にも形成されている。こうしたパッドPの上面のうち、他の多層配線基板10と接続されない部位は、上記第二封止層18b及び第三封止層18cによって覆われることで、外部環境から保護されている。
次に、本発明のシリコン基板のエッチング方法を具現化した一実施形態として、上記シリコン基板11上の各層と該シリコン基板11とに貫通孔を形成する方法について図2及び図3を参照して説明する。なお、図2及び図3には、先の図1に示した多層配線基板10のうち、シリコン貫通電極(TSV)の形成される領域周辺のみを示している。なお、図示の便宜上、上記第一封止層18a、第二封止層18b、及び第三封止層18cを一つの封止層18として示すとともに、上記各層の厚さについても一部変更して示している。
じた残渣19が、第二シリコン絶縁層15aの除去によって露出した第一拡散防止層14の上面に堆積することになる。なお、バリアメタル層15bのドライエッチングと、第二シリコン絶縁層15aのドライエッチングとを各別に行うようにしているが、これらを同時にドライエッチングするようにしてもよい。
d、バリアメタル層13b,15b、シリコン絶縁層13a,15a、絶縁層12、シリコン基板11のエッチングには、例えば下記のエッチングガスやエッチング液が用いられる。
・封止層18:Ar/C3F8/CHF3/O2ガス
・絶縁層17:Ar/C3F8/CHF3/O2ガス
・拡散防止層14,16:Ar/C3F8/CHF3/O2ガス
・ダミー配線13d,15d(銅配線):硫酸/過酸化水素溶液
・バリアメタル層13b,15b:Ar/C3F8/CHF3/O2ガス
・シリコン絶縁層13a,15a:Ar/C3F8/CHF3/O2ガス
・絶縁層12:Ar/C3F8/CHF3/O2ガス
・シリコン基板11:SF6/O2/HBrガス
[シリコン基板のエッチング装置]
次に、シリコン基板のエッチング装置を具現化した一実施形態としてのドライエッチング装置について図4を参照して説明する。なお、このドライエッチング装置は、シリコン基板11のエッチング処理と、該シリコン基板11の基板表面に堆積した残渣19に対するスパッタ処理とを行う装置として具現化されたものである。しかしながら、上記各層のエッチングに用いられるガスを供給するガス供給部を上記ドライエッチング装置に接続することによって、多層配線基板10の有する各層のドライエッチングをも行う装置として具現化してもよい。
確には、上段コイル36aには上段電流供給部37aが接続され、また、中段コイル36bには中段電流供給部37bが接続され、そして、下段コイル36cには下段電流供給部37cが接続されている。上段コイル36aと下段コイル36cとに同じ向きの電流が供給されるとともに、中段コイル36bにこれら上段コイル36aと下段コイル36cとは逆向きの電流が供給されることによって、磁場が「0」となる領域である磁場中性線が真空槽21内に形成される。
には、排気部41の排気流量と、上記スパッタガス供給部42から供給されるガスの流量と、エッチングガス供給部43から供給されるガスの流量とにより、基板Sの搬入された真空槽21内が所定のプロセス圧力とされる。次いで、アンテナ用高周波電源34が高周波アンテナ31に高周波電力を出力するとともに、電流供給部37が磁場コイル36に電流を出力することにより、真空槽21内に上記アルゴンガスと六フッ化硫黄ガスとの混合ガスのプラズマが生成される。そして、バイアス用高周波電源25が上記ステージ電極に高周波電力を出力することによって、ステージ電極に負のバイアス電圧が印加される。そして、混合ガスのプラズマに含まれる正イオンが、バイアス電圧によって基板Sの表面に引き込まれることにより、上記シリコン基板11の表面に堆積した残渣19が除去される。また、これに続いて、シリコン基板11のエッチング処理が行われるときには、排気部41の排気流量と、エッチングガス供給部43から供給されるガスの流量とにより、真空槽21内が所定のプロセス圧力とされる。そして、成膜種が含まれない雰囲気で、真空槽21内に六フッ化硫黄ガスと酸素ガスの混合ガスのプラズマが生成されて、該混合ガスのプラズマに含まれる正イオンが、バイアス電圧によって基板Sの表面に引き込まれることにより、上記シリコン基板11のエッチングが開始される。
直径が200〜300mmであり、厚さが10〜100μmのシリコン基板上に、厚さが1000nmの2層以上の低誘電率材料層、厚さが1000nm以上の酸化シリコン層、及び厚さが2000nm以上の窒化シリコン層を順に積層して多層配線基板を形成した。なお、低誘電率材料層のそれぞれには、幅が100nm以上、厚さが100nm以上の銅配線が複数層含まれるようにした。また、銅配線のそれぞれは、厚さが50nmのタンタル乃至はチタンからなるバリアメタル層によって、表面以外の面が覆われているようにすることで、一般的なBEOL(Back End of the Line )構造を想定した多層配線基板
を準備した。
そして、多層配線基板上にフォトレジスト層を積層した後、直径が10μmの開口を形成してレジストパターンを作成した。次いで、以下の条件にて、各層のエッチングを行った。
(窒化シリコン層)
・Ar/C3F8/CHF3/O2ガス 170/20/10/10sccm
・アンテナ用高周波電源 1200W
・バイアス用高周波電源 600W
・エッチング時間 4分
(酸化シリコン層)
・Ar/C3F8/CHF3/O2ガス 170/20/10/10sccm
・アンテナ用高周波電源 1200W
・バイアス用高周波電源 600W
・エッチング時間 2分
(銅配線)
・過酸化水素 1×103mol・m−3
・硫酸 0.72×103mol・m−3
・温度 50℃
・エッチング時間 1分
(バリアメタル層と低誘電率材料層)
・Ar/C3F8/CHF3/O2ガス 170/20/10/10sccm
・アンテナ用高周波電源 1200W
・バイアス用高周波電源 600W
・エッチング時間 1分
そして、シリコン基板の表面を以下の条件にてスパッタした。
(スパッタ条件)
・Ar/SF6ガス 95sccm/5sccm
・アンテナ用高周波電源 1000W
・バイアス用高周波電源 200W
・スパッタ時間 1分
その後、以下の条件にてシリコン基板をエッチングすることにより、多層配線基板の積層方向に延びる貫通孔をシリコン基板に形成した。
・SF6/O2ガス 150/50sccm
・アンテナ用高周波電源 1200W
・バイアス用高周波電源 100W
・エッチング時間 2分
このエッチングによって形成された貫通孔の内側面を走査型電子顕微鏡(SEM)にて観察したところ、該貫通孔の内側面は、均一にエッチングされた平滑面であった。
[比較例]
上記実施例と同様の多層配線基板に対して、上記条件のエッチングにより各層の除去を行った後、シリコン基板の表面をスパッタすることなく、多層配線基板の積層方向に延びる凹部をシリコン基板に形成した。なお、シリコン基板のエッチング条件も、上記実施形態と同一とした。こうしたエッチングによって形成された貫通孔の内側面をSEMにて観察したところ、該貫通孔の内側面には、積層方向に延びる凸形状のエッチング残りが認められた。
(1)シリコン基板11のエッチングが終了する前に、シリコン基板11のエッチングを阻害する残渣19が、成膜種の含まれない雰囲気で希ガスのスパッタによって物理的に除去される。そのため、該残渣19の構成材料が、ダミー配線13dの形成材料、バリアメタル層13bの形成材料、及びこれらのエッチングにより生じた生成物等のいずれをどのような割合で含んでいたとしても、こうした残渣19をTSVの形成領域から除去することが可能になる。したがって、このようなスパッタが行われない場合と比較して、シリコン基板11のエッチングを阻害する残渣19が少なくなる。その結果、シリコン基板11に対するエッチングの加工精度を高めることが可能となる。
スパッタ速度として得ることが可能である。
・シリコン基板11上の絶縁層12,17は、上述した絶縁材料とは異なる他の絶縁材料によって形成されてもよい。また、絶縁層12及び絶縁層17の少なくとも一つが割愛された構成であってもよい。
・上記バリアメタル層13b,15b,BAはタンタルで形成するようにしたが、例えばチタン、窒化チタン、窒化タンタル等、バリア性を有する公知の材料によって形成するようにしてもよい。
・上記スパッタガスは、アルゴンガスに限らず、ヘリウム(He)ガス、ネオン(Ne)ガス、キセノン(Xe)ガス等の希ガスであればよい。
・多層配線基板10は、第一配線層13と第二配線層15との二つの配線層を有するようにしたが、配線層は、単層であってもよいし、三層以上であってもよい。
タするようにした。これに限らず、多層配線基板10に対するスパッタ処理は、各配線層13,15の有するバリアメタル層13b,15bを除去する毎に、該配線層を構成するシリコン絶縁層の表面に対して行うことも可能である。これにより、以下の効果が得られるようになる。
るようにシリコン絶縁層13a,15aを除去してから、ダミー配線13d,15dとバリアメタル層13b,15bとを除去した後に、残りのシリコン絶縁層13a,15aを除去するようにしてもよい。
Claims (8)
- 配線の埋め込まれた凹部を有して該凹部の内面にはバリアメタル層が形成されたシリコン絶縁層を基板上に有するシリコン基板に対して、前記シリコン絶縁層と前記シリコン基板とを貫通する孔を前記配線が含まれる領域に形成するシリコン基板のエッチング方法であって、
前記配線、前記バリアメタル層、前記シリコン絶縁層をエッチングした後に前記シリコン基板をエッチングするとともに、
前記シリコン基板のエッチングを終了する前に、前記シリコン絶縁層及び前記シリコン基板の少なくとも1つを希ガスでスパッタする
ことを特徴とするシリコン基板のエッチング方法。 - 前記シリコン基板のエッチングの開始時に、該エッチングの施される領域を希ガスでスパッタする
請求項1に記載のシリコン基板のエッチング方法。 - 前記シリコン絶縁層のエッチングの終了時に、該エッチングの施された領域を希ガスでスパッタする
請求項1に記載のシリコン基板のエッチング方法。 - 前記孔を形成する際に、前記シリコン基板のエッチングの開始時には、希ガスによるスパッタ速度を該開始時以降より大きくする
請求項1〜3のいずれか一項に記載のシリコン基板のエッチング方法。 - 前記シリコン基板上には、複数の前記シリコン絶縁層が積層され、
前記シリコン絶縁層のそれぞれが有する前記バリアメタル層をエッチングする毎に、該シリコン絶縁層の表面を希ガスでスパッタする
請求項1〜4のいずれか一項に記載のシリコン基板のエッチング方法。 - 前記シリコン基板上には、複数の前記シリコン絶縁層が積層され、
前記シリコン絶縁層の全てのエッチングの終了時に、該エッチングの施された領域を希ガスでスパッタする
請求項1〜5のいずれか一項に記載のシリコン基板のエッチング方法。 - 前記希ガスがアルゴンガスであって、
前記シリコン基板の表面を前記アルゴンガスによってスパッタするときには、
前記アルゴンガスに六フッ化硫黄ガス、臭化水素ガス、及び塩化水素ガスから選択される少なくとも一つのガスを混合する
請求項1〜6のいずれか一項に記載のシリコン基板のエッチング方法。 - 配線の埋め込まれた凹部を有して該凹部の内面にはバリアメタル層が形成されたシリコン絶縁層を基板上に有するシリコン基板に対して、前記配線と前記バリアメタル層とがエッチングされた前記凹部を含む領域に、前記シリコン絶縁層と前記シリコン基板とを貫通する孔を形成するシリコン基板のエッチング装置であって、
前記シリコン基板の載置される基板ステージを収容する真空槽と、
前記真空槽内に希ガスとエッチングガスとを供給するガス供給部と、
前記真空槽内に供給されたガスでプラズマを生成して該プラズマを前記シリコン基板に向けて引き込むプラズマ生成部と、
前記ガス供給部の駆動と前記プラズマ生成部の駆動とを制御する制御部とを備え、
前記制御部は、
前記シリコン基板のエッチングを終了する前に、前記希ガスのプラズマにより前記シリコン絶縁層及び前記シリコン基板の少なくとも1つをスパッタする
ことを特徴とするシリコン基板のエッチング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011066342A JP5659059B2 (ja) | 2011-03-24 | 2011-03-24 | シリコン基板のエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011066342A JP5659059B2 (ja) | 2011-03-24 | 2011-03-24 | シリコン基板のエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012204510A true JP2012204510A (ja) | 2012-10-22 |
| JP5659059B2 JP5659059B2 (ja) | 2015-01-28 |
Family
ID=47185191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011066342A Active JP5659059B2 (ja) | 2011-03-24 | 2011-03-24 | シリコン基板のエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5659059B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016100343A (ja) * | 2014-11-18 | 2016-05-30 | 株式会社ディスコ | エッチング方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151382A (ja) * | 1992-11-11 | 1994-05-31 | Toshiba Corp | ドライエッチング方法 |
| JPH11251316A (ja) * | 1998-03-02 | 1999-09-17 | Toshiba Corp | マルチチップ半導体装置の製造方法 |
| JP2000040696A (ja) * | 1998-07-10 | 2000-02-08 | Applied Materials Inc | ドライエッチング方法及び装置 |
| JP2004152811A (ja) * | 2002-10-28 | 2004-05-27 | Sharp Corp | 積層型半導体装置及びその製造方法 |
| JP2007012894A (ja) * | 2005-06-30 | 2007-01-18 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2010080897A (ja) * | 2008-09-29 | 2010-04-08 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2011508431A (ja) * | 2007-12-21 | 2011-03-10 | ラム リサーチ コーポレーション | シリコン構造体の製造及びプロファイル制御を伴うシリコンディープエッチング |
-
2011
- 2011-03-24 JP JP2011066342A patent/JP5659059B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151382A (ja) * | 1992-11-11 | 1994-05-31 | Toshiba Corp | ドライエッチング方法 |
| JPH11251316A (ja) * | 1998-03-02 | 1999-09-17 | Toshiba Corp | マルチチップ半導体装置の製造方法 |
| JP2000040696A (ja) * | 1998-07-10 | 2000-02-08 | Applied Materials Inc | ドライエッチング方法及び装置 |
| JP2004152811A (ja) * | 2002-10-28 | 2004-05-27 | Sharp Corp | 積層型半導体装置及びその製造方法 |
| JP2007012894A (ja) * | 2005-06-30 | 2007-01-18 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2011508431A (ja) * | 2007-12-21 | 2011-03-10 | ラム リサーチ コーポレーション | シリコン構造体の製造及びプロファイル制御を伴うシリコンディープエッチング |
| JP2010080897A (ja) * | 2008-09-29 | 2010-04-08 | Panasonic Corp | 半導体装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016100343A (ja) * | 2014-11-18 | 2016-05-30 | 株式会社ディスコ | エッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5659059B2 (ja) | 2015-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7799693B2 (en) | Method for manufacturing a semiconductor device | |
| KR102512580B1 (ko) | 플라즈마 에칭 방법 | |
| TWI651805B (zh) | 具有高角落選擇性的自我對準接觸窗/導通孔之形成方法 | |
| CN103258729B (zh) | 硅结构的制造和带有形貌控制的深硅蚀刻 | |
| US8377821B2 (en) | Method for forming contact hole structure | |
| JP5268112B2 (ja) | ドライエッチング方法 | |
| JPH10223760A (ja) | アルミニウム相互接続のプラズマ処理による空気ギャップ形成の方法 | |
| KR100493486B1 (ko) | 개선된 전도층 엣칭방법 및 장치 | |
| JP3781175B2 (ja) | コンタクトホールの形成方法 | |
| CN102737984B (zh) | 半导体结构的形成方法 | |
| JP5659059B2 (ja) | シリコン基板のエッチング方法 | |
| JP4471243B2 (ja) | エッチング方法およびプラズマ処理方法 | |
| JPH09321026A (ja) | 半導体装置の製造方法 | |
| WO2010082517A1 (ja) | 半導体装置とその製造方法 | |
| JP4948278B2 (ja) | 半導体装置の製造方法 | |
| US6399497B2 (en) | Semiconductor manufacturing process and semiconductor device | |
| CN113540025B (zh) | 半导体结构及其形成方法 | |
| JP5925898B2 (ja) | フルオロカーボン用の金属カーバイドバリア層を形成する方法 | |
| KR100655272B1 (ko) | 반도체장치 제조방법 | |
| JPH08186120A (ja) | 半導体装置の製造方法 | |
| JPH05182937A (ja) | ドライエッチング方法 | |
| JPH05326515A (ja) | 半導体装置の製造方法 | |
| KR19990045274A (ko) | 반도체 장치의 제조 방법 | |
| JP2000150482A (ja) | ドライエッチング方法 | |
| KR100607809B1 (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140916 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141201 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5659059 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |