JP2012204655A - ＮｉＳｉ膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置 - Google Patents

ＮｉＳｉ膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置 Download PDF

Info

Publication number
JP2012204655A
JP2012204655A JP2011068514A JP2011068514A JP2012204655A JP 2012204655 A JP2012204655 A JP 2012204655A JP 2011068514 A JP2011068514 A JP 2011068514A JP 2011068514 A JP2011068514 A JP 2011068514A JP 2012204655 A JP2012204655 A JP 2012204655A
Authority
JP
Japan
Prior art keywords
film
forming
gas
chamber
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011068514A
Other languages
English (en)
Other versions
JP5725454B2 (ja
JP2012204655A5 (ja
Inventor
Yasushi Higuchi
靖 樋口
Toshimitsu Uehigashi
俊光 上東
Kazuhiro Sonoda
和広 園田
Harunori Ushikawa
治憲 牛川
Naoki Hanada
直樹 花田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2011068514A priority Critical patent/JP5725454B2/ja
Priority to US13/423,946 priority patent/US8815737B2/en
Priority to KR1020120029778A priority patent/KR101349993B1/ko
Publication of JP2012204655A publication Critical patent/JP2012204655A/ja
Publication of JP2012204655A5 publication Critical patent/JP2012204655A5/ja
Application granted granted Critical
Publication of JP5725454B2 publication Critical patent/JP5725454B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】 トレンチ及びホールパターンの底面や、側面に被覆カバレッジ性の良好なシリサイド膜を形成できるＮｉＳｉ膜の形成方法及びシリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、並びに成膜装置の提供。
【解決手段】Ｓｉを主組成とする基板上にＮｉ膜を形成し、このＮｉ膜を加熱処理することにより基板の上層にＮｉＳｉ膜を形成する方法であって、ＮｉＳｉ膜を形成する加熱処理の前に、その加熱処理温度よりも低く、ＮｉＳｉ膜が形成されない温度で、Ｈ２ガスを用いてＮｉ膜をプレアニールしてＮｉ膜中の不純物を除去し、次いで得られたＮｉ膜をシリサイドアニールする。シリサイド膜を形成する前にプレアニールするためのプレアニール用のＨ２ガスを導入する手段を備えた装置。
【選択図】図４

Description

本発明は、ＮｉＳｉ膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置に関する。
近年、半導体デバイスの微細化技術が進むにつれて、また、半導体デバイスが立体的な構造を取るにつれて、基板上に形成されたトレンチ及びホールパターンの底面や、側面にシリサイド膜を形成する用途が増えてきていると共に、この底面や側面に対する高カバレッジ性（段差被覆性）の要求が高まっている。
このようなシリサイド膜を形成するための金属として、通常、Ｔｉ、Ｃｏ、Ｎｉ等が使用されている。これらの金属の成膜には、従来、スパッタリング法が使われてきたが、微細化技術の進歩に伴って、底面や側面への被膜のカバレッジ性が悪くなり、適応が困難になってきている。
このため、金属化合物をガス化して導入し、成膜を行うＣＶＤ法が開発されてきている。ところが、このＣＶＤ法は、金属原料ガスとして有機金属化合物を用いるため、成膜された膜中にＣ、Ｎ、Ｏなどの不純物が多く含まれてしまい、シリサイド化の加熱処理を行っても、シリサイド化反応が阻害され、従来のスパッタリング法で形成した金属膜よりもシリサイド膜形成が困難であるという問題がある。
なお、ＣＶＤ法による成膜のみでも、シリサイド膜が直接生じる高温（例えば、５００℃）では、シリサイド膜形成は可能であるが、半導体デバイス等に必要な良好なシリサイド界面の形成が難しい。例えば、Ｎｉの場合、ＮｉＳｉ膜が良好な低抵抗界面を作るが、高温成膜ではＮｉＳｉ２膜が形成してしまい、フラットな低抵抗界面が出来ないという問題がある。また、このような高温成膜の場合、成膜速度は上昇するが、供給律速になり、被膜カバレッジ性が悪化するという問題もある。
また、半導体デバイスを製造する際に、例えば、金属導体膜中の酸素を除去するためや、金属導体膜（例えば、Ｃｕ膜）中の不純物を除去して電気的特性の向上を図るためや、下地膜とＣｕ膜との密着性の向上を図るため等に、水素アニール処理が行われている（例えば、特許文献１参照）。
特開２００１−２０３２１１号公報
本発明の課題は、上述の従来技術の問題点を解決することにあり、Ｓｉを主組成とする基板やゲート電極に対して、金属膜と低抵抗電気コンタクトを取るために、トレンチ及びホールパターンの底面や、側面に被膜カバレッジ性の良好な低抵抗のシリサイド膜を形成できるＮｉＳｉ膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置を提供することにある。
本発明者らは、熱ＣＶＤ法で作製した金属膜を、Ｈ２ガス中で加熱処理を行うことにより、膜中の不純物濃度を低減させることができ、その後にシリサイド化を行うことにより、良好なシリサイド膜を形成できることに気が付き、また、このシリサイド膜形成方法を効率よく行うため、金属膜形成後、真空一貫処理で加熱処理できる成膜装置が有効であることに気が付き、本発明を完成するに至った。
本発明のＮｉＳｉ膜の形成方法は、Ｓｉを主組成とする基板上にＮｉ膜を形成し、このＮｉ膜を加熱処理することにより該基板の上層にＮｉＳｉ膜を形成する方法であって、ＮｉＳｉ膜を形成する加熱処理の前に、その加熱処理温度よりも低く、ＮｉＳｉ膜が形成されない温度で、Ｈ２ガスを用いて前記Ｎｉ膜をプレアニールし、Ｎｉ膜中の不純物を除去し、次いで得られたＮｉ膜をシリサイドアニールしてＮｉＳｉ膜を形成することを特徴とする。
前記ＮｉＳｉ膜の形成方法において、Ｎｉ膜の形成原料として、ニッケルアルキルアミジネイト（ニッケルアルキルアミジナート）を用い、熱ＣＶＤ法によりＮｉ膜を形成することを特徴とする。
本発明の低抵抗のシリサイド膜の形成方法は、Ｓｉを主組成とする基板上に金属膜を形成し、この金属膜を加熱処理することにより該基板の上層にシリサイド膜を形成する方法であって、シリサイド膜を形成する加熱処理の前に、その加熱処理温度よりも低く、低抵抗のシリサイド膜が形成されない温度で、Ｈ２ガスを用いて前記金属膜をプレアニールし、金属膜中の不純物を除去し、次いで得られた金属膜をシリサイドアニールしてシリサイド膜を形成することを特徴とする。
前記低抵抗のシリサイド膜の形成方法において、金属膜の形成原料として、ニッケルアルキルアミジネイト又はコバルトアルキルアミジネイト（コバルトアルキルアミジナート）を用い、熱ＣＶＤ法により金属膜を形成することを特徴とする。
本発明のシリサイドアニール用金属膜の形成方法は、Ｓｉを主組成とする基板上に熱ＣＶＤ法により金属膜を形成し、この金属膜に対してＨ２ガスを用いてプレアニールすることにより該金属膜中の金属膜形成用原料由来の不純物である窒素を除去することを特徴とする。
前記シリサイドアニール用金属膜の形成方法において、金属膜がＮｉ膜又はＣｏ膜であることを特徴とする。
前記シリサイドアニール用金属膜の形成方法において、金属膜形成原料として、ニッケルアルキルアミジネイト又はコバルトアルキルアミジネイトを用いることを特徴とする。
前記シリサイドアニール用金属膜の形成方法において、Ｈ２ガスを用いるプレアニールを３００〜４００℃で行うことを特徴とする。
本発明の第１の真空処理装置は、真空排気系を備えた成膜室を有し、該成膜室内の下部に設置した加熱手段を備えた基板支持ステージとその上部に設けたシャワープレートとを備え、該成膜室に還元ガスを導入するためのガス導入径路とニッケルアルキルアミジネイトガスからなるＮｉ膜形成用原料ガスを導入するためのガス導入径路とが接続され、該Ｎｉ膜形成用原料ガスを導入するためのガス導入径路には原料容器が設けられ、この原料容器には液体化した原料をバブリングによりガス化して該成膜室内へ導入するための不活性ガス導入径路が接続されてなる、Ｓｉを主組成とする基板上にシリサイド化を目的としたＮｉ膜を形成するための真空処理装置であって、真空下に形成されるＮｉ膜をシリサイドアニールして該基板の上層にＮｉＳｉ膜を形成する前に行われるＮｉ膜の膜質を改善するプレアニール用のＨ２ガスを供給するためのガス供給径路が該成膜室に設けられていることを特徴とする。
本発明の第２の真空処理装置は、真空排気系を備えた成膜室を有し、該成膜室内の下部に設置した加熱手段を備えた基板支持ステージとその上部に設けたシャワープレートとを備え、該成膜室に還元ガスを導入するためのガス導入径路とニッケルアルキルアミジネイトガス又はコバルトアルキルアミジネイトガスからなる金属膜形成用原料ガスを導入するためのガス導入径路とが接続され、該金属膜形成用原料ガスを導入するためのガス導入径路には原料容器が設けられ、この原料容器には液体化した原料をバブリングによりガス化して該成膜室内へ導入するための不活性ガス導入径路が接続されてなる、Ｓｉを主組成とする基板上にシリサイド化を目的とした金属膜を形成するための真空処理装置であって、真空下に形成された金属膜をシリサイドアニールして該基板の上層にシリサイド膜を形成する前に行われる金属膜の膜質を改善するプレアニール用のＨ２ガスを供給するためのガス供給径路が該成膜室に設けられていることを特徴とする。
前記第２の真空処理装置において、成膜室が、さらに、プレアニールされた金属膜を真空のままシリサイド化を行うための加熱処理機構を備えていることを特徴とする。
前記第１及び２の真空処理装置において、成膜室が、さらに、プレアニールを行うための加熱処理機構を備えていることを特徴とする。
本発明の成膜装置は、真空排気系を備えた成膜室を有し、該成膜室内の下部に設置した加熱手段を備えた基板支持ステージとその上部に設けたシャワープレートとを備え、該成膜室に還元ガスを導入するためのガス導入径路とニッケルアルキルアミジネイトガスからなるＮｉ膜形成用原料ガスを導入するためのガス導入径路とが接続され、該Ｎｉ膜形成用原料ガスを導入するためのガス導入径路には原料容器が設けられ、この原料容器には液体化した原料をバブリングによりガス化して該成膜室内へ導入するための不活性ガス導入径路が接続されてなる、Ｓｉを主組成とする基板上にシリサイド化を目的としたＮｉ膜を形成する真空処理装置と、真空排気系を備えた成膜室を有し、該成膜室内の下部に設置した加熱手段を備えた基板支持ステージとその上部に設けたシャワープレートとを備え、該成膜室に、該真空処理装置により真空下に形成されたＮｉ膜の膜質を改善するプレアニール用のＨ２ガスを供給するためのガス供給径路が設けられているプレアニール室と、真空排気系を備えた成膜室を有し、該成膜室内の下部に設置した加熱手段を備えた基板支持ステージを備え、該成膜室に、該プレアニール室において真空下に形成されたＮｉ膜の膜質を改善するプレアニールを行ったＮｉ膜を真空下ＮｉＳｉ化するためのシリサイドアニール室と、該基板のロード／アンロード室とを多角形の搬送室の周囲にゲートバルブを介して接続してなり、該ロード／アンロード室から搬送された該基板を処理するために、該搬送室を介して、該真空処理装置内、該プレアニール室内、及びシリサイドアニール室内へ基板を順次搬送・搬出できるように構成されてなることを特徴とする。
本発明の成膜装置はまた、真空排気系を備えた成膜室を有し、該成膜室内の下部に設置した加熱手段を備えた基板支持ステージとその上部に設けたシャワープレートとを備え、該成膜室に還元ガスを導入するためのガス導入径路とニッケルアルキルアミジネイトガス又はコバルトアルキルアミジネイトガスからなる金属膜形成用原料ガスを導入するためのガス導入径路とが接続され、該金属膜形成用原料ガスを導入するためのガス導入径路には原料容器が設けられ、この原料容器には液体化した原料をバブリングによりガス化して該成膜室内へ導入するための不活性ガス導入径路が接続されてなる、Ｓｉを主組成とする基板上にシリサイド化を目的とした金属膜を形成する真空処理装置と、真空排気系を備えた成膜室を有し、該成膜室内の下部に設置した加熱手段を備えた基板支持ステージとその上部に設けたシャワープレートとを備え、該成膜室に、該真空処理装置により真空下に形成された金属膜の膜質を改善するプレアニール用のＨ２ガスを供給するためのガス供給径路が設けられているプレアニール室と、真空排気系を備えた成膜室を有し、該成膜室内の下部に設置した加熱手段を備えた基板支持ステージを備え、該成膜室に、該プレアニール室において真空下に形成された金属膜の膜質を改善するプレアニールを行った金属膜を真空下シリサイド化するためのシリサイドアニール室と、該基板のロード／アンロード室とを多角形の搬送室の周囲にゲートバルブを介して接続してなり、該ロード／アンロード室から搬送された該基板を処理するために、該搬送室を介して、該真空処理装置内、該プレアニール室内、及びシリサイドアニール室内へ基板を順次搬送・搬出できるように構成されてなることを特徴とする。
本発明によれば、できるだけ低温で行うＣＶＤ法により金属膜を形成し、低温で金属膜中の不純物を除去して金属膜の膜質を改善してから、シリサイド化反応を行うので、所望の低抵抗ＮｉＳｉ膜（シリサイド膜）を作製することができ、また、反応律速条件で実施可能であるので、良好な被膜カバレッジ性を保持することができるという効果を奏する。また、金属膜の形成後、大気に暴露せずに真空一貫で処理することが可能であるので、不純物の蒸発を加速でき、再酸化などの不純物再汚染を最小限に抑えることが可能であるという効果を奏する。
本発明で使用する熱ＣＶＤ装置の一構成例を示す模式的な概略図。 シリサイド（ＮｉＳｉ）膜を形成するプロセスを説明するためのフロー図。 Ｎｉ／Ｓｉ及びＣｏ／Ｓｉの各相についての温度（℃）と抵抗値（ａｒｂ．ｕｎｉｔｓ）との関係を示すグラフ。 シリサイドアニール後の基板の断面ＳＥＭ像を示す図であり、（ａ）は、アズデポ膜形成後にＨ２プレアニールを行い、次いでシリサイドアニールを行って得られた膜のＳＥＭ像、そして（ｂ）は、アズデポ膜形成後にＨ２プレアニールを行わず、直ちにシリサイドアニールを行って得られた膜のＳＥＭ像。 ＡＥＳ分析結果を示すグラフであり、図４の場合に対応し、（ａ）は、アズデポ状態の膜（アズデポ膜）の場合、（ｂ）は、アズデポ膜形成後にＨ２プレアニールを行わず、直ちにシリサイドアニールを行って得られた膜の場合、そして（ｃ）は、アズデポ膜形成後にＨ２プレアニールを行い、次いでシリサイドアニールを行って得られた膜の場合のグラフ。 シリサイドアニールプロセスを実施した場合の各段階での基板の断面ＳＥＭ像を時系列に並べて示す図であり、（ａ）は、アズデポ膜の場合、（ｂ）は、アズデポ膜形成後にＨ２プレアニールを行わず、直ちにシリサイドアニールを行って得られた膜の場合、（ｃ）は、アズデポ膜形成後にＨ２プレアニールを行って得られた膜の場合、（ｄ）は、アズデポ膜形成後にＨ２プレアニールを行い、次いでシリサイドアニールを行って得られた膜の場合のＳＥＭ像。 ＡＥＳ分析結果を示すグラフであり、図６の場合に対応し、（ａ）は、アズデポ膜の場合、（ｂ）は、アズデポ膜形成後にＨ２プレアニールを行わず、直ちにシリサイドアニールを行って得られた膜の場合、（ｃ）は、アズデポ膜形成後にＨ２プレアニールを行って得られた膜の場合、（ｄ）は、アズデポ膜形成後にＨ２プレアニールを行い、次いでシリサイドアニールを行って得られた膜の場合のグラフ。 本発明に係る成膜装置の一構成例を模式的に示す平面図。 実施例１において各種プレアニールガスを用いて得られた膜を有する基板の表面ＳＥＭ像を示す図であり、（ａ）は、アズデポ膜の場合、（ｂ）は、アズデポ膜形成後に直ちにシリサイドアニールを行って得られた膜の場合、（ｃ）は、アズデポ膜形成後にＨ２プレアニールを行って得られた膜の場合、（ｄ）は、アズデポ膜形成後に後にＨ２プレアニールを行い、次いでシリサイドアニールを行って得られた膜の場合、（ｅ）は、アズデポ膜形成後にＡｒプレアニールを行って得られた膜の場合、（ｆ）は、アズデポ膜形成後にＡｒプレアニールを行い、次いでシリサイドアニールを行って得られた膜の場合、（ｇ）は、アズデポ膜形成後にＮＨ３プレアニールを行って得られた膜の場合、そして（ｈ）は、アズデポ膜形成後にＮＨ３プレアニールを行い、次いでシリサイドアニールを行って得られた膜の場合のＳＥＭ像。 実施例２において得られた膜を有する基板の断面及び表面ＳＥＭ像を示す図であり、（ａ−１）及び（ａ−２）は、それぞれ、アズデポ膜の断面及び表面のＳＥＭ像、（ｂ−１）及び（ｂ−２）は、それぞれ、アズデポ膜形成後に直ちにシリサイドアニールして得られた膜の断面及び表面のＳＥＭ像、（ｃ−１）及び（ｃ−２）は、それぞれ、アズデポ膜形成後にＨ２プレアニールを行って得られた膜の断面及び表面のＳＥＭ像、（ｄ−１）及び（ｄ−２）は、それぞれ、アズデポ膜形成後にＨ２プレアニールを行い、次いでシリサイドアニールを行って得られた膜の断面及び表面のＳＥＭ像。
以下、本発明の実施形態を説明した後、図面を参照して、個々の要素について詳細に説明する。
本発明に係るＮｉＳｉ膜の形成方法の実施形態によれば、この形成方法は、Ｓｉを主組成とする基板上に、ニッケルアルキルアミジネイトガスを原料ガスとして用い、また、還元ガスとしてＮＨ３及びＨ２を用い、熱ＣＶＤ法により形成されたＮｉ膜を加熱処理することにより基板の上層にＮｉＳｉ膜を形成する方法であって、ＮｉＳｉ膜を形成する加熱処理の前に、その加熱処理温度よりも低く、ＮｉＳｉ膜が形成されない温度、一般に３００〜４００℃、好ましくは３００〜３５０℃の温度で、Ｈ２ガスを用い、前記Ｎｉ膜をプレアニールしてＮｉ膜中の不純物を除去し、次いで一般に４００〜５００℃、好ましくは４００〜４５０℃の温度で、得られたＮｉ膜をシリサイドアニールしてＮｉＳｉ膜を形成することからなる。なお、上記プレアニール処理の温度は、Ｎｉ膜を形成した装置内でプレアニール処理を行う場合には、その下限温度がＮｉ膜を形成した温度であっても、Ｎｉ膜中の不純物Ｎを除くことができれば良い。
本発明に係る低抵抗のシリサイド膜の形成方法の実施形態によれば、この形成方法は、Ｓｉを主組成とする基板上に、ニッケルアルキルアミジネイトガス又はコバルトアルキルアミジネイトガスを原料ガスとして用い、また、還元ガスとしてＮＨ３及びＨ２を用い、熱ＣＶＤ法により形成されたＮｉ膜又はＣｏ膜を加熱処理することにより基板の上層に低抵抗のシリサイド膜を形成する方法であって、低抵抗のシリサイド膜を形成する加熱処理の前に、その加熱処理温度よりも低く、低抵抗のシリサイド膜が形成されない温度、一般に３００〜４００℃、好ましくは３００〜３５０℃の温度で、Ｈ２ガスを用い、前記Ｎｉ膜又はＣｏ膜をプレアニールして金属膜中の不純物を除去し、次いで一般に４００〜５００℃、好ましくは４００〜４５０℃の温度で、得られたＮｉ膜又はＣｏ膜をシリサイドアニールしてシリサイド膜を形成することからなる。
本発明に係るシリサイドアニール用金属膜の形成方法の実施形態によれば、この形成方法は、Ｓｉを主組成とする基板上に、熱ＣＶＤ法により、金属膜形成原料としてニッケルアルキルアミジネイト又はコバルトアルキルアミジネイトを用い、Ｎｉ膜又はＣｏ膜からなる金属膜を形成し、この金属膜に対してＨ２ガスを用いて、３００〜４００℃でプレアニールすることにより金属膜中の金属膜形成用原料由来の不純物である窒素を除去することからなる。
本発明に係る真空処理装置の実施形態によれば、この真空処理装置は、真空排気系を備えた成膜室を有し、成膜室内の下部に設置された加熱手段を備えた基板支持ステージとその上部に設けられたシャワープレートとを備え、成膜室にＮＨ３及びＨ２からなる還元ガスを導入するためのガス導入径路とニッケルアルキルアミジネイトガスからなるＮｉ膜形成用原料ガスを導入するためのガス導入径路とが接続され、Ｎｉ膜形成用原料ガスを導入するためのガス導入径路には原料容器が設けられ、この原料容器には液体化した原料をバブリングによりガス化して成膜室内へ導入するための不活性ガス導入径路が接続されてなる、Ｓｉを主組成とする基板上にシリサイド化を目的としたＮｉ膜を形成するための真空処理装置であって、さらにこの成膜室には、真空下に形成されるＮｉ膜をシリサイドアニールして基板の上層にＮｉＳｉ膜を形成する前に行われるＮｉ膜の膜質を改善するプレアニール用のＨ２ガスを供給するためのガス供給径路が設けられており、そしてこの成膜室が、さらにまた、プレアニールされたＮｉ膜を真空のままシリサイド化を行うための加熱処理機や、プレアニールを行うための加熱処理機構を備えていても良い。
本発明に係る真空処理装置の別の実施形態によれば、この真空処理装置は、真空排気系を備えた成膜室を有し、成膜室内の下部に設置された加熱手段を備えた基板支持ステージとその上部に設けられたシャワープレートとを備え、成膜室にＮＨ３及びＨ２からなる還元ガスを導入するためのガス導入径路とニッケルアルキルアミジネイトガス又はコバルトアルキルアミジネイトガスからなる金属膜形成用原料ガスを導入するためのガス導入径路とが接続され、金属膜形成用原料ガスを導入するためのガス導入径路には原料容器が設けられ、この原料容器には液体化した原料をバブリングによりガス化して成膜室内へ導入するための不活性ガス導入径路が接続されてなる、Ｓｉを主組成とする基板上にシリサイド化を目的とした金属膜を形成するための真空処理装置であって、さらにこの成膜室には、真空下に形成される金属膜をシリサイドアニールして基板の上層にシリサイド膜を形成する前に行われる金属膜の膜質を改善するプレアニール用のＨ２ガスを供給するためのガス供給径路が成膜室に設けられており、そしてこの成膜室が、さらにまた、プレアニールされた金属膜を真空のままシリサイド化を行うための加熱処理機構や、プレアニールを行うための加熱処理機構を備えていても良い。
次いで、本発明の真空処理装置である熱ＣＶＤ成膜装置について図１を参照して説明する。図１に示すように、真空処理装置は、成膜室１１を有し、この成膜室内に原料ガス（例えば、ニッケルアルキルアミジネイトガス又はコバルトアルキルアミジネイトガス）及び還元ガス（例えば、ＮＨ３及びＨ２からなるガス）を導入するために、成膜室１１の天井部に、原料容器１２からのガス導入径路１３、ＮＨ３ガスを導入するためのガス導入径路１４及びＨ２ガスを導入するためのガス導入径路１５が接続されている。これらのガス導入径路には、マスフローコントローラー及びバルブが介設されており、所定流量のＮＨ３ガス及びＨ２ガスを、それぞれ、成膜室１１内に導入できるように構成されている。成膜室１１の天井部にはまた、キャリアガス（例えば、Ａｒ等）を導入するためのガス導入径路１６が接続されている。成膜室１１内には、その下部に処理される基板Ｓを載置するための基板支持ステージ１７が設置されており、また、その上部の天井部にはシャワープレート１８が配置されている。原料容器１２には原料ガス形成用の液体原料１２ａが充満されており、ガス導入径路１６から分岐した径路１６ａから例えばＡｒガス等を吹き込んで、バブリングにより原料ガスを形成せしめ、成膜室１１内へ導入できるように構成されている。さらに、成膜室１１内を所定の減圧に設定するための排気系１９が接続されている。
図１に示す真空処理装置の動作は従来技術の熱ＣＶＤ装置の場合とほぼ同じであるので、簡略化して以下説明する。処理される基板Ｓを成膜室１１内の基板支持ステージ１７上に載置し、原料容器１２からバブリング等により形成せしめた原料ガスを、また、ガス導入径路１４及び１５を介して還元ガスを、シャワープレート１８を経て成膜室１１内へ導入する。成膜室１１内に載置されている基板Ｓは、所定の温度に加熱されており、また、成膜室１１内は所定の減圧に保たれている。かくして、基板Ｓ上で成膜が行われ、所望の膜厚の金属膜が形成される。
以下、Ｎｉ膜用原料として、ニッケルアルキルアミジネイト（Ｎ，Ｎ’−Ｎｉ（（ｔＢｕ）２−ａｍｄ）２（以下、Ｎｉ−Ａｍｄと略す。））を用いて、熱ＣＶＤによりＮｉ膜を形成し、Ｈ２プレアニールを行い、次いでシリサイドアニールを行うプロセスについて具体的に説明する。
まず、Ｓｉ基板（ウェハ）上に金属膜（Ｎｉ膜）を形成した後にシリサイド膜を形成する方法について、図２を参照して説明する。
図２（ａ）〜（ｅ）に示すように、Ｓｉ基板上に形成されている自然酸化膜を通常の方法により除去し（ａ）、自然酸化膜の除去されたＳｉ基板上に、ＣＶＤ法やＰＶＤ法等により、通常のプロセス条件でＮｉ膜を形成し（ｂ）、Ｎｉ膜の形成されたＳｉ基板に対して、所定の温度で最初の熱処理（プレアニール）を行ってＳｉ基板上にＮｉ２Ｓｉ膜を形成し（その際、この膜上に未反応のＮｉ膜が残留している。）（ｃ）、ウエットエッチングにより未反応のＮｉ膜を除去し（ｄ）、次いで所定の温度で２回目の熱処理（シリサイドアニール）を行ってシリサイド（ＮｉＳｉ）膜を形成する（ｅ）。
上記した最初のプレアニールは低温で行い、準安定なシリサイドを形成した後に、未反応のＮｉ膜を除去する。この場合、最初のプレアニールを低温で行うのは、Ｓｉの拡散反応が進みすぎて、ゲート電極と拡散層形状の周辺部にまで余分なシリサイド膜が形成されるのを防ぐためである。なお、上記Ｎｉ膜の膜厚には特に制限はないが、コスト面から見ると、できるだけ薄い膜の方が良い。厚すぎると、シリサイド化を途中で止めて、未反応Ｎｉ膜をエッチ除去するコストが余分にかかるという問題があるからである。最適な膜厚であれば、そのようなエッチ除去の手間を省いて、シリサイド膜を形成できる。
図３に、Ｎｉ／Ｓｉ及びＣｏ／Ｓｉにおける、金属リッチ相、ＮｉＳｉ、ＮｉＳｉ２、Ｃｏ２Ｓｉ、ＣｏＳｉ、ＣｏＳｉ２についての温度（℃）と抵抗値（ａｒｂ．ｕｎｉｔｓ）との関係を示す。図３から明らかなように、ＮｉＳｉ、ＣｏＳｉ２の場合に抵抗値が低くなることが分かる。
次いで、上記Ｎｉ−Ａｍｄを用いて行う成膜について具体的に説明する。１１０℃程度に加熱されて保持された原料容器内に、Ｎｉ膜形成用原料としてＮｉ−Ａｍｄを溶解した液を充填する。原料ガスの導入径路及び成膜室の壁面は、配管内及び成膜室壁面への原料吸着を抑制するため、１２０℃以上に加温し、基板支持ステージ温度は３５０℃以下、例えば２００〜２８０℃に保持する。
Ｎｉ−Ａｍｄを成膜室まで輸送するキャリアガスにはＡｒ等の不活性ガスを用い、例えば流量１５０ｓｃｃｍ程度にてバブリングさせれば良い。
Ｎｉ−Ａｍｄガスは単なる熱分解では２８０℃以下で成膜速度が極めて遅いため、還元ガスとしてＨ２とＮＨ３とを使用する。還元ガスの総量はキャリアガス流量の２倍以上とし、Ｈ２／（Ｈ２＋ＮＨ３）比は０．９以下とすれば良く、Ｈ２：ＮＨ３＝１：１でも良い。
上記の条件にてＮｉ成膜を行う。
成膜終了後、プレアニール（Ｈ２プレアニール）をする場合にはＨ２フローが可能なチャンバに搬送する。真空中搬送であっても、一度大気に取り出してから搬送してもどちらでも良い。この場合、成膜終了後の基板を冷却することなく、そのままの状態で次の処理チャンバへ搬送すればよい。成膜温度がプレアニール温度範囲内であれば、そのままプレアニールを行い、プレアニール温度範囲よりも低ければ、加熱してプレアニールを行えば良い。
Ｎｉ膜に対する上記プレアニールにおけるガス種としては、以下の実施例で説明するように、Ｈ２ガスを使用することが必要であり、ＡｒガスやＮＨ３ガスでは所望の目的を達成することができない。
以下で説明する図５及び７のＡＥＳ結果より明らかなように、原料ガス由来や、ＮＨ３還元ガス由来のＮがアズデポ膜中に十数％程度混入していることが分かっている。Ｈ２プレアニールによりアズデポ膜中の不純物であるＮがＮＨ３等として除去されることにより金属膜の膜質が改善され、良好なシリサイド界面が形成されたものと考えられる。
Ｈ２プレアニールの加熱温度は一般に３００〜４００℃、好ましくは３００〜３５０℃の温度で、保持時間は５ｍｉｎ程度で行う。この温度範囲内で行えば、プレアニールの効果を達成でき、特にＮｉ膜中に存在する不純物であるＮが減少・除去され得る。一方、この温度範囲を外れると、プレアニールの効果を達成できない。
Ｈ２プレアニールの後、通常の方法でシリサイドアニール処理を行なった。この場合の処理温度は４００〜５００℃、好ましくは４００〜４５０℃である。この温度範囲内であれば、良好なシリサイド化が起こり、Ｎｉの場合、ＮｉＳｉ膜が形成され得る。
以下の実施例１と同様なＣＶＤ条件で成膜（アズデポ膜形成）した後に、Ｈ２プレアニールを行い、次いでシリサイドアニールを行って得られた膜の場合、及びアズデポ膜形成後にＨ２プレアニールを行わず、直ちにシリサイドアニールを行って得られた膜の場合について、それぞれ、シリサイドアニール後の基板断面のＳＥＭ像を図４（ａ）及び（ｂ）に示す。また、図５（ａ）〜（ｃ）に、アズデポ膜（ａ）、アズデポ膜形成後にＨ２プレアニールを行わず、直ちにシリサイドアニールを行って得られた膜（ｂ）、及びアズデポ膜形成後にＨ２プレアニールを行い、次いでシリサイドアニールを行って得られた膜（ｃ）について、それぞれ、ＡＥＳ分析を行った結果を示す。
図４（ａ）から明らかなように、アズデポ後にＨ２プレアニールを行い、次いでシリサイドアニールを行った場合は、全面でシリサイド化反応が起きていることが分かる。この点については、図５（ｃ）に示すＡＥＳ分析の結果からもＮｉＳｉが形成されていることが分かる。Ｈ２プレアニールを行うことにより、アズデポ膜中に不純物として存在しているＮ（図５（ａ））が除去されている（図５（ｃ））ために、このような結果が得られたものと考えられる。
一方、図４（ｂ）から明らかなように、アズデポ膜形成後にＨ２プレアニールを行わず、直ちにシリサイドアニールを行った場合は、シリサイド化反応は起きているが、結晶方位に沿った楔状の反応が起きていることが分かる。結晶方位に沿った楔状の反応は、高抵抗なＮｉＳｉ２が形成していると考えられる。このＮｉＳｉ２が形成されてしまうと、低抵抗なＮｉＳｉにすることはできない。図５（ｂ）から明らかなように、Ｈ２プレアニールを行わないと、得られたシリサイド膜中に不純物Ｎが残留していることから、このような結果が得られたものと考えられる。
上記図４の場合と同様に、シリサイドアニールプロセスを実施した場合の各段階での基板の断面ＳＥＭ像を時系列に並べて、図６（ａ）〜（ｄ）に示す。図６（ａ）は、以下の実施例１と同様な条件で形成したアズデポ膜のＳＥＭ像、図６（ｂ）は、アズデポ膜形成後にＨ２プレアニールを行わず、直ちにシリサイドアニールを行って得られた膜のＳＥＭ像、図６（ｃ）は、アズデポ膜形成後にＨ２プレアニールを行って得られた膜のＳＥＭ像、図６（ｄ）は、アズデポ膜形成後にＨ２プレアニールを行い、次いでシリサイドアニールを行って得られた膜のＳＥＭ像を示す。
また、図７（ａ）〜（ｄ）に、上記図６のＳＥＭ像を撮影した各膜に対応して、各膜のＡＥＳ分析結果を示す。図７（ａ）は、アズデポ膜の場合、図７（ｂ）は、アズデポ膜形成後にＨ２プレアニールを行わず、直ちにシリサイドアニールを行って得られた膜の場合、図７（ｃ）は、アズデポ膜形成後にＨ２プレアニールを行って得られた膜の場合、図７（ｄ）は、アズデポ膜形成後にＨ２プレアニールを行い、次いでシリサイドアニールを行って得られた膜の場合のＡＥＳ分析結果を示す。
図７（ｃ）から明らかなように、Ｈ２プレアニールによりアズデポ膜中の不純物、特にＮが除去されていることが分かる。図７（ｂ）及び（ｄ）については、上記図５（ｂ）及び（ｃ）について説明した通りである。また、図７（ｄ）の場合、Ｎｉ／Ｓｉ境界がアズデポ膜の時よりブロードになっており、シリサイド化反応が起きていることが分かる（Ｎｉシリサイドにおいては、Ｎｉが拡散種である）。さらに、図６（ｄ）及び７（ｄ）から、ＮｉＳｉ膜が形成されていることが分かる。
上記ではＳｉ基板を用いて説明したが、本発明ではＳｉを主組成とする基板であれば、同様に良好なシリサイド膜が形成され得る。Ｓｉを主組成とする基板としては、例えば、Ｓｉ基板、ＳｉＣ基板及びＳｉＧｅ基板等を挙げることができる。なお、金属膜であるアズデポ膜中の不純物を低下させ、金属膜と基板との反応を促進するという観点からは、Ｎｉ及びＣｏ以外の他の金属を主組成とした金属膜を有する半導体デバイス等にも適応可能である。
また、上記ではＮｉ膜の場合について説明したが、Ｃｏ膜の場合も、熱ＣＶＤ法等により形成されたＣｏ膜に対して、Ｎｉ膜の場合と同様に、Ｈ２プレアニールをして、不純物Ｎを除去した後に、シリサイドアニールを行えば、低抵抗のＣｏＳｉ２膜を形成することができる。
本発明に係る成膜装置の実施の形態について図８を参照して以下説明する。
この成膜装置８は、多角形形状の搬送室８１の各辺に、ゲートバルブ８２を介して、真空処理装置８３、プレアニール室８４、シリサイドアニール室８５が接続されてなり、また、搬送室８１にはゲートバルブ８２を介してロード／アンロード室８６が接続されており、ロード／アンロード室８６から搬送された基板を処理するために、搬送ロボットにより、搬送室８１を介して、真空処理装置８３内、プレアニール室８４内、及びシリサイドアニール室８５内へ基板を順次搬送・搬出できるように構成されている。また、搬送室、その周囲に配置される基板処理装置ないしは基板処理室、及びロード／アンロード室等は、それぞれが真空排気系と接続されていても、或いは全体を纏めて１つの真空排気系で制御しても良いことは勿論である。
上記真空処理装置８３は、真空排気系を備えた成膜室を有し、成膜室内の下部に設置した加熱手段を備えた基板支持ステージとその上部に設けたシャワープレートとを備え、成膜室に還元ガスを導入するためのガス導入径路とニッケルアルキルアミジネイトガス又はコバルトアルキルアミジネイトガスからなる金属膜形成用原料ガスを導入するためのガス導入径路とが接続され、金属膜形成用原料ガスを導入するためのガス導入径路には原料容器が設けられ、この原料容器には液体化した原料をバブリングによりガス化して成膜室内へ導入するための不活性ガス導入径路が接続されてなる、Ｓｉを主組成とする基板上にシリサイド化を目的とした金属膜を形成する装置である。
上記プレアニール室８４は、真空排気系を備えた成膜室を有し、成膜室内の下部に設置した加熱手段を備えた基板支持ステージとその上部に設けたシャワープレートとを備え、成膜室に、真空処理装置により真空下に形成された金属膜の膜質を改善するプレアニール用のＨ２ガスを供給するためのガス供給径路が設けられているものである。
上記シリサイドアニール室８５は、真空排気系を備えた成膜室を有し、成膜室内の下部に設置した加熱手段を備えた基板支持ステージを備え、成膜室に、プレアニール室において真空下に形成された金属膜の膜質を改善するプレアニールを行った金属膜を真空下シリサイド化するためのものである。
この成膜装置は、上記のようにしてシリサイド膜を形成した後、所望によりさらにこの膜上に他の膜を形成させたり、又は他の処理を行ったりする場合には、そのような膜形成工程や他の処理工程を行う１つ又は複数の装置を搬送室８１の周りにゲートバルブ８２を介して配置し、搬送室８１内の搬送ロボットにより、順次搬入／搬出を行って、それぞれの処理を行うことができるように構成することができる。
本実施例では、熱ＣＶＤ法により形成したＮｉ膜に対してプレアニールする際に、プレアニール用ガス種として、Ｈ２ガス、Ａｒガス及びＮＨ３ガスをそれぞれ用いて同じ条件下でプレアニールを行い、その後シリサイドアニールを行った。
熱ＣＶＤ法によるＮｉ膜の形成は、原料ガスとしてＮｉ−Ａｍｄガス並びに還元ガスとしてＮＨ３ガス及びＨ２ガスを用い、シャワープレート温度：１５０℃、原料容器温度：１３０℃、基板支持ステージ温度：２４０℃、キャリアガス（Ａｒ）流量：１５０ｓｃｃｍ、ＮＨ３ガス流量：１５０ｓｃｃｍ、Ｈ２ガス流量：１５０ｓｃｃｍ、成膜圧力：３９０Ｐａで行った。また、Ｈ２ガス、Ａｒガス及びＮＨ３ガスのそれぞれによるプレアニールは３５０℃で３００秒の間行い、シリサイドアニールは４００℃で行った。
それぞれの工程における基板表面のＳＥＭ像を図９（ａ）〜（ｈ）に示す。すなわち、図９（ａ）〜（ｈ）は、それぞれ、アズデポ膜（ａ）、アズデポ膜形成後にプレアニールを行わず、直ちにシリサイドアニールして得られた膜（ｂ）、アズデポ膜形成後にＨ２プレアニールを行って得られた膜（ｃ）、アズデポ膜形成後にＨ２プレアニールを行い、次いでシリサイドアニールを行って得られた膜（ｄ）、アズデポ膜形成後にＡｒプレアニールを行って得られた膜（ｅ）、アズデポ膜形成後にＡｒプレアニールを行い、次いでシリサイドアニールを行って得られた膜（ｆ）、アズデポ膜形成後にＮＨ３プレアニールを行って得られた膜（ｇ）、そしてアズデポ膜形成後にＮＨ３プレアニールを行い、次いでシリサイドアニールを行って得られた膜（ｈ）についてのＳＥＭ像を示す。
図９（ａ）〜（ｈ）から明らかなように、ＮｉＳｉ膜が形成されるシリサイド化反応を確認できたのはＨ２プレアニールを行った場合のみであり、ＡｒやＮＨ３によるプレアニールでは目的とするシリサイド膜は得られなかった。
上記した図５及び７のＡＥＳ結果に鑑みれば、アズデポ状態のＮｉ膜中に混入されている原料ガス由来やＮＨ３還元ガス由来のＮが、Ｈ２プレアニールによりＮＨ３等として除去されることによりＮｉ膜の膜質が改善され、良好な低抵抗シリサイド（ＮｉＳｉ）界面が形成されたものと考えられる。一方、Ａｒガス及びＮＨ３ガスによるプレアニールの場合には、そのような作用がなかったからであると考えられる。
本実施例では、原料ガスとしてＮｉ−Ａｍｄガス並びに還元ガスとしてＮＨ３ガス及びＨ２ガスを用い、（１）熱ＣＶＤ法によりＳｉ基板上にＮｉ膜を形成した場合、（２）このアズデポ膜に対してＨ２プレアニールせずに、直ちにシリサイドアニールしてシリサイド膜を形成した場合、（３）このアズデポ膜に対してＨ２プレアニールだけした場合、及び（４）このアズデポ膜に対してＨ２プレアニールし、次いでシリサイドアニールしてシリサイド膜を形成した場合について、基板上に形成された膜について、基板断面及び表面のＳＥＭ像を検討し、得られた膜の抵抗値を測定した。
熱ＣＶＤ法によるＮｉ膜の形成は、シャワープレート温度：１５０℃、原料容器温度：１３０℃、基板支持ステージ温度：２００℃、キャリアガス（Ａｒ）流量：１５０ｓｃｃｍ、ＮＨ３ガス流量：１５０ｓｃｃｍ、Ｈ２ガス流量：１５０ｓｃｃｍ、成膜圧力：３９０Ｐａで行った。また、Ｈ２プレアニールは３５０℃で３００秒の間行い、シリサイドアニールは４００℃で行った。
得られたＳＥＭ像を図１０（ａ−１）〜（ｄ−２）に示す。図１０（ａ−１）及び（ａ−２）は、それぞれ、アズデポ膜の断面及び表面のＳＥＭ像であり、この膜の抵抗値は３９Ω／□（ｏｈｍ／ｓｑ）であった。図１０（ｂ−１）及び（ｂ−２）は、それぞれ、アズデポ膜に対して、直ちにシリサイドアニールして得られたシリサイド膜の断面及び表面のＳＥＭ像であり、得られた膜の抵抗値は１０．９Ω／□（ｏｈｍ／ｓｑ）であった。図１０（ｃ−１）及び（ｃ−２）は、それぞれ、アズデポ膜に対してＨ２プレアニールだけした場合の膜の断面及び表面のＳＥＭ像であり、得られた膜の抵抗値は８．８Ω／□（ｏｈｍ／ｓｑ）であった。図１０（ｄ−１）及び（ｄ−２）は、それぞれ、アズデポ膜に対してＨ２プレアニールし、次いでシリサイドアニールして得られたシリサイド膜の断面及び表面のＳＥＭ像であり、得られた膜の抵抗値は３．１Ω／□（ｏｈｍ／ｓｑ）であった。
上記したように、本発明の方法により得られたシリサイド膜の抵抗値が最も低かった（図１０（ｄ−１）及び（ｄ−２））。図１０（ｄ−１）及び（ｄ−２）から明らかなように、本発明の方法によれば、全面がシリサイド（ＮｉＳｉ）化していた。
本発明によれば、低抵抗のシリサイド膜を提供できるので、シリサイド膜を適用する半導体デバイスを製造する技術分野で利用可能である。
８ 成膜装置 １１ 成膜室
１２ 原料容器 １２ａ 液体原料
１３、１４、１５、１６ ガス導入径路
１６ａ 径路 １７ 基板支持ステージ
１８ シャワープレート １９ 排気系
８１ 搬送室 ８２ ゲートバルブ
８３ 真空処理装置 ８４ プレアニール室
８５ シリサイドアニール室 ８６ ロード／アンロード室
Ｓ 基板

Claims (14)

  1. Ｓｉを主組成とする基板上にＮｉ膜を形成し、このＮｉ膜を加熱処理することにより該基板の上層にＮｉＳｉ膜を形成する方法であって、ＮｉＳｉ膜を形成する加熱処理の前に、その加熱処理温度よりも低く、ＮｉＳｉ膜が形成されない温度で、Ｈ２ガスを用いて前記Ｎｉ膜をプレアニールし、Ｎｉ膜中の不純物を除去し、次いで得られたＮｉ膜をシリサイドアニールしてＮｉＳｉ膜を形成することを特徴とするＮｉＳｉ膜の形成方法。
  2. 請求項１において、Ｎｉ膜の形成原料として、ニッケルアルキルアミジネイトを用い、熱ＣＶＤ法によりＮｉ膜を形成することを特徴とするＮｉＳｉ膜の形成方法。
  3. Ｓｉを主組成とする基板上に金属膜を形成し、この金属膜を加熱処理することにより該基板の上層にシリサイド膜を形成する方法であって、シリサイド膜を形成する加熱処理の前に、その加熱処理温度よりも低く、低抵抗のシリサイド膜が形成されない温度で、Ｈ２ガスを用いて前記金属膜をプレアニールし、金属膜中の不純物を除去し、次いで得られた金属膜をシリサイドアニールして低抵抗のシリサイド膜を形成することを特徴とするシリサイド膜の形成方法。
  4. 請求項３において、金属膜の形成原料として、ニッケルアルキルアミジネイト又はコバルトアルキルアミジネイトを用い、熱ＣＶＤ法により金属膜を形成することを特徴とするシリサイド膜の形成方法。
  5. Ｓｉを主組成とする基板上に熱ＣＶＤ法により金属膜を形成し、この金属膜に対してＨ２ガスを用いてプレアニールすることにより該金属膜中の金属膜形成用原料由来の不純物である窒素を除去することを特徴とするシリサイドアニール用金属膜の形成方法。
  6. 請求項５において、金属膜がＮｉ膜又はＣｏ膜であることを特徴とするシリサイドアニール用金属膜の形成方法。
  7. 請求項５又は６において、金属膜形成原料として、ニッケルアルキルアミジネイト又はコバルトアルキルアミジネイトを用いることを特徴とするシリサイドアニール用金属膜の形成方法。
  8. 請求項５〜７のいずれか１項において、Ｈ２ガスを用いるプレアニールを３００〜４００℃で行うことを特徴とするシリサイドアニール用金属膜の形成方法。
  9. 真空排気系を備えた成膜室を有し、該成膜室内の下部に設置した加熱手段を備えた基板支持ステージとその上部に設けたシャワープレートとを備え、該成膜室に還元ガスを導入するためのガス導入径路とニッケルアルキルアミジネイトガスからなるＮｉ膜形成用原料ガスを導入するためのガス導入径路とが接続され、該Ｎｉ膜形成用原料ガスを導入するためのガス導入径路には原料容器が設けられ、この原料容器には液体化した原料をバブリングによりガス化して該成膜室内へ導入するための不活性ガス導入径路が接続されてなる、Ｓｉを主組成とする基板上にシリサイド化を目的としたＮｉ膜を形成するための真空処理装置であって、真空下に形成されるＮｉ膜をシリサイドアニールして該基板の上層にＮｉＳｉ膜を形成する前に行われるＮｉ膜の膜質を改善するプレアニール用のＨ２ガスを供給するためのガス供給径路が該成膜室に設けられていることを特徴とする真空処理装置。
  10. 真空排気系を備えた成膜室を有し、該成膜室内の下部に設置した加熱手段を備えた基板支持ステージとその上部に設けたシャワープレートとを備え、該成膜室に還元ガスを導入するためのガス導入径路とニッケルアルキルアミジネイトガス又はコバルトアルキルアミジネイトガスからなる金属膜形成用原料ガスを導入するためのガス導入径路とが接続され、該金属膜形成用原料ガスを導入するためのガス導入径路には原料容器が設けられ、この原料容器には液体化した原料をバブリングによりガス化して該成膜室内へ導入するための不活性ガス導入径路が接続されてなる、Ｓｉを主組成とする基板上にシリサイド化を目的とした金属膜を形成するための真空処理装置であって、真空下に形成された金属膜をシリサイドアニールして該基板の上層にシリサイド膜を形成する前に行われる金属膜の膜質を改善するプレアニール用のＨ２ガスを供給するためのガス供給径路が該成膜室に設けられていることを特徴とする真空処理装置。
  11. 請求項１０において、成膜室が、さらに、プレアニールされた金属膜を真空のままシリサイド化を行うための加熱処理機構を備えていることを特徴とする真空処理装置。
  12. 請求項１０又は１１において、成膜室が、さらに、プレアニールを行うための加熱処理機構を備えていることを特徴とする真空処理装置。
  13. 真空排気系を備えた成膜室を有し、該成膜室内の下部に設置した加熱手段を備えた基板支持ステージとその上部に設けたシャワープレートとを備え、該成膜室に還元ガスを導入するためのガス導入径路とニッケルアルキルアミジネイトガスからなるＮｉ膜形成用原料ガスを導入するためのガス導入径路とが接続され、該Ｎｉ膜形成用原料ガスを導入するためのガス導入径路には原料容器が設けられ、この原料容器には液体化した原料をバブリングによりガス化して該成膜室内へ導入するための不活性ガス導入径路が接続されてなる、Ｓｉを主組成とする基板上にシリサイド化を目的としたＮｉ膜を形成する真空処理装置と、真空排気系を備えた成膜室を有し、該成膜室内の下部に設置した加熱手段を備えた基板支持ステージとその上部に設けたシャワープレートとを備え、該成膜室に、該真空処理装置により真空下に形成されたＮｉ膜の膜質を改善するプレアニール用のＨ２ガスを供給するためのガス供給径路が設けられているプレアニール室と、真空排気系を備えた成膜室を有し、該成膜室内の下部に設置した加熱手段を備えた基板支持ステージを備え、該成膜室に、該プレアニール室において真空下に形成されたＮｉ膜の膜質を改善するプレアニールを行ったＮｉ膜を真空下ＮｉＳｉ化するためのシリサイドアニール室と、該基板のロード／アンロード室とを多角形の搬送室の周囲にゲートバルブを介して接続してなり、該ロード／アンロード室から搬送された該基板を処理するために、該搬送室を介して、該真空処理装置内、該プレアニール室内、及びシリサイドアニール室内へ基板を順次搬送・搬出できるように構成されてなることを特徴とする成膜装置。
  14. 真空排気系を備えた成膜室を有し、該成膜室内の下部に設置した加熱手段を備えた基板支持ステージとその上部に設けたシャワープレートとを備え、該成膜室に還元ガスを導入するためのガス導入径路とニッケルアルキルアミジネイトガス又はコバルトアルキルアミジネイトガスからなる金属膜形成用原料ガスを導入するためのガス導入径路とが接続され、該金属膜形成用原料ガスを導入するためのガス導入径路には原料容器が設けられ、この原料容器には液体化した原料をバブリングによりガス化して該成膜室内へ導入するための不活性ガス導入径路が接続されてなる、Ｓｉを主組成とする基板上にシリサイド化を目的とした金属膜を形成する真空処理装置と、真空排気系を備えた成膜室を有し、該成膜室内の下部に設置した加熱手段を備えた基板支持ステージとその上部に設けたシャワープレートとを備え、該成膜室に、該真空処理装置により真空下に形成された金属膜の膜質を改善するプレアニール用のＨ２ガスを供給するためのガス供給径路が設けられているプレアニール室と、真空排気系を備えた成膜室を有し、該成膜室内の下部に設置した加熱手段を備えた基板支持ステージを備え、該成膜室に、該プレアニール室において真空下に形成された金属膜の膜質を改善するプレアニールを行った金属膜を真空下シリサイド化するためのシリサイドアニール室と、該基板のロード／アンロード室とを多角形の搬送室の周囲にゲートバルブを介して接続してなり、該ロード／アンロード室から搬送された該基板を処理するために、該搬送室を介して、該真空処理装置内、該プレアニール室内、及びシリサイドアニール室内へ基板を順次搬送・搬出できるように構成されてなることを特徴とする成膜装置。
JP2011068514A 2011-03-25 2011-03-25 ＮｉＳｉ膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置 Active JP5725454B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011068514A JP5725454B2 (ja) 2011-03-25 2011-03-25 ＮｉＳｉ膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置
US13/423,946 US8815737B2 (en) 2011-03-25 2012-03-19 Method for forming NiSi film, method for forming silicide film, method for forming metal film for use in silicide-annealing, apparatus for vacuum processing and film-forming apparatus
KR1020120029778A KR101349993B1 (ko) 2011-03-25 2012-03-23 ＮｉＳｉ 막의 형성 방법, 실리사이드막의 형성 방법, 실리사이드 어닐용 금속막의 형성 방법, 진공 처리 장치, 및 성막 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011068514A JP5725454B2 (ja) 2011-03-25 2011-03-25 ＮｉＳｉ膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置

Publications (3)

Publication Number Publication Date
JP2012204655A true JP2012204655A (ja) 2012-10-22
JP2012204655A5 JP2012204655A5 (ja) 2014-03-06
JP5725454B2 JP5725454B2 (ja) 2015-05-27

Family

ID=46877695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011068514A Active JP5725454B2 (ja) 2011-03-25 2011-03-25 ＮｉＳｉ膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置

Country Status (3)

Country Link
US (1) US8815737B2 (ja)
JP (1) JP5725454B2 (ja)
KR (1) KR101349993B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160019364A (ko) * 2014-08-11 2016-02-19 도쿄엘렉트론가부시키가이샤 그래핀의 하지막의 생성 방법, 그래핀의 생성 방법 및 그래핀의 하지막 생성 장치
CN107845681A (zh) * 2016-09-21 2018-03-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5826698B2 (ja) * 2011-04-13 2015-12-02 株式会社アルバック Ｎｉ膜の形成方法
US20140057399A1 (en) * 2012-08-24 2014-02-27 International Business Machines Corporation Using Fast Anneal to Form Uniform Ni(Pt)Si(Ge) Contacts on SiGe Layer
JP5770806B2 (ja) * 2013-10-02 2015-08-26 田中貴金属工業株式会社 化学蒸着法によるＳｉ基板上へのニッケル薄膜、及び、Ｓｉ基板上へのＮｉシリサイド薄膜の製造方法
US9607842B1 (en) * 2015-10-02 2017-03-28 Asm Ip Holding B.V. Methods of forming metal silicides
WO2017070190A1 (en) * 2015-10-23 2017-04-27 Applied Materials, Inc. Bottom-up gap-fill by surface poisoning treatment
WO2017161236A1 (en) 2016-03-17 2017-09-21 Applied Materials, Inc. Methods for gapfill in high aspect ratio structures
CN109778251B (zh) * 2019-03-29 2019-12-10 中国科学院上海应用物理研究所 一种复合涂层结构的制备方法以及由此得到的复合涂层结构
US11133178B2 (en) 2019-09-20 2021-09-28 Applied Materials, Inc. Seamless gapfill with dielectric ALD films

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195619A (ja) * 1998-01-06 1999-07-21 Sony Corp 半導体装置の製造方法
JP2006500472A (ja) * 2001-07-25 2006-01-05 アプライド　マテリアルズ　インコーポレイテッド 物理的気相堆積システムにおけるアニール方法及び装置
JP2007173743A (ja) * 2005-12-26 2007-07-05 Toshiba Corp 半導体装置の製造方法
JP2007214269A (ja) * 2006-02-08 2007-08-23 Sony Corp 金属シリサイド形成方法および半導体装置の製造方法
JP2009533877A (ja) * 2006-04-11 2009-09-17 アプライド マテリアルズ インコーポレイテッド コバルト含有材料を形成するプロセス
WO2011033917A1 (ja) * 2009-09-17 2011-03-24 東京エレクトロン株式会社 成膜方法および記憶媒体
WO2011033903A1 (ja) * 2009-09-15 2011-03-24 東京エレクトロン株式会社 金属シリサイド膜の形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203211A (ja) 2000-01-20 2001-07-27 Hitachi Kokusai Electric Inc 水素アニール処理方法及びその装置
US20090004850A1 (en) * 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
KR100449895B1 (ko) 2002-03-13 2004-09-22 광주과학기술원 수소 이온 주입을 이용한 열적으로 안정한 ＮｉＳｉ의제조방법
JP4437636B2 (ja) 2002-05-16 2010-03-24 株式会社トリケミカル研究所 膜形成方法
US20100084713A1 (en) * 2006-09-29 2010-04-08 Nec Corporation Semiconductor device manufacturing method and semiconductor device
JP5207615B2 (ja) * 2006-10-30 2013-06-12 東京エレクトロン株式会社 成膜方法および基板処理装置
JP2008311457A (ja) * 2007-06-15 2008-12-25 Renesas Technology Corp 半導体装置の製造方法
JP5513767B2 (ja) 2008-06-25 2014-06-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置および半導体装置
US8574731B2 (en) * 2008-10-29 2013-11-05 Motorola Mobility Llc Device and method for augmenting the useful life of an energy storage device
JP4943536B2 (ja) * 2009-10-30 2012-05-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195619A (ja) * 1998-01-06 1999-07-21 Sony Corp 半導体装置の製造方法
JP2006500472A (ja) * 2001-07-25 2006-01-05 アプライド　マテリアルズ　インコーポレイテッド 物理的気相堆積システムにおけるアニール方法及び装置
JP2007173743A (ja) * 2005-12-26 2007-07-05 Toshiba Corp 半導体装置の製造方法
JP2007214269A (ja) * 2006-02-08 2007-08-23 Sony Corp 金属シリサイド形成方法および半導体装置の製造方法
JP2009533877A (ja) * 2006-04-11 2009-09-17 アプライド マテリアルズ インコーポレイテッド コバルト含有材料を形成するプロセス
WO2011033903A1 (ja) * 2009-09-15 2011-03-24 東京エレクトロン株式会社 金属シリサイド膜の形成方法
WO2011033917A1 (ja) * 2009-09-17 2011-03-24 東京エレクトロン株式会社 成膜方法および記憶媒体

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160019364A (ko) * 2014-08-11 2016-02-19 도쿄엘렉트론가부시키가이샤 그래핀의 하지막의 생성 방법, 그래핀의 생성 방법 및 그래핀의 하지막 생성 장치
JP2016037434A (ja) * 2014-08-11 2016-03-22 東京エレクトロン株式会社 グラフェンの下地膜の生成方法、グラフェンの生成方法及びグラフェンの下地膜生成装置
US9702039B2 (en) 2014-08-11 2017-07-11 Tokyo Electron Limited Graphene forming method
KR102331555B1 (ko) * 2014-08-11 2021-11-26 도쿄엘렉트론가부시키가이샤 그래핀의 하지막의 생성 방법, 그래핀의 생성 방법 및 그래핀의 하지막 생성 장치
CN107845681A (zh) * 2016-09-21 2018-03-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置

Also Published As

Publication number Publication date
KR101349993B1 (ko) 2014-01-13
US20120244701A1 (en) 2012-09-27
US8815737B2 (en) 2014-08-26
JP5725454B2 (ja) 2015-05-27
KR20120109384A (ko) 2012-10-08

Similar Documents

Publication Publication Date Title
JP5725454B2 (ja) ＮｉＳｉ膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置
US7772114B2 (en) Method for improving uniformity and adhesion of low resistivity tungsten film
KR102470903B1 (ko) 루테늄 도핑에 의한 증진된 코발트 내응집성 및 갭 충전 성능
TWI661080B (zh) 金屬矽化物的選擇性形成
US20170133231A1 (en) Method for depositing extremely low resistivity tungsten
US10395916B2 (en) In-situ pre-clean for selectivity improvement for selective deposition
KR101757021B1 (ko) 망간 함유막의 형성 방법, 처리 시스템, 전자 디바이스의 제조 방법 및 전자 디바이스
JP2017069313A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JP5207615B2 (ja) 成膜方法および基板処理装置
CN102405304A (zh) Ni膜的成膜方法
JP2008244298A (ja) 金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置
CN102365715A (zh) 金属硅化物膜的形成方法
US20180144973A1 (en) Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces
US10991586B2 (en) In-situ tungsten deposition without barrier layer
KR101941766B1 (ko) 기판 처리 방법 및 기억 매체
JP2009130288A (ja) 薄膜形成方法
TWI671422B (zh) 薄膜之形成方法
JP4931170B2 (ja) タンタル窒化物膜の形成方法
JP2000331957A (ja) Ｃｕ配線膜形成方法
CN100578743C (zh) Cu膜的形成方法
TWI541836B (zh) 用於沉積具有低電阻率及堅固微黏附特性之鎢薄膜之方法
KR102059324B1 (ko) Cu막의 형성 방법
JP2008166847A (ja) Ｃｕ配線膜形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150323

R150 Certificate of patent or registration of utility model

Ref document number: 5725454

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250