JP2012208732A

JP2012208732A - 入力装置

Info

Publication number: JP2012208732A
Application number: JP2011073854A
Authority: JP
Inventors: Shoji Saito; 昭次斉藤; Michio Kamimura; 道夫上村
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2011-03-30
Filing date: 2011-03-30
Publication date: 2012-10-25
Anticipated expiration: 2031-03-30
Also published as: CN102736810B; US20120247938A1; CN102736810A; JP5436485B2; US8698025B2

Abstract

【課題】本発明は、透明電極層の電気特性検査を容易に行うことができるとともに、静電容量分布の均一性を向上させることが可能な入力装置を提供することを目的とする。
【解決手段】本発明の入力装置１は、第１透明基材３０と、静電容量値の変化を検知する第１透明電極層３１と、第１透明電極層３１の一端と電気的に接続された第１引出配線層３２とを有し、第１透明電極層３１は第１透明基材３０の入力領域２１に形成され、第１引出配線層３２は、入力領域２１を囲む非入力領域２２に形成され、第１透明電極層３１と第１引出配線層３２とは、接続用の第１のパッド部３３を介して接続され、第１透明電極層３１の他端には、電気特性検査用の第２のパッド部３４が電気的に接続されていることを特徴とする。
【選択図】図３

Description

本発明は、入力装置に関し、特に、透明電極層の電気特性検査を容易に行うことができるとともに、静電容量分布の均一性を向上させることが可能な入力装置に関する。

現在、携帯用の電子機器などの表示部として、表示画像のメニュー項目やオブジェクトを直接、指などで操作して座標入力を行うための透光型の入力装置が用いられている。このような入力装置の動作方式としていくつかの方式が挙げられるが、その中で静電容量式の入力装置が広く使用されている。

図１１には、特許文献１に開示されている静電容量式の入力装置１０１について分解斜視図を示す。図１１に示すように、従来例の入力装置１０１は走査側基板１３０と検出側基板１４０とを有し構成されている。走査側基板１３０には、Ｙ１−Ｙ２方向に延出する複数の走査電極１３１が形成され、検出側基板１４０には、Ｘ１−Ｘ２方向に延出する複数の検出電極１４１が形成されている。走査電極１３１のＹ２側の端部にはそれぞれフレキシブルプリント基板（図示しない）と接続するための走査側接続電極１３３が形成されており、検出電極１４１のＸ１側の端部には同様に検出側接続電極１４３が形成されている。

走査側基板１３０と検出側基板１４０とは、走査電極１３１と検出電極１４１との間で静電容量を有するように対向して配置されている。入力装置１０１の表面に指などを接触させると、その箇所の走査電極１３１と検出電極１４１との間の静電容量値が変化する。この静電容量値の変化によって、入力位置を検出することができる。従来の入力装置１０１において、検出電極１４１を囲むようにシールド層１６３が形成されており、これにより外部ノイズによる誤検出や検出感度が変化することを防止している。

特開２０１０−２７７４６１号公報

しかしながら、走査電極１３１及び検出電極１４１はＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）等の透明電極膜により形成されており、走査側接続電極１３３及び検出側接続電極１４３は、接続信頼性を確保するために銅や銀などの低抵抗の金属材料により形成される。そのため、走査側接続電極１３３が接続された走査電極１３１のＹ２側の端部付近においては、材料の誘電率の違いや厚みの影響により、走査側基板１３０と検出側基板１４０との間の静電容量値が変化する。

すなわち、走査電極１３１のＹ１−Ｙ２方向の両端で異なる静電容量分布を形成するため、入力装置１０１の入力領域における静電容量値が不均一になり、検出感度の低下や誤検出等の課題が生じる場合がある。

また、走査側基板１３０について走査電極１３１の電気特性検査を行う場合に、一端には走査側接続電極１３３が形成されているが他端には形成されていないため、走査電極１３１に検査用のプローブピンを接触させる必要がある。しかしながら、透明電極膜は一般的にクラックが発生し易い材料であるため、直接プローブピンを接触させて測定すると、走査電極１３１の電気特性や耐環境性能が劣化するおそれがある。そのため、入力装置１０１として組み立てる前の早期の段階で検査を行うことが難しく、入力装置１０１を組み立てた後で検査が行われることから、不具合の発見が遅れ、製造コストが増大するという課題がある。

本発明は、上記の課題を解決し、透明電極層の電気特性検査を容易に行うことができるとともに、静電容量分布の均一性を向上させることが可能な入力装置を提供することを目的とする。

本発明の入力装置は、透光性の基材と、静電容量値の変化を検知する透明電極層と、前記透明電極層の一端と電気的に接続された配線層とを有し、前記透明電極層は前記基材の入力領域に形成され、前記配線層は、前記入力領域を囲む非入力領域に形成され、前記透明電極層と前記配線層とは、接続用の第１のパッド部を介して接続され、前記透明電極層の他端には、電気特性検査用の第２のパッド部が電気的に接続されていることを特徴とする。

これによれば、透明電極層の一端に第１のパッド部を接続し、他端に第２のパッド部を接続することにより、透明電極層の両端付近に配置される部材の誘電率や厚みを同等に形成することができるため、透明電極層の両端における静電容量分布の均一性を向上させることができる。したがって、入力装置の入力領域における静電容量分布の均一性を向上させることができることから、検出感度分布の均一性も向上させることが可能である。

また、透明電極層の両端部に第１のパッド部と第２のパッド部とを形成することにより、第１のパッド部と第２のパッド部とにそれぞれプローブピンを接触させて容易に、かつ、透明電極層にダメージを与えることなく透明電極層の電気特性を測定することが可能となる。

また、本発明の入力装置において、前記第１のパッド部と前記第２のパッド部とは、略等しい幅を有して前記透明電極層と接続されていることが好ましい。こうすれば、透明電極層の両端付近に配置される部材の誘電率や厚みをより確実に同等にすることができるため、透明電極層の両端における静電容量値の分布について、より確実に均一性を向上させることができる。したがって、入力領域における静電容量分布の均一性を向上させることが可能となる。

本発明の入力装置において、前記第１のパッド部及び前記第２のパッド部は、前記透明電極層と略等しい幅を有して前記透明電極層と接続されていることが好適である。これによれば、透明電極層の幅方向についても静電容量分布の均一性が向上されるため、より効果的に静電容量分布の均一性を向上させることが可能となる。また、検査用のプローブピンを接触させるのに十分な幅を有して第１のパッド部と第２のパッド部とが形成されるため、透明電極層の電気特性検査をより容易に行うことが可能となる。

本発明の入力装置において、前記第１のパッド部及び前記第２のパッド部は、金属材料を用いて形成されていることが好ましい。これによれば、透明電極層と配線層との接続信頼性を確実に得ることができる。また、プローブピンと第１のパッド部及び第２のパッド部との接触抵抗を低く抑えられるため、より確実に電気特性測定を行うことが可能である。

さらに、本発明の入力装置は、前記基材の一方の面において、平面内にて交叉する２方向を第１の方向と第２の方向としたとき、前記第１の方向に延出する複数の前記透明電極層が、前記第２の方向に間隔を空けて配列されており、前記非入力領域には、フレキシブルプリント基板と接続するための接続部が形成されており、複数の前記配線層が前記非入力領域を引き回されて、前記接続部に接続されていることが好適である。こうすれば、入力領域での静電容量分布の均一性をより向上させることができる。また、第１のパッド部、第２のパッド部及びフレキシブルプリント基板との接続部に電気特性検査用のプローブピンを接触させることにより、透明電極層及び配線層の電気特性検査を効率よく行うことができるため、製造コストの低減が可能となる。

本発明の入力装置によれば、透明電極層の一端に第１のパッド部を接続し、他端に第２のパッド部を接続することにより、透明電極層の両端付近に配置される部材の誘電率や厚みを同等に形成することができるため、透明電極層の両端における静電容量分布の均一性を向上させることができる。したがって、入力領域における静電容量分布の均一性を向上させることができることから、検出感度分布の均一性も向上させることが可能である。

本発明の第１の実施形態における入力装置の分解斜視図である。図１のＩＩ−ＩＩ線で切断したときの入力装置の断面図である。第１の実施形態における第１透明基材の平面図である。第１の実施形態における第２透明基材の平面図である。第１透明電極層のＸ１−Ｘ２方向の端部付近における、入力装置の模式断面図である。第１の実施形態の変形例を示す、第１透明基材の平面図である。第２の実施形態における第１透明基材の平面図である。第２の実施形態における第２透明基材の平面図である。実施例における透明電極パターンを示す模式平面透視図である。実施例及び比較例の、第１透明電極層と第２透明電極層との各交点におけるＩＣ出力値を示すグラフである。従来例の入力装置における分解斜視図である。

＜第１の実施形態＞
図１には、第１の実施形態における入力装置１の分解斜視図を示す。図２には、図１のＩＩ−ＩＩ線で切断したときの入力装置１の断面図を示す。なお、図面を見やすくするため、各構成要素の寸法の比率などは適宜異ならせて示してある。

図１に示すように、本実施形態の入力装置１は、第１透明電極層３１が形成された第１透明基材３０と、第２透明電極層４１が形成された第２透明基材４０とが積層されて構成される。そして、第２透明基材４０の入力面側には表面を保護するための表面部材１０が積層されている。

第１透明電極層３１及び第２透明電極層４１は、位置情報を入力可能な入力領域２１に形成されている。入力領域２１の周囲は、枠状の非入力領域２２であり、表面部材１０の非入力領域２２には加飾層１１が形成されている。

第１透明基材３０のＹ２側の非入力領域２２には、フレキシブルプリント基板６１（以降ＦＰＣ６１と記載する）と接続するための第１のＦＰＣ接続部６２が形成されている。そして、第１透明基材３０の非入力領域２２には第１引出配線層３２が引き回されており、第１透明電極層３１と第１のＦＰＣ接続部６２とが電気的に接続されている。同様に、第２透明基材４０のＹ２側の非入力領域２２には第２のＦＰＣ接続部６３が形成されており、非入力領域２２に引き回されている第２引出配線層４２により、第２透明電極層４１と第２のＦＰＣ接続部６３とが電気的に接続されている。

図１に示すように、第２のＦＰＣ接続部６３は、第１のＦＰＣ接続部６２と平面視で並設する位置に設けられるとともに、第２透明基材４０には、第１のＦＰＣ接続部６２と重なる位置に切り欠き部６４が形成されている。これにより、ＦＰＣ６１の一方の面に形成された接続部と、第１のＦＰＣ接続部６２及び第２のＦＰＣ接続部６３とを容易に接続することができる。また、ＦＰＣ６１にはＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）（図示しない）が接続されており、第１透明電極層３１と第２透明電極層４１との間の静電容量値の変化から入力位置情報を検出することができる。

図２に示すように、第１透明基材３０と第２透明基材４０とは第１光学粘着層５１を介して接着されており、第２透明基材４０と表面部材１０とは第２光学粘着層５２を介して接着されている。第１光学粘着層５１及び第２光学粘着層５２は、透光性のアクリル系光学粘着剤、またはアクリル系両面テープを用いることができる。

第１透明基材３０及び第２透明基材４０には、透光性のフィルム状樹脂材料が用いられ、例えば、ＰＥＴ（ポリエチレンテレフタレート）フィルムを用いることができる。その厚みは、それぞれ５０μｍ〜２００μｍ程度に形成される。

また、第１透明電極層３１及び第２透明電極層４１は、いずれも可視光領域で透光性を有するＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）、ＳｎＯ_２、ＺｎＯ等の透明電極膜により形成される。第１透明電極層３１及び第２透明電極層４１は、スパッタ法や蒸着法等の薄膜法により形成され、その厚みはいずれも０．０１μｍ〜０．０５μｍ、例えば０．０２μｍ程度に形成される。また、スパッタ法や蒸着法以外の方法では、あらかじめ透明電極膜が形成されたフィルムを用意して、透明電極膜のみを透明基材に転写する方法や、導電性ポリマーやＡｇナノワイヤ等を塗布する方法により形成することも可能である。

また、表面部材１０は、第１透明基材３０及び第２透明基材４０よりも厚く、剛性の高い基板であり、例えばＰＣ（ポリカーボネート）等の樹脂基板や、ガラス基板、あるいは樹脂とガラスの複合基板等の透光性基板が用いられる。

なお、「透光性」あるいは「透明」とは、可視光の透過率が８０％以上の状態を示す。更に、ヘイズ値が６以下であることが好適である。

図２に示すように、第１透明電極層３１と第２透明電極層４１とは、静電容量を形成するように、その間に絶縁性の第１光学粘着層５１と第２透明基材４０とを介して対向配置されている。静電容量式の入力装置１の入力操作において、指を入力面の入力領域２１に近接または接触させると、第１透明電極層３１と第２透明電極層４１との間の静電容量に、指と第１透明電極層３１との間の静電容量が付加され、静電容量に変化が生じる。この静電容量の変化に基づいて入力位置を算出することが可能である。

次に、第１透明基材３０及び第２透明基材４０に積層される部材の構成について、図面に基づいて説明する。

図３には、入力装置１の第１透明基材３０の平面図を示す。図３に示すように、第１透明電極層３１はＸ１−Ｘ２方向（第１の方向）に延出した複数の帯状の透明電極層から構成され、Ｘ１−Ｘ２方向と交叉するＹ１−Ｙ２方向（第２の方向）に間隔を空けて配列されている。第１透明電極層３１を構成する個々の透明電極層について、Ｙ１側からＹ２方向に向かい、３１ａ〜３１ｈのように符号を付して説明する。

第１引出配線層３２は、第１透明電極層３１ａ〜３１ｄのＸ１側の端部とそれぞれ接続されており、Ｘ１側の非入力領域２２を引き回されて、Ｙ２側の非入力領域２２に形成された第１のＦＰＣ接続部６２に接続される。同様に、第１透明電極層３１ｅ〜３１ｈのＸ２側の端部とそれぞれ接続された第１引出配線層３２は、Ｘ２側の非入力領域２２を引き回されて第１のＦＰＣ接続部６２に接続される。

図３に示すように、第１透明電極層３１ａ〜３１ｈと第１引出配線層３２との接続部には、接続信頼性を向上させるために第１のパッド部３３が形成されている。また、第１透明電極層３１ａ〜３１ｈにおいて、第１引出配線層３２と接続されていない端部には、電気特性検査用の第２のパッド部３４が形成されている。本実施形態においては、第１のパッド部３３及び第２のパッド部３４の幅（Ｙ１−Ｙ２方向の幅）は、第１透明電極層３１ａ〜３１ｈのＹ１−Ｙ２方向の幅と同じく形成されている。

第１引出配線層３２、第１パッド部３３及び第２パッド部３４は、接続信頼性を確保するために銀や銅などの低抵抗の金属材料を用いて、スパッタ法や蒸着法等の薄膜法で形成することができる。または、銀または銅などから構成される導電性ペーストを用いてスクリーン印刷法やインクジェット印刷法などの印刷法により形成することも可能である。低抵抗の金属材料を用いることにより確実に接続されるとともに、第１引出配線層３２の幅を狭くしても十分な導通が得られるため、入力装置の狭額縁化が可能となる。なお、第１引出配線層３２、第１パッド部３３及び第２パッド部３４は、第１透明電極層３１と同じ材料で形成された第１配線層と、その上に積層された金属材料からなる第２配線層との積層構造としてもよい。

図３に示すように、第１透明電極層３１ａ〜３１ｈの両端部に第１のパッド部３３と第２のパッド部３４とを形成することにより、電気特性を測定する際に、第１のパッド部３３と第２のパッド部３４にプローブピンを接触させて容易に測定可能である。第１のパッド部３３及び第２のパッド部３４には金属材料を用いていることから、プローブピンとの接触抵抗が小さく抑えられ、容易に、かつ確実に測定することができる。また、銀や銅などの金属材料は高い靱性を有するため、プローブピンを第１のパッド部３３と第２のパッド部３４とに接触させても、第１透明電極層３１にクラックや打痕が発生することを抑制することができ、第１透明電極層３１にダメージを与えることなく測定することが可能となる。

また、第１のＦＰＣ接続部６２、第１のパッド部３３及び第２のパッド部３４に電気特性測定用プローブピンを接触させることにより、第１引出配線層３２及び第１透明電極層３１の電気特性を短時間で測定することが可能である。したがって、第１透明電極層３１や第１引出配線層３２の不具合を、入力装置１として組み立てる前に容易に、素早く検査可能であるため、入力装置１の製造工程において歩留まりを向上させることができ、製造コストの低減につながる。

また、図４には第２透明基材４０の平面図を示す。図４に示すように、第２透明電極層４１はＹ１−Ｙ２方向に延出し、Ｘ１−Ｘ２方向に間隔を空けて配列された複数の帯状の第２透明電極層４１ａ〜４１ｆから構成される。第２引出配線層４２は、第２透明電極層４１ａ〜４１ｆのＹ２側の端部に接続されて、Ｙ２側の非入力領域２２を引き回されて、第２のＦＰＣ接続部６３と接続される。第２透明電極層４１ａ〜４１ｆと第２引出配線層４２との接続部には、接続信頼性を確保するために第３のパッド部４３が形成されている。また、第２透明電極層４１ａ〜４１ｆのＹ１側の端部には、電気特性検査用の第４のパッド部４４が形成されている。

第２引出配線層４２、第３のパッド部４３及び第４のパッド部４４は、銀または銅などの低抵抗の金属材料から構成される。また、第２透明電極層４１の両端に第３のパッド部４３及び第４のパッド部４４を形成することにより、容易に電気特性の測定が可能であり、かつ、第２透明電極層４１にクラックや打痕などのダメージを与えることなく測定することができる。

図３に示した第１透明基材３０と図４に示した第２透明基材４０とが第１光学粘着層５１を介して積層されることにより、第１透明電極層３１ａ〜３１ｈと第２透明電極層４１ａ〜４１ｆとのそれぞれの交点で静電容量が形成される。静電容量式の入力装置１は、各交点での静電容量の変化から入力位置情報を検出することができる。また、入力操作以外で顔や手などを入力面に近づけたときに誤動作や誤入力が発生することを防ぐために、ある検出閾値を設けて、閾値以下の静電容量変化は入力操作と見なさないように設定する必要がある。しかし、第１透明電極層３１ａ〜３１ｈと第２透明電極層４１ａ〜４１ｆとの各交点で形成されている静電容量が不均一であるときには、入力領域２１の一部では通常の入力操作を検出出来ない場合や、入力操作以外の誤動作が起こりやすくなる可能性が考えられる。

また、図３に示したように、本実施形態の入力装置１において、第１透明電極層３１ａ〜３１ｈのＸ１側またはＸ２側の一端には引出配線層３２が接続されているが、他端は電気的に開放された状態で配置されている。このような透明電極層端部では電界の挙動が不安定になり、また、非入力領域２２に形成される部材の影響や外部ノイズの影響を受けやすくなるため、静電容量値の分布が不均一になりやすくなることが知られている。

図５には、第１透明電極層３１のＸ１−Ｘ２方向の端部付近における模式断面図を示し、図５（ａ）には、第１透明電極層３１ｆのＸ１側の端部付近、図５（ｂ）には第１透明電極層３１ｆのＸ２側の端部付近、図５（ｃ）には第１透明電極層３１ｃのＸ１側の端部付近における模式断面図をそれぞれ示す。なお、図５（ａ）〜図５（ｃ）では、第２透明基材４０及び第１光学粘着層５１を省略して示している。

図５（ａ）に示すように、第１透明電極層３１ｆのＸ１側の端部付近においては、第１透明電極層３１ｆと第２透明電極層４１ａとで形成される静電容量と、その周辺に配置されている第２のパッド部３４と第２透明電極層４１ａとの静電容量とが結合されて、静電容量が形成される。また、図５（ｂ）に示すように第１透明電極層３１ｆのＸ２側の端部付近においても同様に、第１透明電極層３１ｆと第２透明電極層４１ｆとで形成される静電容量と、その周辺に配置されている第１のパッド部３３と第２透明電極層４１ｆとの静電容量とが結合されて、静電容量が形成される。

図５（ａ）及び図５（ｂ）に示すように、第１透明電極層３１ｆのＸ２側の端部に第１のパッド部３３を形成し、Ｘ１側の端部に第２のパッド部３４を形成することにより、第１透明電極層３１ｆの両端付近に配置される部材の誘電率や厚みを同等に形成することができる。したがって、第１透明電極層３１ｆの両端における静電容量分布の均一性を向上させることができる。なお図５（ａ）及び図５（ｂ）では、第１透明電極層３１ｆについて示したが、他の第１透明電極層３１ａ〜３１ｈにおいてもそれぞれ第１パッド部３３、第２パッド部３４が形成されており、静電容量分布の均一性を向上させることが可能である。

また、図５（ｃ）に示すように、第１透明電極層３１ｃのＸ１側の端部付近においても、配置される部材の誘電率や厚みは、図５（ａ）に示した構成と同等に形成されていることから、静電容量分布の均一性を向上することができる。すなわち、第１透明電極層３１ａ〜３１ｈのＸ１側の端部、あるいはＸ２側の端部におけるＹ１−Ｙ２方向の均一性を向上させることが可能である。

なお、対向する第１のパッド部３３と第２のパッド部３４とは略同等の幅を有するように形成されることが好適であり、これによれば、静電容量値の分布の均一性をより確実に向上させることができる。また、図３に示したように、第１パッド部３３及び第２パッド部３４は、第１透明電極層３１ａ〜３１ｈと同一の幅で形成されることが好ましい。こうすれば、第１透明電極層３１端部の幅方向についても静電容量分布の均一性が向上されるため、より効果的に入力領域２１の静電容量分布の均一性を向上させることが可能となる。さらに、検査用のプローブピンを第１のパッド部３３と第２のパッド部３４とに接触させやすくなるため、電気特性検査をより容易に行うことが可能となる。なお、第１パッド部３３及び第２パッド部３４の形状や大きさは、本実施形態に示した態様に限られるものではない。

また、本実施形態では第１透明電極層３１ａ〜３１ｄと、第１透明電極層３１ｅ〜３１ｈとで、異なる方向の端部から第１引出配線層３２が接続されているが、このような態様に限定されるものではない。図６に示すように、第１透明電極層３１と第１引出配線層３２との接続する方向を互い違いに変えた場合であっても、同様の効果が得られる。また、第１透明電極層３１ａ〜３１ｈについて全て同じ方向の端部に、第１のパッド部３３を介して第１引出配線層３２を接続してもよい。この場合も、第１のパッド３３が形成されていない側の第１透明電極層３１端部に、第２のパッド３４を設けることにより透明電極層の電気特性検査を容易に行うことができ、また、静電容量分布の均一性を向上させることができる。

＜第２の実施形態＞
図７には第２の実施形態における入力装置１の第１透明基材３０の平面図を示し、図８には、第２透明基材４０の平面図を示す。なお、第１の実施形態と同様の構造、部材に関してはその詳細の説明、図面は省略する。図７に示すように、第２の実施形態における第１透明電極層３１は、略菱形形状の第１電極部３５がＸ１−Ｘ２方向に細い連結部を介して連接されており、Ｙ１−Ｙ２方向に間隔を空けて配列されている。また、図８に示すように第２透明電極層４１は、略菱形形状の第２電極部４５がＹ１−Ｙ２方向に細い連結部を介して連接されており、Ｘ１−Ｘ２方向に間隔を空けて配列されている。

本実施形態において、第１電極部３５と第２電極部４５とは平面視で重ならない位置に配置されている。第１透明基材３０と第２透明基材４０とを積層して組み立てた入力装置１において、指を入力装置１の入力面に接触または近接させると、指と第１電極部３５、指と第２電極部４５の間で静電容量値が形成されて静電容量値が変化する。この静電容量変化によって入力位置情報を検出することができる。

なお、本実施形態では、第１電極部３５及び第２電極部４５は略菱形形状に形成されているが、この形状に限定されるものではない。

本実施形態においても、図７に示すように、第１透明電極層３１の一端には、接続用の第１パッド部３３を介して第１引出配線層３２が接続されており、他端には電気特性検査用の第２パッド部３４が形成されている。また、図８に示すように、第２透明電極層４１の一端には接続用の第３のパッド部４３が形成されており、他端には電気特性検査用の第４のパッド部４４が形成されている。

このように各パッド部を形成することにより、第１透明電極層３１及び第２透明電極層４１の電気特性について、各パッド部にプローブピンを接触させて容易に検査することが可能であり、また、測定時に透明電極膜にダメージを与えることを防ぐことができる。また、第１透明電極層３１の両端に第１のパッド部３３と第２のパッド部３４とを形成することにより、第１透明電極層３１の両端付近に配置される部材の誘電率や厚みを同等にすることができるため、第１透明電極層３１の端部付近における静電容量分布の均一性を向上させることが可能となる。

なお、対向する第１のパッド部３３と第２のパッド部３４とは略同等の幅を有するように形成されることが好適であり、こうすれば、第１透明電極層３１の両端付近に配置される部材の誘電率や厚みをより確実に同等にすることができるため、静電容量値の分布の均一性をより向上させることができる。また、図７に示すように、第１のパッド部３３及び第２のパッド部３４と第１透明電極層３１とが接続される幅は、第１透明電極層３１の端部の幅と略同等で形成されていることが好ましい。こうすれば、第１透明電極層３１の幅方向についても静電容量分布の均一性が向上されるため、より確実に静電容量分布の均一性を向上させることができる。

また、第１の実施形態及び第２の実施形態では、第１透明基材３０と第２透明基材４０とが積層された構成の入力装置１について示したが、１枚の透明基材の表裏面、あるいは片面に透明電極層を形成して静電容量値の変化を検出する構成の入力装置においても、本発明を適用することが可能であり、同様の効果を得ることができる。

図９には、実施例に用いた入力装置における第１透明電極層３１及び第２透明電極層４１について模式平面透視図を示す。本実施例において、第１透明電極層３１（Ｘ電極）はＸ１−Ｘ２方向に延出されて、Ｙ１−Ｙ２方向に間隔を空けて計１８本形成されている（Ｘ１〜Ｘ１８）。第２透明電極層４１（Ｙ電極）はＹ１−Ｙ２方向に延出されて、Ｘ１−Ｘ２方向に間隔を空けて計１０本形成されている（Ｙ１〜Ｙ１０）。

実施例に用いた入力装置において、第１透明電極層３１（Ｘ電極）の一端には第１引出配線層３２（図示しない）との接続のために第１のパッド部３３が形成されており、他端には電気特性検査用の第２のパッド部３４が形成されている。また、第２透明電極層４１（Ｙ電極）においても一端に接続用に第３のパッド部４３が形成されており、他端には電気特性検査用の第４のパッド部４４が形成されている。第１引出配線層３２及び第２引出配線層４２は、第１のＦＰＣ接続部６２、第２のＦＰＣ接続部６３と接続されて、ＦＰＣ６１と接続される。実施例の入力装置は、ＦＰＣ６１を介して制御用のＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）（図示しない）と接続されている。また、比較例に用いた入力装置は、第１透明電極層３１、第２透明電極層４１、第１のパッド部３３の構成は同じであるが、第２のパッド部３４が形成されていない構成となっている。

図９では一部省略しているが、実施例の入力装置において、第１透明電極層３１（Ｘ１−Ｘ９）のＸ１方向の端部には第１のパッド部３３が形成されており、Ｘ２方向の端部には第２のパッド部３４が形成されている。また、第１透明電極層３１（Ｘ１０−Ｘ１８）のＸ２方向の端部には第１のパッド部３３が形成されており、Ｘ１方向の端部には第２のパッド部３４が形成されている。これに対し、比較例においては、第１透明電極層３１（Ｘ１−Ｘ９）のＸ２方向の端部、第１透明電極層３１（Ｘ１０−Ｘ１８）のＸ１方向の端部には、第２のパッド部３４が形成されていない。

図１０（ａ）及び図１０（ｂ）には、実施例及び比較例の入力装置について、第１透明電極層３１と第２透明電極層４１との各交点における静電容量値から、ＩＣで演算されて出力された値のグラフを示す。図１０（ａ）及び図１０（ｂ）は、第２透明電極層４１（Ｙ電極）のうち例えばＹ１電極に沿って、Ｘ１〜Ｘ１８との交点を走査して各静電容量値から演算されたＩＣ出力値を示しており、これを各Ｙ電極（Ｙ１〜Ｙ１０）について繰り返し走査した結果を示す。なお、本実施例においてＩＣ出力値とは、静電容量値を規格化した値であり、図１０（ａ）及び図１０（ｂ）のグラフは入力面に指などを触れていない状態で測定しており、入力装置の静電容量の分布を示している。

図１０（ａ）に示すように、実施例の入力装置では、Ｙ電極に沿って各Ｘ電極（Ｘ１〜Ｘ１８）との交点を走査して測定されたＩＣ出力値（静電容量値を規格化した値）は、ほぼ一定の値を示している。図１０（ｂ）には、比較例の入力装置について同じ方法で測定したグラフを示す。特に点線で囲んだ領域で顕著に表れているように、第１のパッド部３３が形成されているＸ１〜Ｘ９に対して、第２のパッド部３４が形成されていないＸ１０〜Ｘ１８では大きくＩＣ出力値（静電容量値を規格化した値）が低下している。特に、Ｘ９とＸ１０とではＩＣ出力値（静電容量値を規格化した値）で約８００程度のばらつきが発生している箇所があり、第１のパッド部３３が形成されている箇所と、第２のパッド部３４が形成されていない箇所とで、静電容量分布が不均一になっているといえる。また、比較例における全交点のＩＣ出力値（静電容量値を規格化した値）の幅は約２０００であるのに対し、実施例における全交点のＩＣ出力値（静電容量値を規格化した値）の幅は約１５００と小さくなっており、入力領域２１全体でのＩＣ出力値（静電容量値を規格化した値）の均一性が向上されているといえる。

図１０（ａ）及び図１０（ｂ）の結果から、第１透明電極層３１の両端に接続用の第１パッド部３３と電気特性検査用の第２パッド部３４とが形成されたことにより、入力領域２１における静電容量分布の均一性を向上させることが可能であると示された。

１入力装置
１０表面部材
２１入力領域
２２非入力領域
３０第１透明基材
３１第１透明電極層
３２第１引出配線層
３３第１のパッド部
３４第２のパッド部
３５第１電極部
４０第２透明基材
４１第２透明電極層
４２第２引出配線層
４３第３のパッド部
４４第４のパッド部
４５第２電極部
５１第１光学粘着層
５２第２光学粘着層
６１フレキシブルプリント基板（ＦＰＣ）
６２第１のＦＰＣ接続部
６３第２のＦＰＣ接続部

Claims

透光性の基材と、
静電容量値の変化を検知する透明電極層と、
前記透明電極層の一端と電気的に接続された配線層とを有し、
前記透明電極層は前記基材の入力領域に形成され、前記配線層は、前記入力領域を囲む非入力領域に形成され、
前記透明電極層と前記配線層とは、接続用の第１のパッド部を介して接続され、
前記透明電極層の他端には、電気特性検査用の第２のパッド部が電気的に接続されていることを特徴とする入力装置。
前記第１のパッド部と前記第２のパッド部とは、略等しい幅を有して前記透明電極層と接続されている事を特徴とする請求項１に記載の入力装置。
前記第１のパッド部及び前記第２のパッド部は、前記透明電極層と略等しい幅を有して前記透明電極層と接続されている事を特徴とする請求項１または請求項２に記載の入力装置。
前記第１のパッド部及び前記第２のパッド部は、金属材料を用いて形成されていることを特徴とする請求項１から請求項３のいずれか１項に記載の入力装置
前記基材の一方の面において、平面内にて交叉する２方向を第１の方向と第２の方向としたとき、前記第１の方向に延出する複数の前記透明電極層が、前記第２の方向に間隔を空けて配列されており、
前記非入力領域には、フレキシブルプリント基板と接続するための接続部が形成されており、
複数の前記配線層が前記非入力領域を引き回されて、前記接続部に接続されていることを特徴とする請求項１から請求項４のいずれか１項に記載の入力装置。