JP2012208868A - ボルテージレギュレータ - Google Patents

ボルテージレギュレータ Download PDF

Info

Publication number
JP2012208868A
JP2012208868A JP2011075592A JP2011075592A JP2012208868A JP 2012208868 A JP2012208868 A JP 2012208868A JP 2011075592 A JP2011075592 A JP 2011075592A JP 2011075592 A JP2011075592 A JP 2011075592A JP 2012208868 A JP2012208868 A JP 2012208868A
Authority
JP
Japan
Prior art keywords
circuit
output
transistor
voltage
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011075592A
Other languages
English (en)
Other versions
JP5823717B2 (ja
JP2012208868A5 (ja
Inventor
Socheath Hain
ソチェット ヘイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2011075592A priority Critical patent/JP5823717B2/ja
Priority to TW101109130A priority patent/TWI529511B/zh
Priority to KR1020120032322A priority patent/KR101714099B1/ko
Priority to CN201210088437.6A priority patent/CN102736656B/zh
Priority to US13/433,945 priority patent/US8624569B2/en
Publication of JP2012208868A publication Critical patent/JP2012208868A/ja
Priority to US14/099,546 priority patent/US9236792B2/en
Publication of JP2012208868A5 publication Critical patent/JP2012208868A5/ja
Application granted granted Critical
Publication of JP5823717B2 publication Critical patent/JP5823717B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/468—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

【課題】起動直後に、高速でかつタイミングよく突入電流防止回路の動作を止め消費電流を削減できるボルテージレギュレータを提供する。
【解決手段】ボルテージレギュレータは基準電圧回路１０１と、差動増幅回路１０２と、出力トランジスタ１０４と、分圧回路の抵抗１０５と１０６と、突入電流防止回路１０３と、出力電圧検出回路２１３で構成されている。出力電圧検出回路２１３はＰＭＯＳトランジスタ２０２、２０３と、定電流回路２０４と、オフセット付きアンプ２０１と、容量２０５で構成され、アンプ２０１は反転入力端子が差動増幅回路１０２の非反転入力端子に接続され、反転入力端子が基準電圧回路１０１に接続され、電源端子がトランジスタ２０２のドレインに接続され、出力端子がトランジスタ２０３のゲートに接続され、定電流回路２０４は出力が容量２０５とトランジスタ２０３のドレインに接続される。
【選択図】図１

Description

本発明は、出力電圧検出回路を備えたボルテージレギュレータに関し、より詳しくは起動後に突入電流防止回路の動作を止めるため、出力電圧が立ち上がった事を検出し信号を出力する出力電圧検出回路に関する。
従来のボルテージレギュレータについて説明する。図３は、従来のボルテージレギュレータの回路図である。この基準電圧回路は、定電圧源４０１とソフトスタート回路からなっている。ソフトスタート回路は、コンパレータ４０４と遅延回路４１２と定電流源４０７と容量４０８と抵抗４０３とスイッチ４０２、４１０、４１１を備えている。
定電流源４０７と容量４０８の接点は、基準電圧回路の出力端子１０１に接続される。コンパレータ４０５は、非反転入力端子に出力端子１０１が接続され、反転入力端子に定電圧源４０１の出力端子がオフセット電圧４０５を介して接続されている。コンパレータ４０４の出力端子は、スイッチ４０２と定電流源４０７と遅延回路４１２に接続されている。遅延回路４１２の出力端子はスイッチ４１１に接続されている。
容量４０８は、定電流源４０７から定電流Ｉｃの電流を受けて充電される。コンパレータ４０４は、定電圧源４０１の出力電圧４１３から所定のオフセット電圧４０５を引いた電圧と、定電流源４０７と容量４０８の接点の電圧とを比較して、その比較結果に応じた出力電圧を出力する。定電圧源４０１の出力電圧４１３から所望のオフセット電圧４０５を引いた電圧よりも、定電流源４０７と容量４０８の接点の電圧が高くなると、スイッチ４０２はオンして、定電流源４０７は停止して、遅延回路４１２が動作を始める。スイッチ４０２がオンすると、定電圧源４０１から抵抗４０３を介して容量４０８にＲＣの時定数に合わせて充電される。遅延回路４１２の出力はスイッチ４１１に接続されていて、遅延回路４１２が動作を開始してから所定の時間が経過した後にスイッチ４１１をオンする。スイッチ４１１がオンすると、定電圧源４０１の出力電圧４１３が直接、基準電圧１０１に接続される。
従来の基準電圧回路の動作について説明する。スイッチ４１０がオンしている状態では、基準電圧回路は動作を停止していて、出力端子１０１の基準電圧は０Ｖとなっている。スイッチ４１０がオフすると、基準電圧回路は動作を開始する。定電流源４０７から定電流Ｉｃの電流を受けて、容量４０８に定電流充電が開始される。この時、基準電圧１０１は、定電流Ｉｃと容量４０８に応じて、直線的に上昇する。容量４０８に充電された電圧が、定電圧源４０１の電圧４１３をオフセット電圧４０５で引いた電圧を超えると、コンパレータ４０４の出力信号が反転するので、スイッチ４０２がオンし、定電流源４０７は停止し、遅延回路４１２が動作を始める。定電流源４０７が停止したことで、定電圧源４０１の出力電圧４１３から、抵抗４０３を介して容量４０８に充電が行われる。
遅延回路４１２が動作を始めてから所定の時間が経過した後に、スイッチ４１１がオンすることによって、定電圧源４０１の出力電圧４１３が直接、基準電圧１０１となる。（例えば、特許文献１図２参照）。
特開２０００−５６８４３号公報
しかしながら従来の技術では、出力電圧が立ち上がったあとタイミングよくソフトスタート回路を切り離さなければならないという課題があった。
本発明では、上記課題に鑑みてなされ、ボルテージレギュレータが起動直後に、高速でかつタイミングよく突入電流防止回路の動作を止め消費電流を削減できるボルテージレギュレータを提供する。
基準電圧を出力する基準電圧回路と、出力トランジスタと、基準電圧と出力トランジスタの出力する電圧を分圧した分圧電圧との差を増幅して出力し、出力トランジスタのゲートを制御する第一の差動増幅回路と、ドレインが出力トランジスタのゲートに接続され、ゲートが制御信号端子に接続され、ソースが制限トランジスタのドレインに接続された第一スイッチングトランジスタと、突入電流防止回路と、出力電圧検出回路とを備えたボルテージレギュレータにおいて、出力電圧検出回路は、反転入力端子が第一の差動増幅回路の非反転入力端子に接続され、反転入力端子が基準電圧回路に接続され、電源端子が第一のトランジスタのドレインに接続され、出力端子が第二のトランジスタのゲートに接続されたアンプと、出力が容量と第二のトランジスタのドレインに接続された定電流回路とを備える。
本発明の出力電圧検出回路を備えたボルテージレギュレータは、ボルテージレギュレータの基準電圧とフィードバック電圧Ｖｆｂとを比較するコンパレータを使用することで、高速でかつタイミングよく突入電流防止回路を切り離すことができる。
第一の実施形態のボルテージレギュレータを示す回路図である。 第二の実施形態のボルテージレギュレータを示す回路図である。 従来のボルテージレギュレータを示す回路図である。
本発明を実施するための形態について、図面を参照して説明する。
図１は、第一の実施形態のボルテージレギュレータの回路図である。第一の実施形態のボルテージレギュレータは、基準電圧回路１０１と、差動増幅回路１０２と、出力トランジスタ１０４と、分圧回路の抵抗１０５と１０６と、突入電流防止回路１０３と、出力電圧検出回路２１３で構成されている。出力電圧検出回路２１３はＰＭＯＳトランジスタ２０２、２０３と、定電流回路２０４と、オフセット付きアンプ２０１と、容量２０５で構成されている。
第一の本実施形態のボルテージレギュレータの接続について説明する。差動増幅回路１０２は、反転入力端子は基準電圧回路１０１に接続され、非反転入力端子は抵抗１０５と１０６の接続点に接続され、出力端子はＰＭＯＳトランジスタ１０４のゲート及び突入電流防止回路１０３の出力に接続される。基準電圧回路１０１のもう一方はグラウンド端子１００に接続される。オフセット付きアンプ２０１は、非反転入力端子は基準電圧回路１０１の正極に接続され、反転入力端子は抵抗１０５と１０６の接続点に接続され、出力端子はＰＭＯＳトランジスタ２０３のゲートに接続される。ＰＭＯＳトランジスタ２０３は、ドレインは突入電流防止回路１０３の入力に接続され、ソースは電源端子１５０に接続される。ＰＭＯＳトランジスタ２０２は、ゲートは突入電流防止回路１０３の入力に接続され、ドレインはオフセット付きアンプ２０１の電源端子に接続され、ソースは電源端子１５０に接続される。定電流回路２０４は、一方は突入電流防止回路１０３の入力および容量２０５に接続され、もう一方は電源端子１５０に接続される。容量２０５のもう一方はグラウンド端子１００に接続される。
次に、第一の本実施形態ボルテージレギュレータの動作について説明する。抵抗１０５と１０６は、出力端子１８０の電圧である出力電圧Ｖｏｕｔを分圧し、分圧電圧Ｖｆｂを出力する。差動増幅回路１０２は、基準電圧回路１０１の出力電圧Ｖｒｅｆと分圧電圧Ｖｆｂとを比較し、出力電圧Ｖｏｕｔが一定になるよう出力トランジスタ１０４のゲート電圧を制御する。出力電圧Ｖｏｕｔが所定電圧よりも高いと、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高くなる。そして、差動増幅回路１０２の出力信号（出力トランジスタ１０４のゲート電圧）が高くなり、出力トランジスタ１０４はオフしていき、出力電圧Ｖｏｕｔは低くなる。こうして、出力電圧Ｖｏｕｔを一定になるように制御する。また、出力電圧Ｖｏｕｔが所定電圧よりも低いと、上記と逆の動作をして、出力電圧Ｖｏｕｔは高くなる。こうして、出力電圧Ｖｏｕｔが一定になるように制御する。突入電流防止回路１０３は出力トランジスタ１０４に突入電流が流れた事を検出して出力トランジスタ１０４のゲート電圧をＨｉになるように制御する。
電源起動後、出力電圧検出回路２１３の出力はグラウンドレベルのためＰＭＯＳトランジスタ２０２がオンしてオフセット付きアンプ２０１に電源を供給する。分圧電圧Ｖｆｂは出力電圧Ｖｏｕｔが立ち上がっていないため基準電圧Ｖｒｅｆより低い電圧にあり、オフセット付きアンプ２０１にＨｉを出力させる。そして、ＰＭＯＳトランジスタ２０３をオフさせ、定電流回路２０４の電流が容量２０５を充電して徐々に出力電圧検出回路２１３の出力を立ち上げて行く。突入電流防止回路１０３は出力電圧検出回路２１３のＬｏの信号を受けている間起動し、突入電流を防止するように動作する。出力電圧検出回路２１３の出力の立ち上げ時間は定電流回路２０４の電流値と容量２０５の容量値で決まり、ボルテージレギュレータの起動時間より長くしボルテージレギュレータの起動中に突入電流防止回路１０３の動作が停止しないように設定する。出力電圧検出回路２１３の出力がある程度立ち上がると、突入電流防止回路１０３は動作を止めボルテージレギュレータの起動後に電流を消費する事を止める。さらに、ＰＭＯＳトランジスタ２０２がオフし、オフセット付きアンプ２０１の動作を止めボルテージレギュレータの起動後に電流を消費する事を止める。
オフセット付きアンプ２０１は非反転入力端子にオフセットをつけて分圧電圧Ｖｆｂを基準電圧Ｖｒｅｆより高くなるようにする。こうして、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆ近辺まで立ち上がったときに突入電流防止回路１０３と出力電圧検出回路２１３の動作がオンオフを繰り返す事を防止できる。
以上により、第一の実施形態のボルテージレギュレータは高速でかつタイミングよく突入電流防止回路を切り離すことが可能となる。また、突入電流防止回路を切り離したあと出力電圧検出回路の電源供給を止めるため低消費電力化を行うことができる。
図２は、第二の実施形態のボルテージレギュレータの回路図である。図１との違いは、出力電圧検出回路５１３のオフセット付きアンプの構成を別構成にした点である。
次に第二の実施形態のボルテージレギュレータの接続について説明する。ＰＭＯＳトランジスタ２０３は、ドレインは突入電流防止回路１０３の入力に接続され、ソースは電源端子１５０に接続され、ゲートはＮＭＯＳトランジスタ５０６のソースおよびＮＭＯＳトランジスタ５０７のドレインに接続される。ＰＭＯＳトランジスタ２０２は、ゲートは突入電流防止回路１０３の入力に接続され、ドレインはＮＭＯＳトランジスタ５０６のゲートおよび定電流回路５０８に接続され、ソースは電源端子１５０に接続される。定電流回路５０８のもう一方はグラウンド端子１００に接続される。定電流回路２０４は、一方は突入電流防止回路１０３の入力および容量２０５に接続され、もう一方は電源端子１５０に接続される。容量２０５のもう一方はグラウンド端子１００に接続される。ＮＭＯＳトランジスタ５０６のドレインは定電流回路５０１に接続され、定電流回路５０１のもう一方は電源端子１５０に接続される。ＮＭＯＳトランジスタ５０７は、ゲートは差動増幅回路１０２の非反転入力端子に接続され、ソースはグラウンド端子１００に接続される。
次に、第二の実施形態のボルテージレギュレータの動作について説明する。定電流源５０１とＮＭＯＳトランジスタ５０７でシングルエンドアンプが構成されている。このシングルエンドアンプの反転しきい値をフィードバック電圧Ｖｆｂよりも若干低く設ける。電源が投入されるとＰＭＯＳトランジスタ２０２のゲート電圧はグラウンドレベルとなりＰＭＯＳトランジスタ２０２をオンさせる。そして、ＮＭＯＳトランジスタ５０６のゲート電圧はＨｉとなりＮＭＯＳトランジスタ５０６をオンさせる。
フィードバック電圧Ｖｆｂはシングルエンドアンプの反転しきい値より低いため、シングルエンドアンプの出力がハイとなり、ＰＭＯＳトランジスタ２０３はオフさせる。そして、定電流回路２０４の電流が容量２０５を充電して徐々に出力電圧検出回路５１３の出力を立ち上げて行く。突入電流防止回路１０３は出力電圧検出回路５１３のＬｏの信号を受けている間起動し、突入電流を防止するように動作する。出力電圧検出回路５１３の出力の立ち上げ時間は定電流回路２０４の電流値と容量２０５の容量値で決まり、ボルテージレギュレータの起動時間より長くしボルテージレギュレータの起動中に突入電流防止回路１０３の動作が停止しないように設定する。
出力端子１８０の電圧がさらに立ち上がると、フィードバック電圧Ｖｆｂがシングルエンドアンプの反転しきい値を超えるため、シングルエンドアンプの出力が反転しＬｏの信号を出力する。すると、ＰＭＯＳトランジスタ５０３がオンして容量２０５を充電し、出力電圧検出回路５１３の出力を電源電圧１５０にして突入電流防止回路１０３をオフさせる。同時にＰＭＯＳトランジスタ２０２もオフされ、定電流回路５０８によりＮＭＯＳトランジスタ５０６のゲートがグラウンドプルダウンされる。そして、ＮＭＯＳトランジスタ５０６をオフさせ出力電圧検出回路５１３の出力にＬｏ出力し出力電圧検出回路５１３の消費電流を遮断する。
以上により、第二の実施形態のボルテージレギュレータは高速でかつタイミングよく突入電流防止回路を切り離すことが可能となる。また、突入電流防止回路を切り離したあと出力電圧検出回路の電源供給を止めるため低消費電力化を行うことができる。
１００ グラウンド端子
１５０ 電源端子
１８０ 出力端子
１０１ 基準電圧回路
１０２ 差動増幅回路
１０３ 突入電流防止回路
１１３、２１３、５１３ 出力電圧検出回路
２０４、５０１、５０８ 定電流回路
２０６ 定電圧源
２０１ アンプ

Claims (2)

  1. 基準電圧を出力する基準電圧回路と、
    出力トランジスタと、
    前記基準電圧と前記出力トランジスタの出力する電圧を分圧した分圧電圧との差を増幅して出力し、前記出力トランジスタのゲートを制御する第一の差動増幅回路と、
    ドレインが前記出力トランジスタのゲートに接続され、ゲートが制御信号端子に接続され、ソースが制限トランジスタのドレインに接続された第一スイッチングトランジスタと、
    突入電流防止回路と、
    出力電圧検出回路と、を備えたボルテージレギュレータにおいて
    前記出力電圧検出回路は、
    反転入力端子が前記第一の差動増幅回路の非反転入力端子に接続され、反転入力端子が前記基準電圧回路に接続され、電源端子が第一のトランジスタのドレインに接続され、出力端子が第二のトランジスタのゲートに接続されたアンプと、
    出力が容量と前記第二のトランジスタのドレインに接続された定電流回路と、を備えたボルテージレギュレータ。
  2. 基準電圧を出力する基準電圧回路と、
    出力トランジスタと、
    前記基準電圧と前記出力トランジスタの出力する電圧を分圧した分圧電圧との差を増幅して出力し、前記出力トランジスタのゲートを制御する第一の差動増幅回路と、
    ドレインが前記出力トランジスタのゲートに接続され、ゲートが制御信号端子に接続され、ソースが制限トランジスタのドレインに接続された第一スイッチングトランジスタと、
    突入電流防止回路と、
    出力電圧検出回路と、を備えたボルテージレギュレータにおいて
    前記出力電圧検出回路は、
    出力が容量と第二のトランジスタのドレインに接続された定電流回路と、
    ゲートが第三のトランジスタのソースと第四のトランジスタのドレインに接続された前記第二のトランジスタと、
    ドレインが前記第三のトランジスタのゲートと第二の定電流回路に接続された第一のトランジスタと、
    ドレインが第三の定電流回路に接続された前記第三のトランジスタと、を備えたボルテージレギュレータ。
JP2011075592A 2011-03-30 2011-03-30 ボルテージレギュレータ Expired - Fee Related JP5823717B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011075592A JP5823717B2 (ja) 2011-03-30 2011-03-30 ボルテージレギュレータ
TW101109130A TWI529511B (zh) 2011-03-30 2012-03-16 Voltage regulator
CN201210088437.6A CN102736656B (zh) 2011-03-30 2012-03-29 电压调节器
US13/433,945 US8624569B2 (en) 2011-03-30 2012-03-29 Voltage regulator
KR1020120032322A KR101714099B1 (ko) 2011-03-30 2012-03-29 볼티지 레귤레이터
US14/099,546 US9236792B2 (en) 2011-03-30 2013-12-06 Voltage regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011075592A JP5823717B2 (ja) 2011-03-30 2011-03-30 ボルテージレギュレータ

Publications (3)

Publication Number Publication Date
JP2012208868A true JP2012208868A (ja) 2012-10-25
JP2012208868A5 JP2012208868A5 (ja) 2014-03-06
JP5823717B2 JP5823717B2 (ja) 2015-11-25

Family

ID=46926345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011075592A Expired - Fee Related JP5823717B2 (ja) 2011-03-30 2011-03-30 ボルテージレギュレータ

Country Status (5)

Country Link
US (2) US8624569B2 (ja)
JP (1) JP5823717B2 (ja)
KR (1) KR101714099B1 (ja)
CN (1) CN102736656B (ja)
TW (1) TWI529511B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013196497A (ja) * 2012-03-21 2013-09-30 Seiko Instruments Inc ボルテージレギュレータ
CN109461730A (zh) * 2018-12-20 2019-03-12 北京集创北方科技股份有限公司 静电防护电路及静电防护装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5715401B2 (ja) * 2010-12-09 2015-05-07 セイコーインスツル株式会社 ボルテージレギュレータ
JP5676340B2 (ja) * 2011-03-30 2015-02-25 セイコーインスツル株式会社 ボルテージレギュレータ
JP6008496B2 (ja) * 2011-12-21 2016-10-19 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP2013190932A (ja) * 2012-03-13 2013-09-26 Seiko Instruments Inc ボルテージレギュレータ
CN102624232B (zh) * 2012-04-20 2014-06-25 矽力杰半导体技术(杭州)有限公司 一种用于dc-dc升压变换器的预充电电路及预充电方法
CN103729007B (zh) * 2013-11-22 2016-08-17 三星半导体(中国)研究开发有限公司 具有软启动控制电路的线性稳压源
US9588528B2 (en) 2014-12-01 2017-03-07 Honeywell International Inc. Inrush current suppression circuit and method for controlling when a load may be fully energized
ITUB20150969A1 (it) * 2015-05-28 2016-11-28 Sk Hynix Inc Regolatore con migliorato Slew Rate
JP6811265B2 (ja) * 2019-02-07 2021-01-13 ウィンボンド エレクトロニクス コーポレーション 基準電圧発生回路、パワーオン検出回路および半導体装置
CN114156852B (zh) * 2021-11-30 2024-06-21 南京微盟电子有限公司 一种ldo线性稳压器的浪涌电流控制电路
JP7815071B2 (ja) 2022-09-14 2026-02-17 キオクシア株式会社 電源制御回路及びメモリシステム
JP2024052412A (ja) * 2022-09-30 2024-04-11 ラピステクノロジー株式会社 半導体装置、レギュレータ回路、レギュレータ回路を起動する方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040201369A1 (en) * 2003-04-14 2004-10-14 Semiconductor Components Industries, Llc. Method of forming a low quiescent current voltage regulator and structure therefor
JP2008276477A (ja) * 2007-04-27 2008-11-13 Seiko Instruments Inc ボルテージレギュレータ
JP2009169785A (ja) * 2008-01-18 2009-07-30 Seiko Instruments Inc ボルテージレギュレータ
JP2009266121A (ja) * 2008-04-28 2009-11-12 Oki Semiconductor Co Ltd レギュレータ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3751099B2 (ja) * 1996-12-27 2006-03-01 ローム株式会社 電源回路
JP2000056843A (ja) 1998-08-04 2000-02-25 Toyota Autom Loom Works Ltd 基準電圧生成回路
US6664773B1 (en) * 2002-05-23 2003-12-16 Semiconductor Components Industries Llc Voltage mode voltage regulator with current mode start-up
JP2004118411A (ja) * 2002-09-25 2004-04-15 Seiko Instruments Inc ボルテージ・レギュレータ
JP4616067B2 (ja) * 2005-04-28 2011-01-19 株式会社リコー 定電圧電源回路
US7768242B2 (en) * 2007-10-01 2010-08-03 Silicon Laboratories Inc. DC/DC boost converter with resistorless current sensing
JP2009176008A (ja) * 2008-01-24 2009-08-06 Seiko Instruments Inc ボルテージレギュレータ
JP5082908B2 (ja) * 2008-02-13 2012-11-28 富士通セミコンダクター株式会社 電源回路及びその過電流保護回路、並びに電子機器
JP5099505B2 (ja) * 2008-02-15 2012-12-19 セイコーインスツル株式会社 ボルテージレギュレータ
JP5580608B2 (ja) * 2009-02-23 2014-08-27 セイコーインスツル株式会社 ボルテージレギュレータ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040201369A1 (en) * 2003-04-14 2004-10-14 Semiconductor Components Industries, Llc. Method of forming a low quiescent current voltage regulator and structure therefor
JP2008276477A (ja) * 2007-04-27 2008-11-13 Seiko Instruments Inc ボルテージレギュレータ
JP2009169785A (ja) * 2008-01-18 2009-07-30 Seiko Instruments Inc ボルテージレギュレータ
JP2009266121A (ja) * 2008-04-28 2009-11-12 Oki Semiconductor Co Ltd レギュレータ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013196497A (ja) * 2012-03-21 2013-09-30 Seiko Instruments Inc ボルテージレギュレータ
CN109461730A (zh) * 2018-12-20 2019-03-12 北京集创北方科技股份有限公司 静电防护电路及静电防护装置
CN109461730B (zh) * 2018-12-20 2024-05-17 北京集创北方科技股份有限公司 静电防护电路及静电防护装置

Also Published As

Publication number Publication date
KR101714099B1 (ko) 2017-03-22
US8624569B2 (en) 2014-01-07
US20140091777A1 (en) 2014-04-03
JP5823717B2 (ja) 2015-11-25
TW201300983A (zh) 2013-01-01
KR20120112174A (ko) 2012-10-11
TWI529511B (zh) 2016-04-11
CN102736656A (zh) 2012-10-17
CN102736656B (zh) 2015-02-18
US20120249104A1 (en) 2012-10-04
US9236792B2 (en) 2016-01-12

Similar Documents

Publication Publication Date Title
JP5823717B2 (ja) ボルテージレギュレータ
CN105652949B (zh) 具软启动电路的电压调整器
KR101926000B1 (ko) 파워 온 리셋 회로 및 리셋 방법
TWI390825B (zh) 電壓調節器
CN102955491B (zh) 电压产生电路
US8018214B2 (en) Regulator with soft-start using current source
JP5695392B2 (ja) 基準電圧回路
US20130049721A1 (en) Linear Regulator and Control Circuit Thereof
US9917573B2 (en) Voltage detection circuit
CN102455728A (zh) 电流控制电路
JP6376961B2 (ja) Ｄｃ／ｄｃコンバータ
JP5211889B2 (ja) 半導体集積回路
US20140232447A1 (en) Level shift circuit
US8482891B2 (en) Electrostatic discharge protection circuit
US9791916B2 (en) Control circuit including load switch, electronic apparatus including the load switch, and control method thereof
JP5676340B2 (ja) ボルテージレギュレータ
JP2018088249A (ja) 電源制御回路および環境発電装置
CN107340846B (zh) 一种防掉电的逻辑电路及笔记本电脑
JP5762358B2 (ja) 直流電源装置
US10778086B1 (en) Power-switching circuit with soft-start circuit
JP2013196497A (ja) ボルテージレギュレータ
KR20170107906A (ko) 스위칭 레귤레이터
JP2015136003A (ja) パワーオンリセット回路
JP2011186618A (ja) 定電圧出力回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151008

R150 Certificate of patent or registration of utility model

Ref document number: 5823717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees