JP2012209949A5

JP2012209949A5 - 半導体装置、表示装置及び液晶表示装置

Info

Publication number: JP2012209949A5
Application number: JP2012117168A
Authority: JP
Filing date: 2012-05-23
Publication date: 2013-06-20
Anticipated expiration: 2027-09-14

Claims

第１乃至第８のトランジスタと、第１乃至第７の配線と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第４の配線と直接接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第３の配線と直接接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第６の配線と直接接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３の配線と直接接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第７の配線と直接接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと直接接続され、
前記第３のトランジスタのゲートは、前記第７の配線と直接接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第６の配線と直接接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと直接接続され、
前記第４のトランジスタのゲートは、前記第１のトランジスタのゲートと直接接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第５の配線と直接接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと直接接続され、
前記第５のトランジスタのゲートは、前記第１の配線と直接接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第６の配線と直接接続され、
前記第６のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと直接接続され、
前記第６のトランジスタのゲートは、前記第２のトランジスタのゲートと直接接続され、
前記第７のトランジスタのソース又はドレインの一方は、前記第６の配線と直接接続され、
前記第７のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと直接接続され、
前記第７のトランジスタのゲートは、前記第２の配線と直接接続され、
前記第８のトランジスタのソース又はドレインの一方は、前記第６の配線と直接接続され、
前記第８のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと直接接続され、
前記第８のトランジスタのゲートは、前記第１の配線と直接接続され、
前記第７のトランジスタのＷ／Ｌ（Ｗはチャネル幅、Ｌはチャネル長）の値は、前記第１のトランジスタのＷ／Ｌの値の１／４０倍以上、且つ１／１０倍以下の値を有することを特徴とする半導体装置。
請求項１において、
前記第１のトランジスタのＷ／Ｌの値は、前記第１乃至第８のトランジスタのＷ／Ｌの値の中で最も大きいことを特徴とする半導体装置。
請求項１又は請求項２において、
前記第１乃至第８のトランジスタのそれぞれは、酸化物半導体を有することを特徴とする半導体装置。
請求項１又は請求項２において、
前記第１乃至第８のトランジスタのそれぞれは、ＺｎＯを有することを特徴とする半導体装置。
請求項１乃至請求項４のいずれか一項に記載の半導体装置と、画素と、を有し、
前記画素は、表示素子を有し、
前記画素は、前記第３の配線と電気的に接続されていることを特徴とする表示装置。
請求項１乃至請求項４のいずれか一項に記載の半導体装置と、画素と、を有し、
前記画素は、発光素子を有し、
前記画素は、前記第３の配線と電気的に接続されていることを特徴とする表示装置。
請求項１乃至請求項４のいずれか一項に記載の半導体装置と、画素と、を有し、
前記画素は、液晶素子を有し、
前記画素は、前記第３の配線と電気的に接続されていることを特徴とする液晶表示装置。