JP2012222019A - ナノワイヤの配列方法、及び分離方法 - Google Patents

ナノワイヤの配列方法、及び分離方法 Download PDF

Info

Publication number
JP2012222019A
JP2012222019A JP2011083384A JP2011083384A JP2012222019A JP 2012222019 A JP2012222019 A JP 2012222019A JP 2011083384 A JP2011083384 A JP 2011083384A JP 2011083384 A JP2011083384 A JP 2011083384A JP 2012222019 A JP2012222019 A JP 2012222019A
Authority
JP
Japan
Prior art keywords
nanowire
substrate
nanowires
immobilization
site
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011083384A
Other languages
English (en)
Inventor
Makoto Koto
誠 古藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2011083384A priority Critical patent/JP2012222019A/ja
Publication of JP2012222019A publication Critical patent/JP2012222019A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】所定の長さのナノワイヤを所定の向きに、所定の位置に配列させる方法、並びに所定の長さのナノワイヤを分離抽出する方法を提供する。
【解決手段】基板上の所定の位置にナノワイヤを配置するためのナノワイヤの配列方法であって、前記ナノワイヤの両端を固定するための、所定の距離を離間させた対となる固定化部位を設けた基板を作製する工程と、両末端に前記基板上の固定化部位と特異的な結合を形成するための結合部位を有するナノワイヤを作製する工程と、前記ナノワイヤを含有する液を前記基板上に分散させ、前記ナノワイヤの結合部位を前記基板上の固定化部位に結合させる工程と、前記対となる固定化部位の相対する方向に対して略垂直に流体を流す工程とを順次行うことを特徴とする。
【選択図】図2

Description

本発明は、ナノワイヤの配列方法及び分離方法に関する。より詳細には、所定の長さのナノワイヤを所定の向きに、所定の位置に配列させる方法、並びに所定の長さのナノワイヤを分離抽出する方法に関する。
半導体加工技術の進展に伴い、従来の平面型スケーリングでは所定の特性を実現することが困難になっている。また設計寸法の縮小に伴い短チャネル効果等の要因も顕在化しつつあるため、単純な設計寸法縮小以外のブレークスルーが必要になっている。その中で、半導体のナノワイヤは、伝達特性の良いトランジスタを得られる可能性などから注目を集めている。加えて、非常に大きな表面体積比を有するという特徴から、センサへの応用面からも注目されている。ナノワイヤの作製技術としては、リソグラフィーとエッチングを用いて作製するトップダウン法と、VLS(気相−液相−固相)法に代表されるボトムアップ法が挙げられる。ボトムアップ法を用いることによって、例えば、直径が500nmサイズ以下の円形の断面を有する単結晶半導体で、結晶欠陥密度の低いナノワイヤが得られる。これらはトップダウンによって作製されるナノワイヤでは得ることの困難な特性である。しかし、ボトムアップ手法は、その成長方位や位置制御の困難性から未だ半導体デバイスとしての実用化には至っていないのが実情である。デバイス化の手法として、成長させたナノワイヤを溶液中で超音波などの刺激によって基板から遊離させ、回収した後、別の基板上に塗布し、水平に配置した後両端に電極を形成するという手法が提案されている。この製法では、ナノワイヤは基板表面にランダムにレイアウトされるため、特性再現性良くデバイスを作製するのは困難である。これに対し、カーボンナノチューブ構造体の両端に官能基を修飾し、この官能基と選択的に結合する部位を基板上に設けることによって両端を固定化する技術が特許文献1に提案されている。
特開2005−101363号公報
Physical Review B 75,045335、2007 Lieber.et.al、Science、2001、26、p630−633 Y.Cui et.al, Science293、1289,2001 Electrochemical and Solid−State Letters、vol9、no12、c185、2006
しかしながら、特許文献1に記載の従来の配列方法においては、固定する前に所定の長さのカーボンナノチューブを予め分画する必要がある。
本発明は、ナノワイヤを構成要素として用いる素子の作製歩留まりや特性の改善のため、所定の長さのワイヤを精査して抽出し、配列する方法を提案することを目的とする。
本発明の第1の発明は、
基板上の所定位置にナノワイヤを配置するためのナノワイヤの配列方法であって、
前記ナノワイヤの両端を固定するための、所定の距離を離間させた対となる固定化部位を設けた基板を作製する工程と、
両末端に前記基板上の固定化部位と特異的な結合を形成するための結合部位を有するナノワイヤを作製する工程と、
前記ナノワイヤを含有する液を前記基板上に分散させ、前記ナノワイヤの結合部位を前記基板上の固定化部位に結合させる工程と、
前記対となる固定化部位の相対する方向に対して略垂直に流体を流す工程と、
を順次行うことを特徴とする、ナノワイヤの配列方法である。
本発明の第2の発明は、
前記ナノワイヤの両端を固定するための、所定の距離を離間させた対となる固定化部位を設けた基板を作製する工程と、
両末端に前記基板上の固定化部位と特異的な結合を形成するための結合部位を有するナノワイヤを作製する工程と、
前記ナノワイヤを含有する液を前記基板上に分散させ、前記ナノワイヤの結合部位を前記基板上の固定化部位に結合させる工程と、
前記対となる固定化部位の相対する方向に対して略垂直に流体を流す工程と、
前記対となる固定化部位の中間に、前記ナノワイヤと前記基板とを固定する中間固定部位を形成する工程と、
前記ナノワイヤの結合部位の少なくとも一部を除去する工程と、
を順次行うことを特徴とする、ナノワイヤの分離方法である。
本発明のナノワイヤの配列方法を用いることで、所定の長さのナノワイヤを所定位置に制御良く配列させることが可能となる。また、所定の長さ以外のナノワイヤを効率的に除去できる。従って、ナノワイヤを構成要素として用いる素子の作製歩留まりや特性が改善される。
本発明で用いられるナノワイヤを模式的に示した図である。 第1の実施形態に係るナノワイヤの配列工程を説明する図である。 第1の実施例に係るナノワイヤFETの作製工程を説明する図である。 第1の実施例に係るナノワイヤFETの作製工程を説明する図である。 第1の実施例に係る両末端に結合部位を有するナノワイヤ作製工程を説明する図である。
本発明の好ましい実施形態について、詳細に説明する。
まず、本発明における配列方法、分離方法について述べた後に、各構成要素の形態について詳細に説明する。なお、これらの図、実施例等および説明は本発明を例示するものであり、本発明の範囲を制限するものではない。本発明の趣旨に合致する限り他の実施の形態も本発明の範疇に属し得ることは言うまでもない。
<配列方法>
(第1の実施形態)
本発明による配列方法の第1の実施形態は、基板上の所定位置にナノワイヤを配置するための配列方法であって、
前記ナノワイヤの両端を固定するための、所定の距離を離間させた対となる固定化部位を設けた基板を作製する工程と、
両末端に前記基板上の固定化部位と特異的な結合を形成するための結合部位を有するナノワイヤを作製する工程と、
前記ナノワイヤを含有する液を前記基板上に分散させ、前記ナノワイヤの結合部位を前記基板上の固定化部位に結合させる工程と、
前記対となる固定化部位の相対する方向に対して略垂直に流体を流す工程と、
を順次行うことを特徴とする、ナノワイヤの配列方法である。
図2の(a)−(f)は、本発明における配列方法の第1の実施形態を最も良く表す図である。
図2(a)は、固定化部位102が対となっている固定化部位対103が基板101上の所定位置に配置されている工程を示した図である。固定化部位は、ナノワイヤ端部に設けられる結合部位と選択的に結合する材料で構成される。結合反応としてはビオチン−アビジン結合、金−チオール結合等が適用可能である。固定化部位はリソグラフィ等で容易にパターニング可能である。
本発明における固定化部位対103を構成する固定化部位102同士の間隔は、ナノワイヤの所定の長さに合わせて配置することができる。配置する方法として、例えば、後述するように、電子線リソグラフィーを用いて、所定の位置に、所定の形状で電極を配置することができる。
隣接する固定化部位対との干渉を避けるために、特定の固定化部位対103と隣接する他の固定化部位対103との間隔は、
条件A:固定化部位対103を構成する固定化部位102同士の間隔よりも大きく設計されることが好ましい。
更には、
条件B:想定されるナノワイヤばらつき範囲における最大値よりも大きく設計されることが好ましい。
条件A、Bを同時に満たす様レイアウト設計することで、隣接の固定化部位対103を跨ぐようにナノワイヤが固定化されることを防止できる。
尚、固定化部位対103を構成する固定化部位102同士の間隔は、基板上で同一である必然性はなく、前述の条件A、条件Bを満たす限り複数の間隔を設けることが可能である。それにより、所定の位置に所定の長さのナノワイヤをレイアウトすることも可能である。
一方で、本発明に用いられるナノワイヤは、図1に示すように両末端に結合部位を有する必要がある。例えば、基板上で金触媒を介してVLS(vapor−liquid−solid)法によりナノワイヤを成長する。次に、この基板を無電解金メッキ溶液に浸漬し超音波を照射して、ナノワイヤを基板から取り外し、触媒Auと逆の末端にSiを露出させ、金を析出させる。この結果、両末端にAuを有するナノワイヤを得ることができる。
次に、作製したナノワイヤを分散させた溶液を作製する。ナノワイヤを分散させた溶液を調製することで、配列時におけるナノワイヤの凝集を防止し、ナノワイヤ各々を所定位置に配列することが可能となる。調製には、超音波等を用いて効率的に分散させることができる。また、溶液中に塩を加えたり、緩衝液を用いて溶液のpHを調整することで、ナノワイヤの凝集を防ぐことも可能である。
また、配列されたナノワイヤを電界効果型トランジスタ等のチャネルとして用いる場合、分散溶媒には純水、エタノール、イソプロピルアルコールなどのアルコール類、有機塩を含む溶媒を用いることが好ましい。これは、ナノワイヤ内へのアルカリ金属混入によるデバイス性能の低下を防止するためである。このようにして調製した分散溶液を図2(b)に示すように基板101上に滴下する。その後、ナノワイヤ104〜106の端部結合部位がいずれかの固定化部位対102に結合され、図2(c)の状態となるまでワイヤを分散させる。両者を効率的に結合させるために、アジテーターやスターラーを用いて分散液を攪拌する等の手法を用いることがより好適である。
この工程で、所定の長さよりも長いナノワイヤ104と、所定の長さよりも短いナノワイヤ106は、それぞれの一端のみが固定化部位102上に固定化され、所定の長さのナノワイヤ105が両末端固定される。
非特許文献1 に示されるように、ナノワイヤ成長速度は触媒径に依存する。
また、ナノワイヤを均一なサイズの長さLの片持はりと近似し、超音波によって均一な圧力pが横方向から加わったと仮定した場合、根元からの距離xに対する曲げストレスM(x)は
Figure 2012222019
として表される。よって、曲げストレスは根元が最も強くなる。このことから、ナノワイヤも根元から破断する確率が高いと推測される。
よって、分散液中のナノワイヤの長さは成長直後のナノワイヤの長さと略等しく、成長速度に相関関係があると考えられる。
上記を総合して考えると、超音波で破断した分散液中のナノワイヤから、長さの類似したナノワイヤを選択することによって径も同様のナノワイヤが選択されると考えられる。
続いて、図2(d)の、図中の矢印が示すように固定化部位対の相対する方向に対して略垂直に流体を流す。
本発明における流体とは、固定化部位対102の固定化部位同士が相対する方向に対して略垂直に流れる溶液、溶媒を意味する。本発明における流体を流す工程は、基板上に流路を設け、送液ポンプを用いて溶媒を流す方法や、基板を液相から気相へ取り出すことによって、任意の方向に溶媒を流す方法などを利用できる。本発明で用いられる流路は、リソグラフィーを用いて流路型を作製し、その型にポリマー材料を流し込み、硬化させることでも作製可能である。流路を構成する材料は、基板に対して接着性の高く、成形が容易な材料が好ましく、例えば、PDMS(ポリジメチルシロキサン)などが挙げられる。流路上にインレット部とアウトレット部の穴を設け、これらにシリコンチューブを取り付け、送液ポンプにつなぐことで流路内に流体を流すことが可能となる。流路幅は、ナノワイヤが流路内で詰まることの無い、十分に広い幅であることが望ましい。例えば、0.1〜5.0mm幅の流路を用いることができる。例えば、非特許文献2に記載の方法を用いることで、ナノワイヤの向きを流体の流れる方向に揃えることが可能である。
本工程では、所定の長さよりも長いナノワイヤ104、及び短いナノワイヤ106は、流体の流れる方向に向きが揃えられる。一方で所定の長さのナノワイヤ105は両末端が固定されているため向きが変わらない。
本発明において、流路を用いて流体を流す場合は、流体として、揮発性が低く、且つ脱気された溶媒を用いることが望ましい。これにより、流路中での気泡の発生が防止され、流体を効率良くナノワイヤに接触させることができる。その結果、ナノワイヤの向きは再現良く揃う。脱気された溶媒は、溶媒を所定時間窒素バブリングすることによって調製される。
ナノワイヤの向きが揃うための流速は、上述の非特許文献2に記載の値を参考にできる。1μm以下の直径と1μm以上の長さのナノワイヤを流体によって向きを揃える場合、0.01m/sec以上の流速で流体を流すことによって、ナノワイヤの向きは流体の流れる方向に揃う。
以上の工程により、固定化部位の配列や間隔、及び流体の流れる向きを制御することで、所定の長さのナノワイヤのみ所定の位置、方向に固定化することができる。
更に、デバイス化する上では所定の長さ以外のナノワイヤは除去されることがより好ましい。そのために、図2(e)に示すように、相対する固定化部位対102の中間にナノワイヤを基板と結合ならしめる中間結合部位107を形成する。この結合は物理的な結合力に因るものでも良いし、化学的な結合力に因るものであっても良い。
形成方法としては、例えば中間結合部位に該当する部位にナノワイヤを被覆しかつ基板に接続されるような膜を物理堆積させる方法等が適用できる。PMMA等のポリマーのコーティングも適用可能である。前述の通り、所定のナノワイヤ以外のナノワイヤが一端を固定された状態で基板上に残留しているため、中間固定部位形成はスピンコーティング等の手法を用いない工程であることが好ましい。具体的にはディスペンサーによる部分的ポリマー塗布や、ハードマスクを用いた絶縁膜、金属等のスパッタ、蒸着などが適用できる。また、ナノワイヤ表面と基板表面を光架橋する部位を形成しておき、中間固定部位のみ架橋反応の生じる光を照射する方法等も適用できる。この工程において、所定の長さより長いナノワイヤ104や所定の長さより短いナノワイヤ106は、対となっている固定化部位対102の相対する方向とは異なる向きに揃えられているため、中間固定部位の形成によって基板に固定化されない。
その後、図2(f)に示すように、ナノワイヤの端部の結合部位の少なくとも一部を除去する。例えばナノワイヤ端面にAuが形成されている場合、ヨウ化カリウム液に浸漬することによってAuのみが選択的に溶解され、除去できる。この工程において、所定の長さのナノワイヤ105は中間固定部位で基板に固定されているが、所定の長さより長いナノワイヤ104や所定の長さより短いナノワイヤ106は基板との接続部位を消失する。引き続いて溶液、溶媒を基板上で流し置換することによって所定の長さより長いナノワイヤ104や所定の長さより短いナノワイヤ106が除去され、所定の長さのナノワイヤ105のみ所定の位置、方向に配列され、基板上に固定化される。
<分離方法>
(第2の実施形態)
本発明による第2の実施形態は、
所定の長さを有するナノワイヤを分離する方法であって、
前記ナノワイヤの両端を固定するための、所定の距離を離間させた対となる固定化部位を設けた基板を作製する工程と、
両末端に前記基板上の固定化部位と特異的な結合を形成するための結合部位を有するナノワイヤを作製する工程と、
前記ナノワイヤを含有する液を前記基板上に分散させ、前記ナノワイヤの結合部位を前記基板上の固定化部位に結合させる工程と、
前記対となる固定化部位の相対する方向に対して略垂直に流体を流す工程と、
前記対となる固定化部位の中間に、前記ナノワイヤと前記基板とを固定する中間固定部位を形成する工程と、
前記ナノワイヤの結合部位の少なくとも一部を除去する工程と、
を順次行うことを特徴とするナノワイヤの分離方法である。
第2の実施形態においては、第1の実施形態に記載の方法と同様の方法により、所定の長さのナノワイヤ105のみ所定の位置、方向に配列した後に、引き続き中間固定部位を除去する。これにより所定のナノワイヤ105基板から分離される。例えば中間固定部位がPMMA等のポリマーであった場合にはアセトンなどの有機溶剤でナノワイヤや基板にダメージを与えることなく中間固定部位を除去可能である。このようにして所定の長さのナノワイヤを分離抽出することができる。
<基板>
本発明で用いられる基板は、電極を設置可能な材料である限り、形状、構成等は特に限定されないが、配列されたナノワイヤを有する基板を電界効果型トランジスタ等のデバイスとして用いる場合、基板絶縁体からなる材料を用いることが望ましい。例えば、絶縁体として、ガラス、酸化物、炭化物、窒化物、高分子材料からなるプラスチック類などを用いることができる。また、基板が導電体や半導体であっても、その表面に前述のような絶縁体を成膜することによって適用可能である。
<ナノワイヤ>
本発明で用いられるナノワイヤとは、例えば材質は半導体、金属、誘電体、もしくはそれらの複合体からなる。半導体の材料としては、シリコン、ゲルマニウム等のIV属半導体、GaAs等のIII−V属化合物半導体、InP等のII−VI属化合物半導体、SiC等を用いることができる。金属の材料としては、Au、Pt、Pd、Ti等を用いることができる。誘電体としては、SiO、SiN、HfO、Al等を用いることができる。
ナノワイヤは、例えばVLS法を用いて形成可能である。
VLS法には、Au、Al、Si、Sn、Pb、Ni、Fe、Agなどから選択される少なくとも一種の材料であって、Si、Ge、Cなどの後述するナノワイヤとなる半導体と共晶を形成する材料が適用できる。
触媒は、リフトオフ法や通常のリソグラフィーによるパターニングで形成できる。更には、金属微粒子を含む溶液(例えば、Auコロイド含有溶液)を基板上に滴下することによっても形成可能である。触媒が溶融し液滴となった場合の粒径は200nm以下であることが好ましい。後述のナノワイヤのVLS成長における過飽和がより好適に起こりうるためである。薄膜触媒を用いる場合には初期の膜厚とナノワイヤとなる半導体原料の供給前のアニール条件により、粒径は制御可能である。一方、コロイドを用いる場合には初期コロイド粒径と略等しい径のナノワイヤが得られる。
次に、触媒と共晶を作りうるナノワイヤの原料を供給し、触媒とナノワイヤとなる半導体が共晶状態を取りうる温度に基板を加温する。例えば触媒Auによるシリコンナノワイヤ成長では363℃の共晶温度よりも高い温度とする。半導体原料には、SiH、SiF、SiCl、SiHCl、SiHCl、GeH、CH、Cなどのナノワイヤを構成する原子を含むガスを用いることができる。また、PLDやスパッタなどの手法を用いて、蒸着源やターゲットであるところの固体の半導体原料からの気相による供給も適用可能である。半導体原料の供給により半導体種が触媒に溶け込み、共晶状態の溶融液滴となる。そして、半導体原料を供給し続けることによって溶融液滴は半導体種の組成比が過飽和に達し、半導体が結晶成長する。これが、いわゆるVLS成長法であり、この方法によりナノワイヤが得られる。
また、本発明で用いられるナノワイヤは、その直径が1nm以上200nm以下、更には5nm以上100nm以下の範囲内にあることが好ましい。また長さは1μm以上50μm以下であることが好ましい。
<流体>
本発明で用いられる流体としては、揮発性が低く、且つ脱気された溶媒を用いることが望ましい。このような溶媒を用いることで、流路内における酸素の発生や気泡の発生が防止され、流体を効率良くナノワイヤに接触させることができる。例えば、本発明で用いられる流体としては、純水、金属塩緩衝水溶液、酢酸トリエチルアンモニウム塩などのカルボン酸誘導体とアンモニウム誘導体との塩を含む有機塩緩衝水溶液や、イミダゾリウムイオン、ピリジニウムイオンなどの陽イオンとテトラフルオロホウ酸イオン、ヘキサフルオロリン酸イオンなどの陰イオンから成るイオン液体、ジメチルスルホキシド、ジメチルホルムアミド、テトラヒドロフラン、ジオキサン、N−メチルピロリドンなど低揮発性有機溶媒などを用いることができる。脱気された溶媒は、溶媒を所定時間窒素バブリングすることによって調製される。
<配列方法>
(実施例1)
本実施例では、図3の(a)−(j)を用いて、ナノワイヤの両末端に結合部位を有するナノワイヤを作製し、基板上に設置された固定化部位に、所定の長さを有するナノワイヤを配置させる手法を用いた電界効果型トランジスタセンサの作製について説明する。
(1−1)固定化部位を設置した基板の作製
図3(a)に示すように、酸化膜が形成されたシリコン基板201上に、公知のリソグラフィー工程を用いて基板上の所定の位置に所定の距離を離間させた固定化部位対202を形成する。具体的にはフォトレジスト(住友化学社製)でパターニングし、所定の形状、位置に開口部を形成する。その後、APTES(Aminopropyltriethoxysilane)をエタノールで10%希釈した溶液に浸漬した後、レジストをアセトンで除去することで固定化部位203が形成される。サブミクロン以下の幅にパターニングする場合は、電子線を用いてパターニングする(電子線リソグラフィー)。本実施例では固定化部位対の間隔を40μmとし、各々500nmの円形のAPTESパターン対を形成するものとする。併せて、隣接する固定化部位間を跨いで接続されることを防止するために、隣接固定化部位間の間隔は80μm以上と設定する。
(1−2)ナノワイヤの固定化と配列
図3(b)に示すように、両末端がAuで終端されたシリコンナノワイヤ204、205、206を含む分散液中に、(1−1)で形成した基板を浸漬する。ここで、ナノワイヤの長さは前述した触媒径のばらつきによって長さが異なるものとする。所定の長さより短いナノワイヤを206、所定の長さのナノワイヤを205、所定の長さより長いナノワイヤを204とする。両末端がAuで終端されたシリコンナノワイヤの形成手法は(1−a)で説明する。その後図3(c)の様に、ナノワイヤの端部結合部位が基板上固定化部位に結合されるよう攪拌する。
その後、基板をナノワイヤを配置させる固定化部位の相対する方向と垂直方向に溶液中から引き上げることで図3(d)の矢印に示すように液が基板上を流れ、所定の長さよりも長いナノワイヤ204及び所定の長さより短いナノワイヤ206は流れの方向に向きがそろえられる。一方で、所定の長さのナノワイヤ205は両端が固定されているため方向は変わらない。その後自然乾燥させることで、所定のナノワイヤのみが配列される。
(1−3)中間固定部形成
図3(e)に示すように、(1−2)で作製された基板において、対となる固定化部位の概ね中間を被覆するような場所に中間固定化部位207を形成する。本工程では所定の長さより長いワイヤもしくは短いワイヤは基板上に一端のみ固定されている状況であるので、スピナーコーティング等の流体を流す手法を用いずに選択的に成膜できるプロセスが好ましい。本実施例ではディスペンサー(NanoMaster SMP−III 武蔵エンジニアリング製)を用い、ポジ型フォトレジストma−P1275(OSTECH社製)を固定化部位の中間に20μm径でコーティングする。引き続いて100℃5分ベーキングでPMMAは固化される。レジストの密着性やディスペンス後の広がり低減のために、事前に基板はUVO3処理を施していることが望ましい。例えばUV−300H(SUMCO社製)で1分程度処理すればよい。所定の長さのナノワイヤ205は相対する固定化部位を跨ぐように両末端が結合されているので、基板上にフォトレジストによって固定される。所定の長さ以外のナノワイヤの方向は固定化部位対の相対する方向と略垂直に揃えられているため、中間固定化部位形成には影響を受けない。
(1−4)結合部位除去
続いて、基板を金エッチング液AURUM−302(関東化学)に1分浸漬する。これによってナノワイヤ両末端のAuがエッチングされる。図3(f)に示すように、(1−3)の固定において所定の長さのナノワイヤ205は中間固定部位207で基板に固定されているため基板からは遊離しないが、所定の長さよりも長いナノワイヤ204及び所定の長さより短いナノワイヤ206は基板との結合部位が消失するために、基板から遊離する。エッチング後エタノールでリンスすることによって、所定の長さより長いナノワイヤ204及び短いナノワイヤ206は基板上から除去される。
(1−5)配線、電極形成
続いて、図3(g)に示すように、ナノワイヤ両端を被覆するように電極208を形成する。公知のリソグラフィ技術で両端を露出させ、5%希釈フッ酸に1分浸漬しナノワイヤ表面の自然酸化膜を除去する。続いてTi5nmとAu100nmをこの順に蒸着し、アセトンに10分浸漬することでナノワイヤの両末端のシリコン露出部位に電極を形成できる。後述の溶液セルと干渉しないように電位を供給するために、電極をチップ端部まで延伸し形成するのが好ましい。
前述のアセトン浸漬によって、図3(h)に示すように中間固定部位207を形成していたフォトレジストが同時に除去される。所定の長さのナノワイヤ205は両端が電極208で固定されているため、基板からは遊離しない。
(1−6)絶縁膜形成
続いて、電極と後述の溶液セルに充填する測定対象を含有した溶液を電気的に分離するために、センサとなるナノワイヤ205の領域のみ露出し、かつ溶液セルの形成領域の電極208を被覆するよう、図3(i)に示すように絶縁膜209で被覆する。通常のリソグラフィーとスパッタによるシリコン酸化膜形成、リフトオフによって容易に達成可能である。
(1−7)流路形成
続いて、検出対象を含有した溶液を溜めるための溶液セル210を、PDMS(ポリジメチルシロキサン)を用いて以下の手順で作製する。ガラス基板上にPDMS(アルドリッチ社製)と硬化剤(アルドリッチ社製)を10:1で混ぜたものを流し、ベークして硬化させる。その後、図3(i)に示すナノワイヤ205が露出した部分と、電極208の絶縁膜209で被覆されていない部分をそれぞれ除去する。除去は、PDMSを切断できるような工具で容易に加工可能である。
もしくは、前述の様な形状のPDMSを形成ならしめるような型を形成し、その型内にPDMS(アルドリッチ社製)と硬化剤(アルドリッチ社製)を10:1で混ぜたものを流し、ベークして硬化させることでも溶液セル210は形成可能である。
その後、硬化したPDMSを剥がしとり、これを上記で作製した基板201上の絶縁膜209上に貼り付ける。硬化したPDMSは、フラットな表面に対して自己接着性を有し、容易に貼り付けることができる。図3(j)に、貼り付け後のデバイス概念図を示す。
以上の工程によって、非特許文献3に報告されたようなナノワイヤFETセンサを、所定の位置に所定の長さ、径を有するナノワイヤを選択的に用いて作製可能である。
(1−a)両端がAuで終端されたシリコンナノワイヤを含む分散液の作製方法
以下、ナノワイヤの作製と両端の結合部位形成方法について図4を用いて説明する。
図4(a)に示す基板301には面方位(111)のシリコン基板を用いる。この基板301はRCA洗浄で有機物除去され、更に希釈HF溶液で自然酸化膜除去され、続いてAuが蒸着される。その後基板をCVD成長装置に搬送し、真空チャンバー内で不活性ガスでアニールした後、シランを導入する。その結果、上述のVLS過程によりシリコンナノワイヤ302がシリコン基板上に成長される。Auの厚さ、アニール温度、アニール時間、成長温度、成長時間、反応ガス圧力によってナノワイヤ径や長さは調整可能であり、本実施例では想定される長さばらつきの最大値が40μm以上で最小値が40μm以下となるようにパラメータを制御する。更には、隣接の固定化対間隔80μmよりもばらつきの最大値が小さくなるように制御する。これによって所定の長さよりも長いワイヤが隣接固定化部位と干渉することが防止される。例えば、Au厚を3nm、温度を550度で、30分間、Heガス2Torr中でアニールし、続いてHeによって10%希釈されたシランガスを同温度条件で導入し、60分成長させることによって、径40nm、長さ40μmを中心値としたナノワイヤが得られるであろう。尚、図4(a)に示すようにVLS法を用いるため、成長後のナノワイヤの突端には触媒のAu303が残留している。
次に、ナノワイヤのもう一端に結合部位を形成する。
図4(b)に示すように、成長後十分に大気もしくは酸素雰囲気に暴露しナノワイヤ表面に自然酸化膜304を形成する。その後図4(c)に示すように、ナノワイヤ成長基板を、テトラクロロ金(III)酸ナトリウム(二水和物)(三津和化学薬品株式会社)をエタノールで1mMに希釈した溶液305中に浸漬させ、図4(d)に示すようにナノワイヤが基板から剥離を開始する様に超音波を加える。その後超音波を停止し、30分間前記溶液中に保持することで、図4(e)に示すようにシリコンが露出したナノワイヤ端面にのみ析出Au306が形成される(非特許文献4)。
この様にして両端がAuで終端されたシリコンナノワイヤ、及びそのナノワイヤを含有した分散液が得られる。
(実施例2)
本実施例では、ナノワイヤの両末端に結合部位を有するナノワイヤを作製し、基板上に設置された固定化部位に、所定の長さを有するナノワイヤを配置させる手法を用いたMOSFETの作製について説明する。
実施例1に記載の(1−1)固定化部位を設置した基板の作製 から、(1−2)ナノワイヤの固定化と配列まで同様に行う。その後、中間固定化部位を電気伝導性の材料で形成する。後述の結合部位除去工程を考慮しAu以外の材料を成膜する。本実施例ではAgペースト(アルバックマテリアル製 微細配線用 ナノペースト)を固定化部位対間に20μmの幅に塗布し、250℃で焼成する。その後、(1−4)結合部位除去、(1−5)電極形成を実施例1と同様に行うことで、MOSFET構造が形成される。
(実施例3)
本実施例では、ナノワイヤの両末端に結合部位を有するナノワイヤを作製し、基板上に設置された固定化部位に、所定の長さを有するナノワイヤを配置させる手法を用いたMOSFETの作製について説明する。
実施例1に記載の(1−1)固定化部位を設置した基板の作製 から(1−5)電極形成を実施例1と同様に行う。その後、基板をアセトン溶液に浸漬することで、中間結合部位が除去される。その後、公知のリソグラフィー技術を用いて、固定化部位対間にナノワイヤを被覆するように所定のゲートでゲート電極を形成することでMOSFET構造が形成される。
<分離方法>
(実施例4)
本実施例では、所定の長さを有するナノワイヤのみを分離し回収する技術について説明する。
実施例1に記載の(1−1)固定化部位を設置した基板の作製 から(1−4)結合部位除去 まで同様に行う。その後、アセトン溶液中に基板を浸漬することで、PMMAが溶解し、溶液中に所定の長さのナノワイヤのみが回収される。
回収されたナノワイヤは、その後実施例1の手法を用いてセンサの作製に使用可能であり、また実施例2や3の手法を用いてMOSFETの作製に使用することも可能である。
11 ナノワイヤ
12 結合部位
101 基板
102 固定化部位
103 固定化部位対
104 所定の長さに対して長いナノワイヤ
105 所定の長さのナノワイヤ
106 所定の長さに対して短いナノワイヤ
107 中間結合部位
201 基板
202 固定化部位対
203 固定化部位
204 所定の長さに対して長いナノワイヤ
205 所定の長さのナノワイヤ
206 所定の長さに対して短いナノワイヤ
207 中間固定化部位
208 電極
209 絶縁膜
210 溶液セル
301 基板
302 シリコンナノワイヤ
303 触媒Au
304 自然酸化膜
305 溶液
306 析出Au

Claims (2)

  1. 基板上の所定位置にナノワイヤを配置するためのナノワイヤの配列方法であって、
    前記ナノワイヤの両端を固定するための、所定の距離を離間させた対となる固定化部位を設けた基板を作製する工程と、
    両末端に前記基板上の固定化部位と特異的な結合を形成するための結合部位を有するナノワイヤを作製する工程と、
    前記ナノワイヤを含有する液を前記基板上に分散させ、前記ナノワイヤの結合部位を前記基板上の固定化部位に結合させる工程と、
    前記対となる固定化部位の相対する方向に対して略垂直に流体を流す工程と、
    を順次行うことを特徴とする、ナノワイヤの配列方法。
  2. 所定の長さを有するナノワイヤを分離する方法であって、
    前記ナノワイヤの両端を固定するための、所定の距離を離間させた対となる固定化部位を設けた基板を作製する工程と、
    両末端に前記基板上の固定化部位と特異的な結合を形成するための結合部位を有するナノワイヤを作製する工程と、
    前記ナノワイヤを含有する液を前記基板上に分散させ、前記ナノワイヤの結合部位を前記基板上の固定化部位に結合させる工程と、
    前記対となる固定化部位の相対する方向に対して略垂直に流体を流す工程と、
    前記対となる固定化部位の中間に、前記ナノワイヤと前記基板とを固定する中間固定部位を形成する工程と、
    前記ナノワイヤの結合部位の少なくとも一部を除去する工程と、
    を順次行うことを特徴とする、ナノワイヤの分離方法。
JP2011083384A 2011-04-05 2011-04-05 ナノワイヤの配列方法、及び分離方法 Withdrawn JP2012222019A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011083384A JP2012222019A (ja) 2011-04-05 2011-04-05 ナノワイヤの配列方法、及び分離方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011083384A JP2012222019A (ja) 2011-04-05 2011-04-05 ナノワイヤの配列方法、及び分離方法

Publications (1)

Publication Number Publication Date
JP2012222019A true JP2012222019A (ja) 2012-11-12

Family

ID=47273242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011083384A Withdrawn JP2012222019A (ja) 2011-04-05 2011-04-05 ナノワイヤの配列方法、及び分離方法

Country Status (1)

Country Link
JP (1) JP2012222019A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109807907A (zh) * 2019-02-28 2019-05-28 西交利物浦大学 微纳线制备装置及微纳结构
JP2023519616A (ja) * 2020-03-31 2023-05-11 北京大学 ナノ構造および電界効果トランジスタ素子を基板に形成する方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109807907A (zh) * 2019-02-28 2019-05-28 西交利物浦大学 微纳线制备装置及微纳结构
WO2020173301A1 (zh) * 2019-02-28 2020-09-03 西交利物浦大学 微纳线制备装置及微纳结构
US12260972B2 (en) 2019-02-28 2025-03-25 Xi'an Jiaotong-Liverpool University Micro-nano wire manufacturing device and micro-nano structure
JP2023519616A (ja) * 2020-03-31 2023-05-11 北京大学 ナノ構造および電界効果トランジスタ素子を基板に形成する方法
JP7713731B2 (ja) 2020-03-31 2025-07-28 北京大学 ナノ構造および電界効果トランジスタ素子を基板に形成する方法
US12520544B2 (en) 2020-03-31 2026-01-06 Peking University Method for forming nanostructure and field effect transistor device on a substrate

Similar Documents

Publication Publication Date Title
JP3854731B2 (ja) 微細構造の製造方法
CN101796648B (zh) 用于生长垂直排列的线阵列的晶片的再利用方法
US8617970B2 (en) Method of manufacturing semiconductor device
CN1935632B (zh) 制造纳米线器件的方法
US20090072222A1 (en) Method for forming catalyst nanoparticles for growing elongated nanostructures
US20100295024A1 (en) Semiconductor structure and method for producing a semiconductor structure
US20080191317A1 (en) Self-aligned epitaxial growth of semiconductor nanowires
JP2010517267A (ja) 基板貫通相互接続を形成する方法
CN102351169A (zh) 纳米线生长和获取的体系和方法
WO2009128800A1 (en) Silicon nanowire and composite formation and highly pure and uniform length silicon nanowires
CA2989727C (en) Network of nanostructures as grown on a substrate
JPH1197667A (ja) 超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子
CN101499406B (zh) 一种在绝缘衬底上制作硅化物纳米结构的方法
JP2013219203A (ja) 柱状構造体の製造方法
EP1560958A4 (en) DISPERSES BREEDING NANOTONES ON A SUBSTRATE
JP2017539085A (ja) シェルで可能にされた垂直整列、および密に詰まったコロイド状結晶膜の精密集合体
KR100834896B1 (ko) 반도체 나노 구조체 및 이의 제조방법과, 이를 포함하는반도체 소자
JP2012222019A (ja) ナノワイヤの配列方法、及び分離方法
KR100702531B1 (ko) 나노와이어 소자 및 제조방법
KR100855882B1 (ko) 이질접합을 갖는 단결정 나노와이어 어레이 및 그의 제조방법
CN107331705B (zh) 一种基于桥接生长的纳米线器件及其制备方法
JP2008305982A (ja) 電界効果トランジスタおよびその製造方法
US7582975B1 (en) Nanowire device and method of making the same
US7462864B2 (en) Thin film transistor and manufacturing method thereof, and liquid crystal display device having thin film transistor and manufacturing method thereof
JP2012223843A (ja) ナノワイヤの配列方法、及び分離方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120831

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20130701

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140701