JP2012248596A

JP2012248596A - 半導体装置の製造方法、及び電気光学装置の製造方法

Info

Publication number: JP2012248596A
Application number: JP2011117684A
Authority: JP
Inventors: Hiroshi Sera; 博世良; Yoshiki Nakajima; 嘉樹中島
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2011-05-26
Filing date: 2011-05-26
Publication date: 2012-12-13

Abstract

【課題】信頼性の高いＬＤＤ構造のＴＦＴを形成することが可能な半導体装置の製造方法、及び電気光学装置の製造方法を提供する。
【解決手段】第１領域１５５のＰＭＯＳＴＦＴと、第２領域１５６のＬＤＤを備えるＮＭＯＳＴＦＴと、第３領域１５７のＬＤＤを備えるＮＭＯＳＴＦＴとを製造する製造方法は、厚みの異なる２種類の多階調レジスト２１１，２１２を形成し、多階調レジスト２１１，２１２をマスクとして不純物の注入とアッシングとを繰り返し、セルフアラインでＬＤＤを形成する工程を有する。
【選択図】図５

Description

本発明は、半導体装置の製造方法、及び電気光学装置の製造方法に関する。

上記半導体装置の製造方法としては、例えば、特許文献１に記載のように、ハーフトーンマスクを用いて、半導体膜の上に２種類の厚さを持つレジストを形成し、半導体膜にエッチングと不純物注入を行うことで、通常２回のフォトリソグラフィー工程を１回に減らして製造している。また、このような方法を用いて、ＬＤＤ（Lightly Doped Drain）構造を有する半導体装置を製造する方法が開示されている。

特開２００６−５４４２４号公報

しかしながら、２種類の厚さのレジストの境界がはっきり区分けして形成されていない場合があり、具体的には、レジストの厚い部分から薄い部分にかけて、なだらかな傾斜で繋がっていることがある。これにより、レジストの厚みが多段階に形成され、上記したＬＤＤの長さが変化し、半導体装置の特性がばらつく。その結果、半導体装置の信頼性が低下するという課題がある。

本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。

［適用例１］本適用例に係る半導体装置の製造方法は、絶縁物を覆う半導体膜を島状に分離することで形成された、第１領域、第２領域、第３領域を１面側に備える基板と、前記第１領域に形成された、第１ゲート電極を含む第１ＰＭＯＳＴＦＴと、前記第２領域に形成された、第２ゲート電極と、前記１面側の平面視で前記第２ゲート電極を挟む第１濃度の第１ＬＤＤを含む第１ＮＭＯＳＴＦＴと、前記第３領域に形成された、第３ゲート電極と、前記平面視で前記第３ゲート電極を挟む前記第１濃度よりも濃度が低い第２濃度の第２ＬＤＤを含む第２ＮＭＯＳＴＦＴと、を含む半導体装置の製造方法であって、前記基板の前記１面側に前記第１ＰＭＯＳＴＦＴと、前記第１ＮＭＯＳＴＦＴと、前記第２ＮＭＯＳＴＦＴと、が備えるゲート絶縁膜を形成する絶縁膜形成工程と、前記第２領域のソース／ドレイン前駆体、及び前記第３領域のソース／ドレイン前駆体にイオン注入を行い、Ｎ型の不純物を導入する第１イオン注入工程と、前記１面側に前記第１ゲート電極、前記第２ゲート電極、前記第３ゲート電極を形成するゲート電極形成工程と、前記第２領域に第１多階調レジストを形成し、前記第３領域に前記第１多階調レジストより膜厚の厚い第２多階調レジストを形成する多階調レジスト形成工程と、前記第１多階調レジスト、前記第２多階調レジスト、及び前記第１ゲート電極をマスクとして、前記第１領域のソース／ドレイン前駆体にイオン注入を行い、Ｐ型の不純物を導入する第２イオン注入工程と、前記第１多階調レジストをアッシングにより除去する第１アッシング工程と、前記第２多階調レジスト及び前記第２ゲート電極をマスクとして、前記第２領域の第１ＬＤＤ前駆体にイオン注入を行い、Ｎ型の不純物を導入する第１ＬＤＤイオン注入工程と、前記第２多階調レジストをアッシングにより除去する第２アッシング工程と、前記第２ゲート電極及び前記第３ゲート電極をマスクとして、前記第２領域の前記第１ＬＤＤ前駆体及び前記第３領域の第２ＬＤＤ前駆体にイオン注入を行い、Ｎ型の不純物を導入する第２ＬＤＤイオン注入工程と、を有することを特徴とする。

この方法によれば、第１領域に形成する第１ＰＭＯＳＴＦＴと、第２領域及び第３領域に形成する２種類のＬＤＤ構造を備えるＮＭＯＳＴＦＴとを形成する工程において、例えば、光透過率の異なるマスクを用いて厚みの異なる２種類の多階調レジストを形成し、多階調レジストをマスクとして不純物の注入とアッシングとを繰り返すことにより、セルフアラインでＬＤＤを形成することが可能となる。よって、ＬＤＤ（ＬＤＤ長など）の加工精度を向上させることができ、スイッチング特性などの電気的特性を向上させることができる。また、３種類のＭＯＳＴＦＴ形成の信頼性を向上させることができる。また、ゲート電極をマスクとして半導体膜に不純物を注入するので、光強度に影響を受けてレジスト膜の形状精度が低下したり、マスク合わせの精度に起因したりすることを抑えることができる。加えて、特性の異なる（例えば、ＬＤＤの濃度が異なる、ＬＤＤ長が異なる）２種類のＬＤＤを、１枚のフォトマスクで加工することができる。また、微細なＭＯＳＴＦＴを高い精度で形成することができる。

［適用例２］本適用例に係る半導体装置の製造方法は、絶縁物を覆う半導体膜を島状に分離することで形成された、第１領域、第２領域、第３領域を１面側に備える基板と、前記第１領域に形成された、第４ゲート電極を含む第１ＮＭＯＳＴＦＴと、前記第２領域に形成された、第５ゲート電極と、前記１面側の平面視で前記第５ゲート電極を挟む第１濃度の第１ＬＤＤを含む第１ＰＭＯＳＴＦＴと、前記第３領域に形成された、第６ゲート電極と、前記平面視で前記第６ゲート電極を挟む前記第１濃度よりも濃度が低い第２濃度の第２ＬＤＤを含む第２ＰＭＯＳＴＦＴと、を含む半導体装置の製造方法であって、前記基板の前記１面側に前記第１ＮＭＯＳＴＦＴと、前記第１ＰＭＯＳＴＦＴと、前記第２ＰＭＯＳＴＦＴと、が備えるゲート絶縁膜を形成する絶縁膜形成工程と、前記第２領域のソース／ドレイン前駆体、及び前記第３領域のソース／ドレイン前駆体にイオン注入を行い、Ｐ型の不純物を導入する第１イオン注入工程と、前記１面側に前記第４ゲート電極、前記第５ゲート電極、前記第６ゲート電極を形成するゲート電極形成工程と、前記第２領域に第１多階調レジストを形成し、前記第３領域に前記第１多階調レジストより膜厚の厚い第２多階調レジストを形成する多階調レジスト形成工程と、前記第１多階調レジスト、前記第２多階調レジスト、及び前記第４ゲート電極をマスクとして、前記第１領域のソース／ドレイン前駆体にイオン注入を行い、Ｎ型の不純物を導入する第２イオン注入工程と、前記第１多階調レジストをアッシングにより除去する第１アッシング工程と、前記第２多階調レジスト及び前記第５ゲート電極をマスクとして、前記第２領域の第１ＬＤＤ前駆体にイオン注入を行い、Ｐ型の不純物を導入する第１ＬＤＤイオン注入工程と、前記第２多階調レジストをアッシングにより除去する第２アッシング工程と、前記第５ゲート電極及び前記第６ゲート電極をマスクとして、前記第２領域の前記第１ＬＤＤ前駆体及び前記第３領域の第２ＬＤＤ前駆体にイオン注入を行い、Ｐ型の不純物を導入する第２ＬＤＤイオン注入工程と、を有することを特徴とする。

この方法によれば、第１領域に形成する第１ＮＭＯＳＴＦＴと、第２領域及び第３領域に形成する２種類のＬＤＤ構造を備えるＰＭＯＳＴＦＴとを形成する工程において、例えば、光透過率の異なるマスクを用いて厚みの異なる２種類の多階調レジストを形成し、多階調レジストをマスクとして不純物の注入とアッシングとを繰り返すことにより、セルフアラインでＬＤＤを形成することが可能となる。よって、ＬＤＤ（ＬＤＤ長など）の加工精度を向上させることができ、スイッチング特性などの電気的特性を向上させることができる。また、３種類のＭＯＳＴＦＴ形成の信頼性を向上させることができる。また、ゲート電極をマスクとして半導体膜に不純物を注入するので、光強度に影響を受けてレジスト膜の形状精度が低下したり、マスク合わせの精度に起因したりすることを抑えることができる。加えて、特性の異なる（例えば、ＬＤＤの濃度が異なる、ＬＤＤ長が異なる）２種類のＬＤＤを、１枚のフォトマスクで加工することができる。また、微細なＭＯＳＴＦＴを高い精度で形成することができる。

［適用例３］上記適用例に係る半導体装置の製造方法において、前記多階調レジスト形成工程は、レジストの厚さが薄い領域の露光には、光強度を中間調に制御するパターンを備えたハーフトーンマスクを用いることが好ましい。

この方法によれば、光強度を制御することによりレジストの厚みを異ならせることができるので、膜厚の異なる２種類の多階調マスクを形成することが可能となり、異なる特性のＬＤＤを形成することができる。また、一度のフォトリソグラフィー工程で２種類の膜厚を備えるレジスト膜を形成できることから、加工コストを低減することができる。

［適用例４］本適用例に係る電気光学装置の製造方法は、上記に記載の半導体装置の製造方法を含み、電気光学装置の表示領域を構成する画素に含まれる前記第２ＮＭＯＳＴＦＴを形成し、前記画素を駆動する回路に含まれる前記第１ＮＭＯＳＴＦＴと、前記第１ＰＭＯＳＴＦＴとを形成することを特徴とする。

この方法によれば、電気的特性の優れた第２ＮＭＯＳＴＦＴと、画像情報を操作する処理速度に優れた第１ＮＭＯＳＴＦＴと、第１ＰＭＯＳＴＦＴとを形成できることから、信頼性の高い半導体装置を備えた電気光学装置を製造することができる。

［適用例５］本適用例に係る電気光学装置の製造方法は、上記に記載の半導体装置の製造方法を含み、電気光学装置の表示領域を構成する画素に含まれる前記第２ＰＭＯＳＴＦＴを形成し、前記画素を駆動する回路に含まれる前記第１ＮＭＯＳＴＦＴと、前記第１ＰＭＯＳＴＦＴとを形成することを特徴とする電気光学装置の製造方法。

この方法によれば、電気的特性の優れた第２ＰＭＯＳＴＦＴと、画像情報を操作する処理速度に優れた第１ＰＭＯＳＴＦＴと、第１ＮＭＯＳＴＦＴとを形成できることから、信頼性の高い半導体装置を備えた電気光学装置を製造することができる。

第１実施形態の液晶装置の構造を示す概略図であり、（ａ）は液晶装置の構造を示す模式平面図、（ｂ）は（ａ）に示す液晶装置のＨ−Ｈ'線に沿う模式断面図。図１に示す液晶装置の電気的な構成を示す等価回路図。液晶装置の製造方法の一部を具体的に示す工程断面図。液晶装置の製造方法の一部を具体的に示す工程断面図。液晶装置の製造方法の一部を具体的に示す工程断面図。第２実施形態の液晶装置の製造方法の一部を具体的に示す工程断面図。液晶装置の製造方法の一部を具体的に示す工程断面図。液晶装置の製造方法の一部を具体的に示す工程断面図。

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。

（第１実施形態）
図１は、電気光学装置としての液晶装置の構造を示す概略図である。（ａ）は、液晶装置の構造を示す模式平面図である。（ｂ）は、（ａ）に示す液晶装置のＨ−Ｈ'線に沿う模式断面図である。図２は、図１に示す液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の構造を、図１及び図２を参照しながら説明する。

本実施形態では、薄膜トランジスター（Thin Film Transistor：以下、「ＴＦＴ」と呼ぶ。）を、画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。ここで、画素のスイッチング用のＴＦＴを、以降ＴＦＴ３０と記載する。

液晶装置１００は、例えば、投射型表示装置（液晶プロジェクター）の光変調手段（液晶ライトバルブ等）や、直視型ディスプレイとして好適に用いることができる。また、電気光学装置として、液晶装置以外の、例えば有機ＥＬ装置、電子ペーパーなどにも適用できる。

＜電気光学装置の構成＞
図１に示すように、電気光学装置としての液晶装置１００は、基板としての素子基板１０と対向基板２０とが、平面視略矩形枠状のシール材５２を介して貼り合わされている。素子基板１０は、対向基板２０よりも一回り大きく形成されている。液晶装置１００は、シール材５２によって囲まれた領域内に、正の誘電異方性を有する液晶層５０が封入されている。

図１（ａ）に示すように、液晶装置１００は、素子基板１０の１辺部に沿ってデータ線駆動回路１０１が設けられ、これに電気的に接続された複数の端子部１０２が配列して設けられている。該１辺部と直交し互いに対向する他の２辺部には、該２辺部に沿って走査線駆動回路１０４が設けられている。対向基板２０を挟んで該１辺部と対向する他の１辺部には、２つの走査線駆動回路１０４を繋ぐ複数の配線１０５が設けられている。

額縁状に配置されたシール材５２の内側には、同じく額縁状に見切り部５３が設けられている。見切り部５３は、遮光性を有する金属材料あるいは樹脂材料等を用いて形成されている。そして、見切り部５３の内側が、複数の画素Ｇを有する表示領域１０ａとなっている。

図１（ｂ）に示すように、素子基板１０には、画素Ｇを区画する遮光膜としてのＢＭ（ブラックマトリックス）が設けられている。この場合、ＢＭは遮光性を有する例えばＡｌ、Ｔｉ等の金属材料、あるいはこれらを積層した膜を含んでいる。

素子基板１０の液晶層５０側の表面には、画素Ｇを少なくとも覆うように成膜された配向膜１８が設けられている。一方、対向基板２０の液晶層５０側の表面には、見切り部５３と表示領域１０ａとを少なくとも覆うように成膜された配向膜２９が設けられている。これら配向膜１８及び配向膜２９には、所定の方向に配向処理が施されている。

また、図２に示すように、液晶装置１００の表示領域１０ａは、行方向に沿って延びるｍ行（ｍは整数）の走査線３ａと、列方向に沿って延びるｎ列（ｎは整数）のデータ線６ａと、該走査線３ａと該データ線６ａとの各交差部にマトリックス配置された複数の画素Ｇとを備えている。

そして、各画素Ｇは、画素電極９と、画素電極９をスイッチング制御するための第２ＮＭＯＳＴＦＴとしてのＮＭＯＳＴＦＴ３０（ＴＦＴ３０）とを有している。画素電極９と共通電極１９との間には、液晶層５０が介在している。共通電極１９は、走査線駆動回路１０４から延びる共通線３ｂと電気的に接続されており、各画素Ｇにおいて共通の電位に保持されるようになっている。

走査線駆動回路１０４は、ＴＦＴ３０よりも高速にスイッチング可能な第１ＮＭＯＳＴＦＴとしてのＮＭＯＳＴＦＴ４０ｎと、第１ＰＭＯＳＴＦＴとしてのＰＭＯＳＴＦＴ４０ｐと、を含む回路から構成されており、走査線３ａを駆動すると共に、タイミングデータやその他の信号処理を行っている。

データ線駆動回路１０１から延びるデータ線６ａは、ＴＦＴ３０のソースと電気的に接続されている。データ線駆動回路１０１は、画像信号Ｄ１，Ｄ２，…，Ｄｎを、データ線６ａを介して各画素Ｇに供給する。画像信号Ｄ１〜Ｄｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループごとに供給するようにしてもよい。

データ線駆動回路１０１は、ＴＦＴ３０よりも高速にスイッチング可能なＮＭＯＳＴＦＴ４０ｍとＰＭＯＳＴＦＴ４０ｐと、を含む回路から構成されており、データ線６ａを駆動すると共に、タイミングデータやその他の信号処理を行っている。

また、ＴＦＴ３０のゲートには、走査線駆動回路１０４から延びる走査線３ａが電気的に接続されている。走査線駆動回路１０４から所定のタイミングで走査線３ａにパルス的に供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍが、この順に線順次でＴＦＴ３０のゲートに印加されるようになっている。画素電極９は、ＴＦＴ３０のドレインに電気的に接続されている。

スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１，ＳＣ２，…，ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１，Ｄ２，…，Ｄｎが所定のタイミングで画素電極９に書き込まれるようになっている。画素電極９を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１，Ｄ２，…，Ｄｎは、画素電極９と液晶層５０を介して対向する共通電極１９との間で一定期間保持される。

このように、液晶層５０に電圧信号が印加されると、印加された電圧レベルにより、液晶分子の配向状態が変化する。これにより、液晶層５０に入射した光が変調されて、画像光が生成されるようになっている。

以下、上記した電気光学装置としての液晶装置１００の製造方法に関して、特に、ＮＭＯＳＴＦＴ４０ｎや、ＮＭＯＳＴＦＴ３０、及びＰＭＯＳＴＦＴ４０ｐの製造工程について図面を用いて説明する。

図３〜図５は、液晶装置の製造方法の一部を具体的に示す工程断面図である。以下、液晶装置の製造方法を、図３〜図５を参照しながら説明する。

まず、図３（ａ）に示す工程では、石英等の絶縁物を用いた素子基板１０の第１面に、窒化珪素層１５１を堆積し、次に酸化珪素層１５２を堆積する。そして、例えば１０００℃程度で半導体膜としての多結晶シリコン膜１５３を堆積する。なお、ここでは絶縁物として石英を用いた場合について説明したが、これは半導体や導体を絶縁体（絶縁部）で覆ったものを素子基板１０として用いても良い。

次に、図３（ｂ）に示す工程では、多結晶シリコン膜１５３をフォトリソグラフ／エッチング法により素子基板１０の平面視で島状に分離し、第１領域１５５、第２領域１５６、第３領域１５７を形成する。ここで、第１領域１５５、第２領域１５６、第３領域１５７は通常複数個存在することとなる。

次に、図３（ｃ）に示す工程（絶縁膜形成工程）では、素子基板１０の第１面に、ゲート絶縁膜１５８を形成する。ゲート絶縁膜１５８はＣＶＤ法や熱酸化法を用いることができる。本実施形態では、ＣＶＤ法を用いたものとして説明を続ける。

次に、図３（ｄ）に示す工程では、各領域毎にレジストを形成する。第１領域１５５は、ＰＭＯＳＴＦＴ４０ｐの第１領域１５５と平面的に重なるようにレジスト２０１を形成する。第２領域１５６は、ＮＭＯＳＴＦＴ４０ｎのソース／ドレイン１７１（図４（ｅ）参照）を除く領域と平面的に重なる領域にレジスト２０２を形成する。第３領域１５７は、ＮＭＯＳＴＦＴ３０のソース／ドレイン１７２（図４（ｅ）参照）を除く領域と平面的に重なる領域にレジスト２０３を形成する。ＮＭＯＳＴＦＴ３０は、ＮＭＯＳＴＦＴ４０ｎと比較して、例えば、ＬＤＤの不純物濃度が低い。レジスト２０１，２０１，２０２の厚みは、例えば、１μｍである。

次に、図４（ｅ）に示す工程（第１イオン注入工程）では、レジスト２０１，２０２，２０３をマスクとして、ＮＭＯＳＴＦＴ４０ｎ及びＮＭＯＳＴＦＴ３０のソース／ドレイン１７１，１７２となる領域（ソース／ドレイン前駆体）に、Ｎ型を示す不純物（例えば、リン）をイオン注入する。イオン注入条件は、例えば、加速電圧として７０ｅＶ、注入量として２Ｅ１５／ｃｍ²である（高濃度注入）。イオン注入後、各レジスト２０１，２０２，２０３を除去する。

次に、図４（ｆ）に示す工程（ゲート電極形成工程）では、第１領域１５５に第１ゲート電極１６０、第２領域１５６に第２ゲート電極１６１、及び第３領域１５７に第３ゲート電極１６２を形成する。具体的には、第１ゲート電極１６０、第２ゲート電極１６１、第３ゲート電極１６２は金属やポリシリコン、金属とシリコンとの化合物、あるいはこれらの多層構造を用いても良い。第１ゲート電極１６０、第２ゲート電極１６１、第３ゲート電極１６２は、図示しないゲート電極前駆体を成膜した後、フォトリソグラフ／エッチング法により形成することができる。

次に、図４（ｇ）に示す工程（多階調レジスト形成工程）では、第２領域１５６に第１多階調レジスト２１１、第３領域１５７に第２多階調レジスト２１２を形成する。多階調レジスト２１１，２１２を形成する具体例としては、例えば、階調差を有するフォトマスクを利用して、レジストを段差状に形成する。具体的には、フォトマスクは、露光光を完全に遮断する遮光部と、光の強度を弱くする中間調部とを有する。それ以外の領域は、光が通過する透過領域となる。そして、上記フォトマスクを用いてレジストを露光することにより、例えば、厚くレジストを形成したり、薄くレジストを形成したりすることができる。

第３領域１５７の第２多階調レジスト２１２の膜厚は、第２領域１５６の第１多階調レジスト２１１よりも厚く形成されている。これは、ハーフトーンマスクの濃淡を変えることによって形成することができる。第２領域１５６の第１多階調レジスト２１１の膜厚は、例えば、０．３μｍである。第３領域１５７の第２多階調レジスト２１２の膜厚は、例えば、１．５μｍである。

次に、図４（ｈ）に示す工程（第２イオン注入工程）では、第１領域１５５のＰＭＯＳＴＦＴ４０ｐのソース／ドレイン前駆体１７３ａにＰ型を示す不純物（例えば、ボロン）をイオン注入する。イオン注入条件は、例えば、加速電圧として９０ｅＶ、注入量として２Ｅ１５／ｃｍ²である（高濃度注入）。ＰＭＯＳＴＦＴ４０ｐのソース／ドレイン１７３は、セルフアラインで形成される。

次に、図５（ｉ）に示す工程（第１アッシング工程）では、素子基板１０にアッシング処理を施して、第２領域１５６の第１多階調レジスト２１１を除去すると共に、第３領域１５７の第２多階調レジスト２１２の膜厚を薄くする。処理後の第２多階調レジスト２１２の膜厚は、例えば、０．３μｍである。

次に、図５（ｊ）に示す工程（第１ＬＤＤイオン注入工程）では、第２領域１５６の第１ＬＤＤ前駆体としてのＬＤＤ前駆体１８１ａにＮ型を示す不純物（例えば、リン）をイオン注入し、第１ＬＤＤとしてのＬＤＤ１８１を形成する。イオン注入条件は、例えば、加速電圧として７０ｅＶ、注入量として２Ｅ１３／ｃｍ²である（低濃度注入）。ＮＭＯＳＴＦＴ４０ｎのＬＤＤ１８１は、セルフアラインで形成される。また、ＬＤＤ１８１に注入された不純物の濃度を第１濃度とする。

次に、図５（ｋ）に示す工程（第２アッシング工程）では、素子基板１０にアッシング処理を施して、第３領域１５７の第２多階調レジスト２１２を除去する。この工程において、レジストは全てなくなる。

次に、図５（ｌ）に示す工程（第２ＬＤＤイオン注入工程）では、第３領域１５７のＮＭＯＳＴＦＴ３０の第２ＬＤＤ前駆体としてのＬＤＤ前駆体１８２ａとなる領域にＮ型を示す不純物（例えば、リン）をイオン注入し、第２ＬＤＤとしてのＬＤＤ１８２を形成する。イオン注入条件は、例えば、加速電圧として７０ｅＶ、注入量として２Ｅ１３／ｃｍ²である（低濃度注入）。ＮＭＯＳＴＦＴ３０のＬＤＤ１８２は、セルフアラインで形成される。また、ＬＤＤ１８２に注入された不純物の濃度を、第１濃度より濃度が低い第２濃度とする。

上記した製造方法を用いることで、液晶装置１００の駆動に好適なＰＭＯＳＴＦＴ４０ｐ、ＮＭＯＳＴＦＴ４０ｎ、及びＮＭＯＳＴＦＴ３０を形成することができる。

また、上記した液晶装置１００は、テレビ、携帯電話機、ディスプレイ、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、車載機器、オーディオ機器、照明機器、光プリンターの光源などの各種電子機器に用いることができる。

以上詳述したように、第１実施形態の液晶装置１００の製造方法、及び電気光学装置の製造方法によれば、以下に示す効果が得られる。

（１）第１実施形態の液晶装置１００の製造方法及び電気光学装置の製造方法によれば、第１領域１５５のＰＭＯＳＴＦＴ４０ｐと、第２領域１５６のＬＤＤ１８１を備えるＮＭＯＳＴＦＴ４０ｎと、第３領域１５７のＬＤＤ１８２を備えるＮＭＯＳＴＦＴ３０とを製造する製造方法において、例えば、光透過率の異なるハーフトーンマスクを用いて厚みの異なる２種類の多階調レジスト２１１，２１２を形成し、多階調レジスト２１１，２１２をマスクとして不純物の注入とアッシングとを繰り返すことにより、セルフアラインでＬＤＤ１８１，１８２を形成することが可能となる。よって、ＬＤＤ１８１，１８２（ＬＤＤ長など）の加工精度を向上させることができ、スイッチング特性などの電気的特性を向上させることができる。また、形成した３種類のＭＯＳＴＦＴ４０ｐ，４０ｎ，３０の信頼性を向上させることができる。また、ゲート電極１６０，１６１，１６２をマスクとして半導体膜に不純物を注入するので、光強度に影響を受けてレジストの形状精度が低下したり、マスク合わせの精度に起因したりすることを抑えることができる。また、微細なＭＯＳＴＦＴ４０ｐ，４０ｎ，３０を高い精度で形成することができる。

（２）第１実施形態の液晶装置１００の製造方法及び電気光学装置の製造方法によれば、ハーフトーンマスクを用いて光強度を制御することによりレジストの厚みを異ならせることができるので、膜厚の異なる多階調レジスト２１１，２１２を形成することが可能となり、異なる特性（ＬＤＤ濃度、ＬＤＤ長など）のＬＤＤ１８１，１８２を形成することができる。また、一度のフォトリソグラフィー工程で２種類の膜厚を備えるレジストを形成できることから、加工コストを低減することができる。

（第２実施形態）
＜電気光学装置の製造方法＞
図６〜図８は、液晶装置の製造方法の一部を具体的に示す工程断面図である。以下、液晶装置の製造方法を、図６〜図８を参照しながら説明する。

第２実施形態の液晶装置１００は、素子基板１０上に特性の異なる２つのＰＭＯＳＴＦＴ１４０ｐ，１４１ｐと、１つのＮＭＯＳＴＦＴ１３０とを形成する点が、上述の第１実施形態で説明した液晶装置１００と異なっている。以下、第１実施形態と同じ構成部材には同一符号を付し、ここではそれらの説明を省略又は簡略化する。なお、図６（ａ）〜図６（ｃ）に示す工程は、第１実施形態と同様である。よって、図６（ｄ）に示す工程から説明する。

図６（ｄ）に示す工程では、各領域毎にレジストを形成する。第１領域１５５は、ＮＭＯＳＴＦＴ１４０ｎの第１領域１５５と平面的に重なるようにレジスト２０１を形成する。第２領域１５６は、ＰＭＯＳＴＦＴ１４０ｐのソース／ドレイン２７１（図７（ｅ）参照）を除く領域と平面的に重なる領域にレジスト２０２を形成する。第３領域１５７は、ＰＭＯＳＴＦＴ１３０のソース／ドレイン２７２（図７（ｅ）参照）を除く領域と平面的に重なる領域にレジスト２０３を形成する。ＰＭＯＳＴＦＴ１３０は、ＰＭＯＳＴＦＴ１４１ｐと比較して、例えば、ＬＤＤの不純物濃度が低い。レジスト２０１，２０１，２０２の厚みは、例えば、１μｍである。

次に、図７（ｅ）に示す工程（第１イオン注入工程）では、レジスト２０１，２０２，２０３をマスクとして、ＰＭＯＳＴＦＴ１４０ｐ及びＰＭＯＳＴＦＴ１３０のソース／ドレイン２７１，２７２となる領域（ソース／ドレイン前駆体）に、Ｐ型を示す不純物（例えば、ボロン）をイオン注入する。イオン注入条件は、例えば、加速電圧として９０ｅＶ、注入量として２Ｅ１５／ｃｍ²である（高濃度注入）。イオン注入後、各レジスト２０１，２０２，２０３を除去する。

次に、図７（ｆ）に示す工程（ゲート電極形成工程）では、第１領域１５５に第４ゲート電極２６０、第２領域１５６に第５ゲート電極２６１、及び第３領域１５７に第６ゲート電極２６２を形成する。具体的には、第４ゲート電極２６０、第５ゲート電極２６１、第６ゲート電極２６２は金属やポリシリコン、金属とシリコンとの化合物、あるいはこれらの多層構造を用いても良い。第４ゲート電極２６０、第５ゲート電極２６１、第６ゲート電極２６２は、図示しないゲート電極前駆体を成膜した後、フォトリソグラフ／エッチング法により形成することができる。

次に、図７（ｇ）に示す工程（多階調レジスト形成工程）では、第２領域１５６に第１多階調レジスト２１１、第３領域１５７に第２多階調レジスト２１２を形成する。多階調レジスト２１１，２１２を形成する具体例としては、例えば、階調差を有するフォトマスクを利用して、レジストを段差状に形成する。具体的には、フォトマスクは、露光光を完全に遮断する遮光部と、光の強度を弱くする中間調部とを有する。それ以外の領域は、光が通過する透過領域となる。そして、上記フォトマスクを用いてレジストを露光することにより、例えば、厚くレジストを形成したり、薄くレジストを形成したりすることができる。

次に、図７（ｈ）に示す工程（第２イオン注入工程）では、第１領域１５５のＮＭＯＳＴＦＴ１４０ｎのソース／ドレイン前駆体２７３ａにＮ型を示す不純物（例えば、リン）をイオン注入する。イオン注入条件は、例えば、加速電圧として７０ｅＶ、注入量として２Ｅ１５／ｃｍ²である（高濃度注入）。ＮＭＯＳＴＦＴ１４０ｎのソース／ドレイン２７３は、セルフアラインで形成される。

次に、図８（ｉ）に示す工程（第１アッシング工程）では、素子基板１０にアッシング処理を施して、第２領域１５６の第１多階調レジスト２１１を除去すると共に、第３領域１５７の第２多階調レジスト２１２の膜厚を薄くする。処理後の第２多階調レジスト２１２の膜厚は、例えば、０．３μｍである。

次に、図８（ｊ）に示す工程（第１ＬＤＤイオン注入工程）では、第２領域１５６の第１ＬＤＤ前駆体としてのＬＤＤ前駆体２８１ａにＰ型を示す不純物（例えば、ボロン）をイオン注入し、第１ＬＤＤとしてのＬＤＤ２８１を形成する。イオン注入条件は、例えば、加速電圧として９０ｅＶ、注入量として２Ｅ１３／ｃｍ²である（低濃度注入）。ＰＭＯＳＴＦＴ１４０ｐのＬＤＤ２８１は、セルフアラインで形成される。また、ＬＤＤ２８１に注入された不純物の濃度を第１濃度とする。

次に、図８（ｋ）に示す工程（第２アッシング工程）では、素子基板１０にアッシング処理を施して、第３領域１５７の第２多階調レジスト２１２を除去する。この工程において、レジストは全てなくなる。

次に、図８（ｌ）に示す工程（第２ＬＤＤイオン注入工程）では、第３領域１５７のＰＭＯＳＴＦＴ１３０の第２ＬＤＤ前駆体としてのＬＤＤ前駆体２８２ａとなる領域にＰ型を示す不純物（例えば、ボロン）をイオン注入し、第２ＬＤＤとしてのＬＤＤ２８２を形成する。イオン注入条件は、例えば、加速電圧として９０ｅＶ、注入量として２Ｅ１３／ｃｍ²である（低濃度注入）。ＰＭＯＳＴＦＴ１３０のＬＤＤ２８２は、セルフアラインで形成される。また、ＬＤＤ２８２に注入された不純物の濃度を、第１濃度より濃度が低い第２濃度とする。

上記した製造方法を用いることで、液晶装置１００の駆動に好適なＮＭＯＳＴＦＴ１４０ｎ、ＰＭＯＳＴＦＴ１４０ｐ、及びＰＭＯＳＴＦＴ１３０を形成することができる。

以上詳述したように、第２実施形態の液晶装置１００の製造方法及び電気光学装置の製造方法によれば、以下に示す効果が得られる。

（３）第２実施形態の液晶装置１００の製造方法及び電気光学装置の製造方法によれば、第１領域１５５のＮＭＯＳＴＦＴ１４０ｎと、第２領域１５６のＬＤＤ２８１を備えるＰＭＯＳＴＦＴ１４０ｐと、第３領域１５７のＬＤＤ２８２を備えるＰＭＯＳＴＦＴ１３０とを製造する製造方法において、例えば、光透過率の異なるハーフトーンマスクを用いて厚みの異なる２種類の多階調レジスト２１１，２１２を形成し、多階調レジスト２１１，２１２をマスクとして不純物の注入とアッシングとを繰り返すことにより、セルフアラインでＬＤＤ２８１，２８２を形成することが可能となる。よって、ＬＤＤ２８１，２８２（ＬＤＤ長など）の加工精度を向上させることができ、スイッチング特性などの電気的特性を向上させることができる。また、形成した３種類のＭＯＳＴＦＴ１４０ｎ，１４０ｐ，１３０の信頼性を向上させることができる。また、ゲート電極２６０，２６１，２６２をマスクとして半導体膜に不純物を注入するので、光強度に影響を受けてレジストの形状精度が低下したり、マスク合わせの精度に起因したりすることを抑えることができる。また、微細なＭＯＳＴＦＴ１４０ｎ，１４０ｐ，１３０を高い精度で形成することができる。

（４）第２実施形態の液晶装置１００の製造方法及び電気光学装置の製造方法によれば、ハーフトーンマスクを用いて光強度を制御することによりレジストの厚みを異ならせることができるので、膜厚の異なる多階調レジスト２１１，２１２を形成することが可能となり、異なる特性（ＬＤＤ濃度、ＬＤＤ長など）のＬＤＤ２８１，２８２を形成することができる。また、一度のフォトリソグラフィー工程で２種類の膜厚を備えるレジストを形成できることから、加工コストを低減することができる。

なお、実施形態は上記に限定されず、以下のような形態で実施することもできる。

（変形例１）
上記したように、膜厚の異なる２種類の多階調レジスト２１１，２１２を形成する方法としては、ハーフトーンマスクを用いて形成することに限定されず、光の強度が部分的に変えられるものであればよく、スリットマスクなどを用いて形成するようにしてもよい。

３ａ…走査線、３ｂ…共通線、６ａ…データ線、９…画素電極、１０…基板としての素子基板、１０ａ…表示領域、１８…配向膜、１９…共通電極、２０…対向基板、２９…配向膜、３０…ＴＦＴ（第２ＮＭＯＳＴＦＴとしてのＮＭＯＳＴＦＴ）、４０ｍ…ＮＭＯＳＴＦＴ、４０ｎ…第１ＮＭＯＳＴＦＴとしてのＮＭＯＳＴＦＴ、４０ｐ…第１ＰＭＯＳＴＦＴとしてのＰＭＯＳＴＦＴ、５０…液晶層、５２…シール材、５３…見切り部、１００…液晶装置、１０１…データ線駆動回路、１０２…端子部、１０４…走査線駆動回路、１０５…配線、１３０…ＮＭＯＳＴＦＴ、１４０ｐ…第２ＰＭＯＳＴＦＴとしてのＰＭＯＳＴＦＴ、１４１ｐ…ＰＭＯＳＴＦＴ、１５１…窒化珪素層、１５２…酸化珪素層、１５３…半導体膜としての多結晶シリコン膜、１５５…第１領域、１５６…第２領域、１５７…第３領域、１５８…ゲート絶縁膜、１６０…第１ゲート電極、１６１…第２ゲート電極、１６２…第３ゲート電極、１７１，１７２，１７３，２７１，２７２，２７３…ソース／ドレイン、１７３ａ…ソース／ドレイン前駆体、１８１，２８１…第１ＬＤＤとしてのＬＤＤ、１８２，２８２…第２ＬＤＤとしてのＬＤＤ、１８１ａ，２８１ａ…第１ＬＤＤ前駆体としてのＬＤＤ前駆体、１８２ａ…第２ＬＤＤ前駆体としてのＬＤＤ前駆体、２０１，２０２，２０３，３０１，３０２，３０３…レジスト、２１１…第１多階調レジスト、２１２…第２多階調レジスト、２６０…第４ゲート電極、２６１…第５ゲート電極、２６２…第６ゲート電極、２７３ａ…ソース／ドレイン前駆体。

Claims

絶縁物を覆う半導体膜を島状に分離することで形成された、第１領域、第２領域、第３領域を１面側に備える基板と、
前記第１領域に形成された、第１ゲート電極を含む第１ＰＭＯＳＴＦＴと、
前記第２領域に形成された、第２ゲート電極と、前記１面側の平面視で前記第２ゲート電極を挟む第１濃度の第１ＬＤＤを含む第１ＮＭＯＳＴＦＴと、
前記第３領域に形成された、第３ゲート電極と、前記平面視で前記第３ゲート電極を挟む前記第１濃度よりも濃度が低い第２濃度の第２ＬＤＤを含む第２ＮＭＯＳＴＦＴと、
を含む半導体装置の製造方法であって、
前記基板の前記１面側に前記第１ＰＭＯＳＴＦＴと、前記第１ＮＭＯＳＴＦＴと、前記第２ＮＭＯＳＴＦＴと、が備えるゲート絶縁膜を形成する絶縁膜形成工程と、
前記第２領域のソース／ドレイン前駆体、及び前記第３領域のソース／ドレイン前駆体にイオン注入を行い、Ｎ型の不純物を導入する第１イオン注入工程と、
前記１面側に前記第１ゲート電極、前記第２ゲート電極、前記第３ゲート電極を形成するゲート電極形成工程と、
前記第２領域に第１多階調レジストを形成し、前記第３領域に前記第１多階調レジストより膜厚の厚い第２多階調レジストを形成する多階調レジスト形成工程と、
前記第１多階調レジスト、前記第２多階調レジスト、及び前記第１ゲート電極をマスクとして、前記第１領域のソース／ドレイン前駆体にイオン注入を行い、Ｐ型の不純物を導入する第２イオン注入工程と、
前記第１多階調レジストをアッシングにより除去する第１アッシング工程と、
前記第２多階調レジスト及び前記第２ゲート電極をマスクとして、前記第２領域の第１ＬＤＤ前駆体にイオン注入を行い、Ｎ型の不純物を導入する第１ＬＤＤイオン注入工程と、
前記第２多階調レジストをアッシングにより除去する第２アッシング工程と、
前記第２ゲート電極及び前記第３ゲート電極をマスクとして、前記第２領域の前記第１ＬＤＤ前駆体及び前記第３領域の第２ＬＤＤ前駆体にイオン注入を行い、Ｎ型の不純物を導入する第２ＬＤＤイオン注入工程と、
を有することを特徴とする半導体装置の製造方法。
絶縁物を覆う半導体膜を島状に分離することで形成された、第１領域、第２領域、第３領域を１面側に備える基板と、
前記第１領域に形成された、第４ゲート電極を含む第１ＮＭＯＳＴＦＴと、
前記第２領域に形成された、第５ゲート電極と、前記１面側の平面視で前記第５ゲート電極を挟む第１濃度の第１ＬＤＤを含む第１ＰＭＯＳＴＦＴと、
前記第３領域に形成された、第６ゲート電極と、前記平面視で前記第６ゲート電極を挟む前記第１濃度よりも濃度が低い第２濃度の第２ＬＤＤを含む第２ＰＭＯＳＴＦＴと、
を含む半導体装置の製造方法であって、
前記基板の前記１面側に前記第１ＮＭＯＳＴＦＴと、前記第１ＰＭＯＳＴＦＴと、前記第２ＰＭＯＳＴＦＴと、が備えるゲート絶縁膜を形成する絶縁膜形成工程と、
前記第２領域のソース／ドレイン前駆体、及び前記第３領域のソース／ドレイン前駆体にイオン注入を行い、Ｐ型の不純物を導入する第１イオン注入工程と、
前記１面側に前記第４ゲート電極、前記第５ゲート電極、前記第６ゲート電極を形成するゲート電極形成工程と、
前記第２領域に第１多階調レジストを形成し、前記第３領域に前記第１多階調レジストより膜厚の厚い第２多階調レジストを形成する多階調レジスト形成工程と、
前記第１多階調レジスト、前記第２多階調レジスト、及び前記第４ゲート電極をマスクとして、前記第１領域のソース／ドレイン前駆体にイオン注入を行い、Ｎ型の不純物を導入する第２イオン注入工程と、
前記第１多階調レジストをアッシングにより除去する第１アッシング工程と、
前記第２多階調レジスト及び前記第５ゲート電極をマスクとして、前記第２領域の第１ＬＤＤ前駆体にイオン注入を行い、Ｐ型の不純物を導入する第１ＬＤＤイオン注入工程と、
前記第２多階調レジストをアッシングにより除去する第２アッシング工程と、
前記第５ゲート電極及び前記第６ゲート電極をマスクとして、前記第２領域の前記第１ＬＤＤ前駆体及び前記第３領域の第２ＬＤＤ前駆体にイオン注入を行い、Ｐ型の不純物を導入する第２ＬＤＤイオン注入工程と、
を有することを特徴とする半導体装置の製造方法。
請求項１又は請求項２に記載の半導体装置の製造方法であって、
前記多階調レジスト形成工程は、レジストの厚さが薄い領域の露光には、光強度を中間調に制御するパターンを備えたハーフトーンマスクを用いることを特徴とする半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法を含み、電気光学装置の表示領域を構成する画素に含まれる前記第２ＮＭＯＳＴＦＴを形成し、前記画素を駆動する回路に含まれる前記第１ＮＭＯＳＴＦＴと、前記第１ＰＭＯＳＴＦＴとを形成することを特徴とする電気光学装置の製造方法。
請求項２に記載の半導体装置の製造方法を含み、電気光学装置の表示領域を構成する画素に含まれる前記第２ＰＭＯＳＴＦＴを形成し、前記画素を駆動する回路に含まれる前記第１ＮＭＯＳＴＦＴと、前記第１ＰＭＯＳＴＦＴとを形成することを特徴とする電気光学装置の製造方法。