JP2012248723A - 窒化物半導体発光素子およびその製造方法 - Google Patents

窒化物半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP2012248723A
JP2012248723A JP2011120063A JP2011120063A JP2012248723A JP 2012248723 A JP2012248723 A JP 2012248723A JP 2011120063 A JP2011120063 A JP 2011120063A JP 2011120063 A JP2011120063 A JP 2011120063A JP 2012248723 A JP2012248723 A JP 2012248723A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
type
gan layer
type gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011120063A
Other languages
English (en)
Other versions
JP5885942B2 (ja
Inventor
Mayuko Fudeta
麻祐子 筆田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011120063A priority Critical patent/JP5885942B2/ja
Priority to US13/471,728 priority patent/US20120305934A1/en
Priority to CN201210174859.5A priority patent/CN102810610B/zh
Publication of JP2012248723A publication Critical patent/JP2012248723A/ja
Application granted granted Critical
Publication of JP5885942B2 publication Critical patent/JP5885942B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/8215—Bodies characterised by crystalline imperfections, e.g. dislocations; characterised by the distribution of dopants, e.g. delta-doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H10P14/3252—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type

Landscapes

  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】静電耐圧が高い窒化物半導体発光素子を歩留まりが高く製造する窒化物半導体発光素子の製造方法を提供する。
【解決手段】本発明の窒化物半導体発光素子は、成長用基板と、該成長用基板上に形成されたｎ型窒化物半導体層と、該ｎ型窒化物半導体層上に形成された発光層と、該発光層上に形成されたｐ型窒化物半導体層とを有し、ｎ型窒化物半導体層の発光層と接する側の表面から基板に向けて略垂直に延び、直径が２ｎｍ〜２００ｎｍであるパイプ穴を５０００個／ｃｍ2以下有することを特徴とする。
【選択図】図１

Description

本発明は、窒化物半導体発光素子およびその製造方法に関する。
従来の窒化物半導体発光素子の用途では、窒化物半導体発光素子の発光出力、静電耐圧、発光波長等の性能が多少安定していなくても使用上に支障をきたすことはなかった。しかし、近年急速に普及しつつある液晶テレビのバックライト用やＬＥＤ照明の用途では、１個の窒化物半導体発光素子に静電破壊が生じてしまうと、製品全体として故障したものとみなされ、製品が不良品と判断されてしまう。このため、液晶テレビのバックライト用に用いる窒化物半導体発光素子は、全てが静電気印加試験のような破壊検査をクリアする必要があり、窒化物半導体発光素子の静電耐圧が高いことが必須となっている。
たとえば特許文献１には、静電耐圧を高めるための窒化物半導体発光素子が開示されている。図７は、特許文献１に開示される窒化物半導体発光素子の構成を示す模式的な断面図である。特許文献１の窒化物半導体発光素子は、図７に示されるように、ｎ側コンタクト層４と活性層１１との間に、ｎ側コンタクト層４側から順に、第１のｎ側層５、第２のｎ側層６、第３のｎ側層７および第４のｎ側層８を少なくとも有し、第２のｎ側層６および第４のｎ側層８がそれぞれ、第１のｎ側層５および第３のｎ側層７のｎ型不純物濃度よりもｎ型不純物濃度が高くなるように、第２のｎ側層６および第４のｎ側層８にｎ型不純物を導入している。
特開２００５−２６０２１５号公報
特許文献１の製造方法によって、４インチ基板を用いて約５万個の窒化物半導体発光素子を作製し、その全てに対し静電気印加試験をした。その試験結果を図８に示す。図８は、特許文献１の窒化物半導体発光素子に対し、静電気印加試験を行なったときに破壊が生じたときの印加電圧と、破壊した窒化物半導体発光素子の個数との関係を示すグラフである。図８の横軸は、破壊が生じたときの印加電圧であり、縦軸は破壊が生じた窒化物半導体発光素子の個数である。
図８のグラフから、特許文献１の製造方法では、−４０００Ｖ以上の電圧を印加しても破壊されない窒化物半導体発光素子が１９０００個程度作製されている。しかしその一方で、−２００Ｖ以下の低い電圧で破壊する窒化物半導体発光素子が３１０００個程度作製されている。このように特許文献１の製造方法によって窒化物半導体発光素子を作製すると、静電耐圧が非常に優れたものが作製される一方で、半分程度は静電耐圧が低いものとなってしまう。
このように静電耐圧の特性がバラつくのは、ウエハ全面に亘って窒化物層を均一に結晶成長させることができず、部分的にウエハの面内に結晶欠陥が生じるためだと考えられる。すなわち、特許文献１の製造方法で製造するウエハをチップに分解すると、結晶欠陥を含まないものは静電耐圧が高いが、結晶欠陥を含むものは静電耐圧が低くなる。この結果、同一のウエハから作製する窒化物半導体発光素子でも、静電耐圧が高いものと低いものとが作製されるものと考えられる。
上記では４インチ基板を用いて窒化物半導体発光素子を製造する場合を例示したが、たとえば６インチ基板のような大口径基板を用いて窒化物半導体発光素子を製造する場合、１枚の基板から約１３万個の窒化物半導体発光素子が製造される。しかしながら、そのうちの約半分の窒化物半導体発光素子が静電耐圧が低いため、歩留まりが悪いという問題があった。
本発明は、上記のような問題を解決するためになされたものであり、その目的とするところは、静電耐圧が高い窒化物半導体発光素子を歩留まりが高く製造することができる窒化物半導体発光素子およびその製造方法を提供することである。
上記の静電破壊がどのように生じるかを説明する。まず、窒化物半導体発光素子に印加する通常の電界方向に対し、逆方向に高電界が印加された時に、活性層がノンドープまたはｎ型の低ドープであるため、ｎ型窒化物半導体層側に空乏層が伸びる。この空乏層に電流が流れやすい欠陥などが存在すると、欠陥に電流が集中して、熱が発生して静電破壊が生じる。
本発明者らは、静電破壊した窒化物半導体発光素子を解析したところ、破壊位置の下部のｎ型窒化物半導体層中に直径が数ｎｍ程度のパイプ穴が存在していることが明らかとなった。そして、パイプ穴を含む平面で窒化物半導体発光素子を切断し、その断面をＳＴＥＭで観察することにより、パイプ穴と破壊位置との関係を確認した。図１は、パイプ穴を含む面で窒化物半導体発光素子を切断したときの切断面をＳＴＥＭで観察したときの観察画像である。図１にパイプ穴を示している。そして、かかるパイプ穴と静電気印加試験との不良発生率の相関を調べたところ、図２に示すようにパイプ穴の密度が高いほど静電気印加試験で不良が発生しやすいことがわかった。
図２は、パイプ穴の密度と不良発生率との関係を示すグラフである。図２に示される結果から、パイプ穴の密度を低くするほどパイプ穴に高電界が印加されなくなり、パイプ穴が存在する位置まで空乏層が広がらなくなることを見出し、本発明を完成した。
すなわち、本発明の窒化物半導体発光素子は、成長用基板と、該成長用基板上に形成されたｎ型窒化物半導体層と、該ｎ型窒化物半導体層上に形成された発光層と、該発光層上に形成されたｐ型窒化物半導体層とを有し、ｎ型窒化物半導体層の発光層と接する側の表面から基板に向けて略垂直に延び、直径が２ｎｍ〜２００ｎｍであるパイプ穴を５０００個／ｃｍ2以下有することを特徴とする。
ｎ型窒化物半導体層と発光層との間にｎ型超格子層をさらに含み、該ｎ型超格子層は、２×１０17ｃｍ-3以上のｎ型不純物濃度である層を１層以上含むことが好ましい。
上記のｎ型窒化物半導体層は、第１のｎ型ＧａＮ層および第２のｎ型ＧａＮ層からなり、該第２のｎ型ＧａＮ層は、ｎ型不純物濃度が低い低ドープ層と、ｎ型不純物濃度が高い高ドープ層とを含み、低ドープ層のｎ型不純物濃度は、第１のｎ型ＧａＮ層のｎ型不純物濃度よりも低いことが好ましい。
高ドープ層のｎ型不純物濃度は、第１のｎ型ＧａＮ層のｎ型不純物濃度よりも高いことが好ましい。成長用基板は、表面に窒化物半導体が形成されている基板または窒化物半導体基板であることが好ましい。
本発明は、窒化物半導体発光素子の製造方法に関するものでもあり、成長用基板上に第１のｎ型ＧａＮ層を形成するステップと、該第１のｎ型ＧａＮ層上に第２のｎ型ＧａＮ層を形成するステップと、該第２のｎ型ＧａＮ層上に発光層を形成するステップと、該発光層上にｐ型窒化物半導体層を形成するステップとを含み、第２のｎ型ＧａＮ層を形成するステップにおけるＩＩＩ族原料の導入量に対するＶ族原料の導入量のモル流量比（Ｖ／ＩＩＩ）は、第１のｎ型ＧａＮ層を形成するステップにおけるＩＩＩ族原料の導入量に対するＶ族原料の導入量のモル流量比（Ｖ／ＩＩＩ）よりも低いことを特徴とする。
上記の第２のｎ型ＧａＮ層を形成するステップにおけるＩＩＩ族原料の導入量に対するＶ族原料の導入量のモル流量比（Ｖ／ＩＩＩ）は、３００以下であることが好ましい。
上記の第１のｎ型ＧａＮ層を形成するステップにおけるＩＩＩ族原料の導入量に対するＶ族原料の導入量のモル流量比（Ｖ／ＩＩＩ）は、３００以上であることが好ましい。
上記の第２のｎ型ＧａＮ層を形成するステップの後に、第２のｎ型ＧａＮ層上にｎ型超格子層を形成するステップを含むことが好ましい。
第１のｎ型ＧａＮ層を形成するステップの前に、成長用基板を昇温するステップを含み、該成長用基板を昇温するステップにおけるＶ族原料の流量は、第１のｎ型ＧａＮ層を形成するステップにおけるＶ族原料の流量と同じであることが好ましい。
第１のｎ型ＧａＮ層を形成するステップおよび第２のｎ型ＧａＮ層を形成するステップは、１０ｃｍ／秒以上３００ｃｍ／秒以下の流速でガスを導入することが好ましい。第２のｎ型ＧａＮ層を形成するステップは、９００℃以上の成長温度で第２のｎ型ＧａＮ層を形成することが好ましい。
本発明の窒化物半導体発光素子の製造方法は、上記の構成を有することにより、静電耐圧が高い窒化物半導体発光素子を歩留まりが高く製造することができる。
パイプ穴を含む面で窒化物半導体発光素子を切断したときの切断面をＳＴＥＭで観察したときの観察画像である。 パイプ穴の密度と不良発生率との関係を示すグラフである。 従来の窒化物半導体発光素子のパイプ密度の分布と、本発明の窒化物半導体発光素子のパイプ密度の分布とを比較したグラフである。 パイプ穴を含む面で窒化物半導体発光素子を切断したときの切断面をＳＴＥＭで観察したときの観察画像である。 大ピットの上面をＳＥＭで観察したときの観察画像である。 第２のｎ型ＧａＮ層の表面を顕微鏡で観察したときの観察画像である。 特許文献１に開示される窒化物半導体発光素子の構成を示す模式的な断面図である。 特許文献１の窒化物半導体発光素子に対し、静電気印加試験を行なったときに破壊が生じたときの印加電圧と、破壊した窒化物半導体発光素子の個数との関係を示すグラフである。
以下、本発明の窒化物半導体発光素子を説明する。
＜窒化物半導体発光素子＞
本発明の窒化物半導体発光素子は、成長用基板と、該成長用基板上に形成されたｎ型窒化物半導体層と、該ｎ型窒化物半導体層上に形成された発光層と、該発光層上に形成されたｐ型窒化物半導体層とを有し、ｎ型窒化物半導体層の発光層と接する側の表面から基板に向けて略垂直に延び、直径が２ｎｍ〜２００ｎｍであるパイプ穴を５０００個／ｃｍ2以下有することを特徴とする。このようにパイプ穴の密度が少ないことにより、静電破壊を発生しにくくし、もって静電耐圧が高い窒化物半導体発光素子を製造することができる。上記のパイプ穴の密度を満たす窒化物半導体発光素子は、たとえば９．５×１０-4ｃｍ2の面積の素子であれば、１素子あたりのパイプ穴の個数が５個以下となる。１素子あたりのパイプ穴が５個以下であると、静電耐圧を高めることができることがわかっている。その一方、パイプ穴の個数が５個を超えると、静電耐圧は顕著に低下する傾向がある。さらに好ましくは、上記のパイプ穴の密度は、３０００個／ｃｍ2以下であることが好ましく、この場合は、たとえば１．６×１０-3ｃｍ2の面積のように素子のサイズが大きくても、１素子あたりのパイプ穴の個数を５個以下とすることができ、９．５×１０-4ｃｍ2の面積の素子であれば、１素子あたりのパイプ穴の個数は３個以下となり、より静電破壊を起こりにくくすることができる。さらに、より好ましくは１０００個／ｃｍ2以下である。この場合、たとえば５．０×１０-3ｃｍ2の面積の素子のように、さらに大きいサイズの素子でも、１素子あたりのパイプ穴の個数を５個以下にすることができる。パイプ穴の個数は少なくするほど好ましいが、パイプ穴をなくすことは現実的にほぼ不可能と考えている。
＜パイプ穴＞
上記のパイプ穴の密度は、次のようにして算出する。まず、酸などの薬液で窒化物半導体発光素子の電極を除去した後に、ドライエッチングによってｐ型窒化物半導体層、活性層、およびｎ型超格子層を除去して第２のｎ型ＧａＮ層を露出させる。そして、露出した第２のｎ型ＧａＮ層の表面を硫酸とリン酸との混合液を用いてエッチング処理することにより、大ピットおよび小ピットを形成する。大ピットは、パイプ穴に起因して形成されるものであり、小ピットは、らせん転位または混合転位に起因して形成されるものである。
パイプ穴を光学顕微鏡で観察することはできないが、大ピットは光学顕微鏡で容易に観察することはできる。そして、大ピットの個数は、パイプ穴の個数と同一となるため、大ピットの個数を数えることにより、パイプ穴の個数を数えることができ、これによりパイプ穴の密度を算出する。
上記のエッチングに用いられる混合液は、硫酸とリン酸との混合比が３：１であることが好ましいが、かかる混合比のみに限られるものではなく、大ピットと小ピットが区別できる程度に形成される限り、その混合比は限定されない。また、エッチング液の温度を２５０℃以上にすることが好ましい。これにより短時間のエッチングで大ピットおよび小ピットを作製することができるため、生産現場で好適に用いることができる。以下においては、窒化物半導体発光素子を構成する各部を説明する。
＜成長用基板＞
本発明において、成長用基板は、表面に窒化物半導体が形成されている基板または窒化物半導体基板であることが好ましい。このような成長用基板は、従来のサファイア基板、スピネル基板、ＳｉＣ基板等の窒化物ではない基板に比して、窒化物半導体層の結晶成長時にパイプ穴を塞ぐ傾向があるため、成長用基板に存在するパイプ穴を少なくすることができる。ここで、表面に窒化物半導体が形成されている基板としては、たとえばサファイア基板の表面が凹凸形状に加工され、その上にスパッタ法でＡｌＮからなるバッファ層が形成され、その上にＭＯＣＶＤ法やＨＶＰＥ法によりＧａＮが形成されたものを挙げることができる。
上記の成長用基板は、その表面に多数のパイプ穴が存在しているため、成長用基板におけるパイプ穴を少なくすることが重要である。パイプ穴が少ない成長用基板上にｎ型窒化物半導体層等を形成することにより、ｎ型窒化物半導体層に形成されるパイプ穴をさらに減少し、もって静電耐圧による不良および逆リークによる不良を抑制し、製造の歩留まりを向上させることができる。
このような成長用基板としては、たとえばサファイア基板の表裏のうちの窒化物半導体層が形成される側の面に凹凸加工を施したものを用いることが好ましい。そして、成長用基板の表面にＡｌＮからなるバッファ層を形成し、その上にノンドープのＧａＮ層およびｎ型ＧａＮ層を形成したものを用いることが好ましい。
＜ｎ型窒化物半導体層＞
本発明において、ｎ型窒化物半導体層は、第１のｎ型ＧａＮ層および第２のｎ型ＧａＮ層からなるものであることが好ましい。
ここで、上記の第１のｎ型ＧａＮ層のドーピング濃度は、１×１０18〜２×１０19ｃｍ-3であることが好ましく、より好ましくは、３×１０18〜９×１０18ｃｍ-3である。また、第１のｎ型ＧａＮ層の厚みは、たとえば０．３〜３μｍである。
そして、第２のｎ型ＧａＮ層は、ｎ型不純物濃度が低い低ドープ層と、ｎ型不純物濃度が高い高ドープ層とを含み、低ドープ層のｎ型不純物濃度は、第１のｎ型ＧａＮ層のｎ型不純物濃度よりも低いことが好ましい。このように第２のｎ型ＧａＮ層が、高ドープ層および低ドープ層を含むことにより、ドーピング濃度が高濃度から低濃度に切り替わる界面でパイプ穴を塞ぐ傾向があり、パイプ穴の個数を低減し、静電耐圧を高めることができる。
上記の第２のｎ型ＧａＮ層のドーピング濃度は、３×１０17〜５×１０18ｃｍ-3であることが好ましく、より好ましくは、５×１０17〜１×１０18ｃｍ-3である。なお、第２のｎ型ＧａＮ層が複数の層を積層して形成されるものである場合、第２のｎ型ＧａＮ層のドーピング濃度は、各層のドーピング濃度を平均値によって算出される。
上記の第２のｎ型ＧａＮ層は、高ドープ層と低ドープ層とを交互に繰り返して形成されることが好ましい。このようにドーピング濃度が高濃度から低濃度に切り替わる界面を複数設けることにより、該界面でパイプ穴を塞ぐことができ、もってパイプ穴の個数を減らすことができる。第２のｎ型ＧａＮ層が高ドープ層を含まずに低ドープ層のみであると、発光ダイオードの順方向に電流を流したときに、電子が活性層に十分に注入されずに、ホールのオーバーフローが起こり、発光強度が低下することになる。
高ドープ層のｎ型不純物濃度は、第１のｎ型ＧａＮ層のｎ型不純物濃度よりも高いことが好ましい。このように活性層に近い側に第１のｎ型ＧａＮ層よりも高濃度の高ドープ層を形成することにより、ホールのオーバーフローが起こりにくく、実使用環境の室温よりも高い温度で強い発光強度を得ることができ、もって光出力を向上させることができる。
このような高ドープ層のｎ型不純物濃度は、１×１０18〜３×１０19ｃｍ-3であることが好ましく、より好ましくは、６×１０18〜２×１０19ｃｍ-3である。また、低ドープ層のｎ型不純物濃度は、１×１０16〜１×１０18ｃｍ-3であることが好ましく、より好ましくは、１×１０16〜５×１０17ｃｍ-3である。また、高ドープ層の厚みは、３〜３００ｎｍであり、低ドープ層の厚みは、５０〜５００ｎｍである。
＜ｎ型超格子層＞
本発明において、ｎ型超格子層が、ｎ型窒化物半導体層と発光層との間に含まれることが好ましい。そして、ｎ型超格子層は、２×１０17ｃｍ-3以上のｎ型不純物濃度である層を１層以上含むことが好ましい。このような不純物濃度の層を１層以上含むことにより、逆方向の静電気による高電界が印加されても、活性層における空乏層が第２のｎ型ＧａＮ層まで広がることがないため、第２のｎ型ＧａＮ層中に含まれるパイプ穴に高電界が印加されにくくなり、静電破壊が生じにくくなる。
上記の２×１０17ｃｍ-3以上のｎ型不純物濃度である層は、より好ましくはｎ型不純物濃度が６×１０17ｃｍ-3以上であり、さらに好ましくは９×１０17ｃｍ-3以上である。また、上記のｎ型超格子層は、ＳｉドープのＧａＮ層とノンドープのＩｎＧａＮ層とを交互に周期的に積層したものであることが好ましい。このようにしてｎ型不純物濃度が異なる層を交互に積層することにより、発光層における空乏層の成長をｎ型超格子層でとめることができる。なお、発光層、ｐ型窒化物半導体層、および電極としては、従来公知のものを用いることができる。
＜窒化物半導体発光素子の製造方法＞
本発明の窒化物半導体発光素子の製造方法は、成長用基板上に第１のｎ型ＧａＮ層を形成するステップと、該第１のｎ型ＧａＮ層上に第２のｎ型ＧａＮ層を形成するステップと、該第２のｎ型ＧａＮ層上に発光層を形成するステップと、該発光層上にｐ型窒化物半導体層を形成するステップとを含み、第２のｎ型ＧａＮ層を形成するステップにおけるＩＩＩ族原料の導入量に対するＶ族原料の導入量のモル流量比（Ｖ／ＩＩＩ）は、第１のｎ型ＧａＮ層を形成するステップにおけるＩＩＩ族原料の導入量に対するＶ族原料の導入量のモル流量比（Ｖ／ＩＩＩ）よりも低いことを特徴とする。このように第１および第２のｎ型ＧａＮ層を形成するときのモル流量比（Ｖ／ＩＩＩ）を制御することにより、それぞれを成膜するときにパイプ穴を塞ぐことができ、もって静電気印加試験歩留を向上させることができる。
＜成長用基板を昇温するステップ＞
まず、成長用基板を、後述する第１のｎ型ＧａＮ層を形成するときの温度（たとえば１０３０℃程度）まで昇温する。このとき、成長用基板の温度が７００℃を超える前に、第１のｎ型ＧａＮ層を成長させるときと同じ流量のＶ族原料ガスを供給することが好ましい。このように成長用基板の昇温時にＶ族原料ガスを流すことにより、第１のｎ型ＧａＮ層に欠陥を発生しにくくすることができる。
上記の成長用基板の昇温中のＶ族原料ガスの流量と、第１のｎ型ＧａＮ層の成長時のＶ族原料ガスの流量とが異なると、その流量を変えるときにＶ族原料ガスの流量が安定しないというデメリットがあり、しかも流量が変化することにより、成長用基板の表面温度が変化するため好ましくない。
＜第１のｎ型ＧａＮ層を形成するステップ＞
次に、成長用基板上に第１のｎ型ＧａＮ層を形成する。ここで、第１のｎ型ＧａＮ層を形成するとき、ＩＩＩ族原料の導入量に対するＶ族原料の導入量のモル流量比（Ｖ／ＩＩＩ）は、３００以上であることが好ましい。これにより昇温中に第１のｎ型ＧａＮ層に形成される欠陥の発生を抑制することができる。上記のＩＩＩ族原料の導入量に対するＶ族原料の導入量のモル流量比（Ｖ／ＩＩＩ）は、３００以上２０００以下であることが好ましく、より好ましくは４００以上１０００以下である。
上記のＶ／ＩＩＩのモル流量比が３００未満であると、第１のｎ型ＧａＮ層が成長し始めるときの界面からＶ字状のピットが形成されてしまうため好ましくない。また、Ｖ／ＩＩＩのモル流量比が１０００より大きいと、気相中でのＶ族原料とＩＩＩ族原料の反応が大きくなり、結晶品質を悪化させる可能性があるため好ましくない。第１のｎ型ＧａＮ層を形成するときの成長速度は、たとえば２μｍ／ｈとし、成長温度は１０３０℃程度とすることが好ましい。
第１のｎ型ＧａＮ層を形成するステップでは、１０ｃｍ／秒以上３００ｃｍ／秒以下の流速でガスを導入することが好ましい。このような流速でガスを導入することにより、ウエハの外周でパイプ穴が発生しやすい傾向があるのを改善し、ウエハの全面でパイプ穴の個数を低減することができる。ガスの流速が１０ｃｍ／秒未満であると、ウエハの外周部分にパイプ穴が発生しやすくなり、３００ｃｍ／秒を超えると、ガス量が多すぎてガスによってウエハの表面温度が低下し、成長温度を低下させたときと同様に、結晶品質が低下して発光効率が低下する。ここでの「ガス」とは、ＩＩＩ族原料ガスおよびＶ族原料ガスに加え、キャリアガスも含むことを意味するものである。
図３は、従来の窒化物半導体発光素子のパイプ密度の分布と、本発明の窒化物半導体発光素子のパイプ密度の分布とを比較したグラフである。図３に示されるように、本発明の窒化物半導体発光素子は、ウエハの中央からの距離にかかわらずパイプ密度がほぼ均一であるのに対し、従来の窒化物半導体発光素子は、ウエハの中央から離れるほどパイプ密度が多くなるのがわかる。したがって、本発明の窒化物半導体発光素子は、ウエハの全面でパイプ密度を低いことが明らかである。
＜第２のｎ型ＧａＮ層を形成するステップ＞
次に、第１のｎ型ＧａＮ層上に第２のｎ型ＧａＮ層を形成する。ここで、第２のｎ型ＧａＮ層を形成するときに、ＩＩＩ族原料の導入量に対するＶ族原料の導入量のモル流量比（Ｖ／ＩＩＩ）は、３００以下であることが好ましい。これによりウエハ表面のＩＩＩ族原子が、Ｖ族原子と結合する前にマイグレーションしてパイプ穴を塞ぎやすくなり、パイプ穴の個数を低減することができる。ここでのＩＩＩ族原料の導入量に対するＶ族原料の導入量のモル流量比（Ｖ／ＩＩＩ）は、５０以上３００以下であることが好ましく、より好ましくは７０以上３００以下である。上記のＶ／ＩＩＩのモル流量比が３００を超えると、ＩＩＩ族原子がマイグレーションしにくくなり、パイプ穴を塞ぎにくくなるため好ましくない。
第２のｎ型ＧａＮ層を形成するステップでも、第１のｎ型ＧａＮ層を形成するステップと同様に、１０ｃｍ／秒以上３００ｃｍ／秒以下の流速でガスを導入することが好ましい。このような流速でガスを導入することにより、ウエハの外周でパイプ穴が発生しやすい傾向があるのを改善し、ウエハの全面でパイプ穴の個数を低減することができる。ガスの流速が１０ｃｍ／秒未満であると、ウエハの外周部分にパイプ穴が発生しやすくなり、３００ｃｍ／秒を超えると、ガス量が多すぎてガスによってウエハの表面温度が低下し、成長温度を低下させたときと同様に、結晶品質が低下して発光効率が低下する。ここでの「ガス」とは、ＩＩＩ族原料ガスおよびＶ族原料ガスに加え、キャリアガスも含むことを意味するものである。
また、第２のｎ型ＧａＮ層を形成するステップは、９００℃以上の成長温度で第２のｎ型ＧａＮ層を形成することが好ましい。このような成長温度で第２のｎ型ＧａＮ層を形成することにより、ＩＩＩ族原料のマイグレーションが促進されるため、パイプ穴を塞ぎやすい。
ここで、第２のｎ型ＧａＮ層は、ｎ型不純物の濃度が異なる複数の層を積層したものであることが好ましい。このような複数の層とするために、ｎ型不純物の導入量を適宜変更することが好ましい。
＜ｎ型超格子層を形成するステップ＞
上記の第２のｎ型ＧａＮ層を形成するステップの後に、ｎ型超格子層を形成するステップを含むことが好ましい。このようにして第２のｎ型ＧａＮ層上にｎ型超格子層を形成することにより、窒化物半導体発光素子の逆方向に高電界がかかった時にも、空乏層がｎ型超格子層までしか伸びず、これ以降の空乏層の伸張を防止し、もって静電気破壊を起こりにくくすることができる。
＜発光層およびｐ型窒化物半導体層を形成するステップ＞
発光層およびｐ型窒化物半導体層は、従来公知の製造方法によって製造することができる。また、電極は、ＩＴＯからなる透明電極や、Ａｕによるボンディングパッド電極などの一般的な方法によって作製することができる。以上の各ステップを行なうことにより、本発明の窒化物半導体発光素子を製造することができる。
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
＜実施例１＞
本実施例では、表面に凹凸を有する４インチのサファイア基板上に、スパッタで形成された厚み３０ｎｍのＡｌＮからなるバッファ層を形成し、その上にＭＯＣＶＤ法で４μｍの厚みのアンドープＧａＮ層と、２μｍの厚みのｎ型ＧａＮ層とを形成した成膜用基板を用いた。
（成長用基板を昇温するステップ）
まず、成長用基板をＭＯＣＶＤ装置に設置して装置内を昇温する。このとき、成長用基板の温度が６００℃となったときに、後述する第１のｎ型ＧａＮ層を成長させるときと同じ流量のＮＨ3を供給しながら成長用基板を１０３０℃まで昇温した。
（第１のｎ型ＧａＮ層を形成するステップ）
そして、Ｖ族材料としてＮＨ3と、ＩＩＩ族材料としてＴＭＧとをそのモル比（Ｖ／ＩＩＩ）が５８０となるように１７ｃｍ／秒の流速でガスを導入して、成膜用基板上に２μｍ／ｈの成長速度で１μｍの厚みの第１のｎ型ＧａＮ層を成長させた。このようにしてドーピング濃度が６×１０18ｃｍ-3の第１のｎ型ＧａＮ層を作製した。
（第２のｎ型ＧａＮ層を形成するステップ）
次に、ＮＨ3の流量を減らして、Ｖ族材料とＩＩＩ族材料とのモル比（Ｖ／ＩＩＩ）を２９０にして１７ｃｍ／秒の流速でガスを導入して、１０３０℃の温度のままでドーピング濃度が異なる５層のＧａＮ層からなる第２のｎ型ＧａＮ層を成長させた。かかる第２のｎ型ＧａＮ層は、基板側から順に、１×１０18ｃｍ-3のドーピング濃度で２０ｎｍの厚みのＧａＮ層、２×１０17ｃｍ-3のドーピング濃度で１００ｎｍの厚みのＧａＮ層、１×１０18ｃｍ-3のドーピング濃度で５０ｎｍの厚みのＧａＮ層、２×１０17ｃｍ-3のドーピング濃度で１５０ｎｍの厚みのＧａＮ層、９×１０18ｃｍ-3のドーピング濃度で１５ｎｍの厚みのＧａＮ層の順に成長させたものである。
（ｎ型超格子層を形成するステップ）
次に、７６０℃まで温度を下げてｎ型超格子層の成長を開始した。かかるｎ型超格子層は、８×１０17ｃｍ-3の濃度でＳｉをドープしたＧａＮ層と、ノンドープのＩｎＧａＮ層とをそれぞれ交互に２．５ｎｍの厚みで１０層ずつ成膜することにより成膜した。このようにして成膜したｎ型超格子層は、Ｓｉの平均ドーピング濃度が約４×１０17ｃｍ-3であった。
（発光層およびｐ型窒化物半導体層を形成するステップ）
次に、７４０℃まで温度を下げて、ｎ型超格子層上に発光層を成長させた後に、一般的な方法でｐ型窒化物半導体層を成長した。電極は、ＩＴＯによる透明電極や、Ａｕによるボンディングパッド電極などを一般的な方法で形成した。このようにして作製した４インチのウエハを、１チップあたりの面積が約１．５×１０-3ｃｍ-3となるように分割することにより、約５００００個の窒化物半導体発光素子を作製した。
上記のようにして作製した窒化物半導体発光素子の第２のｎ型ＧａＮ層に形成されるパイプ穴の個数を測定したところ３００個／ｃｍ2であった。これは、１つの窒化物半導体発光素子あたり０．４５個のパイプ穴が存在すること、すなわち２つの窒化物半導体発光素子に１個のパイプ穴が存在する程度であることを意味する。
上記のパイプ穴の個数は、以下のようにして測定した。まず、酸などの薬液で電極を除去した後に、ドライエッチングによってｐ型窒化物半導体層、活性層、およびｎ型超格子層を除去して第２のｎ型ＧａＮ層を露出させた。そして、露出した第２のｎ型ＧａＮ層の表面に対し、硫酸とリン酸とを３：１の割合で混合した混合液をエッチング液として用い、該エッチング液を２５０℃に加熱して６０分間エッチング処理を行なった。
上記のエッチング処理により、第２のｎ型ＧａＮ層の表面に、径が約５μｍ以上の大ピットと、径が２〜３μｍ程度の小ピットとを形成した。この大ピットの上面を走査型電子顕微鏡（ＳＥＭ）で観察し、大ピットを含む面で窒化物半導体発光素子を切断したときの切断面を走査透過型電子顕微鏡（ＳＴＥＭ）で観察した。図４は、パイプ穴を含む面で窒化物半導体発光素子を切断したときの切断面をＳＴＥＭで観察したときの観察画像であり、図５は、大ピットの上面をＳＥＭで観察したときの観察画像である。
図４の大ピットの断面画像および図５の大ピットの上面画像から、大ピットは、パイプ穴を中心として形成されるものであることがわかる。さらに、図６は、第２のｎ型ＧａＮ層の表面を顕微鏡で観察したときの観察画像である。図６に示されるように、顕微鏡を用いて大ピットの数を数えることによって、パイプ穴の密度を算出した。
上記で作製した５００００個の窒化物半導体発光素子に対し、ヒューマンボディーモデルにより−１５００Ｖを３回印加する静電気印加試験を実施した。その結果、静電気破壊された不良チップはわずか３％の１５０個程度であった。従来の窒化物半導体発光素子の製造方法は、静電気印加試験によって半数以上の不良チップが製造されていたため、本発明の窒化物半導体発光素子の製造方法は、従来の製造方法に比して、製造の歩留まりを格段に向上していることが明らかである。
以上のように本発明の実施の形態および実施例について説明を行なったが、上述の各実施の形態および実施例の構成を適宜組み合わせることも当初から予定している。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
４ ｎ側コンタクト層、５ 第１のｎ側層、６ 第２のｎ側層、７ 第３のｎ側層、８ 第４のｎ側層、１１ 活性層。

Claims (12)

  1. 成長用基板と、
    前記成長用基板上に形成されたｎ型窒化物半導体層と、
    前記ｎ型窒化物半導体層上に形成された発光層と、
    前記発光層上に形成されたｐ型窒化物半導体層とを有し、
    前記ｎ型窒化物半導体層の前記発光層と接する側の表面から前記基板に向けて略垂直に延び、直径が２ｎｍ〜２００ｎｍであるパイプ穴を５０００個／ｃｍ2以下有する、窒化物半導体発光素子。
  2. 前記ｎ型窒化物半導体層と前記発光層との間にｎ型超格子層をさらに含み、
    前記ｎ型超格子層は、２×１０17ｃｍ-3以上のｎ型不純物濃度である層を１層以上含む、請求項１に記載の窒化物半導体発光素子。
  3. 前記ｎ型窒化物半導体層は、第１のｎ型ＧａＮ層および第２のｎ型ＧａＮ層からなり、
    前記第２のｎ型ＧａＮ層は、ｎ型不純物濃度が低い低ドープ層と、ｎ型不純物濃度が高い高ドープ層とを含み、
    前記低ドープ層のｎ型不純物濃度は、前記第１のｎ型ＧａＮ層のｎ型不純物濃度よりも低い、請求項１または２に記載の窒化物半導体発光素子。
  4. 前記高ドープ層のｎ型不純物濃度は、前記第１のｎ型ＧａＮ層のｎ型不純物濃度よりも高い、請求項３に記載の窒化物半導体発光素子。
  5. 前記成長用基板は、表面に窒化物半導体が形成されている基板または窒化物半導体基板である、請求項１〜４のいずれかに記載の窒化物半導体発光素子。
  6. 成長用基板上に第１のｎ型ＧａＮ層を形成するステップと、
    前記第１のｎ型ＧａＮ層上に第２のｎ型ＧａＮ層を形成するステップと、
    前記第２のｎ型ＧａＮ層上に発光層を形成するステップと、
    前記発光層上にｐ型窒化物半導体層を形成するステップとを含み、
    前記第２のｎ型ＧａＮ層を形成するステップにおけるＩＩＩ族原料の導入量に対するＶ族原料の導入量のモル流量比（Ｖ／ＩＩＩ）は、前記第１のｎ型ＧａＮ層を形成するステップにおけるＩＩＩ族原料の導入量に対するＶ族原料の導入量のモル流量比（Ｖ／ＩＩＩ）よりも低い、窒化物半導体発光素子の製造方法。
  7. 前記第２のｎ型ＧａＮ層を形成するステップにおけるＩＩＩ族原料の導入量に対するＶ族原料の導入量のモル流量比（Ｖ／ＩＩＩ）は、３００以下である、請求項６に記載の窒化物半導体発光素子の製造方法。
  8. 前記第１のｎ型ＧａＮ層を形成するステップにおけるＩＩＩ族原料の導入量に対するＶ族原料の導入量のモル流量比（Ｖ／ＩＩＩ）は、３００以上である、請求項６または７に記載の窒化物半導体発光素子の製造方法。
  9. 前記第２のｎ型ＧａＮ層を形成するステップの後に、前記第２のｎ型ＧａＮ層上にｎ型超格子層を形成するステップを含む、請求項６〜８のいずれかに記載の窒化物半導体発光素子の製造方法。
  10. 前記第１のｎ型ＧａＮ層を形成するステップの前に、前記成長用基板を昇温するステップを含み、
    前記成長用基板を昇温するステップにおけるＶ族原料の流量は、前記第１のｎ型ＧａＮ層を形成するステップにおけるＶ族原料の流量と同じである、請求項６〜９のいずれかに記載の窒化物半導体発光素子の製造方法。
  11. 前記第１のｎ型ＧａＮ層を形成するステップおよび前記第２のｎ型ＧａＮ層を形成するステップは、１０ｃｍ／秒以上３００ｃｍ／秒以下の流速でガスを導入する、請求項６〜１０のいずれかに記載の窒化物半導体発光素子の製造方法。
  12. 前記第２のｎ型ＧａＮ層を形成するステップは、９００℃以上の成長温度で前記第２のｎ型ＧａＮ層を形成する、請求項６〜１１のいずれかに記載の窒化物半導体発光素子の製造方法。
JP2011120063A 2011-05-30 2011-05-30 窒化物半導体発光素子およびその製造方法 Active JP5885942B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011120063A JP5885942B2 (ja) 2011-05-30 2011-05-30 窒化物半導体発光素子およびその製造方法
US13/471,728 US20120305934A1 (en) 2011-05-30 2012-05-15 Nitride semiconductor light emitting element and method for manufacturing the same
CN201210174859.5A CN102810610B (zh) 2011-05-30 2012-05-30 氮化物半导体发光元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011120063A JP5885942B2 (ja) 2011-05-30 2011-05-30 窒化物半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2012248723A true JP2012248723A (ja) 2012-12-13
JP5885942B2 JP5885942B2 (ja) 2016-03-16

Family

ID=47234267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011120063A Active JP5885942B2 (ja) 2011-05-30 2011-05-30 窒化物半導体発光素子およびその製造方法

Country Status (3)

Country Link
US (1) US20120305934A1 (ja)
JP (1) JP5885942B2 (ja)
CN (1) CN102810610B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10633764B2 (en) 2015-09-08 2020-04-28 Kabushiki Kaisha Toyota Jidosha Chuo Kenkyusho Gallium nitride crystal, its manufacturing method, and crystal growth apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9275912B1 (en) * 2012-08-30 2016-03-01 Soraa, Inc. Method for quantification of extended defects in gallium-containing nitride crystals
CN112436076A (zh) * 2020-11-20 2021-03-02 湘能华磊光电股份有限公司 一种led外延结构及生长方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286451A (ja) * 1998-11-17 2000-10-13 Nichia Chem Ind Ltd 窒化物半導体素子
JP2005260215A (ja) * 2004-02-09 2005-09-22 Nichia Chem Ind Ltd 窒化物半導体素子
JP2006093681A (ja) * 2004-08-25 2006-04-06 Showa Denko Kk 化合物半導体用ゲルマニウム添加源、それを用いた化合物半導体の製造方法、および化合物半導体
JP2006114886A (ja) * 2004-09-14 2006-04-27 Showa Denko Kk ｎ型ＩＩＩ族窒化物半導体積層構造体
JP2006128626A (ja) * 2004-10-29 2006-05-18 Samsung Electro Mech Co Ltd 窒化物系半導体装置及びその製造方法
WO2006120908A1 (ja) * 2005-05-02 2006-11-16 Nichia Corporation 窒化物系半導体素子及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999046822A1 (en) * 1998-03-12 1999-09-16 Nichia Chemical Industries, Ltd. Nitride semiconductor device
KR100662191B1 (ko) * 2004-12-23 2006-12-27 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US20090179190A1 (en) * 2006-05-26 2009-07-16 Rohm Co., Ltd. Nitride Semiconductor Light Emitting Element
JP4525743B2 (ja) * 2007-11-30 2010-08-18 住友電気工業株式会社 発光デバイス用ｉｉｉ族窒化物結晶基板ならびに発光デバイスおよびその製造方法
US20100295088A1 (en) * 2008-10-02 2010-11-25 Soraa, Inc. Textured-surface light emitting diode and method of manufacture
CN102782883B (zh) * 2010-01-05 2015-07-29 首尔伟傲世有限公司 发光二极管及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286451A (ja) * 1998-11-17 2000-10-13 Nichia Chem Ind Ltd 窒化物半導体素子
JP2005260215A (ja) * 2004-02-09 2005-09-22 Nichia Chem Ind Ltd 窒化物半導体素子
JP2006093681A (ja) * 2004-08-25 2006-04-06 Showa Denko Kk 化合物半導体用ゲルマニウム添加源、それを用いた化合物半導体の製造方法、および化合物半導体
JP2006114886A (ja) * 2004-09-14 2006-04-27 Showa Denko Kk ｎ型ＩＩＩ族窒化物半導体積層構造体
JP2006128626A (ja) * 2004-10-29 2006-05-18 Samsung Electro Mech Co Ltd 窒化物系半導体装置及びその製造方法
WO2006120908A1 (ja) * 2005-05-02 2006-11-16 Nichia Corporation 窒化物系半導体素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10633764B2 (en) 2015-09-08 2020-04-28 Kabushiki Kaisha Toyota Jidosha Chuo Kenkyusho Gallium nitride crystal, its manufacturing method, and crystal growth apparatus

Also Published As

Publication number Publication date
CN102810610B (zh) 2016-05-25
CN102810610A (zh) 2012-12-05
JP5885942B2 (ja) 2016-03-16
US20120305934A1 (en) 2012-12-06

Similar Documents

Publication Publication Date Title
CN104393124B (zh) 一种发光二极管外延片结构的制备方法
JP5995302B2 (ja) 窒化物半導体発光素子の製造方法
CN108987538B (zh) Led外延结构及其制备方法和半导体器件
US8664663B2 (en) Nitride semiconductor template and light-emitting diode including oxygen-doped layer and silicon-doped layer formed on the oxygen-doped layer
US20100289002A1 (en) Nitride Semiconductor Light Emitting Device and Fabrication Method Thereof
JPWO2009154215A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
CN102738321A (zh) 用于斜切块状衬底上的外延处理的方法和系统
TWI524554B (zh) 光電半導體晶片及其製造方法
JP5143214B2 (ja) 半導体発光素子
US7859086B2 (en) Nitride semiconductor single crystal substrate, and methods of fabricating the same and a vertical nitride semiconductor light emitting diode using the same
JP5885942B2 (ja) 窒化物半導体発光素子およびその製造方法
CN103367572B (zh) 第iii族氮化物化合物半导体发光器件及其制造方法
JP2008140893A (ja) 半導体デバイスおよびその製造方法
JP2015115343A (ja) 窒化物半導体素子の製造方法
KR20150078641A (ko) v-피트를 구비하는 질화물 반도체 발광소자 및 그 제조 방법
KR100990643B1 (ko) ｐ형 질화물 반도체 제조방법 및 질화물 반도체 소자
JP5379843B2 (ja) 半導体発光素子
JP2018022814A (ja) 窒化物半導体素子及びその製造方法
CN106848008B (zh) 一种利用v型缺陷改善led光电特性的方法
CN113272972A (zh) 包括基于InGaN的P型注入层的光电半导体结构
KR20150078642A (ko) 전위 차단막을 이용한 질화물 반도체 발광소자 및 그 제조 방법
US11901483B2 (en) Optoelectronic semiconductor structure comprising a p-type injection layer based on InGaN
CN108831972A (zh) GaAs基生长制备复合多量子阱结构的倒装LED方法
CN101375416B (zh) Iii族氮化物半导体发光器件及其制造方法
JP2010018516A (ja) ＧａＮ基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150916

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160210

R150 Certificate of patent or registration of utility model

Ref document number: 5885942

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350