JP2012502486A - 安定したアモルファス金属酸化物半導体 - Google Patents

安定したアモルファス金属酸化物半導体 Download PDF

Info

Publication number
JP2012502486A
JP2012502486A JP2011526238A JP2011526238A JP2012502486A JP 2012502486 A JP2012502486 A JP 2012502486A JP 2011526238 A JP2011526238 A JP 2011526238A JP 2011526238 A JP2011526238 A JP 2011526238A JP 2012502486 A JP2012502486 A JP 2012502486A
Authority
JP
Japan
Prior art keywords
metal oxide
amorphous
oxide
semiconductor
ionized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011526238A
Other languages
English (en)
Inventor
シェ，チャンロン
ユ，ガン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBRITE Inc
Original Assignee
CBRITE Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CBRITE Inc filed Critical CBRITE Inc
Publication of JP2012502486A publication Critical patent/JP2012502486A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
    • H10P14/3426—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3454—Amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01—Manufacture or treatment
    • H10D48/07—Manufacture or treatment of devices having bodies comprising cuprous oxide [Cu2O] or cuprous iodide [CuI]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dram (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

薄膜半導体装置は、アモルファス半導体イオン化金属酸化物とアモルファス絶縁共有結合金属酸化物との混合物を含む半導体層を有する。１対の端子は、半導体層と連絡するように配置され、かつ、導通チャネルを画定し、ゲート端子は、導通チャネルと連絡するように配置され、さらに、チャネルの導通を制御するために配置される。本発明は、さらに、結果として生じた半導体層内のキャリヤ集中を制御するために、堆積工程間に窒素を使用することを含む、混合物を堆積する方法を含む。

Description

本発明は、半導体装置のチャネル層内で使用するための金属酸化物半導体材料に関する。
半導体産業、特に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒｒａｎｓｉｓｔｏｒ）のような薄膜半導体装置において、その装置は、間隔を空けて配置されたソースおよびドレイン領域を含み、それらは、その間に配置されたチャネル層を介して導通する。少なくとも１つのゲート絶縁体およびゲート電極は、チャネル層の上および／または下に位置し、その導通を制御する。多くの応用において、ＴＦＴは、製造中に高温になることが許されない箇所に使用されるので、比較的低温（例えば室温）で堆積することができるが、なおも比較的高い移動度を有するような半導体が使用されなければならない。
金属酸化物半導体は、高いキャリヤ移動度、光透過性、および低い堆積温度を有することから、強い関心が持たれている。高いキャリヤ移動度によって、より高い周波数またはより大きい電流が要求されるような、より高い性能領域への応用が広がる。光透過性によって、ディスプレイおよびセンサ・アクティブ・マトリックス内での光遮蔽の必要が無くなる。低い堆積温度によって、プラスチック基板上のフレキシブルなエレクトロニクスへの応用が可能になる。
金属酸化物半導体のユニークな特徴は次のとおりである。（１）キャリヤ移動度は、フィルムの粒子の大きさにそれほど依存しない。すなわち、高い移動度のアモルファス金属酸化物が可能である。（２）表面準位の密度が低く、ＴＦＴのための容易な電界効果を可能にする。これは、表面準位が水素によってパッシベートされなければならない共有結合の半導体（例えば、Ｓｉまたはａ−Ｓｉ）とは逆である。（３）移動度は、体積キャリヤ密度（volume carrier density）に強く依存する。高性能な応用のために高い移動度を達成するためには、金属酸化物チャネルの体積キャリヤ密度は高くなければならず、また、金属酸化物フィルムの厚さは薄くされなければならない（例えば、＜１００ｎｍ、好ましくは、＜５０ｎｍ）。
しかしながら、金属酸化物半導体の主たる欠点は、安定性に欠けること、および、より高い加工温度で多結晶になる傾向があることである。酸化亜鉛、インジウム酸化亜鉛、インジウム・ガリウム酸化亜鉛のような一般的な金属酸化物は、あまり安定性がなく、また、中程度の加工温度（例えば、約４００°Ｃ強）で多結晶になる。多結晶の半導体金属酸化物は、いくつかの理由から半導体装置にとって望ましくない。例えば、多結晶の半導体金属酸化物内で形成されたトランジスタの特性は、結晶の大きさおよび位置が様々であるために、アレイ内で隣接する装置間でさえ様々になり得る。この問題をよりよく理解するために、サブ−ミクロン・ゲート下の導通領域内では、異なるトランジスタのそれぞれは、１個または２個から数個のポリシリコン結晶粒を含むことがあり、そして、導通領域内の異なる数の結晶によって、異なる特性が生じるであろう。さらに、異なる結晶粒間では、大きさおよびそれらの物理的特性もまた異なる。
金属酸化物薄膜トランジスタ（ＴＦＴ）の安定性は、加工温度に強く依存する。高温では、バルク半導体層内、およびゲート絶縁体と半導体層との間のインターフェイスでのトラップを減少させることができる。アクティブ・マトリクス方式有機発光装置（ＡＭＯＬＥＤ）のようなものに応用するためには、極度の安定性が必要である。加工中に、金属酸化物ＴＦＴを、一般に２５０°Ｃと７００°Ｃとの間の高温にすることは有利である。同時に、これらの加工温度で、金属酸化物のアモルファス（非晶質）性質を維持することが望ましい。
したがって、先行技術に内在する前述したような欠陥および他の欠陥を改善することは、非常に有利であろう。
従って、本発明の１つの目的は、新規な改善された金属酸化物半導体材料を提供することである。
本発明の他の目的は、改善された安定性を有し、かつ、より高い加工温度で多結晶になる傾向がより少ない、新規かつ改善された金属酸化物半導体材料を提供することである。
本発明の他の目的は、改善された安定性、高いキャリヤ移動度、および酸素空孔およびキャリヤ密度の良好な制御性を有する、新規かつ改善された金属酸化物半導体材料を提供することである。
簡潔に述べれば、本発明の好適な実施例に従って本発明が所望する目的を達成するために、安定したアモルファス金属酸化物材料が半導体装置内の半導体として使用するために提供され、その材料は、アモルファス半導体イオン化金属酸化物とアモルファス絶縁共有結合金属酸化物との混合物を含む。安定したアモルファス金属酸化物材料は、式ＸＯａＹＯｂおよび式Ｘ−Ｏ−Ｙのうちの１つによって表わされ、ここで、ＹＯはアモルファス絶縁共有結合金属酸化物であり、ＸＯはアモルファス半導体イオン化金属酸化物である。
本発明が所望する目的は、さらに、アモルファス半導体イオン化金属酸化物とアモルファス絶縁共有結合金属酸化物との混合物を含む半導体層を有する薄膜半導体装置において達成される。１対の端子は、半導体層と連絡するように配置され、かつ、導通チャネルを画定し、また、ゲート端子は、導通チャネルと連絡するように配置され、さらに、チャネルの導通を制御するために配置される。
本発明は、さらに、混合物を堆積する方法を含み、その方法は、結果として生じる半導体層内のキャリヤ集中を制御するために、堆積工程中に窒素を使用することを含む。
本発明の上述された目的および利点、および、さらなる特定の目的および利点は、好適な実施例に関する以下の詳細な記述および図面によって、当業者には容易に明確になるであろう。
本発明に従って、上部ゲートおよび下部ソース／ドレインを有するＴＦＴの単純化した層を示す。 本発明に従って、上部ゲートおよび上部ソース／ドレインを有するＴＦＴの単純化した層を示す。 本発明に従って、下部ゲートおよび下部ソース／ドレインを有するＴＦＴの単純化した層を示す。 本発明に従って、下部ゲートおよび上部ソース／ドレインを有するＴＦＴの単純化した層を示す。
図１には、本発明に従って、ＴＦＴ１０の一実施例の単純化された層の図が示される。ＴＦＴ１０は、基板１２を含み、それは、プラスチックのような可撓性材料、または、ガラスのような他の適切な材料等である。ソース１３およびドレイン１４は、周知の方法を用いて、間隔を空けた配置で、基板１２の上部表面内または上部表面上（以下、一般的に「上部表面上」と称する。）に形成される。金属酸化物フィルム１６は、ソース１３およびドレイン１４の両方およびそれらの間のスペースの上に部分的に重なるような関係で形成される。金属酸化物フィルム１６は、ソース／ドレインの成分間にキャリヤを導く活性層であることが理解されるであろう。好適な実施例では、金属酸化物層１６は、１００ｎｍ未満、好ましくは、５０ｎｍ未満である。薄いゲート誘電層１７は、金属酸化物フィルム１６の上に重なるような関係で形成され、また、ゲート・スタック１８は、ソース１３とドレイン１４との間のスペースの上に重なるような関係で、ゲート誘電層１７上に配置される。従って、ＴＦＴ１０は、上部ゲート、下部ソース／ドレイン型の装置である。
図２には、本発明に従って、ＴＦＴ２０の他の実施例の単純化された層の図が示される。ＴＦＴ２０は、基板２２を含み、それはプラスチックのような可撓性材料、または、ガラスのような他の適切な材料等である。金属酸化物フィルム２６は、基板２２上に堆積され、また、ソース２３およびドレイン２４は、上部表面上で間隔を空けた配置を形成するように、金属酸化物フィルム２６の上部表面の上に部分的に重なるような関係で形成される。薄いゲート誘電性層２７は、ゲート２３とドレイン２４との間のスペース内の金属酸化物フィルム２６、および、そのスペースに隣接するゲート２３およびドレイン２４の部分の上に重なるような関係で形成される。ゲート・スタック２８は、ソース２３とドレイン２４との間のスペースの上に重なるような関係で、ゲート誘電層２７上に配置される。従って、ＴＦＴ２０は、上部ゲート、上部ソース／ドレイン型の装置である。
図３には、本発明に従って、ＴＦＴ３０の他の実施例の単純化された層の図が示される。ＴＦＴ３０は基板３２を含み、それは、プラスチックのような可撓性材料、または、ガラスのような他の適切な材料等である。ゲート・スタック３８は、任意の適切かつ確立された方法によって、基板３２内に形成される。薄いゲート誘電層３７は、ゲート・スタック３８およびそれを包囲する基板３２の領域の上に重なるような関係で形成される。ソース３３およびドレイン３４は、任意の周知の方法を用いて、間隔を空けた配置で、ゲート誘電層３７の上部表面内または上部表面上（ここでは一般に「上部表面上」と称する。）に形成される。金属酸化物フィルム３６は、ソース３３およびドレイン３４の両方およびそれらの間のスペースの上に部分的に重なるような関係で形成される。パッシベーション層３９は、金属酸化物フィルム３６上に形成される。従って、ＴＦＴ３０は、下部ゲート、下部ソース／ドレイン型の装置である。
図４には、本発明に従って、ＴＦＴ４０の他の実施例の単純化された層の図が示される。ＴＦＴ４０は基板４２を含み、それは、プラスチックのような可撓性材料、または、ガラスのような他の適切な材料等である。ゲート・スタック４８は、任意の適切かつ確立された方法によって、基板４２内に形成される。薄いゲート誘電層４７は、ゲート・スタック４８およびそれを包囲する基板４２の領域の上に重なるような関係で形成される。金属酸化物フィルム４６は、ゲート・スタック４８およびその包囲領域の上に重なるような関係でゲート誘電層４７上に形成される。ソース４３およびドレイン４４は、ゲート・スタック４８の上に重なる上部表面上にそれらの間隔を画定するために、金属酸化物フィルム４６の上部表面の上に部分的に重なるような関係で形成される。オプションのパッシベーション層４９は、金属酸化物フィルム４６の露出部分、およびソース４３およびドレイン４４の周囲部分上に形成される。従って、ＴＦＴ４０は下部ゲート、上部ソース／ドレイン型の装置である。
上記の４つの薄膜トランジスタの例は、可能性のある実施例のいくつかを示したに過ぎないことを理解されたい。例えば、上記の例の各々は、シングル・ゲート・トランジスタである。ダブル・ゲート・トランジスタ（すなわち、ゲートがチャネルの上および下にある）も同様に、上記の例の全てに関して知られている。本発明は、あらゆる可能なまたは潜在的な薄膜トランジスタ、および他の薄膜装置（例えばダイオードなど）に適応することを意図している。さらに、この開示の目的のために、ＴＦＴに関する全ての例において、金属酸化物フィルムは、フィルムが基板の間に挿入される場合であっても、「基板上に堆積される」と定義されることを理解されたい。
アモルファス金属酸化物半導体材料は、それらのキャリヤ移動度が高いために、半導体装置のチャネル層内で使用するものとして望ましい。この開示の目的のために、金属酸化物半導体材料は、亜鉛酸化物、インジウム酸化物、スズ酸化物、ガリウム酸化物、カドミウム酸化物、および、それらの任意の組合せのうちの少なくとも１つを含む。しかしながら、金属酸化物半導体は、比較的不安定で、かつ、より高温で多結晶になる傾向がある。多結晶の半導体金属酸化物は、比較的大きな粒子サイズであるという欠点も含めて構造上多くの欠点を有するために、半導体装置として望ましいものではない。
当該技術分野において、現在標準の薄膜トランジスタのチャネル長は、約５ミクロンより小さいことが知られている。この開示の目的のために、用語「アモルファス」は、現在標準の薄膜トランジスタのチャネル長よりもずっと小さい（例えば、約１００ナノメータまたはそれ以下）、チャネル長に沿った粒子サイズを有する材料として定義される。
アルミニウム酸化物、ホウ素酸化物、シリコン酸化物、マグネシウム酸化物、ベリリウム酸化物、および、それらの組合せのようないくつかのアモルファス金属酸化物は、非常に安定しており、かつ、簡単には多結晶にならない。しかしながら、これらの金属酸化物は良好な半導体ではないので、通常の状態では半導体装置内で使用することができない。
いくつかのアモルファス絶縁金属酸化物をアモルファス金属酸化物半導体材料と混合することにより、アモルファス金属酸化物半導体材料の安定性を格段に改善することができることは知られている。しかしながら、絶縁アモルファス金属酸化物は、ほとんど非導電性であるので、結果として生じた混合物を通してアモルファス金属酸化物半導体材料の連続的なネットワークを提供することが必要である。それによって、キャリヤの流れは、アモルファス金属酸化物半導体材料と混合されたアモルファス金属酸化物絶縁材料によって中断されず、合成酸化物の移動度を高くすることができる。このようにして、合成酸化物の安定性は、安定した酸化物成分によって増強されるが、移動度は高いまま保たれる。さらに、異なる結果、安定性を増強するという少なくとも１つの結果を達成するために、異なる原子価または他の特性を備えたいくつかの異なるタイプの絶縁アモルファス金属酸化物が合成混合物中に含まれてもよいことが理解されるであろう。
合成混合物中で使用することができるいくつかの典型的な絶縁アモルファス金属酸化物には、ＡｌＯ、ＳｉＯ、ＭｇＯ、ＢｅＯ、ＢＯ、および、同種のもの、ならびに、それらの組合せが含まれる。一般に、絶縁アモルファス金属酸化物は、本来、より共有的であり、比較的高いエネルギーギャップ（約６ｅＶよりも大きいＥｇ）を有する。理解を容易にするために、絶縁アモルファス金属酸化物は、「共有結合金属酸化物(covalent metal oxides)」と総称する。
一般に、アモルファス金属酸化物半導体材料は、約４ｅＶ未満のＥｇの比較的低いエネルギーギャップで、本来、事実上より多くのイオンを含んでいる。理解を容易にするために、半導体アモルファス金属酸化物は、「イオン化金属酸化物(ionic metal oxides)」と総称する。
異なる原子価の金属（すなわち、周期表中の異なるグループの金属）およびその混合物は、合成混合物中の安定性または望ましい半導体特性を増強するために使用することができる。いくつかの共有結合金属酸化物は、結晶を生じさせない傾向（例えば、より高いエネルギーギャップ）があるので、より大きい安定性が加わることが解るであろう。さらに、合成混合物に加えられる、安定した、または共有結合した金属酸化物の量は、アモルファス金属酸化物半導体材料の連続的なネットワークを維持するための必要性によって決定される。
この合成混合物では、アモルファス金属酸化物半導体材料は、ＸＯによって表わされる。また、絶縁アモルファス金属酸化物は、ＹＯによって表わされる。したがって、合成混合物の式は、ＸＯａＹＯｂで表わすことができ、ここで、「ａ」は合成混合物中のアモルファス金属酸化物半導体材料（イオン化金属酸化物）の量、「ｂ」は合成混合物中の絶縁アモルファス金属酸化物材料（共有結合金属酸化物）の量である。「ａ」および「ｂ」は、０ではなく（０より大きい）、合成混合物がアモルファス金属酸化物半導体材料の連続的なネットワークを含むという要求に応じるために、「ａ」は一般に「ｂ」よりも大きいと理解すべきである。好ましくは、ｂは、材料全体の約５％より多い。さらに、アモルファス半導体のイオン化金属酸化物の量は、好ましくは、混合物の約１７％より多い。
合成混合物中のアモルファス半導体イオン化金属（Ｘ）およびアモルファス絶縁共有結合金属（Ｙ）は、いくつかの実例では酸素と直接的に原子結合を形成することができ、Ｘ−Ｏ−Ｙとして表わされる。このような実例では、式Ｘ−Ｏ−Ｙは、単に式ＸＯａＹＯｂに置換できると理解すべきである。いずれの実例においても、アモルファス半導体イオン化金属酸化物とアモルファス絶縁共有結合金属酸化物との混合物は、安定したアモルファス金属酸化物材料中に含まれることが理解されるであろう。
安定した金属酸化物をアモルファス金属酸化物半導体材料と混合することから生じる他の１つの問題は、安定した金属酸化物は酸素空孔を減少させる傾向があるということである。酸素が、通常の処理手順で堆積の間に使用される場合（すなわち５％未満）、酸素空孔を実質上減少させることができるが、合成材料の導電性（移動度）は低くなりすぎる。例えば、堆積中に酸素を使用することによって、キャリヤは、ｃｍ３当たり１０１８未満のキャリヤに減少することが知られている。したがって、合成混合物におけるキャリヤ集中を制御するために酸素を使用することができるが、非常に困難かつ繊細さを要する。
堆積中にキャリヤ集中を制御するために酸素を使用する代わりに、窒素（Ｎ２）がキャリヤ集中を減少させるために使用できることが知られている。堆積中のＮ２の存在によって、キャリヤ集中を減少させることができるが、酸素と比べて窒素はそれほど反応的ではないので、酸素と同じほど強くはない。したがって、窒素の使用はそれほど繊細さを要しないので、希望する結果を達成するのが容易である。
したがって、改善された安定性を有し、より高温で多結晶になる傾向がより少ない、新規かつ改善された金属酸化物半導体材料が示された。さらに、新規かつ改善された金属酸化物半導体材料は、高いキャリヤ移動度を有し、酸素空孔の制御に優れている。
例示目的のためにここで選択された実施例に対して、当業者であれば、様々な変更および修正を容易に想起することができるであろう。そのような修正およびバリエーションは、本発明の精神から逸脱しない限り、本発明の範囲内に包含されるとみなされ、以下の請求項の公平な解釈によってのみ評価される。
本発明は、当業者が理解および実施することができるような明瞭かつ簡潔な用語によって、完全に記述された。

Claims (30)

  1. 半導体装置内で半導体として使用するための安定したアモルファス金属酸化物材料であって、前記材料は、アモルファス半導体イオン化金属酸化物とアモルファス絶縁共有結合金属酸化物との混合物を含むことを特徴とする安定したアモルファス金属酸化物材料。
  2. 前記アモルファス半導体イオン化金属酸化物は、前記アモルファス絶縁共有結合金属酸化物よりもはるかに多い量であることを特徴とする請求項１記載の安定したアモルファス金属酸化物材料。
  3. 前記アモルファス絶縁共有結合金属酸化物の量は、前記アモルファス半導体イオン化金属酸化物が加工温度で多結晶になることを防止するのに充分であることを特徴とする請求項１記載の安定したアモルファス金属酸化物材料。
  4. 前記アモルファス絶縁共有結合金属酸化物の量は、前記アモルファス半導体イオン化金属酸化物が約２５０°Ｃから約７００°Ｃの範囲内の加工温度で多結晶になることを防止するのに充分であることを特徴とする請求項３記載の安定したアモルファス金属酸化物材料。
  5. 前記アモルファス絶縁共有結合金属酸化物の量は、前記アモルファス半導体イオン化金属酸化物の連続的なネットワークを許容するために充分に少ないことを特徴とする請求項１記載の安定したアモルファス金属酸化物材料。
  6. 前記アモルファス半導体イオン化金属酸化物の量は、前記混合物の約１７％より多いことを特徴とする請求項５記載の安定したアモルファス金属酸化物材料。
  7. 前記アモルファス絶縁共有結合金属酸化物は、前記混合物の約５％より多いことを特徴とする請求項５記載の安定したアモルファス金属酸化物材料。
  8. 前記アモルファス半導体イオン化金属酸化物は、亜鉛酸化物、インジウム酸化物、スズ酸化物、ガリウム酸化物、カドミウム酸化物、および、それらの組合せのうちの１つを含むことを特徴とする請求項１記載の安定したアモルファス金属酸化物材料。
  9. 前記アモルファス絶縁共有結合金属酸化物は、アルミニウム酸化物、シリコン酸化物、マグネシウム酸化物、ベリリウム酸化物、ホウ素酸化物、および、それらの組合せのうちの１つを含むことを特徴とする請求項１記載の安定したアモルファス金属酸化物材料。
  10. 前記混合物は、式ＸＯａＹＯｂに従って、前記アモルファス半導体イオン化金属酸化物（ＸＯ）および前記アモルファス絶縁共有結合金属酸化物（ＹＯ）を少なくとも部分的に含み、「ａ」は前記合成混合物中の前記アモルファス半導体イオン化金属酸化物の量であり、「ｂ」は前記合成混合物中の前記アモルファス絶縁共有結合金属酸化物の量であることを特徴とする請求項１記載の安定したアモルファス金属酸化物材料。
  11. 前記混合物は、式Ｘ−Ｏ−Ｙに従って、前記アモルファス半導体イオン化金属酸化物（ＸＯ）および前記アモルファス絶縁共有結合金属酸化物（ＹＯ）を少なくとも部分的に含み、前記アモルファス絶縁共有結合金属（Ｘ）および前記アモルファス半導体イオン化金属（Ｙ）は、酸素によって原子結合を形成することを特徴とする請求項１記載の安定したアモルファス金属酸化物材料。
  12. アモルファス半導体イオン化金属酸化物とアモルファス絶縁共有結合金属酸化物との混合物を含む半導体層と、
    前記半導体層と連絡するために配置され、かつ、導通チャネルを画定する１対の端子と、
    前記導通チャネルと連絡し、かつ、前記チャネルの導通を制御するために配置されたゲート端子と、
    から構成されることを特徴とする薄膜半導体装置。
  13. 前記アモルファス半導体イオン化金属酸化物は、前記のアモルファス絶縁共有結合金属酸化物よりもはるかに多い量であることを特徴とする請求項１２記載の安定したアモルファス金属酸化物材料。
  14. 前記アモルファス半導体イオン化金属酸化物の量は、前記混合物の約１７％より多いことを特徴とする請求項１３記載の安定したアモルファス金属酸化物材料。
  15. 前記アモルファス絶縁共有結合金属酸化物の量は、前記アモルファス半導体イオン化金属酸化物が加工温度で多結晶になることを防止するのに充分であることを特徴とする請求項１２記載の安定したアモルファス金属酸化物材料。
  16. 前記アモルファス絶縁共有結合金属酸化物の量は、前記アモルファス半導体イオン化金属酸化物が約２５０°Ｃから約７００°Ｃの範囲内の加工温度で多結晶になることを防止するのに充分であることを特徴とする請求項１５記載の安定したアモルファス金属酸化物材料。
  17. 前記アモルファス絶縁共有結合金属酸化物の量は、前記アモルファス半導体イオン化金属酸化物の連続的なネットワークを許容するために充分に少ないことを特徴とする請求項１２記載の安定したアモルファス金属酸化物材料。
  18. 前記アモルファス絶縁共有結合金属酸化物は、前記混合物の約５％より多いことを特徴とする請求項１７記載の安定したアモルファス金属酸化物材料。
  19. 前記アモルファス半導体イオン化金属酸化物は、亜鉛酸化物、インジウム酸化物、スズ酸化物、ガリウム酸化物、カドミウム酸化物、および、それらの組合せのうちの１つを含むことを特徴とする請求項１２記載の安定したアモルファス金属酸化物材料。
  20. 前記アモルファス絶縁共有結合金属酸化物は、アルミニウム酸化物、シリコン酸化物、マグネシウム酸化物、ベリリウム酸化物、ホウ素酸化物、および、それらの組合せのうちの１つを含むことを特徴とする請求項１２記載の安定したアモルファス金属酸化物材料。
  21. 前記混合物は、式ＸＯａＹＯｂおよび式Ｘ−Ｏ−Ｙの１つによって表され、ＹＯはアモルファス絶縁共有結合金属酸化物であり、ＸＯはアモルファス半導体イオン化金属酸化物であり、また、「ａ」は前記合成混合物中の前記アモルファス半導体イオン化金属酸化物の量であり、「ｂ」は前記合成混合物中の前記アモルファス絶縁共有結合金属酸化物の量であることを特徴とする請求項１２記載の安定したアモルファス金属酸化物材料。
  22. 半導体装置内の半導体として使用するための安定したアモルファス金属酸化物材料の層を形成する方法であって、前記方法は、
    基板上に、アモルファス半導体イオン化金属酸化物およびアモルファス絶縁共有結合金属酸化物の混合物を堆積する段階と、
    前記堆積中に、窒素を使用して前記混合物のキャリヤ集中を制御する段階と、
    から構成されることを特徴とする方法。
  23. 前記堆積する段階は、前記アモルファス絶縁共有結合金属酸化物の量よりもはるかに多い前記アモルファス半導体イオン化金属酸化物の量を堆積する段階を含むことを特徴とする請求項２２記載の方法。
  24. 前記堆積する段階は、アモルファス半導体イオン化金属酸化物の量が、前記混合物の約１７％より多い量を堆積する段階を含むことを特徴とする請求項２３記載の方法。
  25. 前記堆積する段階は、前記アモルファス半導体イオン化金属酸化物が加工温度で多結晶になることを防止するのに充分な前記アモルファス絶縁共有結合金属酸化物の量を堆積する段階を含むことを特徴とする請求項２３記載の方法。
  26. 前記堆積する段階は、前記アモルファス半導体イオン化金属酸化物が約２５０°Ｃから約７００°Ｃの範囲内の温度で多結晶になることを防止するのに充分なアモルファス絶縁共有結合金属酸化物の量を堆積する段階を含むことを特徴とする請求項２５記載の方法。
  27. 前記堆積する段階は、前記アモルファス半導体イオン化金属酸化物に連続的なネットワークを許容するために充分に少ないアモルファス絶縁共有結合金属酸化物の量を堆積する段階を含むことを特徴とする請求項２２記載の方法。
  28. 前記堆積する段階は、前記混合物の約５％より多いアモルファス絶縁共有結合金属酸化物の量を堆積する段階を含むことを特徴とする請求項２５記載の方法。
  29. 前記堆積する段階は、亜鉛酸化物、インジウム酸化物、スズ酸化物、ガリウム酸化物、カドミウム酸化物、および、それらの組合せのうちの１つを含むアモルファス半導体イオン化金属酸化物を堆積する段階を含むことを特徴とする請求項２２記載の方法。
  30. 前記堆積する段階は、アルミニウム酸化物、シリコン酸化物、マグネシウム酸化物、ベリリウム酸化物、ホウ素酸化物、および、それらの組合せのうちの１つを含むアモルファス絶縁共有結合金属酸化物を堆積する段階を含むことを特徴とする請求項２２記載の方法。
JP2011526238A 2008-09-08 2009-09-04 安定したアモルファス金属酸化物半導体 Pending JP2012502486A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/206,615 US9306078B2 (en) 2008-09-08 2008-09-08 Stable amorphous metal oxide semiconductor
US12/206,615 2008-09-08
PCT/US2009/056079 WO2010028269A2 (en) 2008-09-08 2009-09-04 Stable amorphous metal oxide semiconductor

Publications (1)

Publication Number Publication Date
JP2012502486A true JP2012502486A (ja) 2012-01-26

Family

ID=41797888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011526238A Pending JP2012502486A (ja) 2008-09-08 2009-09-04 安定したアモルファス金属酸化物半導体

Country Status (6)

Country Link
US (4) US9306078B2 (ja)
EP (1) EP2324492A4 (ja)
JP (1) JP2012502486A (ja)
KR (1) KR20110050660A (ja)
CN (2) CN104022155B (ja)
WO (1) WO2010028269A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835918B2 (en) 2011-09-16 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017218675A (ja) * 2016-06-03 2017-12-14 株式会社半導体エネルギー研究所 スパッタリングターゲット、酸化物半導体、酸窒化物半導体およびトランジスタ
JP2018002583A (ja) * 2016-06-24 2018-01-11 株式会社半導体エネルギー研究所 金属酸化物
JP2020174213A (ja) * 2016-06-27 2020-10-22 株式会社半導体エネルギー研究所 トランジスタ
JP2022169523A (ja) * 2016-09-12 2022-11-09 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9306078B2 (en) * 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101470811B1 (ko) * 2009-09-16 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5806905B2 (ja) 2011-09-30 2015-11-10 株式会社半導体エネルギー研究所 半導体装置
JP5912394B2 (ja) * 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
US9236494B2 (en) 2011-12-13 2016-01-12 E Ink Holdings Inc. Field effect transistor
US9490374B1 (en) * 2012-05-04 2016-11-08 Radiation Monitoring Devices, Inc. Radiation detectors
US10367071B2 (en) 2014-12-19 2019-07-30 Nxp Usa, Inc. Method and structure for a large-grain high-k dielectric
CN108352358B (zh) 2015-10-13 2022-07-26 非结晶公司 非晶金属薄膜非线性电阻器
US9496415B1 (en) 2015-12-02 2016-11-15 International Business Machines Corporation Structure and process for overturned thin film device with self-aligned gate and S/D contacts
TWI737665B (zh) 2016-07-01 2021-09-01 日商半導體能源硏究所股份有限公司 半導體裝置以及半導體裝置的製造方法
US10672898B2 (en) 2016-07-07 2020-06-02 Amorphyx, Incorporated Amorphous metal hot electron transistor
TWI875084B (zh) 2016-07-11 2025-03-01 日商半導體能源研究所股份有限公司 金屬氧化物及半導體裝置
TWI720097B (zh) 2016-07-11 2021-03-01 日商半導體能源硏究所股份有限公司 濺射靶材及濺射靶材的製造方法
CN106784313A (zh) * 2016-12-27 2017-05-31 武汉华星光电技术有限公司 有机薄膜晶体管及其制备方法
GB201708242D0 (en) * 2017-05-23 2017-07-05 Univ Bradford Radiation shield
CN109841735B (zh) * 2017-09-30 2020-11-06 Tcl科技集团股份有限公司 Tft的制备方法、用于制备tft的墨水及其制备方法
US20200251522A1 (en) * 2017-12-18 2020-08-06 Intel Corporation Substrate-gated group iii-v transistors and associated fabrication methods
KR102794026B1 (ko) 2018-03-12 2025-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 및 금속 산화물을 포함한 트랜지스터
CN111919302B (zh) 2018-03-30 2025-01-14 非结晶公司 非晶金属薄膜晶体管
CN116240630A (zh) * 2018-08-01 2023-06-09 出光兴产株式会社 晶体化合物、氧化物烧结体、溅射靶、晶质及无定形氧化物薄膜、薄膜晶体管及电子设备
TWI850295B (zh) 2018-12-07 2024-08-01 美商非結晶公司 用於基於二極體之顯示器背板之方法及電路及電子顯示器
CN110164878B (zh) * 2019-06-10 2022-05-03 惠科股份有限公司 阵列基板及其制备方法
US11024736B2 (en) 2019-08-09 2021-06-01 Micron Technology, Inc. Transistor and methods of forming integrated circuitry
US10964811B2 (en) 2019-08-09 2021-03-30 Micron Technology, Inc. Transistor and methods of forming transistors
US11542597B2 (en) 2020-04-08 2023-01-03 Applied Materials, Inc. Selective deposition of metal oxide by pulsed chemical vapor deposition
TWI912327B (zh) 2020-06-12 2026-01-21 美商非結晶公司 用於電子裝置之包括非線性組件的電路
US11501812B2 (en) * 2020-07-31 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices including ferroelectric memory and methods of forming the same
US11637175B2 (en) * 2020-12-09 2023-04-25 Micron Technology, Inc. Vertical transistors
EP4117042A1 (en) 2021-07-03 2023-01-11 Imec VZW Mixed metal oxide

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186319A (ja) * 2004-11-10 2006-07-13 Canon Inc 発光装置及び表示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985356A (en) 1994-10-18 1999-11-16 The Regents Of The University Of California Combinatorial synthesis of novel materials
US6380558B1 (en) * 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3884976B2 (ja) 2002-02-22 2007-02-21 株式会社ルネサステクノロジ 半導体記憶装置およびテスト方法
US7002179B2 (en) * 2003-03-14 2006-02-21 Rohm Co., Ltd. ZnO system semiconductor device
US7723394B2 (en) * 2003-11-17 2010-05-25 Los Alamos National Security, Llc Nanocrystal/sol-gel nanocomposites
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7675133B2 (en) * 2004-06-17 2010-03-09 Burgener Ii Robert H Persistent p-type group II-IV semiconductors
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP2007053279A (ja) * 2005-08-19 2007-03-01 Elpida Memory Inc 半導体装置の製造方法
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
US8642413B2 (en) * 2006-09-14 2014-02-04 Intel Corporation Formation of strain-inducing films using hydrogenated amorphous silicon
JP2010512664A (ja) * 2006-12-11 2010-04-22 ルーメンツ リミテッド ライアビリティ カンパニー 酸化亜鉛多接合光電池及び光電子装置
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
TWI379438B (en) * 2007-03-02 2012-12-11 Miin Jang Chen Zinc-oxide-based semiconductor light-emitting device and method of fabricating the same
US20080299771A1 (en) * 2007-06-04 2008-12-04 Irving Lyn M Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US9306078B2 (en) * 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186319A (ja) * 2004-11-10 2006-07-13 Canon Inc 発光装置及び表示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835918B2 (en) 2011-09-16 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9105732B2 (en) 2011-09-16 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017218675A (ja) * 2016-06-03 2017-12-14 株式会社半導体エネルギー研究所 スパッタリングターゲット、酸化物半導体、酸窒化物半導体およびトランジスタ
JP2022161934A (ja) * 2016-06-03 2022-10-21 株式会社半導体エネルギー研究所 半導体装置
US11482625B2 (en) 2016-06-03 2022-10-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
JP7360515B2 (ja) 2016-06-03 2023-10-12 株式会社半導体エネルギー研究所 半導体装置
US11929438B2 (en) 2016-06-03 2024-03-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor and transistor
JP2018002583A (ja) * 2016-06-24 2018-01-11 株式会社半導体エネルギー研究所 金属酸化物
JP2020174213A (ja) * 2016-06-27 2020-10-22 株式会社半導体エネルギー研究所 トランジスタ
JP7025488B2 (ja) 2016-06-27 2022-02-24 株式会社半導体エネルギー研究所 トランジスタ
JP2022169523A (ja) * 2016-09-12 2022-11-09 株式会社半導体エネルギー研究所 半導体装置
JP7560512B2 (ja) 2016-09-12 2024-10-02 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
CN104022155B (zh) 2017-01-04
US9099563B2 (en) 2015-08-04
KR20110050660A (ko) 2011-05-16
CN104022155A (zh) 2014-09-03
WO2010028269A3 (en) 2010-04-29
US8907336B2 (en) 2014-12-09
EP2324492A2 (en) 2011-05-25
EP2324492A4 (en) 2015-04-22
WO2010028269A2 (en) 2010-03-11
US20100059742A1 (en) 2010-03-11
US20130143395A1 (en) 2013-06-06
US20150115260A1 (en) 2015-04-30
CN102150247B (zh) 2014-05-21
US9306078B2 (en) 2016-04-05
US20160197139A1 (en) 2016-07-07
CN102150247A (zh) 2011-08-10

Similar Documents

Publication Publication Date Title
JP2012502486A (ja) 安定したアモルファス金属酸化物半導体
Sheng et al. Amorphous IGZO TFT with high mobility of∼ 70 cm2/(V s) via vertical dimension control using PEALD
Hur et al. High-performance thin-film transistor with atomic layer deposition (ALD)-derived indium–gallium oxide channel for back-end-of-line compatible transistor applications: Cation combinatorial approach
JP6567150B2 (ja) 半導体装置
Chen et al. High-performance single-crystalline arsenic-doped indium oxide nanowires for transparent thin-film transistors and active matrix organic light-emitting diode displays
Kim et al. Thermally activated defect engineering for highly stable and uniform ALD-amorphous IGZO TFTs with high-temperature compatibility
US10439074B2 (en) Semiconductor device
Ahn et al. Artificial semiconductor/insulator superlattice channel structure for high-performance oxide thin-film transistors
Park et al. The influence of SiOx and SiNx passivation on the negative bias stability of Hf–In–Zn–O thin film transistors under illumination
Kim et al. Boosting carrier mobility in zinc oxynitride thin-film transistors via tantalum oxide encapsulation
CN102939658B (zh) 薄膜晶体管
TW202403403A (zh) 半導體裝置
Yadav et al. Optimization of surface morphology to reduce the effect of grain boundaries and contact resistance in small molecule based thin film transistors
CN101548389A (zh) 底栅型薄膜晶体管、其制造方法及显示装置
WO2012014999A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
Kim et al. Strong immunity to drain-induced barrier lowering in ALD-grown preferentially oriented indium gallium oxide transistors
Kim et al. High-mobility crystalline hexagonal homologous compound IZTO thin-film transistors for next-generation active-matrix organic light-emitting diode displays: A metal-induced crystallization approach
Kato et al. ZnO/Si and ZnO/Ge bilayer tunneling field effect transistors: Experimental characterization of electrical properties
Itoh et al. Fabrication of InGaN thin-film transistors using pulsed sputtering deposition
Baek et al. Comparative study of antimony doping effects on the performance of solution-processed ZIO and ZTO field-effect transistors
Chen et al. Improving performance of Tin-Doped-Zinc-Oxide thin-film transistors by optimizing channel structure
Gui et al. High Mobility and Excellent Stability of Solution-Processed Heterojunction-Channel IGO/AIGO TFT
Lee et al. Characteristics of Ultrathin Indium Oxide Thin‐Film Transistors with Diverse Channel Lengths Fabricated by Atomic Layer Deposition
Park et al. The effect of UV-assisted cleaning on the performance and stability of amorphous oxide semiconductor thin-film transistors under illumination
Gogoi Thermally deposited Ag-doped CdS thin film transistors with high-k rare-earth oxide Nd2O3 as gate dielectric

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20120910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131023

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131031

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140901

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140904

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141009

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141015

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141107

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150717

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150914

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160302

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160428