JP2012507885A - 減少された電力消費送信機 - Google Patents

Abstract

典型的な実施形態は、送信機の電力消費をダイナミックに調整するためのデジタル制御ブロックと、及びそれぞれが該送信機中の１つの電力消費レベルに対応する複数のバイアスモードを備えた第１のダイバ増幅器回路とを開示し、該デジタル制御ブロックは該送信機の電力消費を調整するために１つの選択されたバイアスモードで動作するように該第１のダイバ増幅器回路に命令する。
【選択図】図２

Description

本願は一般に送信機に関するものであり、具体的には無線周波数（ＲＦ）送信機における電力消費を減少させる技術に関する。

通信システムにおいて、送信機は移動局モデム（ＭＳＭ）からベース・バンド信号を受信し、１またはそれより多くのミキサを使用して該ベース・バンド信号を無線周波数（ＲＦ）にアップコンバートし(up-converts)、その後、１つのアンテナを介した送信のために、複数のドライバ増幅器(driver amplifiers)及び複数の電力増幅器を介してのように、ＲＦ信号を増幅する。

電力効率は、最新の無線用途において、特にハンドセット・デバイスにおいて重要である。何故ならそれは、より良い電力効率が一般に該ハンドセットのユーザのより長い通話時間を意味するからである。無線トランシーバにおけるその電力効率のボトルネック(bottleneck)は、送信機である。該送信機の複数のブロック中で、最も電力を消費するものは、電力増幅器（ＰＡ）及びドライバ増幅器（ＤＡ）を含む増幅器である。送信パスに沿った他の送信機の複数のブロックもまた、該送信機の全体的な電力消費の一因となる。

したがって、複数の無線デバイスの複数の送信機の複数のブロック中での電力消費を減少させることが技術的に必要とされている。

図１は、該開示の複数の典型的な実施形態が行われることができる例示的な無線通信環境を示す。 図２は、該開示の典型的な実施形態を示す。 図３Ａは、該開示の典型的な方法を示すフローチャートである。 図３Ｂは、該開示の典型的な方法を示すフローチャートである。 図３Ｃは、該開示の典型的な方法を示すフローチャートである。 図３Ｄは、該開示の典型的な方法を示すフローチャートである。 図４は、該開示の別の典型的な実施形態を示す。 図５Ａは、該開示の典型的な方法を示すフローチャートである。 図５Ｂは、該開示の典型的な方法を示すフローチャートである。 図５Ｃは、該開示の典型的な方法を示すフローチャートである。

ここに記載された技術は、無線周波数の受信が望まれる任意の電気的または電子的環境における任意の電子的設定(setting)に関して使用されることができ、適用可能である。典型的な目的だけのために、ここに記載された典型的な複数の実施形態は、無線通信環境に関連して示されている。もっとも、それらは、このようなものに限定されることを意図されているのではなく、複数のセルホン(cell-phones)、複数の基地局、及び複数のケーブル・セット・トップ・ボックス等のような無線周波数送信及び受信を使用する任意の有線または無線通信設定に適用可能である。

ここに記載された複数の技術は、ＣＤＭＡ、ＴＤＭＡ、ＦＤＭＡ、ＯＦＤＭＡ及びＳＣ−ＦＤＭＡネットワークのような無線通信ネットワークのような様々な無線通信ネットワークに使用され得る。「ネットワーク」、「システム」という用語はしばしば交換可能に使用される。ＣＤＭＡネットワークは、ユニバーサル地上無線アクセス(Universal Terrestrial Radio Access (UTRA)）、ｃｄｍａ２０００等のような無線テクノロジーを実現し得る。ＵＴＲＡは、広帯域CDMA (W-CDMA)、ロー・チップ・レート（Low Chip Rate (LCR）)、ハイ・チップ・レート(High Chip Rate(HCR)）等を含む。ｃｄｍａ２０００はＩＳ−２０００、ＩＳ−９５、及びＩＳ−８５６標準をカバーする。ＴＤＭＡネットワークは、移動体通信用グローバルシステム(Global System for Mobile Communications:ＧＳＭ（登録商標））のような無線テクノロジーを実現し得る。ＯＦＤＭＡネットワークは、進化型(Evolved)ＵＴＲＡ（Ｅ-ＵＴＲＡ）、ウルトラ・モバイル・ブロードバンド（Ultra Mobile Broadband:ＵＭＢ）、ＩＥＥＥ ８０２．１１（Ｗｉ-Ｆｉ）、ＩＥＥＥ ８０２．１６（ＷｉＭＡＸ）、ＩＥＥＥ ８０２．２０、フラッシュＯＦＤＭ（登録商標）等のような無線テクノロジーを実現することができる。これらの種々の無線テクノロジー及び標準は、技術的に知られている。ＵＴＲＡ、Ｅ-UTRA及びＧＳＭは、「第３世代パートナーシップ・プロジェクト」（３ＧＰＰ）と命名された団体からの複数の文献に記載されている。ｃｄｍａ２０００は、「第３世代パートナーシップ・プロジェクト２」（３ＧＰＰ２）と命名された団体からの複数の文献に記載されている。３ＧＰＰ及び３ＧＰＰ２の文献は公的に入手可能である。簡明化のために、該複数のテクノロジーのある複数の観点が、複数の３ＧＰＰネットワークに関して下記に記載される。

「典型的な」という単語は、「例(example)、インスタンス(instance)あるいは例示として役立つこと」を意味するためにここにおいて使用されている。

ここにおいて「典型的」と記載された任意の実施形態は、他の複数の実施形態に対して好ましいまたは有効なものとして必ずしも解釈されるものではない。

図１は、マルチプル(multiple)の無線通信システム１２０及び１２２と通信することができるマルチアンテナ無線デバイスのような、無線デバイス１１０ならびに通信システム１２０及び１２２を備える典型的な無線通信環境１を示す。無線システム１２０は、例えばＩＳ−２０００（一般にＣＤＭＡ １ｘと呼ばれる）、ＩＳ−８５６（一般にＣＤＭＡ １ｘＥＶ−ＤＯと呼ばれる）、ＩＳ−９５、Ｗ−ＣＤＭＡ等のような、１またはそれより多くのＣＤＭＡ標準を実施し得るＣＤＭＡシステムであることができる。無線システム１２０はベース・トランシーバ・システム(base transceiver system（ＢＴＳ）)１３０及び移動スイッチングセンタ（ＭＳＣ）１４０を含む。ＢＴＳ １３０はそのカバレージエリア下で複数の無線デバイスにオーバー・ジ・エア(over-the-air)通信を提供する。ＭＳＣ １４０は無線システム１２０において複数のＢＴＳに結合され、これら複数のＢＴＳに調整(coordination)と制御を提供する。無線システム１２２は、例えばＧＳＭのような、１またはそれより多くのＴＤＭＡ標準を実施し得るＴＤＭＡシステムであることができる。無線システム１２２は、ノードＢ １３２及び無線ネットワーク・コントローラ（ＲＮＣ）１４２を含んでいる。ノードＢ １３２はそのカバレージエリア下で複数の無線デバイスにオーバー・ジ・エア通信を提供する。ＲＮＣ １４２は無線システム１２２において複数のノードＢに結合され、これら複数のノードＢに調整と制御を提供する。一般に、ＢＴＳ １３０及びノードＢ １３２は、複数の無線デバイスに通信カバレージを提供し及び基地局あるいは他のある用語として呼ばれることもできる固定局である。ＭＳＣ １４０及びＲＮＣ １４２は、該複数の基地局に調整と制御を提供し及び他の用語で呼ばれることもできる複数のネットワーク・エンティティ(network entities)である。

無線デバイス１１０は、セルターホン(cellular phone)、パーソナル・デジタル・アシスタント（personal digital assistant(ＰＤＡ)）、無線使用可能なコンピュータ、あるいは他のある無線通信ユニットまたはデバイスであることができる。無線デバイス１１０はまた、移動局（３ＧＰＰ２用語）、ユーザ装置(user equipment(ＵＥ))（３ＧＰＰ用語）、アクセス端末、あるいは他のある用語と呼ばれることができる。無線デバイス１１０は、例えば１つの外部アンテナ及び１またはそれより多くの内部アンテナ等の、マルチプル・アンテナを備えている。マルチプル・アンテナは、フェージング、マルチパス、干渉等のような有害なパス作用に対してダイバーシティを提供するために使用され得る。送信エンティティにおいて１つのアンテナから送信されたＲＦ変調された信号は、複数の見通し線(line-of-sight)パス及び／またはが複数の反射されたパスを介して無線デバイスにおける該マルチプル・アンテナに達することができる。少なくとも１つの伝搬パスは典型的に無線デバイス１１０における各受信アンテナと該送信アンテナとの間に存在する。様々な受信アンテナの複数の伝搬パスが独立している場合、これは一般に少なくとも事実であるが、マルチプル・アンテナが該ＲＦ変調された信号を受信するために使用されるとき、ダイバーシティは増加し、及び該受信された信号品質は改善する。

無線デバイス１１０は、衛星１５０から複数の信号を受信することができるかもしれないし、あるいは受信できないかもしれない。衛星１５０は、よく知られた全地球測位システム（ＧＰＳ）、欧州のガリレオ・システム(Galileo system)、あるいは他のある複数のシステムのような衛星測位システムに属することができる。各ＧＰＳ衛星は、地球上のＧＰＳ受信機が該ＧＰＳ信号の到着時間（ＴＯＡ）を測定することを可能にする情報で符号化されたＧＰＳ信号を送信する。十分な数のＧＰＳ衛星の測定は、該ＧＰＳ受信機のために正確な三次元の位置推定を得るために使用されることができる。一般に、該無線デバイス１１０は、様々な無線テクノロジー（例えば、ＣＤＭＡ、ＧＳＭ、ＧＰＳ等）の任意の数の無線システムと通信することができるかもしれない。

図２は典型的な無線デバイス１１０を示す簡単化されたブロック図である。

無線デバイス１１０は、外部アンテナであることができる主アンテナのようなアンテナ２０２にその一方の端部が結合し、及びパス２２６を介してのように移動極モデム（ＭＳＭ）２２０とその他方の端部が通信しているＳＡＷろ波(SAW-filtered)送信機のような、典型的な無線周波数（ＲＦ）送信機２１０を含む。ＭＳＭ２２０は、メモリ２２２と通信しているプロセッサ２２４を備える。

図２に示されるように、ＣＤＭＡ送信機のような典型的な送信機２２０は、送信機２１０の電力消費をダイナミックに調整するためにデジタル制御ブロック２５０と、複数のバイアス・モードを有するダイバ(diver)増幅器回路ＤＡ１ ２３８とを含む。各バイアス・モードは該送信機２１０中の電力消費レベルに対応する。デジタル制御ブロック２５０は、以下において図３Ａ−Ｄに関連して詳細に説明されるように、該送信機２２０の電力消費を調整するために選択されたバイアス・モードで動作するように該ダイバ増幅器回路ＤＡ１ ２３８に命令する。

典型的な実施形態においては、送信機２１０は、例えば１．２３ＭＨｚの帯域幅を用いて１５４ｋｂｐｓのピーク・アップリンク・データレートをサポートするように設計されている。該送信機２１０は、すべてのＣＤＭＡ周波数帯域において、一般にＰＣＳ及びセル帯域(Cell-bands)等のような高い及び低い帯域で動作する。該送信機２２０は、２次ＢＢフィルタのようなベース・バンド（ＢＢ）フィルタ２３０、ＢＢ可変利得増幅器（ＶＧＡ）２３２、複数のミキサのような１またはそれより多くの直接アップコンバータ(direct up-converter)２３４、ＲＦ ＶＧＡ２３６、ドライバ増幅器（ＤＡ１）２３８、及び電力増幅器（ＰＡ）２４４を備える。

典型的な実施形態において、信号送信中に、該Ｔｘディジタル・アナログ変換器（ＤＡＣ）２４０は、デジタル制御ブロック２５０によって供給される基準電流（Ｉref）を用いて直交差分(quadrature differential)Ｉ及びＱ信号を生成する。Ｉ及びＱ信号は該ＢＢフィルタ２３０に入力され、その後、該ろ波された(filtered)ＢＢ信号はＢＢ ＶＧＡ２３２を用いてミラーされ(mirrored)、それは、以下において図３Ａ−Ｄに関連して詳細に説明されるように、デジタル利得制御を用いて切り替えられる。該ＢＢ ＶＧＡの複数出力電流は、２つの相互結合された(cross-coupled)ギルバート・セル(Gilbert cell)ミキサから成る単側波帯アップコンバータ(single sideband up-converter)２３４によってのようにアップコンバートされる(up-converted)。該アップコンバータの複数の出力ＲＦ電流は、ＲＦ ＶＧＡ２３６の入力に適用され、それは、以下に図３Ａ−Ｄに関連して詳細に説明されるように、デジタル利得制御によって制御される。ＲＦ ＶＧＡ２３６の出力における差分信号は、変圧器２３７を介して該ＤＡ１ ２３８の入力へのシングルエンド(single-ended)信号に変換される。該ＤＡ１ ２３８は、以下に図３Ａ−Ｄに関連して詳細に説明されるように、デジタルで制御される複数のスイッチされる(switched)カスコード段(cascode stages)によって構成され、デジタル利得制御を提供する。ＤＡ１ ２３８の出力２３８ａに従って位置された２４１ａ、２４１ｂ及び２４１ｃのような複数のＲＦスイッチは、以下図３Ａ−Ｄに関連して詳細に説明されるように、該ＭＳＭ２２０から受取られるモード選択信号２４８に依存して、ＰＡ回路２４４を通って正常(normal)モードの出力を選択するか、あるいはＰＡバイパス・パス２４６の出力を通ってＰＡバイパス・モードを選択する。

典型的な実施形態においては、該デジタル制御ブロック２５０は、該送信機２１０の電力消費を調整するためのＴｘＤＡＣ２４０、ＢＢ−ＶＧＡ２３２、ＲＦ−ＶＧＡ２３６及びＤＡ１ ２３８のような複数の回路に命令する。該デジタル制御ブロック２５０は、ある送信機の出力電力が減少するときに該複数の回路の１またはそれより多くのものの電流消費の減少を引き起こす。典型的な実施形態では、該利得制御はデジタル式の個別のステップで実施される。その粗い利得制御は、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びＤＡ１ ２３８において実行される。ＴｘＤＡＣ２４０における細かい(fine)利得制御は、０．２５ｄＢのような、線形の利得特性(characteristic)を達成するために粗い利得曲線を補償する。該粗いおよび細かい利得制御の両者は、ルック・アップ・テーブル（ＬＵＴ）２５３を通じて行われ、それは該デジタル制御ブロック２５０中に存在することができる。

図２に示されるように、該送信機２１０は該ダイバ増幅器回路ＤＡ１ ２３８からＲＦ信号を受取るための入力２４４ａと、増幅されたＲＦ信号を出力するための出力２４４ｂを有する電力増幅器（ＰＡ）回路２４４を含む。該送信機２１０はまた、該ＰＡ回路２４４の該出力に該ダイバ増幅器回路ＤＡ１ ２３８の該出力２３８ａを接続するためのＰＡバイパス・パス２４６を含む。ダイバ増幅器回路ＤＡ１ ２３８の該出力２３８ａとＰＡ回路２４４の該出力２４４ｂとの間に位置された２４１ａ、２４１ｂ及び２４１ｃのような複数のスイッチは、該デジタル制御ブロック２５０がＰＡ回路２４４を含むパスまたはＰＡバイパス・パス２４６のうちの１つを選択することを可能にする。典型的な実施形態では、該送信機２１０はまた、該ダイバ増幅器回路ＤＡ１ ２３８により該ＰＡ回路２４４に供給される該ＲＦ信号をろ波する(filter)ために該ＰＡ回路２４４の該入力２４４ａと、該スイッチ２４１ａの後のような、該ダイバ増幅器回路ＤＡ１ ２３８の該出力２３８ａとの間に位置された表面弾性波（ＳＡＷ）フィルタ２５２を含む。

正常な典型的な動作モード（すなわち、ＰＡ２４４の出力２４４ｂにおける高い電力）において、ＤＡ１ ２３８の出力は、ＲＦスイッチ２４１ａによって及びＲＦ ＳＡＷフィルタ２５２を通って該ＰＡ２４４に７ｄＢｍまでの出力電力を供給する(deliver)。該ＰＡバイパス・モード（すなわち、該ＰＡ２４４の出力における低いおよび中間の電力）において、ＤＡ１２３８の出力は、ＲＦスイッチ２４１ｂ及び２４１ｃによって該ＰＡ２４４の出力２４４ｂへの９ｄＢｍより大きい出力電力を生成し、それによりＰＡ２４４をバイパスし、はるかに良好な電力消費を達成する。

図３Ａ−Ｄは、上記の図２に関連して該開示の典型的な複数の方法を示すフローチャートである。図３Ａ中に示されているように、プロセス全体は、無線周波数（ＲＦ）送信機２１０の電力消費がデジタル制御ブロック２５０から受取られるもののような複数のデジタル制御命令を介してダイナミックに調整されるブロック３００において始まる。典型的な実施形態では、該複数のデジタル制御命令は、ＴｘＤＡＣ２４０へのベース・バンド（ＢＢ）利得制御（ＧＣ）命令２５１ａ、ＢＢ ＶＧＡ２３２へのＢＢ−ＶＧＡ−ＧＣ命令２５１ｂ、ＲＦ ＶＧＡ、２３６への複数のＲＦ利得制御（ＧＣ）命令２５１ｃ及びダイバ増幅器回路ＤＡ１ ２３８への複数の利得制御（ＧＣ）命令２５１ｄ、ならびにスイッチ２４１ａ、２４１ｂ及び２４１ｃのうちの１つまたはそれより多くのものを開くまたは閉じるための複数のコマンド命令(command instructions)２５１ｅを含むが、しかしそれらに限定されない。典型的な実施形態では、該複数の制御命令２５１ａ−ｅは８ビットである。次にブロック３１０において、該デジタル制御命令２５１ｄに基づいて、該ダイバ増幅器回路ＤＡ１ ２３８のバイアス・モードは、高いバイアス・モードあるいは低いバイアス・モードのような、ダイバ増幅器回路ＤＡ１ ２３８の複数のバイアス・モードから選択される。典型的な実施形態では、該複数のバイアス・モードは該ダイバ増幅器回路ＤＡ１ ２３８中の複数の動作している電力消費レベルに対応し、したがって該送信機２１０中の全ての複数の動作している電力消費レベルに対応する。その後、プロセス全体は終了する。

図３Ｂは、図３Ａのブロック３００中の複数の動作をさらに詳細に示すフローチャートである。そのプロセスは、無線周波数（ＲＦ）送信機２１０の電力消費が、デジタル制御ブロック２５０においてＭＳＭ２２０から受取られた複数のデジタル制御命令２２６ａのような、受取られた複数のデジタル制御命令を介してダイナミックに調整されるブロック３３０において始まる。典型的な実施形態中で、該受取られた複数のデジタル制御命令２２６ａは８ビットである。

次にブロック３４０において、該受取られた信号２６２ａは、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びダイバ増幅器回路ＤＡ１ ２３８のうちの１またはそれより多くのものの所定の電流消費特性に該デジタル制御ブロック２５０によりマップされる。該マップすることは、該送信機２１０の全体的な電力消費が該受けられた信号２６２ａを介して該ＭＳＭ２２０により要求される電力消費レベルと合致するように、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びダイバ増幅器回路ＤＡ１ ２３８の各々がどの電流レベルで動作すべきかを決定する。典型的な実施形態においては、デジタル制御ブロック２５０の内部または外部にあることができるルックアップ・テーブル（ＬＵＴ）２５３は該マップすることのために使用される。

典型的な実施形態においては、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びダイバ増幅器回路ＤＡ１ ２３８のうちの１またはそれより多くのものは、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びダイバ増幅器回路ＤＡ１ ２３８中の複数のトランジスタの１セットに対応する３またはそれより多い複数の利得段(gain stages)を有する。典型的な実施形態では、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びダイバ増幅器回路ＤＡ１ ２３８のうちの１またはそれより多くのものは、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びダイバ増幅器回路ＤＡ１ ２３８中の２５５個のトランジスタの１セットに対応する２５６の利得段階を有する。これらのトランジスタをオンまたはオフにすることにより、該デジタル制御ブロック２５０はＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びダイバ増幅器回路ＤＡ１ ２３８の各々の該電力消費レベルを調整することができ、それは結果的に該送信機２１０全体の電力消費を調整することとなる。ブロック３４０に後続して、そのフローはその後図３Ａのブロック３００に戻る。

図３Ｃは、図３Ａのブロック３００中の複数の動作をさらに詳細に示すフローチャートである。プロセスは、該送信機２１０の出力電力が低いとき、ＰＡバイパス・パス２４６が選択されるブロック３５０において始まる。典型的な実施形態では、該選択は、スイッチ２４１ａを開いてスイッチ２４１ｂ及び２４１ｃを閉じる複数の制御命令２５１ｅを介して該デジタル制御ブロック２５０によってなされる。典型的な実施形態において、該送信機の出力電力が低いとき、ＰＡ回路２４４もまた、該ＭＳＭ２２０から受取られた複数の制御命令２４８を介してのように、オフにされる。次にブロック３６０において、該送信機２１０の出力電力が高いとき、該ＰＡ回路２４４は選択される。典型的な実施形態では、該選択は、スイッチ２４１ａを閉じてスイッチ２４１ｂ及び２４１ｃを開く複数の制御命令２５１ｅを介して該デジタル制御ブロック２５０によりなされる。ブロック３６０に後続して、フローはその後図３Ａのブロック３００に戻る。

図３Ｄは、図３Ａのブロック３１０中の複数の動作をさらに詳細に示すフローチャートである。そのプロセスは、該送信機２１０の出力電力が低いとき、低いバイアス・モードが該ダイバ増幅器回路ＤＡ１ ２３８のために選択されるブロック３７０において始まる。典型的な実施形態では、該選択は複数の制御命令２５１ｄを介して該デジタル制御ブロック２５０によってなされる。次にブロック３８０において、該送信機２１０の出力電力が高いとき、高いバイアス・モードは該ダイバ増幅器回路ＤＡ１ ２３８のために選ばれる。典型的な実施形態においては、該選択は複数の制御命令２５１ｄを介して該デジタル制御ブロック２５０によりなされる。ブロック３８０に後続して、フローはその後図３Ａのブロック３１０に戻される。

典型的な実施形態では、図３Ａ−Ｄに関連して説明された複数の動作は一緒に行われる。例えば、該ＭＳＭ２２０が該送信機２１０のために低い出力電力シナリオを選んでいる制御信号２２６ａの受取りに後続して、該デジタル制御ブロック２５０は、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ ２３２、ＲＦ ＶＧＡ２３６及びダイバ増幅器回路ＤＡ１ ２３８の所定の電流消費特性に該制御信号２２６ａを最初にマップする。該デジタル制御ブロック２５０はその後、いくつかのそれらのトランジスタをオンまたはオフにすることにより該マップされた特性に対応する利得状態で動作するようにＴｘＤＡＣ２４０、ＢＢ ＶＧＡ ２３２、ＲＦ ＶＧＡ２３６及びダイバ増幅器回路ＤＡ１ ２３８の各々に命令する。該デジタル制御ブロック２５０はまた、スイッチ２４１ａを開いてスイッチ２４１ｂ及び２４１ｃを閉じることによりＰＡバイパス・パス２４６の選択を命令する。該ＭＳＭ２２０はまた、複数の命令２４８を介してＰＡ回路２４４をオフにする。該デジタル制御ブロック２５０はまた、複数の制御命令２５１ｄを介して該ダイバ増幅器回路ＤＡ１ ２３８のために低いバイアス・モードを選択する。

図４は、図２において識別されるものと同じ複数の数字を有する複数の構成要素が実質的に同じ方法で動作する該開示の別の典型的な実施形態を示す。しかしながら、この典型的な実施形態では、該送信機回路は、該ダイバ増幅器回路ＤＡ１ ２３８と共通の入力２３８ａ有する別のダイバ増幅器回路ＤＡ２ ２３９を含む。図２に関連して上記に説明されたダイバ増幅器回路ＤＡ１ ２３８のように、該デジタル制御ブロック２５０は、受取られた信号２２６ａに基づいて、該送信機２１０の電力消費を調整するために複数のバイアス・モードから選択されたバイアス・モードで動作するように該ダイバ増幅器回路ＤＡ２ ２３９に命令する。図４に示された送信機２１０は、ＰＡバイパス・パス２４６の選択を可能にするためにＰＡ回路２４４の出力２４４ｂとダイバ増幅器回路ＤＡ２ ２３９の出力との間に位置されたスイッチ２４１ｃを有する。ダイバ増幅器回路ＤＡ１ ２３８のように、該ダイバ増幅器回路ＤＡ２ ２３９は、そのダイバ増幅器回路ＤＡ２ ２３９中の複数のトランジスタの１セットに対応する３またはそれより多い、複数の利得段を有する。典型的な実施形態では、該ダイバ増幅器回路ＤＡ２ ２３９はダイバ増幅器回路ＤＡ２ ２３９中の２５５個のトランジスタの１セットに対応する２５６の利得段を有する。これらのトランジスタをオンまたはオフにすることにより、該デジタル制御ブロック２５０は、該ダイバ増幅器回路ＤＡ２ ２３９の電力消費レベルを調整することができ、それは結果的に該送信機２１０全体の電力消費を調整することとなる。

図５Ａ−Ｃは、上記の図４に関連して該開示の典型的な複数の方法を示すフローチャートである。図５Ａ中に示されているように、プロセス全体は、無線周波数（ＲＦ）送信機２１０の電力消費がデジタル制御ブロック２５０から受取られるもののような、複数のデジタル制御命令を介してダイナミックに調整されるブロック５００において始まる。典型的な実施形態では、該複数のデジタル制御命令は、ＴｘＤＡＣ２４０へのベース・バンド（ＢＢ）利得制御（ＧＣ）命令２５１ａ、ＢＢ ＶＧＡ ２３２へのＢＢ−ＶＧＡ−ＧＣ命令２５１ｂ、ＲＦ ＶＧＡ２３６への複数のＲＦ利得制御（ＧＣ）命令２５１ｃ、及びダイバ増幅器回路ＤＡ１ ２３８及びＤＡ２ ２３９への複数の利得制御（ＧＣ）命令２５１ｄ、ならびにスイッチ２４１ｃを開くまたは閉じるための複数のコマンド命令２５１ｅを含むが、しかしそれらに限定されない。典型的な実施形態では、複数の制御命令２５１ａ−ｅは８ビットである。次にブロック５１０において、該ダイバ増幅器回路ＤＡ１ ２３８のバイアス・モードは、複数のデジタル制御命令２５１ｄに基づいて、高いバイアス・モードあるいは低いバイアス・モードのような、ダイバ増幅器回路ＤＡ１ ２３８の複数のバイアス・モードから選択される。次にブロック５３０において、該ダイバ増幅器回路ＤＡ２ ２３９のバイアス・モードは、複数のデジタル制御命令２５１ｄに基づいて、高いバイアス・モードあるいは低いバイアス・モードのような、ダイバ増幅器回路ＤＡ２ ２３９の複数のバイアス・モードから選択される。典型的な実施形態では、該複数のバイアス・モードは、ダイバ増幅器回路ＤＡ１ ２３８及びＤＡ２ ２３９の中の複数の動作している出力消費レベルに対応し、したがって該送信機２１０中の全ての複数の動作している出力消費レベルに対応する。その後、プロセス全体は終了する。

図５Ｂは、図５Ａのブロック５００中の複数の動作をさらに詳細に示すフローチャートである。そのプロセスは、無線周波数（ＲＦ）送信機２１０の電力消費が、デジタル制御ブロック２５０においてＭＳＭ２２０から受取られた複数のデジタル制御命令２２６ａのような、受取られた複数のデジタル制御命令を介してダイナミックに調整されるブロック５７０において始まる。典型的な実施形態中で、該受取られた複数のデジタル制御命令２２６ａは８ビットである。

次にブロック５８０において、該受取られた信号２６２ａは、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びダイバ増幅器回路ＤＡ１ ２３８及びＤＡ２ ２３９のうちの１またはそれより多くのものの所定の電流消費特性に該デジタル制御ブロック２５０によりマップされる。該マップすることは、該送信機２１０の全体的な電力消費が該受けられた信号２６２ａを介して該ＭＳＭ２２０により要求される電力消費レベルと合致するように、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びダイバ増幅器回路ＤＡ１ ２３８及びＤＡ２ ２３９の各々がどの電流レベルで動作すべきかを決定する。典型的な実施形態においては、デジタル制御ブロック２５０の内部または外部にあることができるルックアップ・テーブル（ＬＵＴ）２５３は該マップすることのために使用される。
典型的な実施形態においては、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びダイバ増幅器回路ＤＡ１ ２３８及びＤＡ２ ２３９のうちの１またはそれより多くのものは、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びダイバ増幅器回路ＤＡ１ ２３８及びＤＡ２ ２３９中の複数のトランジスタの１セットに対応する３またはそれより多い複数の利得段(gain stages)を有する。典型的な実施形態では、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びダイバ増幅器回路ＤＡ１ ２３８及びＤＡ２ ２３９のうちの１またはそれより多くのものは、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びダイバ増幅器回路ＤＡ１ ２３８及びＤＡ２ ２３９中の２５５個のトランジスタの１セットに対応する２５６の利得段階を有する。これらのトランジスタをオンまたはオフにすることにより、該デジタル制御ブロック２５０はＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びダイバ増幅器回路ＤＡ１ ２３８及びＤＡ２ ２３９の各々の該電力消費レベルを調整することができ、それは結果的に該送信機２１０全体の電力消費を調整することとなる。ブロック３４０に後続して、そのフローはその後図５Ａのブロック５００に戻る。

図５Ｃは、図５Ａのブロック５１０及び５３０中の複数の動作をさらに詳細に示すフローチャートである。プロセスはブロック５５０において始まり、そこにおいて該送信機２１０の出力電力が低いとき、該ダイバ増幅器回路ＤＡ２ ２３９及びＰＡバイパス・パス２４６が選択され、スイッチ２４１ｃは閉じられ、ダイバ増幅器回路ＤＡ１ ２３８及びＰＡ回路２４２のうちの１つまたは両者はオフにされる。典型的な実施形態では、該選択は、複数の制御命令２５１ｄ及び２５１ｅを介して該デジタル制御ブロック２５０によってなされる。次にブロック５６０において、該送信機２１０の出力電力が高いとき、ダイバ増幅器回路ＤＡ１ ２３８及び該ＰＡ回路２４２は選択され、該ダイバ増幅器回路ＤＡ２ ２３９はオフにされる。典型的な実施形態において、該送信機２１０の出力電力が高いとき、スイッチ２４１ｃは開かれる。典型的な実施形態では、該選択は、複数の制御命令２５１ｄ及び２５１ｅを介して該デジタル制御ブロック２５０によりなされる。該ダイバ増幅器回路ＤＡ１ ２３８または該ダイバ増幅器回路ＤＡ２ ２３９のいずれかの切り替え (turning) により行われる該ＰＡ回路２４４または該ＰＡバイパス・パス２４６のいずれかの該選択のため、図２に示されているスイッチ２４１ａ及び２４１ｂの実施 (implementation) はもはや不要である。ブロック５６０に後続して、フローはその後図５Ａのブロック５１０に戻る。

様々な典型的な実施形態は例示のために別々に説明されているが、それらは、別々に示されている実施形態の複数の特徴のうちのいくつかあるいは全てを有する１実施形態においては組合せられ得ることが認識されるべきである。

当業者は、情報及び複数の信号は様々な異なるテクノロジー及び技術のうちの任意のものを使用して表され得ることを理解するであろう。例えば、上記の説明にわたって参照され得るデータ、複数の命令、複数のコマンド、情報、複数の信号、複数のビット、複数の記号、及び複数のチップは、複数の電圧、複数の電流、複数の電磁波、複数の磁気フィールドまたは粒子、複数の光学フィールドまたは粒子、あるいはその任意の組合せで表わされることかできる。当業者は、該開示に関連して記載されている種々の例示的な複数の論理ブロック、複数のモジュール、複数の回路、及び複数のアルゴリズムステップが電子ハードウェア、コンピュータ・ソフトウェア、または両者の複数の組合せとして実現され得ることをさらに認識するであろう。ハードウェアとソフトウェアのこの互換性(interchangeability)を明瞭に例示するために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップは、一般にそれらの機能性(functionality)に関して上記に説明されている。このような機能性がハードウェアとして実現されるか、あるいはソフトウェアとして実現されるかは、システム全体に課される複数の設計制約や特定の用途に依存する。当業者は、各特定の用途に関して様々なやり方で該説明された機能性を実現することができるが、しかしこのような実施の決定は、この開示の技術的範囲からの逸脱を生じさせると解釈されるべきではない。

ここにおいて該開示に関連して記載された様々な例示的な複数の論理ブロック、複数のモジュール、及び複数の回路は、ここに説明されている複数のファンクション(functions)を実行するように設計された汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラム可能なゲートアレイ（ＦＰＧＡ）あるいは他のプログラム可能な論理デバイス、ディスクリートな(discrete)ゲートまたはトランジスタ論理、複数のディスクリートなハードウェア構成要素、あるいはその任意の組合せで実施または実行されることができる。汎用プロセッサはマイクロプロセッサであることができるが、しかし別の実施形態においては、該プロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、あるいは状態機械であることができる。プロセッサはまた、例えば、ＤＳＰコアに関連した１またはそれより多くのマイクロプロセッサ、複数のマイクロプロセッサ、１つのマイクロプロセッサと１つのＤＳＰの組合せ等の、複数の計算デバイスの組合せ、あるいは任意の他のこのような構成として実現され得る。

ここにおいて該開示に関して記載された１つの方法またはアルゴリズムの複数のステップは、ハードウェアにおいて、プロセッサによって実行されるソフトウェア・モジュールにおいて、あるいは該２者の組合せで直接具体化されることができる。ソフトウェア・モジュールは、ＲＡＭメモリ、フラッシュ・メモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、複数のレジスタ、ハードディスク、取外し可能ディスク、ＣＤ−ＲＯＭ、あるいは技術的に知られている任意の他の形態の記憶媒体で存在し得る。典型的な記憶媒体は、該プロセッサが該記憶媒体から情報を読取り、及び該記憶媒体に情報を書込むことができるように、該プロセッサに結合される。別の実施形態においては、該記憶媒体は該プロセッサに内蔵されていることができる。該プロセッサと該記憶媒体はＡＳＩＣ中に存在し得る。該ＡＳＩＣはユーザ端末中に存在し得る。別の実施形態では、該プロセッサと該記憶媒体は、ユーザ端末中において複数のディスクリートな構成要素として存在し得る。

上記に記載された該複数の方法は、上記に説明された複数のプロセスをコンピュータに行わせるためのコードを用いてコンピュータ可読媒体を有するコンピュータ・プログラム製品において実施され得ることに留意すべきである。１つまたはそれより多くの典型的な実施形態において、記述された複数のファンクションは、ハードウェア、ソフトウェア、ファームウェア、またはその任意の組合せで実現されることができる。ソフトウェアで実現される場合、該複数のファンクションはコンピュータ可読媒体上の１つまたはそれより多くの命令またはコードとして格納または送信されることができる。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータ プログラムの転送を容易にする任意の媒体を含む通信媒体とコンピュータ記憶媒体の両者を含む。記憶媒体は、汎用または専用計算機によりアクセスされ得る任意の入手可能な媒体であることができる。限定ではなく例示すると、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスク記憶装置、磁気ディスク記憶装置または任意の他の複数の磁気記憶デバイス、または汎用、または専用計算機、あるいは汎用または専用プロセッサによってアクセスされ得る及び複数のデータ構造または複数の命令の形態で望まれるプログラムコード手段を伝送または格納するために使用され得る任意の他の媒体、を備えることができる。さらに、いずれの接続もコンピュータ可読媒体と適切に呼ばれることができる。例えば、同軸ケーブル、光ファイバケーブル、撚線対、デジタル加入者線（ＤＳＬ）、または赤外線、無線、及びマイクロ波のような複数の無線イクノロジーを使用して、ソフトウェアがウェブサイト、サーバ、または他の遠隔発信元(source)から送信される場合、該同軸ケーブル、光ファイバ ケーブル、撚線対、ＤＳＬ、または赤外線、無線、及びマイクロ波のような複数の無線テクノロジーは、媒体の定義に含まれる。ここで使用されているディスク(disk) 及びディスク(disc)は、コンパクト ディスク（ＣＤ）、レーザ ディスク、光ディスク、デジタル多用途(versatile)ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク及びブルーレイディスク（登録商標）を含み、ここで、複数のディスク(disks)は通常データを磁気的に再生し、一方複数のディスク(discs)はデータをレーザにより光学的に再生する。上記のものの複数の組合せもまた、コンピュータ可読媒体の範囲内に含まれるべきである。

該開示の上述した説明は、当業者が該開示を形成または使用することを可能にするために与えられている。該開示への様々な修正は当業者に容易に明らかになり、ここにおいて規定された複数の一般的な原理は、該開示の技術的範囲を逸脱せずに、他の複数の変形に適応されることができる。したがって、該開示は、ここに記載された複数の例及び設計に限定されるものではなく、ここに開示された複数の新しい特徴及び該複数の原理に一致する非常に広い技術的範囲に与えられるものである。

本願は一般に送信機に関するものであり、具体的には無線周波数（ＲＦ）送信機における電力消費を減少させる技術に関する。

通信システムにおいて、送信機は移動局モデム（ＭＳＭ）からベース・バンド信号を受信し、１またはそれより多くのミキサを使用して該ベース・バンド信号を無線周波数（ＲＦ）にアップコンバートし(up-converts)、その後、１つのアンテナを介した送信のために、複数のドライバ増幅器(driver amplifiers)及び複数の電力増幅器を介してのように、ＲＦ信号を増幅する。

電力効率は、最新の無線用途において、特にハンドセット・デバイスにおいて重要である。何故ならそれは、より良い電力効率が一般に該ハンドセットのユーザのより長い通話時間を意味するからである。無線トランシーバにおけるその電力効率のボトルネック(bottleneck)は、送信機である。該送信機の複数のブロック中で、最も電力を消費するものは、電力増幅器（ＰＡ）及びドライバ増幅器（ＤＡ）を含む増幅器である。送信パスに沿った他の送信機の複数のブロックもまた、該送信機の全体的な電力消費の一因となる。

したがって、複数の無線デバイスの複数の送信機の複数のブロック中での電力消費を減少させることが技術的に必要とされている。

図１は、該開示の複数の典型的な実施形態が行われることができる例示的な無線通信環境を示す。 図２は、該開示の典型的な実施形態を示す。 図３Ａは、該開示の典型的な方法を示すフローチャートである。 図３Ｂは、該開示の典型的な方法を示すフローチャートである。 図３Ｃは、該開示の典型的な方法を示すフローチャートである。 図３Ｄは、該開示の典型的な方法を示すフローチャートである。 図４は、該開示の別の典型的な実施形態を示す。 図５Ａは、該開示の典型的な方法を示すフローチャートである。 図５Ｂは、該開示の典型的な方法を示すフローチャートである。 図５Ｃは、該開示の典型的な方法を示すフローチャートである。

ここに記載された技術は、無線周波数の受信が望まれる任意の電気的または電子的環境における任意の電子的設定(setting)に関して使用されることができ、適用可能である。典型的な目的だけのために、ここに記載された典型的な複数の実施形態は、無線通信環境に関連して示されている。もっとも、それらは、このようなものに限定されることを意図されているのではなく、複数のセルホン(cell-phones)、複数の基地局、及び複数のケーブル・セット・トップ・ボックス等のような無線周波数送信及び受信を使用する任意の有線または無線通信設定に適用可能である。

ここに記載された複数の技術は、ＣＤＭＡ、ＴＤＭＡ、ＦＤＭＡ、ＯＦＤＭＡ及びＳＣ−ＦＤＭＡネットワークのような無線通信ネットワークのような様々な無線通信ネットワークに使用され得る。「ネットワーク」、「システム」という用語はしばしば交換可能に使用される。ＣＤＭＡネットワークは、ユニバーサル地上無線アクセス(Universal Terrestrial Radio Access (UTRA)）、ｃｄｍａ２０００等のような無線テクノロジーを実現し得る。ＵＴＲＡは、広帯域CDMA (W-CDMA)、ロー・チップ・レート（Low Chip Rate (LCR）)、ハイ・チップ・レート(High Chip Rate(HCR)）等を含む。ｃｄｍａ２０００はＩＳ−２０００、ＩＳ−９５、及びＩＳ−８５６標準をカバーする。ＴＤＭＡネットワークは、移動体通信用グローバルシステム(Global System for Mobile Communications:ＧＳＭ（登録商標））のような無線テクノロジーを実現し得る。ＯＦＤＭＡネットワークは、進化型(Evolved)ＵＴＲＡ（Ｅ-ＵＴＲＡ）、ウルトラ・モバイル・ブロードバンド（Ultra Mobile Broadband:ＵＭＢ）、ＩＥＥＥ ８０２．１１（Ｗｉ-Ｆｉ）、ＩＥＥＥ ８０２．１６（ＷｉＭＡＸ）、ＩＥＥＥ ８０２．２０、フラッシュＯＦＤＭ（登録商標）等のような無線テクノロジーを実現することができる。これらの種々の無線テクノロジー及び標準は、技術的に知られている。ＵＴＲＡ、Ｅ-UTRA及びＧＳＭは、「第３世代パートナーシップ・プロジェクト」（３ＧＰＰ）と命名された団体からの複数の文献に記載されている。ｃｄｍａ２０００は、「第３世代パートナーシップ・プロジェクト２」（３ＧＰＰ２）と命名された団体からの複数の文献に記載されている。３ＧＰＰ及び３ＧＰＰ２の文献は公的に入手可能である。簡明化のために、該複数のテクノロジーのある複数の観点が、複数の３ＧＰＰネットワークに関して下記に記載される。

「典型的な」という単語は、「例(example)、インスタンス(instance)あるいは例示として役立つこと」を意味するためにここにおいて使用されている。

ここにおいて「典型的」と記載された任意の実施形態は、他の複数の実施形態に対して好ましいまたは有効なものとして必ずしも解釈されるものではない。

図１は、マルチプル(multiple)の無線通信システム１２０及び１２２と通信することができるマルチアンテナ無線デバイスのような、無線デバイス１１０ならびに通信システム１２０及び１２２を備える典型的な無線通信環境１を示す。無線システム１２０は、例えばＩＳ−２０００（一般にＣＤＭＡ １ｘと呼ばれる）、ＩＳ−８５６（一般にＣＤＭＡ１ｘＥＶ−ＤＯと呼ばれる）、ＩＳ−９５、Ｗ−ＣＤＭＡ等のような、１またはそれより多くのＣＤＭＡ標準を実施し得るＣＤＭＡシステムであることができる。無線システム１２０はベース・トランシーバ・システム(base transceiver system（ＢＴＳ）)１３０及び移動スイッチングセンタ（ＭＳＣ）１４０を含む。ＢＴＳ １３０はそのカバレージエリア下で複数の無線デバイスにオーバー・ジ・エア(over-the-air)通信を提供する。ＭＳＣ １４０は無線システム１２０において複数のＢＴＳに結合され、これら複数のＢＴＳに調整(coordination)と制御を提供する。無線システム１２２は、例えばＧＳＭのような、１またはそれより多くのＴＤＭＡ標準を実施し得るＴＤＭＡシステムであることができる。無線システム１２２は、ノードＢ １３２及び無線ネットワーク・コントローラ（ＲＮＣ）１４２を含んでいる。ノードＢ １３２はそのカバレージエリア下で複数の無線デバイスにオーバー・ジ・エア通信を提供する。ＲＮＣ １４２は無線システム１２２において複数のノードＢに結合され、これら複数のノードＢに調整と制御を提供する。一般に、ＢＴＳ １３０及びノードＢ １３２は、複数の無線デバイスに通信カバレージを提供し及び基地局あるいは他のある用語として呼ばれることもできる固定局である。ＭＳＣ １４０及びＲＮＣ １４２は、該複数の基地局に調整と制御を提供し及び他の用語で呼ばれることもできる複数のネットワーク・エンティティ(network entities)である。

無線デバイス１１０は、セルターホン(cellular phone)、パーソナル・デジタル・アシスタント（personal digital assistant(ＰＤＡ)）、無線使用可能なコンピュータ、あるいは他のある無線通信ユニットまたはデバイスであることができる。無線デバイス１１０はまた、移動局（３ＧＰＰ２用語）、ユーザ装置(user equipment(ＵＥ))（３ＧＰＰ用語）、アクセス端末、あるいは他のある用語と呼ばれることができる。無線デバイス１１０は、例えば１つの外部アンテナ及び１またはそれより多くの内部アンテナ等の、マルチプル・アンテナを備えている。マルチプル・アンテナは、フェージング、マルチパス、干渉等のような有害なパス作用に対してダイバーシティを提供するために使用され得る。送信エンティティにおいて１つのアンテナから送信されたＲＦ変調された信号は、複数の見通し線(line-of-sight)パス及び／またはが複数の反射されたパスを介して無線デバイスにおける該マルチプル・アンテナに達することができる。少なくとも１つの伝搬パスは典型的に無線デバイス１１０における各受信アンテナと該送信アンテナとの間に存在する。様々な受信アンテナの複数の伝搬パスが独立している場合、これは一般に少なくとも事実であるが、マルチプル・アンテナが該ＲＦ変調された信号を受信するために使用されるとき、ダイバーシティは増加し、及び該受信された信号品質は改善する。

無線デバイス１１０は、衛星１５０から複数の信号を受信することができるかもしれないし、あるいは受信できないかもしれない。衛星１５０は、よく知られた全地球測位システム（ＧＰＳ）、欧州のガリレオ・システム(Galileo system)、あるいは他のある複数のシステムのような衛星測位システムに属することができる。各ＧＰＳ衛星は、地球上のＧＰＳ受信機が該ＧＰＳ信号の到着時間（ＴＯＡ）を測定することを可能にする情報で符号化されたＧＰＳ信号を送信する。十分な数のＧＰＳ衛星の測定は、該ＧＰＳ受信機のために正確な三次元の位置推定を得るために使用されることができる。一般に、該無線デバイス１１０は、様々な無線テクノロジー（例えば、ＣＤＭＡ、ＧＳＭ、ＧＰＳ等）の任意の数の無線システムと通信することができるかもしれない。

図２は典型的な無線デバイス１１０を示す簡単化されたブロック図である。

無線デバイス１１０は、外部アンテナであることができる主アンテナのようなアンテナ２０２にその一方の端部が結合し、及びパス２２６を介してのように移動極モデム（ＭＳＭ）２２０とその他方の端部が通信しているＳＡＷろ波(SAW-filtered)送信機のような、典型的な無線周波数（ＲＦ）送信機２１０を含む。ＭＳＭ２２０は、メモリ２２２と通信しているプロセッサ２２４を備える。

図２に示されるように、ＣＤＭＡ送信機のような典型的な送信機２２０は、送信機２１０の電力消費をダイナミックに調整するためにデジタル制御ブロック２５０と、複数のバイアス・モードを有するドライバ増幅器回路ＤＡ１ ２３８とを含む。各バイアス・モードは該送信機２１０中の電力消費レベルに対応する。デジタル制御ブロック２５０は、以下において図３Ａ−Ｄに関連して詳細に説明されるように、該送信機２２０の電力消費を調整するために選択されたバイアス・モードで動作するように該ドライバ増幅器回路ＤＡ１ ２３８に命令する。

典型的な実施形態においては、送信機２１０は、例えば１．２３ＭＨｚの帯域幅を用いて１５４ｋｂｐｓのピーク・アップリンク・データレートをサポートするように設計されている。該送信機２１０は、すべてのＣＤＭＡ周波数帯域において、一般にＰＣＳ及びセル帯域(Cell-bands)等のような高い及び低い帯域で動作する。該送信機２２０は、２次ＢＢフィルタのようなベース・バンド（ＢＢ）フィルタ２３０、ＢＢ可変利得増幅器（ＶＧＡ）２３２、複数のミキサのような１またはそれより多くの直接アップコンバータ(direct up-converter)２３４、ＲＦ ＶＧＡ２３６、ドライバ増幅器（ＤＡ１）２３８、及び電力増幅器（ＰＡ）２４４を備える。

典型的な実施形態において、信号送信中に、該Ｔｘディジタル・アナログ変換器（ＤＡＣ）２４０は、デジタル制御ブロック２５０によって供給される基準電流（Ｉref）を用いて直交差分(quadrature differential)Ｉ及びＱ信号を生成する。Ｉ及びＱ信号は該ＢＢフィルタ２３０に入力され、その後、該ろ波された(filtered)ＢＢ信号はＢＢ ＶＧＡ２３２を用いてミラーされ(mirrored)、それは、以下において図３Ａ−Ｄに関連して詳細に説明されるように、デジタル利得制御を用いて切り替えられる。該ＢＢ ＶＧＡの複数出力電流は、２つの相互結合された(cross-coupled)ギルバート・セル(Gilbert cell)ミキサから成る単側波帯アップコンバータ(single sideband up-converter)２３４によってのようにアップコンバートされる(up-converted)。該アップコンバータの複数の出力ＲＦ電流は、ＲＦ ＶＧＡ２３６の入力に適用され、それは、以下に図３Ａ−Ｄに関連して詳細に説明されるように、デジタル利得制御によって制御される。ＲＦ ＶＧＡ２３６の出力における差分信号は、変圧器２３７を介して該ＤＡ１ ２３８の入力へのシングルエンド(single-ended)信号に変換される。該ＤＡ１ ２３８は、以下に図３Ａ−Ｄに関連して詳細に説明されるように、デジタルで制御される複数のスイッチされる(switched)カスコード段(cascode stages)によって構成され、デジタル利得制御を提供する。ＤＡ１ ２３８の出力２３８ａに従って位置された２４１ａ、２４１ｂ及び２４１ｃのような複数のＲＦスイッチは、以下図３Ａ−Ｄに関連して詳細に説明されるように、該ＭＳＭ２２０から受取られるモード選択信号２４８に依存して、ＰＡ回路２４４を通って正常(normal)モードの出力を選択するか、あるいはＰＡバイパス・パス２４６の出力を通ってＰＡバイパス・モードを選択する。

典型的な実施形態においては、該デジタル制御ブロック２５０は、該送信機２１０の電力消費を調整するためのＴｘＤＡＣ２４０、ＢＢ−ＶＧＡ２３２、ＲＦ−ＶＧＡ２３６及びＤＡ１ ２３８のような複数の回路に命令する。該デジタル制御ブロック２５０は、ある送信機の出力電力が減少するときに該複数の回路の１またはそれより多くのものの電流消費の減少を引き起こす。典型的な実施形態では、該利得制御はデジタル式の個別のステップで実施される。その粗い利得制御は、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びＤＡ１ ２３８において実行される。ＴｘＤＡＣ２４０における細かい(fine)利得制御は、０．２５ｄＢのような、線形の利得特性(characteristic)を達成するために粗い利得曲線を補償する。該粗いおよび細かい利得制御の両者は、ルック・アップ・テーブル（ＬＵＴ）２５３を通じて行われ、それは該デジタル制御ブロック２５０中に存在することができる。

図２に示されるように、該送信機２１０は該ドライバ増幅器回路ＤＡ１ ２３８からＲＦ信号を受取るための入力２４４ａと、増幅されたＲＦ信号を出力するための出力２４４ｂを有する電力増幅器（ＰＡ）回路２４４を含む。該送信機２１０はまた、該ＰＡ回路２４４の該出力に該ドライバ増幅器回路ＤＡ１ ２３８の該出力２３８ａを接続するためのＰＡバイパス・パス２４６を含む。ドライバ増幅器回路ＤＡ１ ２３８の該出力２３８ａとＰＡ回路２４４の該出力２４４ｂとの間に位置された２４１ａ、２４１ｂ及び２４１ｃのような複数のスイッチは、該デジタル制御ブロック２５０がＰＡ回路２４４を含むパスまたはＰＡバイパス・パス２４６のうちの１つを選択することを可能にする。典型的な実施形態では、該送信機２１０はまた、該ドライバ増幅器回路ＤＡ１ ２３８により該ＰＡ回路２４４に供給される該ＲＦ信号をろ波する(filter)ために該ＰＡ回路２４４の該入力２４４ａと、該スイッチ２４１ａの後のような、該ドライバ増幅器回路ＤＡ１ ２３８の該出力２３８ａとの間に位置された表面弾性波（ＳＡＷ）フィルタ２５２を含む。

正常な典型的な動作モード（すなわち、ＰＡ２４４の出力２４４ｂにおける高い電力）において、ＤＡ１ ２３８の出力は、ＲＦスイッチ２４１ａによって及びＲＦ ＳＡＷフィルタ２５２を通って該ＰＡ２４４に７ｄＢｍまでの出力電力を供給する(deliver)。該ＰＡバイパス・モード（すなわち、該ＰＡ２４４の出力における低いおよび中間の電力）において、ＤＡ１２３８の出力は、ＲＦスイッチ２４１ｂ及び２４１ｃによって該ＰＡ２４４の出力２４４ｂへの９ｄＢｍより大きい出力電力を生成し、それによりＰＡ２４４をバイパスし、はるかに良好な電力消費を達成する。

図３Ａ−Ｄは、上記の図２に関連して該開示の典型的な複数の方法を示すフローチャートである。図３Ａ中に示されているように、プロセス全体は、無線周波数（ＲＦ）送信機２１０の電力消費がデジタル制御ブロック２５０から受取られるもののような複数のデジタル制御命令を介してダイナミックに調整されるブロック３００において始まる。典型的な実施形態では、該複数のデジタル制御命令は、ＴｘＤＡＣ２４０へのベース・バンド（ＢＢ）利得制御（ＧＣ）命令２５１ａ、ＢＢ ＶＧＡ２３２へのＢＢ−ＶＧＡ−ＧＣ命令２５１ｂ、ＲＦ ＶＧＡ、２３６への複数のＲＦ利得制御（ＧＣ）命令２５１ｃ及びドライバ増幅器回路ＤＡ１ ２３８への複数の利得制御（ＧＣ）命令２５１ｄ、ならびにスイッチ２４１ａ、２４１ｂ及び２４１ｃのうちの１つまたはそれより多くのものを開くまたは閉じるための複数のコマンド命令(command instructions)２５１ｅを含むが、しかしそれらに限定されない。典型的な実施形態では、該複数の制御命令２５１ａ−ｅは８ビットである。次にブロック３１０において、該デジタル制御命令２５１ｄに基づいて、該ドライバ増幅器回路ＤＡ１ ２３８のバイアス・モードは、高いバイアス・モードあるいは低いバイアス・モードのような、ドライバ増幅器回路ＤＡ１ ２３８の複数のバイアス・モードから選択される。典型的な実施形態では、該複数のバイアス・モードは該ドライバ増幅器回路ＤＡ１ ２３８中の複数の動作している電力消費レベルに対応し、したがって該送信機２１０中の全ての複数の動作している電力消費レベルに対応する。その後、プロセス全体は終了する。

図３Ｂは、図３Ａのブロック３００中の複数の動作をさらに詳細に示すフローチャートである。そのプロセスは、無線周波数（ＲＦ）送信機２１０の電力消費が、デジタル制御ブロック２５０においてＭＳＭ２２０から受取られた複数のデジタル制御命令２２６ａのような、受取られた複数のデジタル制御命令を介してダイナミックに調整されるブロック３３０において始まる。典型的な実施形態中で、該受取られた複数のデジタル制御命令２２６ａは８ビットである。

次にブロック３４０において、該受取られた信号２６２ａは、ＴｘＤＡＣ２４０、ＢＢＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びドライバ増幅器回路ＤＡ１ ２３８のうちの１またはそれより多くのものの所定の電流消費特性に該デジタル制御ブロック２５０によりマップされる。該マップすることは、該送信機２１０の全体的な電力消費が該受けられた信号２６２ａを介して該ＭＳＭ２２０により要求される電力消費レベルと合致するように、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びドライバ増幅器回路ＤＡ１２３８の各々がどの電流レベルで動作すべきかを決定する。典型的な実施形態においては、デジタル制御ブロック２５０の内部または外部にあることができるルックアップ・テーブル（ＬＵＴ）２５３は該マップすることのために使用される。

典型的な実施形態においては、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びドライバ増幅器回路ＤＡ１ ２３８のうちの１またはそれより多くのものは、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びドライバ増幅器回路ＤＡ１ ２３８中の複数のトランジスタの１セットに対応する３またはそれより多い複数の利得段(gain stages)を有する。典型的な実施形態では、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びドライバ増幅器回路ＤＡ１ ２３８のうちの１またはそれより多くのものは、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びドライバ増幅器回路ＤＡ１ ２３８中の２５５個のトランジスタの１セットに対応する２５６の利得段階を有する。これらのトランジスタをオンまたはオフにすることにより、該デジタル制御ブロック２５０はＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びドライバ増幅器回路ＤＡ１ ２３８の各々の該電力消費レベルを調整することができ、それは結果的に該送信機２１０全体の電力消費を調整することとなる。ブロック３４０に後続して、そのフローはその後図３Ａのブロック３００に戻る。

図３Ｃは、図３Ａのブロック３００中の複数の動作をさらに詳細に示すフローチャートである。プロセスは、該送信機２１０の出力電力が低いとき、ＰＡバイパス・パス２４６が選択されるブロック３５０において始まる。典型的な実施形態では、該選択は、スイッチ２４１ａを開いてスイッチ２４１ｂ及び２４１ｃを閉じる複数の制御命令２５１ｅを介して該デジタル制御ブロック２５０によってなされる。典型的な実施形態において、該送信機の出力電力が低いとき、ＰＡ回路２４４もまた、該ＭＳＭ２２０から受取られた複数の制御命令２４８を介してのように、オフにされる。次にブロック３６０において、該送信機２１０の出力電力が高いとき、該ＰＡ回路２４４は選択される。典型的な実施形態では、該選択は、スイッチ２４１ａを閉じてスイッチ２４１ｂ及び２４１ｃを開く複数の制御命令２５１ｅを介して該デジタル制御ブロック２５０によりなされる。ブロック３６０に後続して、フローはその後図３Ａのブロック３００に戻る。

図３Ｄは、図３Ａのブロック３１０中の複数の動作をさらに詳細に示すフローチャートである。そのプロセスは、該送信機２１０の出力電力が低いとき、低いバイアス・モードが該ドライバ増幅器回路ＤＡ１ ２３８のために選択されるブロック３７０において始まる。典型的な実施形態では、該選択は複数の制御命令２５１ｄを介して該デジタル制御ブロック２５０によってなされる。次にブロック３８０において、該送信機２１０の出力電力が高いとき、高いバイアス・モードは該ドライバ増幅器回路ＤＡ１ ２３８のために選ばれる。典型的な実施形態においては、該選択は複数の制御命令２５１ｄを介して該デジタル制御ブロック２５０によりなされる。ブロック３８０に後続して、フローはその後図３Ａのブロック３１０に戻される。

典型的な実施形態では、図３Ａ−Ｄに関連して説明された複数の動作は一緒に行われる。例えば、該ＭＳＭ２２０が該送信機２１０のために低い出力電力シナリオを選んでいる制御信号２２６ａの受取りに後続して、該デジタル制御ブロック２５０は、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ ２３２、ＲＦ ＶＧＡ２３６及びドライバ増幅器回路ＤＡ１ ２３８の所定の電流消費特性に該制御信号２２６ａを最初にマップする。該デジタル制御ブロック２５０はその後、いくつかのそれらのトランジスタをオンまたはオフにすることにより該マップされた特性に対応する利得状態で動作するようにＴｘＤＡＣ２４０、ＢＢ ＶＧＡ ２３２、ＲＦ ＶＧＡ２３６及びドライバ増幅器回路ＤＡ１ ２３８の各々に命令する。該デジタル制御ブロック２５０はまた、スイッチ２４１ａを開いてスイッチ２４１ｂ及び２４１ｃを閉じることによりＰＡバイパス・パス２４６の選択を命令する。該ＭＳＭ２２０はまた、複数の命令２４８を介してＰＡ回路２４４をオフにする。該デジタル制御ブロック２５０はまた、複数の制御命令２５１ｄを介して該ドライバ増幅器回路ＤＡ１ ２３８のために低いバイアス・モードを選択する。

図４は、図２において識別されるものと同じ複数の数字を有する複数の構成要素が実質的に同じ方法で動作する該開示の別の典型的な実施形態を示す。しかしながら、この典型的な実施形態では、該送信機回路は、該ドライバ増幅器回路ＤＡ１ ２３８と共通の入力２３８ａ有する別のドライバ増幅器回路ＤＡ２ ２３９を含む。図２に関連して上記に説明されたドライバ増幅器回路ＤＡ１ ２３８のように、該デジタル制御ブロック２５０は、受取られた信号２２６ａに基づいて、該送信機２１０の電力消費を調整するために複数のバイアス・モードから選択されたバイアス・モードで動作するように該ドライバ増幅器回路ＤＡ２ ２３９に命令する。図４に示された送信機２１０は、ＰＡバイパス・パス２４６の選択を可能にするためにＰＡ回路２４４の出力２４４ｂとドライバ増幅器回路ＤＡ２ ２３９の出力との間に位置されたスイッチ２４１ｃを有する。ドライバ増幅器回路ＤＡ１ ２３８のように、該ドライバ増幅器回路ＤＡ２ ２３９は、そのドライバ増幅器回路ＤＡ２ ２３９中の複数のトランジスタの１セットに対応する３またはそれより多い、複数の利得段を有する。典型的な実施形態では、該ドライバ増幅器回路ＤＡ２ ２３９はドライバ増幅器回路ＤＡ２ ２３９中の２５５個のトランジスタの１セットに対応する２５６の利得段を有する。これらのトランジスタをオンまたはオフにすることにより、該デジタル制御ブロック２５０は、該ドライバ増幅器回路ＤＡ２ ２３９の電力消費レベルを調整することができ、それは結果的に該送信機２１０全体の電力消費を調整することとなる。

図５Ａ−Ｃは、上記の図４に関連して該開示の典型的な複数の方法を示すフローチャートである。図５Ａ中に示されているように、プロセス全体は、無線周波数（ＲＦ）送信機２１０の電力消費がデジタル制御ブロック２５０から受取られるもののような、複数のデジタル制御命令を介してダイナミックに調整されるブロック５００において始まる。典型的な実施形態では、該複数のデジタル制御命令は、ＴｘＤＡＣ２４０へのベース・バンド（ＢＢ）利得制御（ＧＣ）命令２５１ａ、ＢＢ ＶＧＡ ２３２へのＢＢ−ＶＧＡ−ＧＣ命令２５１ｂ、ＲＦ ＶＧＡ２３６への複数のＲＦ利得制御（ＧＣ）命令２５１ｃ、及びドライバ増幅器回路ＤＡ１ ２３８及びＤＡ２ ２３９への複数の利得制御（ＧＣ）命令２５１ｄ、ならびにスイッチ２４１ｃを開くまたは閉じるための複数のコマンド命令２５１ｅを含むが、しかしそれらに限定されない。典型的な実施形態では、複数の制御命令２５１ａ−ｅは８ビットである。次にブロック５１０において、該ドライバ増幅器回路ＤＡ１ ２３８のバイアス・モードは、複数のデジタル制御命令２５１ｄに基づいて、高いバイアス・モードあるいは低いバイアス・モードのような、ドライバ増幅器回路ＤＡ１ ２３８の複数のバイアス・モードから選択される。次にブロック５３０において、該ドライバ増幅器回路ＤＡ２ ２３９のバイアス・モードは、複数のデジタル制御命令２５１ｄに基づいて、高いバイアス・モードあるいは低いバイアス・モードのような、ドライバ増幅器回路ＤＡ２２３９の複数のバイアス・モードから選択される。典型的な実施形態では、該複数のバイアス・モードは、ドライバ増幅器回路ＤＡ１ ２３８及びＤＡ２ ２３９の中の複数の動作している出力消費レベルに対応し、したがって該送信機２１０中の全ての複数の動作している出力消費レベルに対応する。その後、プロセス全体は終了する。

図５Ｂは、図５Ａのブロック５００中の複数の動作をさらに詳細に示すフローチャートである。そのプロセスは、無線周波数（ＲＦ）送信機２１０の電力消費が、デジタル制御ブロック２５０においてＭＳＭ２２０から受取られた複数のデジタル制御命令２２６ａのような、受取られた複数のデジタル制御命令を介してダイナミックに調整されるブロック５７０において始まる。典型的な実施形態中で、該受取られた複数のデジタル制御命令２２６ａは８ビットである。

次にブロック５８０において、該受取られた信号２６２ａは、ＴｘＤＡＣ２４０、ＢＢＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びドライバ増幅器回路ＤＡ１ ２３８及びＤＡ２ ２３９のうちの１またはそれより多くのものの所定の電流消費特性に該デジタル制御ブロック２５０によりマップされる。該マップすることは、該送信機２１０の全体的な電力消費が該受けられた信号２６２ａを介して該ＭＳＭ２２０により要求される電力消費レベルと合致するように、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びドライバ増幅器回路ＤＡ１ ２３８及びＤＡ２ ２３９の各々がどの電流レベルで動作すべきかを決定する。典型的な実施形態においては、デジタル制御ブロック２５０の内部または外部にあることができるルックアップ・テーブル（ＬＵＴ）２５３は該マップすることのために使用される。
典型的な実施形態においては、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びドライバ増幅器回路ＤＡ１ ２３８及びＤＡ２ ２３９のうちの１またはそれより多くのものは、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びドライバ増幅器回路ＤＡ１ ２３８及びＤＡ２ ２３９中の複数のトランジスタの１セットに対応する３またはそれより多い複数の利得段(gain stages)を有する。典型的な実施形態では、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びドライバ増幅器回路ＤＡ１ ２３８及びＤＡ２ ２３９のうちの１またはそれより多くのものは、ＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びドライバ増幅器回路ＤＡ１ ２３８及びＤＡ２ ２３９中の２５５個のトランジスタの１セットに対応する２５６の利得段階を有する。これらのトランジスタをオンまたはオフにすることにより、該デジタル制御ブロック２５０はＴｘＤＡＣ２４０、ＢＢ ＶＧＡ２３２、ＲＦ ＶＧＡ２３６及びドライバ増幅器回路ＤＡ１２３８及びＤＡ２ ２３９の各々の該電力消費レベルを調整することができ、それは結果的に該送信機２１０全体の電力消費を調整することとなる。ブロック３４０に後続して、そのフローはその後図５Ａのブロック５００に戻る。

図５Ｃは、図５Ａのブロック５１０及び５３０中の複数の動作をさらに詳細に示すフローチャートである。プロセスはブロック５５０において始まり、そこにおいて該送信機２１０の出力電力が低いとき、該ドライバ増幅器回路ＤＡ２ ２３９及びＰＡバイパス・パス２４６が選択され、スイッチ２４１ｃは閉じられ、ドライバ増幅器回路ＤＡ１ ２３８及びＰＡ回路２４４のうちの１つまたは両者はオフにされる。典型的な実施形態では、該選択は、複数の制御命令２５１ｄ及び２５１ｅを介して該デジタル制御ブロック２５０によってなされる。次にブロック５６０において、該送信機２１０の出力電力が高いとき、ドライバ増幅器回路ＤＡ１ ２３８及び該ＰＡ回路２４４は選択され、該ドライバ増幅器回路ＤＡ２ ２３９はオフにされる。典型的な実施形態において、該送信機２１０の出力電力が高いとき、スイッチ２４１ｃは開かれる。典型的な実施形態では、該選択は、複数の制御命令２５１ｄ及び２５１ｅを介して該デジタル制御ブロック２５０によりなされる。該ドライバ増幅器回路ＤＡ１ ２３８または該ドライバ増幅器回路ＤＡ２ ２３９のいずれかの切り替え (turning) により行われる該ＰＡ回路２４４または該ＰＡバイパス・パス２４６のいずれかの該選択のため、図２に示されているスイッチ２４１ａ及び２４１ｂの実施 (implementation) はもはや不要である。ブロック５６０に後続して、フローはその後図５Ａのブロック５１０に戻る。

様々な典型的な実施形態は例示のために別々に説明されているが、それらは、別々に示されている実施形態の複数の特徴のうちのいくつかあるいは全てを有する１実施形態においては組合せられ得ることが認識されるべきである。

当業者は、情報及び複数の信号は様々な異なるテクノロジー及び技術のうちの任意のものを使用して表され得ることを理解するであろう。例えば、上記の説明にわたって参照され得るデータ、複数の命令、複数のコマンド、情報、複数の信号、複数のビット、複数の記号、及び複数のチップは、複数の電圧、複数の電流、複数の電磁波、複数の磁気フィールドまたは粒子、複数の光学フィールドまたは粒子、あるいはその任意の組合せで表わされることかできる。当業者は、該開示に関連して記載されている種々の例示的な複数の論理ブロック、複数のモジュール、複数の回路、及び複数のアルゴリズムステップが電子ハードウェア、コンピュータ・ソフトウェア、または両者の複数の組合せとして実現され得ることをさらに認識するであろう。ハードウェアとソフトウェアのこの互換性(interchangeability)を明瞭に例示するために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップは、一般にそれらの機能性(functionality)に関して上記に説明されている。このような機能性がハードウェアとして実現されるか、あるいはソフトウェアとして実現されるかは、システム全体に課される複数の設計制約や特定の用途に依存する。当業者は、各特定の用途に関して様々なやり方で該説明された機能性を実現することができるが、しかしこのような実施の決定は、この開示の技術的範囲からの逸脱を生じさせると解釈されるべきではない。

ここにおいて該開示に関連して記載された様々な例示的な複数の論理ブロック、複数のモジュール、及び複数の回路は、ここに説明されている複数のファンクション(functions)を実行するように設計された汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラム可能なゲートアレイ（ＦＰＧＡ）あるいは他のプログラム可能な論理デバイス、ディスクリートな(discrete)ゲートまたはトランジスタ論理、複数のディスクリートなハードウェア構成要素、あるいはその任意の組合せで実施または実行されることができる。汎用プロセッサはマイクロプロセッサであることができるが、しかし別の実施形態においては、該プロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、あるいは状態機械であることができる。プロセッサはまた、例えば、ＤＳＰコアに関連した１またはそれより多くのマイクロプロセッサ、複数のマイクロプロセッサ、１つのマイクロプロセッサと１つのＤＳＰの組合せ等の、複数の計算デバイスの組合せ、あるいは任意の他のこのような構成として実現され得る。

ここにおいて該開示に関して記載された１つの方法またはアルゴリズムの複数のステップは、ハードウェアにおいて、プロセッサによって実行されるソフトウェア・モジュールにおいて、あるいは該２者の組合せで直接具体化されることができる。ソフトウェア・モジュールは、ＲＡＭメモリ、フラッシュ・メモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、複数のレジスタ、ハードディスク、取外し可能ディスク、ＣＤ−ＲＯＭ、あるいは技術的に知られている任意の他の形態の記憶媒体で存在し得る。典型的な記憶媒体は、該プロセッサが該記憶媒体から情報を読取り、及び該記憶媒体に情報を書込むことができるように、該プロセッサに結合される。別の実施形態においては、該記憶媒体は該プロセッサに内蔵されていることができる。該プロセッサと該記憶媒体はＡＳＩＣ中に存在し得る。該ＡＳＩＣはユーザ端末中に存在し得る。別の実施形態では、該プロセッサと該記憶媒体は、ユーザ端末中において複数のディスクリートな構成要素として存在し得る。

上記に記載された該複数の方法は、上記に説明された複数のプロセスをコンピュータに行わせるためのコードを用いてコンピュータ可読媒体を有するコンピュータ・プログラム製品において実施され得ることに留意すべきである。１つまたはそれより多くの典型的な実施形態において、記述された複数のファンクションは、ハードウェア、ソフトウェア、ファームウェア、またはその任意の組合せで実現されることができる。ソフトウェアで実現される場合、該複数のファンクションはコンピュータ可読媒体上の１つまたはそれより多くの命令またはコードとして格納または送信されることができる。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータ プログラムの転送を容易にする任意の媒体を含む通信媒体とコンピュータ記憶媒体の両者を含む。記憶媒体は、汎用または専用計算機によりアクセスされ得る任意の入手可能な媒体であることができる。限定ではなく例示すると、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスク記憶装置、磁気ディスク記憶装置または任意の他の複数の磁気記憶デバイス、または汎用、または専用計算機、あるいは汎用または専用プロセッサによってアクセスされ得る及び複数のデータ構造または複数の命令の形態で望まれるプログラムコード手段を伝送または格納するために使用され得る任意の他の媒体、を備えることができる。さらに、いずれの接続もコンピュータ可読媒体と適切に呼ばれることができる。例えば、同軸ケーブル、光ファイバケーブル、撚線対、デジタル加入者線（ＤＳＬ）、または赤外線、無線、及びマイクロ波のような複数の無線イクノロジーを使用して、ソフトウェアがウェブサイト、サーバ、または他の遠隔発信元(source)から送信される場合、該同軸ケーブル、光ファイバ ケーブル、撚線対、ＤＳＬ、または赤外線、無線、及びマイクロ波のような複数の無線テクノロジーは、媒体の定義に含まれる。ここで使用されているディスク(disk) 及びディスク(disc)は、コンパクト ディスク（ＣＤ）、レーザ ディスク、光ディスク、デジタル多用途(versatile)ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク及びブルーレイディスク（登録商標）を含み、ここで、複数のディスク (disks)は通常データを磁気的に再生し、一方複数のディスク(discs)はデータをレーザにより光学的に再生する。上記のものの複数の組合せもまた、コンピュータ可読媒体の範囲内に含まれるべきである。

該開示の上述した説明は、当業者が該開示を形成または使用することを可能にするために与えられている。該開示への様々な修正は当業者に容易に明らかになり、ここにおいて規定された複数の一般的な原理は、該開示の技術的範囲を逸脱せずに、他の複数の変形に適応されることができる。したがって、該開示は、ここに記載された複数の例及び設計に限定されるものではなく、ここに開示された複数の新しい特徴及び該複数の原理に一致する非常に広い技術的範囲に与えられるものである。

Claims (32)

1. 下記を備える無線周波数（ＲＦ）送信機、
   前記送信機の電力消費をダイナミックに調整するためのデジタル制御ブロック、及び
   前記送信機中の１つの電力消費レベルにそれぞれ対応する複数のバイアス・モードを備える第１のダイバ増幅器回路、前記デジタル制御ブロックは前記送信機の電力消費を調整するために１つの選択されたバイアス・モードで動作するように前記第１のダイバ増幅器回路に命令する。
2. 前記デジタル制御ブロックは、前記送信機の電力消費を調整するための複数の回路に命令する、請求項１記載の無線周波数送信機。
3. 前記複数の回路は、無線周波数可変利得増幅器、ベースバンド可変利得増幅器、及びベースバンド・デジタル・アナログ変換器のうちの少なくとも１つを備える、請求項１記載の無線周波数送信機。
4. 前記デジタル制御ブロックは、送信機の出力電力が減少するとき、前記複数の回路のうちの少なくとも１つの電流消費の減少を引き起こす、請求項２記載の無線周波数送信機。
5. 前記デジタル制御ブロックは、前記送信機の出力電力が高いとき、前記第１のダイバ増幅器回路のために高いバイアス・モードを選択する、請求項１記載の無線周波数送信機。
6. 前記デジタル制御ブロックは、前記送信機の出力電力が低いとき、前記第１のダイバ増幅器回路のために低いバイアス・モードを選択する、請求項１記載の無線周波数送信機。
7. 下記をさらに備える、請求項１記載の無線周波数送信機、
   前記第１のダイバ増幅器回路から無線周波数信号を受取るための入力と、増幅された無線周波数信号を出力するための出力とを有する電力増幅器（ＰＡ）回路、
   前記電力増幅器回路の前記出力に前記第１のダイバ増幅器回路の出力を接続するためのＰＡバイパス・パス、及び
   前記ＰＡバイパス・パスの選択を可能にするために電力増幅器回路の前記出力と前記第１のダイバ増幅器回路の前記出力との間に位置された複数のスイッチ。
8. 前記送信機の出力電力が低いとき、前記電力増幅器回路はオフにされる、請求項７記載の無線周波数送信機。
9. 下記をさらに備える、請求項７記載の無線周波数送信機、
   前記第１のダイバ増幅器回路によって前記電力増幅器回路に供給された前記無線周波数信号をろ波するために前記電力増幅器回路の前記入力と前記第１のダイバ増幅器回路の前記出力との間に位置された表面弾性波（ＳＡＷ）フィルタ。
10. 前記第１のダイバ増幅器回路は複数の利得状態を備える、請求項１記載の無線周波数送信機。
11. 前記第１のダイバ増幅器回路は２５６の利得状態を備える、請求項１記載の無線周波数送信機。
12. 前記複数の回路のそれぞれは複数の利得状態を備える、請求項１２記載の無線周波数送信機。
13. 下記を備える、請求項１記載の無線周波数送信機、
    それぞれが前記送信機中の前記電力消費レベルに対応する複数のバイアスモードを備える第２のダイバ増幅器回路、前記デジタル制御ブロックは前記送信機の電力消費を調整するために１つの選択されたバイアス・モードで動作するように前記第２のダイバ増幅器回路に命令し、前記第１及び第２の増幅器回路は共通の入力を有する、
    前記第１のダイバ増幅器回路から無線周波数信号を受取るための入力と、増幅された無線周波数信号を出力するための出力とを有する電力増幅器（ＰＡ）回路、
    前記電力増幅器回路の前記出力に前記第２のダイバ増幅器回路の出力を接続するためのＰＡバイパス・パス、及び
    前記ＰＡバイパス・パスの選択を可能にするために電力増幅器回路の前記出力と前記第２のダイバ増幅器回路の前記出力との間に位置された少なくとも１つのスイッチ。
14. 前記第１及び第２のダイバ増幅器回路のうちの少なくとも１つは、複数の利得状態をそれぞれ備える、請求項１３記載の無線周波数送信機。
15. 前記第１及び第２のダイバ増幅器回路のうちの少なくとも１つは、２５６の利得状態を備える、請求項１４記載の無線周波数送信機。
16. 前記デジタル制御ブロックは、前記送信機の出力電力が低いとき、前記第２のダイバ増幅器回路及び前記ＰＡバイパス・パスを選択し、前記第１のダイバ増幅器回路及び前記電力増幅器回路のうちの少なくとも１つをオフにする、請求項１３記載の無線周波数送信機。
17. 前記デジタル制御ブロックは、前記送信機の出力電力が高いとき、前記第１のダイバ増幅器回路及び前記電力増幅器回路を選択し、前記第２のダイバ増幅器回路をオフにする、請求項１３記載の無線周波数送信機。
18. 前記デジタル制御ブロックは、受信された信号に基づいて前記送信機の電力消費を調整する、請求項２記載の無線周波数送信機。
19. 前記デジタル制御ブロックは、前記送信機の電力消費を調整するために前記複数の回路及び前記第１のダイバ増幅器回路のうちの少なくとも１つのものの所定の電流消費特性に前記受信された信号をマップする、請求項１８記載の無線周波数送信機。
20. 前記デジタル制御ブロックは、前記送信機の電力消費を調整するために前記複数の回路、前記第２のダイバ増幅器回路及び前記第１のダイバ増幅器回路のうちの少なくとも１つのものの所定の電流消費特性に前記受信された信号をマップする、請求項１９記載の無線周波数送信機。
21. 下記を備える方法、
    複数のデジタル制御命令を介して、無線周波数（ＲＦ）送信機の電力消費をダイナミックに調整すること；
    前記送信機中の複数の電力消費レベルに対応する複数のバイアス・モードを備える第１のダイバ増幅器回路の１つのバイアス・モードを、前記複数のデジタル制御命令に基づいて選択すること。
22. 前記選択することは、下記をさらに備える、請求項２１記載の方法、
    前記送信機の出力電力が低いとき、前記第１のダイバ増幅器回路のために低いバイアス・モードを選択すること、
    前記送信機の出力電力が高いとき、前記第１のダイバ増幅器回路のために高いバイアス・モードを選択すること。
23. 下記をさらに備える、請求項２１記載の方法、
    前記送信機の出力電力が低いとき、ＰＡバイパス・パスを選択すること、
    前記送信機の出力電力が高いとき、電力増幅器（ＰＡ）回路を選択すること。
24. 前記ＰＡバイパス・パスを選択することは下記をさらに備える、請求項２１記載の方法、
    前記送信機の出力電力が低いとき、前記電力増幅器回路をオフにすること。
25. 下記をさらに備える、請求項２１記載の方法、
    前記送信機中の複数の電力消費レベルに対応する複数のバイアス・モードを備える第２のダイバ増幅器回路の１つのバイアス・モードを、前記複数のデジタル制御命令に基づいて選択すること。
26. 下記をさらに備える、請求項２５記載の方法、
    前記送信機の出力電力が低いとき、前記複数のデジタル制御命令に基づいて第２のダイバ増幅器回路及びＰＡバイパス・パスを選択し、第１のダイバ増幅器回路及び前記電力増幅器回路をオフにすること、及び
    前記送信機の出力電力が高いとき、第１のダイバ増幅器回路及び前記電力増幅器回路を選択し、第２のダイバ増幅器回路をオフにすること。
27. 複数のデジタル制御命令を介して、無線周波数（ＲＦ）送信機の電力消費をダイナミックに調整することは、下記をさらに備える、請求項２１記載の方法、
    受取られた複数のデジタル制御命令を介して、無線周波数（ＲＦ）送信機の電力消費をダイナミックに調整すること、
    前記送信機の前記複数の回路及び前記第１のダイバ増幅器回路のうちの少なくとも１つのものの所定の電流消費特性に前記受信された信号をマップすること。
28. 複数のデジタル制御命令を介して、無線周波数（ＲＦ）送信機の電力消費をダイナミックに調整することは、下記をさらに備える、請求項２５記載の方法、
    受取られた複数のデジタル制御命令を介して、無線周波数（ＲＦ）送信機の電力消費をダイナミックに調整すること、
    前記送信機の前記複数の回路、前記第２のダイバ増幅器回路及び前記第１のダイバ増幅器回路のうちの少なくとも１つのものの所定の電流消費特性に前記受信された信号をマップすること。
29. 下記を備える装置、
    複数のデジタル制御命令を介して、無線周波数（ＲＦ）送信機の電力消費をダイナミックに調整するための手段、
    前記送信機中の複数の電力消費レベルに対応する複数のバイアス・モードを備える第１のダイバ増幅器回路の１つのバイアス・モードを、前記複数のデジタル制御命令に基づいて選択するための手段、及び
    前記選択されたバイアス・モードで前記第１のダイバ増幅器回路を動作させるための手段。
30. 下記をさらに備える、請求項２９記載の装置、
    前記送信機の出力電力が低いとき、前記第１のダイバ増幅器回路のために低いバイアス・モードを選択するための手段、
    前記送信機の出力電力が高いとき、前記第１のダイバ増幅器回路高いバイアス・モードを選択するための手段。
31. 下記を備えるコンピュータ可読媒体を備える、コンピュータ・プログラム製品、
    複数のデジタル制御命令を介して、無線周波数（ＲＦ）送信機の電力消費をダイナミックに調整することを、コンピュータに行わせるための複数の命令、
    前記送信機中の複数の電力消費レベルに対応する複数のバイアス・モードを備える第１のダイバ増幅器回路の１つのバイアス・モードを、前記複数のデジタル制御命令に基づいて選択することを、コンピュータに行わせるための複数の命令、及び
    前記選択されたバイアス・モードで前記第１のダイバ増幅器回路を動作させることを、コンピュータに行わせるための複数の命令。
32. 下記をさらに備える、請求項３１記載のコンピュータ可読媒体、
    前記送信機の出力電力が低いとき、前記第１のダイバ増幅器回路のために低いバイアス・モードを選択することを、コンピュータに行わせるための複数の命令、及び
    前記送信機の出力電力が高いとき、前記第１のダイバ増幅器回路高いバイアス・モードを選択することを、コンピュータに行わせるための複数の命令。

Images