JP2013128264A - 低電力消費の弛張型オシレータ - Google Patents

低電力消費の弛張型オシレータ Download PDF

Info

Publication number
JP2013128264A
JP2013128264A JP2012125197A JP2012125197A JP2013128264A JP 2013128264 A JP2013128264 A JP 2013128264A JP 2012125197 A JP2012125197 A JP 2012125197A JP 2012125197 A JP2012125197 A JP 2012125197A JP 2013128264 A JP2013128264 A JP 2013128264A
Authority
JP
Japan
Prior art keywords
voltage
reference voltage
ramp
signal
generation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012125197A
Other languages
English (en)
Other versions
JP5935135B2 (ja
Inventor
K Wadhwa Sanjay
ケイ．ワドゥワ サンジェイ
K Jain Deependra
ケイ．ジェイン ディペンドラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of JP2013128264A publication Critical patent/JP2013128264A/ja
Application granted granted Critical
Publication of JP5935135B2 publication Critical patent/JP5935135B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】電流消費を増加せずにＯＳＣ＿ＯＵＴ信号の周波数の増加を可能にする弛張型オシレータを提供する。
【解決手段】発振信号を生成する弛張型オシレータは、ランプ電圧生成回路、基準電圧生成回路、基準電圧スイッチング回路およびデジタル論理回路を含んでなる。基準電圧生成回路は１つまたは複数の基準電圧を生成し、ランプ電圧生成回路は１つまたは複数のランプ電圧を生成する。ランプ電圧は、基準電圧スイッチング回路によって生成される基準電圧スイッチング信号を用いて順序的にスイッチングすることによって基準電圧の各々と比較される。デジタル論理回路によって生成される発振信号は比較の結果に基づく。
【選択図】図２Ａ

Description

本発明は、概して弛張型オシレータに関する。より詳細には低電力オシレータに関するものである。
弛張型オシレータは、発振信号を生成するために、ラジオ、通信、コンピュータおよび他の電子システムなど、現在の電子システムに広く使用されている。発振信号は、通信システムでのメッセージ信号の変調および復調、電子回路の同期的動作などの、タイミングに厳しい要件を満たす必要がある。弛張型オシレータには、抵抗・キャパシタ（ＲＣ）回路がある。発振信号は、ＲＣ回路を介してキャパシタを充電および放電することによって生成される。発振信号の周波数は、ＲＣ回路の時間定数を変えることによって変化させる。例えば、発振信号の周波数を増加するために、レジスタの値が減少され得る。しかしながら、これがより高い電力消費を生じる。
図１Ａを参照する。従来の弛張型オシレータ１００の概略図が示される。従来の弛張型オシレータ１００は、ランプ電圧生成回路１０２、基準電圧生成回路１０４、スイッチング信号生成回路１０６および発振信号生成回路１０８を含んでなる。ランプ電圧生成回路１０２は、充電レジスタ１１０（Ｒｃｈａｒｇｅ）およびキャパシタ１１２ａ，１１２ｂ（それぞれＣ１およびＣ２）を含んでなる。基準電圧生成回路１０４は、レジスタ１１４ａ，１１４ｂ（それぞれＲ１およびＲ２）を含んでなる。スイッチング信号生成回路１０６は、コンパレータ１１６ａ，１１６ｂ、ＡＮＤゲート１１８および２によって除算する２除算カウンタ１２０を含む。発振信号生成回路１０８が、ＮＯＴゲート１２２ａ，１２２ｂを含む。
充電レジスタ１１０は電圧源ＶＤＤに接続される。キャパシタ１２２ａは充電レジスタ１１０と接地との間に接続される。より具体的に、キャパシタ１２２ａの１つの端子はスイッチＤ２を介して充電レジスタ１１０に接続され、他の端子は接地に接続される。スイッチＳ１はキャパシタ１１２ａと並列に接続される。キャパシタ１１２ａの充電はスイッチＤ２を閉じて、スイッチＳ１を開けたままに維持することによって開始される。キャパシタ１１２ｂを充電および放電するために使用されるキャパシタ１１２ｂは、スイッチＤ１およびＤ２とキャパシタ１１２ａの構成と同様に、充電レジスタ１１０と接地との間に接続される。
キャパシタ１１２ａ，１１２ｂもそれぞれのコンパレータ１１６ａ，１１６ｂの負端子に接続される。コンパレータ１１６ａおよび１１６ｂの正端子は、電圧タップＴ１で基準電圧生成回路１０４に接続される。電圧生成回路１０４のレジスタ１１４ａおよび１１４ｂは、レジスタ１１４ａと１１４ｂとの間のノードに配置される電圧タップＴ１とともに電圧源ＶＤＤと接地との間に直列に接続される。
コンパレータ１１６ａ，１１６ｂの出力端子はＡＮＤゲート１１８の入力端子に接続される。ＡＮＤゲート１１８の出力は２除算カウンタ１２０に接続される。２によって除算する２除算カウンタ１２０の出力は、それぞれのスイッチＳ１、Ｄ１およびＳ２、Ｄ２を制御するために、ランプ電圧生成回路１０２へ送信されるランプ電圧スイッチング信号Ｄ１’およびＤ２’である。ランプ電圧スイッチングＤ２’はランプ電圧スイッチング信号Ｄ１’の相補的な信号である。
図１Ｂを参照する。電圧ＶＲＡＭＰ１、ＶＲＡＭＰ２の電圧および従来の弛張型オシレータ１００のＡＮＤ＿ＯＵＴ信号の波形を示すタイミングチャートである。弛張型オシレータ１００の動作は今図１Ｂを参照して説明される。時間ｔ０でスイッチＤ２が閉じられ、スイッチＳ１が開けられ、充電レジスタ１１０を介してキャパシタ１１２ａの充電が開始される。さらに、スイッチＤ１が開けられ、スイッチＳ２が閉じられる。結果として、キャパシタ１１２ｂは接地電位にある。
キャパシタ１１２ａの充電が、コンパレータ１１６ａの負端子（ＶＲＡＭＰ１）の電圧の増加を生じさせる。キャパシタ１１２ｂは接地電位であるので、電圧ＶＲＡＭＰ１が増加し、同時に、コンパレータ１１６ｂ（ＶＲＡＭＰ２）の負端子の電圧が接地電位に残る。コンパレータ１１６ａ，１１６ｂの正端子が、電圧タップＴ１を介して基準生成回路１０４によって生成される一定電圧を受ける。基準電圧生成回路１０４が、レジスタ１１４ａおよび１１４ｂから形成されるレジスタラダーを用いて一定電圧を生成する。レジスタ１１４ａおよび１１４ｂは同一であり、一定電圧ＶＤＤを供給するレジスタラダーの第１端部は電圧源ＶＤＤに接続され、第２端部は接地に接続される場合、電圧タップＴ１で取得される電圧はＶＤＤ／２である。この一定電圧はコンパレータ１１６ａ，１１６ｂの正端子に供給される。
それぞれの出力信号ＸおよびＹを生成するために、コンパレータ１１６ａ，１１６ｂがそれぞれの電圧ＶＲＡＭＰ１およびＶＲＡＭＰ２を電圧ＶＤＤ／２と比較する。回路動作の開始において、ＶＲＡＭＰ１およびＶＲＡＭＰ２はＶＤＤ／２より少ない、よって、出力ＸおよびＹは高い。結果として、ＡＮＤゲート１１８、ＡＮＤ＿ＯＵＴ信号の出力も高い。ＡＮＤ＿ＯＵＴ信号の相補的な信号は入力クロック信号として２除算カウンタ１２０に与えられる。入力クロック信号が低状態にスイッチする時、２除算カウンタ１２０が出力信号の状態（ランプ電圧スイッチング信号Ｄ１’およびＤ２’）をトグルする。よって、ＶＲＡＭＰ１およびＶＲＡＭＰ２はＶＤＤ／２より少ない時、出力の状態は安定である。結果として、発振信号生成回路１０８によって生成されるＯＳＣ＿ＯＵＴ信号も高い。
続いて、時間ｔ１において、出力信号Ｘが低になり、それによってＡＮＤ＿ＯＵＴ信号を低になるように引き起こるようにＶＲＡＭＰ１がＶＤＤ／２と等しくなる。これが、それぞれの状態をトグルするランプ電圧スイッチング信号Ｄ１’およびＤ２’を生じる。よって、ランプ電圧スイッチング信号Ｄ１’が高状態にスイッチングし、ランプ電圧スイッチング信号Ｄ２’が低状態にスイッチングする。結果として、スイッチＳ２およびＤ２が開口され、スイッチＳ１およびＤ１は閉じられる。これが、キャパシタ１１２ａの放電およびキャパシタ１１２ｂの充電の開始を生じる。結果として、ＶＲＡＭＰ１が接地電位にスイッチし、ＶＲＡＭＰ２が増加始める。コンパレータ１１６ａの出力信号Ｘが一時的に低になるが（ＶＲＡＭＰ１がＶＤＤ／２より高くなる時）、ＶＲＡＭＰ１を接地電位にスイッチングする後、出力信号Ｘが高くなる。また、キャパシタ１１２ｂが充電し始める時、ＶＲＡＭＰ２はＶＤＤ／２より少ないので、コンパレータ１１６ｂの出力Ｙも高い。よって、ＡＮＤ＿ＯＵＴ信号が一時的に低くなり、その後再び高くなる。上記のように、ＡＮＤ＿ＯＵＴ信号が低くなる時、ランプ電圧スイッチング信号Ｄ１’が状態を変化し、よって、ＡＮＤ＿ＯＵＴ信号が低くなるたびに、パルスはＯＳＣ＿ＯＵＴ信号に取得される。キャパシタ１１２ａおよび１１２ｂの充電および放電の上述記載されるシケンスは繰り返され、ＯＳＣ＿ＯＵＴ信号の生成を生じる。
ＯＳＣ＿ＯＵＴ信号の生成のシステムは、ＲｃｈａｒｇｅとＣ１およびＲｃｈａｒｇｅおよびＣ２を含むＲＣ回路の継続的充電および放電に関するものである。よって、ＯＳＣ＿ＯＵＴ信号の周波数は、キャパシタ１１２ａおよび１１２ｂの充電を要する時間またはＲＣ回路の時間定数によって制御される。ＯＳＣ＿ＯＵＴ信号の周波数を増加するために、キャパシタ１１２ａおよび１１２ｂの充電を要する時間は減少しなければならない。キャパシタの充電時間の減少を達成するために、キャパシタを充電するために用いられる充電電流が増加されなければならない。よって、ＯＳＣ＿ＯＵＴ信号の周波数が高いほど、電流消費が高くなる。電流消費および周波数は関連するので、電流消費の減少がＯＳＣ＿ＯＵＴ信号の周波数の減少を意味する。
米国特許第７４４３２５４号明細書 米国特許第７１０９８０４号明細書 米国特許第７７３３１９１号明細書
電流消費を増加せずにＯＳＣ＿ＯＵＴ信号の周波数の増加を可能にする弛張型オシレータを提供することによって、低電力で高周波数発振信号を与えることが有利である。
第１の実施形態に係る発明は、発振信号を生成するためのシステムにおいて、
ランプ電圧スイッチング信号に基づいてランプ信号を生成するランプ電圧生成回路と、
電圧源に接続され、少なくとも１つの基準電圧を生成する基準電圧生成回路と、
前記ランプ電圧生成回路および基準電圧生成回路に接続される基準電圧スイッチング回路であって、
前記ランプ電圧を受ける第１入力端子および少なくとも１つの基準電圧を受ける第２入力端子を有する少なくとも１つのコンパレータと、
前記少なくとも１つのコンパレータの出力端子に接続されて、基準電圧スイッチング信号、前記ランプスイッチング信号および前記発振信号を生成するデジタル論理回路と、
前記基準電圧生成回路と前記少なくとも１つのコンパレータの前記第２入力端子との間に接続され、前記基準電圧スイッチング信号に基づいて前記少なくとも１つのコンパレータの第２入力端子に前記少なくとも１つの基準電圧を与える少なくとも１つの基準電圧スイッチであって、前記基準電圧スイッチング信号、前記発振信号および前記ランプ電圧スイッチング信号は、前記ランプ電圧と前記少なくとも１つの基準電圧との間の所定の関係に基づいてトグルする、基準電圧スイッチとを備える、基準電圧スイッチング回路と、
を備える、発振信号を生成するためのシステムを要旨とする。
第１の実施形態に係る発明において、前記所定の関係には、前記ランプ電圧が前記少なくとも１つの基準電圧と等しいことが含まれるものであってもよい。
また、前記デジタル論理回路は、第１のセットおよび第２のセットの、２によって除算する２除算カウンタを備え、前記２除算カウンタの第１のセットおよび第２のセットの各々が、少なくとも２つの直列に接続される２除算カウンタを備え、２除算カウンタの第１のセットおよび第２のセットの出力端子はＸＯＲゲートの入力端子に接続され、前記ＸＯＲゲートが前記ランプ電圧スイッチング信号を生成するものであってもよい。この場合、前記２除算カウンタの前記第１のセットの前記少なくとも２つの直列に接続される２除算カウンタの第１の出力端子で前記基準電圧スイッチング信号および前記発振信号を取得されることもできる。
第１の実施形態に係る発明において、前記ランプ電圧生成回路は、
前記第１ランプ電圧スイッチによって接地に接続される少なくとも１つのキャパシタと、
第２ランプ電圧スイッチによって少なくとも第１キャパシタに接続される第１端子および前記電圧源に接続される第２端子を有する少なくとも１つのレジスタであって、前記第１および前記第２ランプ電圧スイッチが前記ランプ電圧スイッチング信号に基づいてトグルする、レジスタとを備えるのでもよい。
第１の実施形態に係る発明において、前記基準電圧生成回路は、前記電圧源に接続されるレジスタラダーネットワークを備えることもあり、この場合、前記レジスタラダーネットワークが、少なくとも１つの基準電圧を生成する少なくとも１つの電圧タップを備えるものであってもよい。
第１の実施形態に係る発明において、前記基準電圧生成回路が、少なくとも１つの基準電圧を生成するバンドギャップ基準回路を備えるのでもよい。
第２の実施形態に係る発明は、発振信号を生成するための弛張型オシレータにおいて、
ランプ電圧スイッチング信号に基づいて第１ランプおよび第２ランプ電圧を生成するランプ電圧生成回路と、
少なくとも第１および第２基準電圧を生成する基準電圧生成回路と、
前記ランプ電圧生成回路および前記基準電圧生成回路に接続される基準電圧スイッチング回路であって、
前記第１ランプ電圧を受ける負入力端子および前記第１基準電圧を受ける正入力端子を有する第１コンパレータと、
前記第２ランプ電圧を受ける負入力端子および前記第２基準電圧を受ける正入力端子を有する第２コンパレータと、
前記第１および第２コンパレータの出力端子に接続され、基準電圧スイッチング信号、前記ランプ電圧スイッチング信号および前記発振信号を生成するデジタル論理回路と、
前記基準電圧スイッチング信号に基づいてそれぞれの第１および第２基準電圧を前記第１および第２コンパレータの前記正端子に与えるための前記第１および前記第２コンパレータと前記基準電圧生成回路との間に接続される第１および第２基準電圧スイッチとを備える、基準電圧スイッチング回路と、
を備える、弛張型オシレータを要旨とする。
第２の実施形態に係る発明において、前記デジタル論理回路は、
前記第１および前記第２コンパレータの前記出力端子に接続されるＡＮＤゲートと、
前記ＡＮＤゲートの出力端子に接続され、前記発振信号を生成する第１の２除算カウンタと、
前記第１の２除算カウンタに直列に接続され、前記ランプ電圧スイッチング信号を生成する第２の２除算カウンタとを備えることができる。この場合、前記基準電圧スイッチング信号は前記発振信号を補うことによって取得されるものであってもよく、少なくとも１つの前記第１および第２ランプ電圧がそれぞれの第１および前記第２基準電圧と等しくなる時、前記基準電圧スイッチング信号、前記発振信号および前記ランプ電圧スイッチング信号をトグルするものであってもよい。
第２の実施形態に係る発明において、前記ランプ電圧生成回路は、
第１ランプ電圧スイッチによって接地に接続される第１キャパシタと、
第２ランプ電圧スイッチによって接地に接続される第２キャパシタと、
第３ランプ電圧スイッチによって前記第１キャパシタに接続され、第４ランプ電圧スイッチによって前記第２キャパシタに接続される第１端子および電圧源に接続される第２端子を有するレジスタであって、前記第１、前記第２、前記第３および前記第４ランプ電圧スイッチは前記ランプ電圧スイッチング信号に基づいてトグルされる、レジスタと、
を備えることもできる。
また、第２の実施形態に係る発明において、前記ランプ電圧生成回路は
それぞれの第１および第２ランプ電圧スイッチによって接地に接続される第１および第２キャパシタと、
前記第３および前記第４ランプ電圧スイッチによってそれぞれの前記第１および前記第２キャパシタに接続される電流源であって、前記第１、前記第２、前記第３および前記第３ランプ電圧スイッチが前記ランプ電圧スイッチング信号に基づいてトグルする、電流源とを備えることもある。
第２の実施形態に係る発明において、前記基準電圧生成回路が、電圧源に接続されるレジスタラダーネットワークを備えることもでき、この場合、レジスタラダーネットワークが、少なくとも第１および第２基準電圧を生成する少なくとも第１および第２電圧タップを備えることがある。
さらに第２の実施形態に係る発明において、前記基準電圧生成回路が、少なくとも第１および第２基準電圧を生成するバンドギャップ電圧基準回路を備えることもある。
第３の実施形態によると、発振信号を生成するための弛張型オシレータにおいて、
第１ランプ電圧および第２ランプ電圧を生成するランプ電圧生成回路であって、前記ランプ電圧生成回路は、
それぞれの第１および第２ランプ電圧スイッチによって接地に接続される第１および第２キャパシタと、
第３ランプ電圧スイッチによって前記第１キャパシタにおよび第４ランプ電圧スイッチによって前記第２キャパシタに接続される電流源であって、前記第１、前記第２、前記第３および前記第４ランプ電圧スイッチがランプ電圧スイッチング信号に基づいてトグルする、電流源とを備えているランプ電圧生成回路と、
電圧源に接続され、１つまたは複数の基準電圧を生成する基準電圧生成回路であって、レジスタラダーネットワークおよび前記レジスタラダーネットワークの１つまたは複数の電圧タップによって取得される１つまたは複数の基準電圧を備える、基準電圧生成回路と、
前記基準電圧生成回路に接続される基準電圧スイッチング回路であって、前記基準電圧スイッチング回路は、
第１ランプ電圧を受ける負端子および前記１つまたは複数の基準電圧の第１基準電圧を受ける正端子を有する第１コンパレータと、
第２ランプ電圧を受ける負端子および前記１つまたは複数の基準電圧の第２基準電圧を受ける正端子を有する第２コンパレータと、
前記第１および前記第２コンパレータの出力端子に接続され、基準電圧スイッチング信号、前記ランプ電圧スイッチング信号および前記発振信号を生成するデジタル論理回路と、
前記第１コンパレータに前記第１基準電圧を与えるために、前記基準電圧生成回路と前記第１コンパレータの正入力端子との間に接続される第１基準電圧スイッチと、前記第２コンパレータに前記第２基準電圧を与えるために、前記基準電圧生成回路と前記第２コンパレータの前記正端子との間に接続される第２基準電圧スイッチとを備える、基準電圧スイッチング回路とを含んでなる、弛張型オシレータを要旨とする。
第３の実施形態に係る発明において、前記デジタル論理回路は、
前記第１および前記第２コンパレータの出力端子に接続されるＡＮＤゲートと、
前記ＡＮＤゲートの出力端子に接続され、前記発振信号を生成する第１の２除算カウンタと、
前記第１の２除算カウンタと直列に接続され、前記ランプ電圧スイッチング信号を生成する第２の２除算カウンタとを備えることがある。
第３の実施形態に係る発明において、前記第１および前記第２ランプ電圧の少なくとも１つがそれぞれの前記第１および前記第２コンパレータに与えられる前記第１および前記第２基準電圧と等しくなる時、前記基準電圧スイッチング信号、前記発振信号および前記ランプ電圧スイッチング信号がトグルすることができる。
従来の弛張型オシレータの概略を示す回路図。 図１Ａの従来の弛張型オシレータの波形ＶＲＡＭＰ１、ＶＲＡＭＰ２およびＡＮＤ＿ＯＵＴを示すタイミングチャート。 本発明の一実施形態による弛張型オシレータの概略を示す概念図。 本発明の一実施形態によって図２Ａに示される弛張型オシレータの詳細な回路図。 図２Ｂ示される弛張型オシレータの波形ＶＲＡＭＰ１、ＶＲＡＭＰ２およびＡＮＤ＿ＯＵＴを示すタイミングチャート。 本発明の別の実施形態による弛張型オシレータの概略を示す回路図。 本発明の別のさらなる実施形態にしたがって、弛張型オシレータの概略を示す回路図。
後述の好ましい実施形態の詳細な説明は、添付図面を伴って読むと、より良く理解される。本発明は例示の方法により説明されており、添付の図面により限定されるものではなく、図面において、同様の参照符号は類似の要素を示す。図中の要素は簡潔かつ明確に説明されており、必ずしも寸法通りに描かれていない。
添付の図面の詳細な説明は、本発明の現時点での好適実施形態の説明であり、本発明を実施し得る唯一の形態を表すものではない。理解されるように、同一又は等価な機能が、本発明の主旨及び範囲の中に含まれる異なる実施形態によって達成されてもよい。
本発明の一実施形態において、発振信号を生成するシステムが提供される。このシステムは、ランプ電圧スイッチング信号に基づいてランプ電圧を生成するランプ電圧生成回路、電圧に接続され、少なくとも１つの基準電圧を生成する基準電圧生成回路およびランプ電圧生成回路に接続される基準電圧スイッチング回路を備える。基準電圧スイッチング回路が、ランプ電圧を受ける第１入力端子および少なくとも１つの基準電圧を受ける第２入力端子を有するコンパレータを備える。さらに、基準電圧スイッチング回路が、コンパレータの出力端子に接続され、基準電圧スイッチング信号、ランプ電圧スイッチング信号および発振信号を生成するデジタル論理回路を備える。基準電圧スイッチング回路が、基準電圧生成回路とコンパレータの第２入力端子との間に接続され、基準電圧スイッチング信号に基づいてコンパレータの第２入力端子に少なくとも１つの基準電圧を与える規準電圧スイッチをさらに含む。基準電圧スイッチング信号、発振信号およびランプ電圧スイッチング信号は、ランプ電圧と少なくとも１つの基準電圧との間の所定関係に基づいてトグルする。
本発明の別の実施形態において、発振信号を生成する弛張型オシレータが提供される。弛張型オシレータが、ランプ電圧スイッチング信号に基づいて第１および第２ランプ電圧を生成するランプ電圧生成回路および第１と第２基準電圧を生成する基準電圧生成回路を含む。さらに、弛張型オシレータが、ランプ電圧生成回路および基準電圧生成回路に接続される基準電圧スイッチング回路を含む。基準電圧スイッチング回路が、第１ランプ電圧を受ける負入力端子および第１基準電圧を受ける正入力端子を有する第１コンパレータを含む。基準電圧スイッチング回路が、第２ランプ電圧を受ける負入力端子および第２基準電圧を受ける正端子を有する第２コンパレータをさらに含む。基準電圧スイッチング回路が、第１および第２コンパレータの出力端子に接続され、基準電圧スイッチング信号、ランプ電圧スイッチング信号および発振信号を生成するデジタル論理回路をさらに含む。また、基準電圧スイッチング回路が、基準電圧生成回路とそれぞれの第１および第２コンパレータとの間に接続される第１および第２基準電圧スイッチを含む。第１および第２基準電圧スイッチが、基準電圧スイッチング信号に基づいて第１および第２コンパレータの正端子に第１および第２基準電圧を与える。
本発明の別のさらなる実施形態において、発振信号を生成する弛張型オシレータが提供される。弛張型オシレータが、第１および第２ランプ電圧を生成するランプ電圧生成回路を含む。ランプ電圧生成回路が、それぞれの第１および第２ランプ電圧スイッチによって接地に接続される第１および第２キャパシタを含む。ランプ電圧生成回路が、第３ランプ電圧スイッチによって第１コンパレータに接続され、第４ランプ電圧スイッチによって第２コンパレータに接続される電流源をさらに含み、ここで、第１、第２、第３および第４ランプ電圧スイッチはランプ電圧スイッチング信号によってトグルされる。
弛張型オシレータはさらに、電圧源に接続され、基準電圧を生成する基準電圧生成回路を含む。基準電圧生成回路が、レジスタラダーネットワークを含み、ここで、基準電圧はレジスタラダーネットワークの１つまたは複数の電圧タップから取得される。さらに、弛張型オシレータが、第１コンパレータおよび第２コンパレータを含む基準電圧生成回路に接続される基準電圧スイッチング回路を含む。第１コンパレータの負端子が第１ランプ電圧を受け、第１コンパレータの正端子が第１基準電圧を受ける。第２コンパレータの負端子が第２ランプ電圧を受け、第２コンパレータの正端子が第２基準電圧を受ける。基準電圧スイッチング回路が、第１および第２コンパレータの出力端子に接続され、基準電圧スイッチング信号、ランプ電圧スイッチング信号および発振信号を生成するデジタル論理回路をさらに含む。また、基準電圧スイッチング回路が、基準電圧生成回路と第１および第２コンパレータの正端子との間に接続される第１および第２基準電圧スイッチを含む。第１基準電圧スイッチが、第１コンパレータに１つまたは複数の基準電圧の第１基準電圧を与える。さらに、第２基準電圧スイッチが、第２コンパレータに１つまたは複数の基準電圧の第２基準電圧を与える。
本発明の様々な実施形態が、基準電圧生成回路、ランプ電圧生成回路、基準電圧スイッチング回路およびデジタル回路を備える弛張型オシレータを提供する。ランプ電圧姿勢回路が、基準電圧生成回路によって生成される基準電圧のうちの１つに比較される少なくとも１つのランプ電圧を生成する。開始において、ランプ電圧は、基準電圧生成回路によって生成される最も低い基準電圧と比較される。ランプ電圧が最も低い基準電圧と等しい時、基準電圧は、前の基準電圧より高い値にスイッチングされる。比較のために複数の基準電圧のおかげで、複数のパルスは、ランプ電圧が基準電圧と等しい時いくつかの時点で取得され得る。このように取得されるパルスはデジタル回路を用いて発振信号に変換される。キャパシタの充電抵抗の相当減少がないまたはキャパシタによって消費される充電電流を減少せず、周波数を増加させ得る。発振の周波数を増加するために、基準電圧生成回路は、抵抗の実際値を増加せずに複数の基準電圧を生成するためにレジスタラダーネットワークの別のタップを加えることによって変化される。よって、発振の周波数が追加的基準電圧の生成旅に２倍になる。例えば、１つの基準電圧ＶＤＤ／２が生成される場合、追加的基準電圧ＶＤＤ／４すなわちＶＤＤ／２の半分が発振の周波数の２倍を生じる。さらに、別の基準電圧ＶＤＤ／８すなわちＶＤＤ／４の半分が生成される場合、発振の周波数が４倍になる。つまり、所与周波数において、上述記載されるように基準電圧を加えて電力消費は半分になる。よって、本発明の弛張型オシレータの発振の周波数は電力消費を増加せずに増加させ得る。
図２Ａを参照すると、本発明の一実施形態にしたがって弛張型オシレータ２００の概略図が示されている。弛張型オシレータ２００は、ランプ電圧生成回路２０２、基準電圧生成回路２０４および基準電圧スイッチング回路２０６を含んでなる。基準電圧スイッチング回路２０６がデジタル論理回路２０８を含む。ランプ電圧生成回路２０２０が１つまたは複数のランプ電圧を生成する。基準電圧生成回路２０４が１つまたは複数の基準電圧を生成する。基準電圧スイッチング回路２０６は、スイッチＳ３およびＳ４を介して基準電圧生成回路２０４に接続され、ランプ電圧スイッチング信号Ｄ１’およびＤ２’を生成する。１つまたは複数の電圧を生成するために、ランプ電圧スイッチング信号Ｄ１’およびＤ２’はランプ電圧生成回路２０２に与えられる。デジタル論理回路２０８が基準電圧スイッチング信号Ｓ３’およびＳ４’（図示せず）を生成する。
図２Ｂを参照する。本発明の一実施形態にしたがって図２Ａに示される弛張型オシレータ２００の詳細な回路図が示されている。弛張型オシレータ２００が、コンパレータ２１０ａ，２１０ｂ、ＡＮＤゲート２１２、２除算カウンタ２１４ａ，２１４ｂ、レジスタ２１６ａ，２１６ｂ，２１６ｃ，２１６ｄ（それぞれＲ１，Ｒ２，Ｒ３，Ｒ４で示される）、ＮＯＴゲート２１８ａおよび２１８ｄ、キャパシタ２２０ａ，２２０ｂ（Ｃ１，Ｃ２）および充電レジスタ２２２（Ｒｃｈａｒｇｅ）を含んでなる。
ランプ電圧生成回路２０２は、キャパシタ２２０ａ，２２０ｂ、充電レジスタ２２２およびスイッチＳ１、Ｓ２、Ｄ１およびＤ２を含んでなる。キャパシタ２２０ａは充電レジスタ２２２と接地との間に接続される。キャパシタ２２０ａの１つの端子はスイッチＤ２を介して充電レジスタ２２２に接続され、別の端子はスイッチＳ１とともに接地と並列に接続される。さらに、キャパシタ２２０ｂは、キャパシタ２２０ａと同様な構成で充電レジスタ２２と接地との間に接続される。充電レジスタ２２２は、それぞれのスイッチＤ２およびＤ１を介して電圧源ＶＤＤとキャパシタ２２０ａおよび２２０ｂとの間に接続される。キャパシタ２２０ａの充電は、スイッチＤ２を閉じてスイッチＳ１を開けるままにすることによって開始され得る。キャパシタ２２０ａは、スイッチＳ１を閉じてスイッチＤ２を開けることによって放電される。スイッチＤ１およびＳ２は、キャパシタ２２０ｂを充電および放電するために使用される。
基準電圧生成回路２０４は、直列に接続されるレジスタ２１６ａ，２１６ｂ，２１６ｃ，２１６ｄを含むレジスタラダーネットワークを有する。レジスタラダーネットワークが４つより多くのレジスタを含んでもよいが、説明を簡潔にするために４つのレジスタのみが示されている。レジスタラダーネットワークの第１端部は電圧源ＶＤＤに接続され、第２端部は接地に接続される。本発明の一実施形態において、レジスタ２１６ａ，２１６ｂ，２１６ｃ，２１６ｄが同一抵抗値すなわち、Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４を有してもよい。レジスタ２１６ｂの第１端子はレジスタ２１６ａに接続される。電圧タップＴ１を達成するために、レジスタ２１６ｂの第２端子はレジスタ２１６ｃの第１端子に接続される。電圧タップＴ２を達成するために、レジスタ２１６ｄの第１端子はレジスタ２１６ｃの第２端子に接続される。また、基準電圧生成回路２０４は電圧タップＴ１およびＴ２で基準電圧スイッチング回路２０６に接続される。
基準電圧スイッチング回路２０６はコンパレータ２１０ａ，２１０ｂを含む。コンパレータ２１０ａ，２１０ｂの負端子はキャパシタ２２０ａ，２２０ｂに接続される。コンパレータ２１０ａ，２１０ｂの正端子は互いに、スイッチＳ４およびＳ３を介して電圧タップＴ１およびＴ２に接続される。スイッチＳ４およびＳ３を開けるおよび閉じることによってコンパレータ２１０ａ，２１０ｂの正端子はそれぞれの電圧タップＴ１またはＴ２に接続または切断される。これが、電圧ＶＤＤ／２またはＶＤＤ／４を基準電圧としてコンパレータ２１０ａおよび２１０ｂに与えられる。レジスタ２１６ａ，２１６ｂ，２１６ｃ，２１６ｄを含むレジスタラダーネットワークは、所定基準電圧（例えば、ＶＤＤ／２およびＶＤＤ／４）の一連を生成するようにプログラムされ得るバンドギャップ基準電圧生成器（図示せず）を交換してもよい。バンドギャップ基準電圧生成器は当技術分野で周知であり、さらなる説明は本発明の完全な理解のために必要ではない。
コンパレータ２１０ａ，２１０ｂの出力端子はデジタル論理回路２０８に接続される。デジタル論理回路２０８が、ＡＮＤゲート２１２および２除算カウンタ２１４ａ，２１４ｂを含む。本発明の一実施形態において、２除算カウンタ２１４ａ，２１４ｂの各々が、入力クロック信号の半分の周波数を有する出力信号を生成するために、Ｄフリップフロップに入力信号として与えられるＤフリップフロップの反転される出力信号を有するＤフリップフロップを含む。ＡＮＤゲート２１２の入力端子はコンパレータ２１０ａ，２１０ｂに接続され、ＡＮＤゲート２１２の出力端子は２除算カウンタ２１４ａに接続される。２除算カウンタ２１４ａの出力端子は入力クロック信号として２除算カウンタ２１４ｂに与えられる。２除算カウンタ２１４ａの出力信号は発振信号（ＯＳＣ＿ＯＵＴ信号）である。２除算カウンタカウンタ２１４ｂの出力は、スイッチＤ１、Ｄ２、Ｓ１およびＳ２の動作を制御するためにランプ電圧生成回路２０２に与えられるランプ電圧スイッチング信号Ｄ１’およびＤ２’である。ランプ電圧スイッチング信号Ｄ２’はランプ電圧スイッチング信号Ｄ１’の相補的な信号である。ランプ電圧スイッチング信号Ｄ１’はスイッチＳ１およびＤ１に与えられ、ランプ電圧スイッチング信号Ｄ２’はスイッチＳ２およびＤ２に与えられる。スイッチＳ３を制御するために使用される基準電圧スイッチング信号Ｓ３’を生成するために、ＯＳＣ＿ＯＵＴ信号はＮＯＴゲート２１８ａによって補われる。スイッチＳ４を制御するために使用される基準電圧スイッチング信号Ｓ４’を取得するために、基準電圧スイッチング信号Ｓ３’はＮＯＴゲート２１８ｂによって補われる。
図２Ｃを参照する。本発明の一実施形態による、図２Ｂに示される弛張型オシレータ２００の波形ＶＲＡＭＰ１、ＶＲＡＭＰ２およびＡＮＤ＿ＯＵＴを示すタイミングチャートが示される。時間ｔ０において、弛張型オシレータ２００の動作が、スイッチＤ２を閉じて（ランプ電圧スイッチング信号Ｄ２’は高いことを意味する）、スイッチＳ１が開ける（ランプ電圧スイッチング信号Ｄ１’は低いことを意味する）ことによって開始する。これが、充電レジスタ２２２を介して電圧源ＶＤＤによってキャパシタ２２０ａの充電を開始する。さらに、スイッチＤ１は開き、スイッチＳ２は閉じられる。結果として、キャパシタ２２０ｂが接地電位に残る。
キャパシタ２２０ａの充電により、コンパレータ２１０ａ（ＶＲＡＭＰ１）の負端子の電圧が増加始める。キャパシタ２２０ｂは接地電位であることにより、コンパレータ２１０ｂ（ＶＲＡＭＰ２）の負端子が接地電位に残り、同時に、電圧ＶＲＡＭＰ１が増加する。
コンパレータ２１０ａ，２１０ｂの正端子は、基準電圧生成回路２０４によって生成される基準電圧を受ける。本発明の一実施形態において、基準電圧生成回路２０４が２つの異なる基準電圧、すなわち、ＶＤＤ／２およびＶＤＤ／４を生成する。電圧ＶＤＤ／２は電圧タップＴ１で取得され、スイッチＳ４を閉じてスイッチＳ３を開けたままに残るようにコンパレータ２１０ａおよび２１０ｂの正端子に与えられる。電圧ＶＤＤ／４は電圧タップＴ２で取得され、スイッチＳ３を閉じてスイッチＳ４を開けるままに残るようにコンパレータ２１０ａおよび２１０ｂの正端子に与えられる。本発明の別の実施形態において、基準電圧生成回路２０４が３つの異なる基準電圧、すなわち、ＶＤＤ／２、ＶＤＤ／４およびＶＤＤ／８を生成する、このように実施形態において、追加的スイッチＳ５は基準電圧生成回路２０４とコンパレータ２１０ａおよび２１０ｂとの間に加えられ、スイッチＳ４およびＳ３と並列である。
回路動作の開始において、電圧タップＴ２はコンパレータ２１０ａ，２１０ｂの正端子に接続するようにスイッチＳ３が閉じられ、（ＯＳＣ＿ＯＵＴは低いことを意味する）それによって、電圧ＶＤＤ／４をコンパレータ２１０ａ，２１０ｂの正端子に与えられることを生じる。それぞれの出力信号ＸおよびＹを生成するために、コンパレータ２１０ａ，２１０ｂが、それぞれの電圧ＶＲＡＭＰ１およびＶＲＡＭＰ２を電圧ＶＤＤ／４と比較する。電圧ＶＲＡＭＰ１およびＶＲＡＭＰ２は電圧ＶＤＤ／４より少ないので、出力信号ＸおよびＹは高い。結果として、ＡＮＤゲート２１２、ＡＮＤ＿ＯＵＴ信号の出力も高い。ＡＮＤ＿ＯＵＴ信号の相補的な信号は入力クロック信号として２除算カウンタ２１４ａに与えられる。入力クロック信号が低状態に移行する時、２除算カウンタ２１４ａが出力信号すなわちＯＳＣ＿ＯＵＴ信号をトグルする。よって、電圧ＶＲＡＭＰ１およびＶＲＡＭＰ２は電圧ＶＤＤ／４より少ない間ＯＳＣ＿ＯＵＴ信号の初期状態が維持される。本発明の一実施形態において、基準電圧スイッチング信号Ｓ３’を高荷なるようにイネーブルするために、ＯＳＣ＿ＯＵＴ信号は回路動作の開始で低いに構成され、よって、スイッチＳ３は閉じられる。さらに、ＯＳＣ＿ＯＵＴ信号は２除算カウンタ２１４ｂに与えられる。２除算カウンタ２１４ａと同様に、２除算カウンタ２１４ｂも、入力信号、すなわち、ＯＳＣ＿ＯＵＴ信号、が高状態から低状態に遷移する時、出力すなわちスイッチング信号Ｄ１’およびＤ２’の状態をトグルする特徴を有する。本発明の一実施形態において、ランプ電圧スイッチング信号Ｄ１’およびＤ２’は、回路動作の開始でそれぞれの低状態および高状態になるように構成され、よって、スイッチＤ１およびＳ１は開き、かつスイッチＤ２およびＳ２を閉じることを生じる。
キャパシタ２２０ａの継続的充電のおかげで、時間ｔ１で電圧ＶＲＡＭＰ１が電圧ＶＤＤ／４と等しくなる。結果として、出力信号Ｘが低く、それによって、ＡＮＤ＿ＯＵＴ信号を低くする。本発明の一実施形態において、電圧ＶＲＡＭＰ１と電圧ＶＤＤ／４との間の所定の関係に基づいて出力信号Ｘが低くなる。例えば、所定の関係が電圧ＶＲＡＭＰ１と電圧ＶＤＤ／４との間の絶対差額が所定値と等しくなることを含み、次に、ＯＳＣ＿ＯＵＴ信号が低状態から高状態にトグルする場合、それによって、基準電圧スイッチング信号Ｓ４’およびＳ３’のトグルを生じる。よって、スイッチＳ４が閉じられ、スイッチＳ３が開ける。結果として、コンパレータ２１０ａおよび２１０ｂの正端子は電圧タップＴ１に接続され、よって、電圧ＶＤＤ／２を供給する。よって、出力信号Ｘは高状態に復元され、それによって、ＡＮＤ＿ＯＵＴ信号を高状態に復元されることを生じる。
ＯＳＣ＿ＯＵＴ信号が低状態から高状態に遷移するので、ランプ電圧スイッチング信号Ｄ１’およびＤ２’が以前の状態を維持する。結果として、キャパシタ２２０ａが充電続いて、キャパシタ２２０ｂが接地電位に残る。よって、電圧ＶＲＡＭＰ１が電圧ＶＤＤ／４を超えて増加され、電圧ＶＲＡＭＰ２が接地電位で一定される。時間ｔ２において、電圧ＶＲＡＭＰ１が電圧ＶＤＤ／２に等しいになり、出力信号Ｘが低状態に遷移し、それによって、ＡＮＤ＿ＯＵＴ信号を低状態にスイッチングすることを生じ、ＯＳＣ＿ＯＵＴ信号を低状態にスイッチングすることをさらに生じる。本発明の一実施形態において、電圧ＶＲＡＭＰ１と電圧ＶＤＤ／２との間の所定関係に基づいて出力信号Ｘが低くなる。例において、所定関係が、電圧ＶＲＡＭＰ１と電圧ＶＤＤ／２との間の絶対差額が所定値に等しくなることを含む。これが、スイッチング信号Ｄ１’およびＤ２’がそれぞれの信号の状態をトグルすることを生じる。よって、ランプ電圧スイッチング信号Ｄ１’が高状態にスイッチングし、ランプ電圧スイッチング信号Ｄ２’が低状態にスイッチングする。結果として、スイッチＳ１およびＤ１が閉じられ、スイッチＳ２およびＤ２が開けられる。これが、キャパシタ２２０ａを放電子、充電レジスタ２２２を介してキャパシタ２２０ｂの充電を開始することを生じる。結果として、電圧ＶＲＡＭＰ１が接地電位にスイッチング氏、電圧ＶＲＡＭＰ２が増加始める。出力信号Ｘが一時的に低になるが（電圧ＶＲＡＭＰ１がＶＤＤ／２より高くになる）、電圧ＶＲＡＭＰ１を接地電位にスイッチングする後、出力Ｘが高になる。また、キャパシタ２２０ｂの充電の開始で電圧ＶＲＡＭＰ２は電圧ＶＤＤ／４より少ないので、コンパレータ２２０ｂの出力信号Ｙも高い。よって、キャパシタ２２０ａが放電され、キャパシタ２２０ｂが充電始めると、ＡＮＤ＿ＯＵＴ信号が高状態に戻る。キャパシタ２２０ｂは電圧ＶＤＤ／４に、次に電圧ＶＤＤ／２に充電され、２つのパルスを生成する。パルス生成後のステップはキャパシタ２２０ａに関連し上述の説明と同様である。時点ｔ０〜ｔ２の間ＡＮＤ＿ＯＵＴ信号に取得される２つのパルスが、ＯＳＣ＿ＯＵＴ信号の発振の周波数の２倍に移す。よって、キャパシタ２２０ａおよび２２０ｂを充電するために使用される充電電流の大きさを変化させずに、ＯＳＣ＿ＯＵＴ信号の周波数が増加される。
本発明の一実施形態において、２つより多い基準電圧、すなわち、３つの基準電圧はコンパレータ２１０ａ，２１０ｂに順番に供給される。３つの基準電圧の例はＶＤＤ／８、ＶＤＤ／４およびＶＤＤ／２であってよい。第３電圧レベルをコンパレータ２１０ａおよび２１０ｂに供給するために、追加的スイッチＳ５は、基準電圧生成回路２０４とコンパレータ２１０ａおよび２１０ｂとの間に、スイッチＳ３およびＳ４に並列に加えられてもよい。このような場合において、電圧ＶＲＡＭＰ１がそれぞれのＶＤＤ／８、ＶＤＤ／４およびＶＤＤ／２と等しくなる時と相当する時点ｔ０〜ｔ２の間３つのパルスはＡＮＤ＿ＯＵＴ信号に取得される。これが、ＯＳＣ＿ＯＵＴ信号の発振の周波数の３場合増加に生じる。本発明の別の実施形態二おいて、４つの基準電圧、すなわち、ＶＤＤ／１６、ＶＤＤ／８、ＶＤＤ／４およびＶＤＤ／２はコンパレータ２１０ａおよび２１０ｂに与えられる。本発明の一実施形態において、レジスタラダーはバンドギャップ基準電圧生成器によって交換されてもよい。この場合において、バンドギャップ基準電圧生成器は、様々な基準電圧、すなわち、ＶＤＤ／８、ＶＤＤ／４およびＶＤＤ／２を生成するようにプログラムされる。様々な基準電圧は次にコンパレータ２１０ａおよび２１０ｂの正端子に供給される。本発明の別の実施形態二おいて、充電レジスタ２２２は図３に示される電流源によって交換される（以下に説明される）。
図３を参照する。本発明の別の実施形態にしたがって弛張型オシレータ３００の概略図を示す。弛張型オシレータ２００の一部として示される素子を加えて、弛張型オシレータ３００が電流源３０２を含む。充電レジスタ２２２は電流源３０２によって交換される。電流源３０２がキャパシタ２２０ａおよび２２０ｂに充電する一定な電流を供給する。弛張型オシレータ３００の動作は弛張型オシレータ２００と同様である。
図４を参照する。本発明の別のさらなる実施形態による弛張型オシレータ４００の概略図を示す。弛張型オシレータ４００が、２除算カウンタ４０２ａ，４０２ｂ，４０２ｃ，４０２ｄ，ＸＯＲゲート４０４、コンパレータ４０６、レジスタ４０８ａ，４０８ｂ，４０８ｃ，４０８ｄ、キャパシタ４１０、電流源４１２およびＮＯＴゲート４１４ａ，４１４ｂ，４１４ｃを含む。
キャパシタ４１０は電流源４１２と接地との間に接続される。キャパシタ４１０の１つの端子はスイッチＤ２を介して電流源４１２に接続され、他の端子は並列でスイッチＳ１に接地に接続される。キャパシタ４１０の充電は、スイッチＤ２を閉じて、スイッチ１を開いたままに残ることによって開始される。キャパシタ４１０は、スイッチＳ１を閉じて、スイッチＤ２を開くことによって放電される。
レジスタラダーネットワークを形成するために、レジスタ４０８ａ、４０８ｂ、４０８ｃおよび４０８ｄは直列に接続される。当業者が、レジスタラダーネットワークが４つより多いレジスタを含んでもよい、４つのレジスタのみは簡潔のために示されることを理解されるべきである。レジスタラダーネットワークの第１端部は電圧源ＶＤＤに接続され、第２端部は接地に接続される。レジスタ４０８ｂの第１端子はレジスタ４０８ａに接続される。電圧タップＴ１を達成するために、レジスタ４０８ｂの第２端子はレジスタ４０８ｃの第１端子に接続される。電圧タップＴ２を達成するために、レジスタ４０８ｃの第２端子はレジスタ４０８ｄの第１端子に接続される。
電圧タップＴ１およびＴ２は、スイッチＳ３およびＳ４を介してコンパレータ４０６の正端子に接続される。スイッチＳ３およびＳ４の閉じるおよび開くことによって、正端子は電圧タップＴ１またはＴ２に接続されてもよく、よって、基準電圧として電圧ＶＤＤ／２または電圧ＶＤＤ／４をコンパレータ４０６の正端子に供給する。コンパレータ４０６の負端子はスイッチＤ２を介してキャパシタ４１０の第１端子におよびスイッチＳ１を介してキャパシタ４１０の第２端子に接続される。よって、スイッチＤ２はオンである時、負端子はキャパシタ４１０の第１端子で電圧を供給される。本発明の一実施形態において、電圧源ＶＤＤはバンドギャップ基準電圧生成器（図示せず）によって交換され得る。バンドギャップ基準電圧が、基準電圧ＶＤＤ／２およびＶＤＤ／４を生成するレジスタラダーネットワークに供給される一定基準電圧ＶＤＤを生成する。バンドギャップ基準電圧生成器は当技術分野で周知であるので、本明細書の簡潔ために、詳細な説明が記載されない。
コンパレータ４０６の出力信号Ｘは、第１のセットおよび第２のセットの２除算カウンタに与えられる。第１のセットの２除算カウンタが、直列に接続される２除算カウンタ４０２ａ，４０２ｂを含んでなり、ここで、２除算カウンタ４０２ａが、スイッチＳ３を制御する基準電圧スイッチング信号Ｓ３’を生成する。基準電圧スイッチング信号Ｓ３’（Ｓ４’）の相補的な信号は入力クロック信号として２除算カウンタ４０２ｃに供給される。２除算カウンタ４０２ｂの出力端子は入力信号としてＸＯＲゲート４０４に与えられる。また、発振信号、ＯＳＣ＿ＯＵＴ信号、を生成するために、基準電圧スイッチング信号Ｓ３’はＮＯＴゲート４１４ａおよび４１４ｂを用いてバッファリングされる。
第２のセットの２除算カウンタは、２除算カウンタ４０２ｃ，４０２ｄを含んでなり、ここで、２除算カウンタ４０２ｃによって生成される出力信号の相補的信号は入力クロック信号として２除算カウンタ４０２ｄ与えられ、２除算カウンタ４０２ｄの出力信号は入力信号としてＸＯＲゲート４０４に与えられる。スイッチＳ１を制御するためのランプ電圧スイッチング信号Ｄ１’を生成するためにＸＯＲゲート４０４が２除算カウンタ４０２ｂ，４０２ｄから受信される入力信号で動作する。スイッチＤ２を制御するためのランプ電圧スイッチング信号Ｄ２’を生成するために、ＮＯＴゲート４１４ｃがランプ電圧スイッチング信号Ｄ１’を補う。
弛張型オシレータ３００の動作は図２Ｃに関連して詳細に説明される。また図２Ｃを参照して、弛張型オシレータ２００の波形ＶＲＡＭＰ１、ＶＲＡＭＰ２およびＡＮＤ＿ＯＵＴを示すタイミングチャートが示される。弛張型オシレータ３００が、１つのキャパシタ、すなわち、キャパシタ４１０および単一ランプ電圧、すなわち、電圧ＶＲＡＭＰ１、を含むので、電圧ＶＲＡＭＰ１は弛張型オシレータ３００の動作の間取得される。時間ｔ０において、弛張型オシレータ３００の動作が、スイッチＤ２を閉じて（よって、ランプ電圧スイッチング信号Ｄ２’は高い）、スイッチＳ１は開く（よって、ランプ電圧スイッチング信号Ｄ１’は低）ことによって開始される。これが、電流源４１２によってキャパシタ４１０の充電を開始する。
キャパシタ４１０の充電が、コンパレータ４０６の負端子（ＶＲＡＭＰ１）の電圧を増加始めることを引き起こる。コンパレータ４０６の正端子が、上述のレジスタラダーネットワークによって生成される基準電圧を受ける。本発明の一実施形態において、レジスタラダーネットワークが２つの異なる基準電圧、電圧ＶＤＤ／２およびＶＤＤ／４を生成し、ここで、電圧ＶＤＤ／２は電圧タップＴ１で取得され、スイッチＳ４を閉じて、スイッチＳ３を開くままに残ることによってコンパレータ４０６の正端子に供給される。電圧ＶＤＤ／４は電圧タップＴ２で取得され、スイッチＳ３を閉じて、スイッチＳ４を開くままに残ることによってコンパレータ４０６の正端子に供給される。本発明の実施形態において、レジスタラダーネットワークが３つの異なる基準電圧、すなわち、電圧ＶＤＤ／２、ＶＤＤ／４およびＶＤＤ／８を生成し得る。このような場合において、追加的スイッチＳ５はレジスタラダーネットワークとコンパレータ４０６との間にスイッチＳ３およびＳ４と並列に加えられる。
回路動作の開始において、スイッチＳ３が閉じられ（ＯＳＣ＿ＯＵＴ信号は高い）、よって、電圧タップＴ２はコンパレータ４０６の正端子に接続される。これが、電圧ＶＤＤ／４をコンパレータ４０６の正端子に供給されることを生じる。出力信号Ｘを生成するために、コンパレータ４０６が電圧ＶＲＡＭＰ１を電圧ＶＤＤ／４に比較する。電圧ＶＲＡＭＰ１は電圧ＶＤＤ／４より少ないので、出力Ｘは高である。出力信号Ｘは入力クロック信号として２除算カウンタ４０２ａに与えられる。
２除算カウンタ４０２ａが出力信号の状態、すなわち、入力クロック信号、すなわち、出力クロック信号Ｘが低状態にスイッチングする時の基準電圧スイッチング信号Ｓ４’およびＳ３’、をトグルする。よって、基準電圧スイッチング信号Ｓ４’およびＳ３’の初期状態は、電圧ＶＲＡＭＰ１はＶＤＤ／４より少ない時維持される。本発明の一実施形態において、電圧タップＴ２をコンパレータ４０６の正端子に接続するようにイネーブルするために、動作の開始で基準電圧スイッチング信号Ｓ３’は高に構成される。これも、基準電圧スイッチング信号Ｓ４’を低いように構成される。さらに、動作の開始でＯＳＣ＿ＯＵＴ信号（基準電圧スイッチング信号Ｓ３’をバッファリングすることによって得られる）も高い。
出力信号Ｘも入力クロック信号として２除算カウンタ４０２ｃに与えられる。入力信号、すなわち、出力信号Ｘ、が高状態にスイッチングする時、２除算カウンタ４０２ｃが出力信号ＵおよびＶの状態をトグルする。本発明の一実施形態において、それぞれの出力信号ＵおよびＶの初期状態は、それぞれ、低および高である。基準電圧スイッチング信号Ｓ４’および出力信号Ｕの相補的な信号は入力クロック信号として、２除算カウンタ４０２ｂ，４０２ｄのそれぞれに与えられる。よって、入力クロック信号、すなわち、Ｓ４’およびＵ、が低状態にスイッチングする時、２除算カウンタ４０２ｂ，４０２ｄもそれぞれの出力信号、すなわち、ＭおよびＮの状態をトグルする。出力信号ＭおよびＮは入力信号としてＸＯＲゲート４０４に与えられる。ＸＯＲゲート４０４が、ランプ電圧スイッチング信号Ｄ１’を生成し、入力信号、すなわち、ＭおよびＮは同一である時、該ランプ電圧スイッチング信号Ｄ１’低であり、入力信号が異なる時、高である。回路動作の開始でランプ電圧スイッチング信号Ｄ１’は低くしなければならないので、入力信号ＭおよびＮは同一に構成される。本発明の一実施形態において、入力信号ＭおよびＮの初期状態は高に構成される。
キャパシタ４１０の継続的充電のおかげで、時間ｔ１で電圧ＶＲＡＭＰ１が電圧ＶＤＤ／４と等しくなる。結果として、出力Ｘが低になり、それによって、基準電圧スイッチング信号Ｓ４’を高状態にスイッチングし、基準電圧スイッチング信号Ｓ３’およびＯＳＣ＿ＯＵＴ信号を低状態にスイッチングすることを生じる。本発明の一実施形態二おいて、電圧ＶＲＡＭＰ１と電圧ＶＤＤ／４との間の所定関係に基づいて出力信号Ｘが低になる。例えば、所定関係が、電圧ＶＲＡＭＰ１と電圧ＶＤＤ／４との間の絶対差額を所定値に等しくなることを含む場合、スイッチＳ４が閉じられ、Ｓ３が開けられる。よって、電圧タップＴ２はコンパレータ４０６の正端子から切断され、電圧タップＴ１はコンパレータ４０６の正端子に接続し、よって、電圧ＶＤＤ／２をコンパレータ４０６の正端子に供給することを生じる。基準電圧スイッチング信号Ｓ４’スイッチが高状態にスイッチングするので、出力信号Ｍの状態は変化されない。また、出力信号Ｘが低状態にスイッチングするので、出力信号ＵおよびＶの状態も一定に維持する。これが、出力信号Ｎを以前の状態を維持することを生じる。よって、ランプ電圧スイッチング信号Ｄ１’が自体の状態を変化せず、すなわち、低いままである。これが、キャパシタ４１０を電圧ＶＤＤ／４を超えて充電されることを生じる。よって、出力信号Ｘ工状態にスイッチングし、これが、出力信号Ｕをトグルすることを生じる。出力信号Ｕの初期状態は低であるので、出力信号Ｕが高状態にスイッチングする。２除算カウンタ４０２ｄが、入力信号がいつ低状態にスイッチングすることをトグルするので、出力信号Ｎは変わらないままである。
時間ｔ２において、電圧ＶＲＡＭＰ１が電圧ＶＤＤ／２と等しくなる。これが、出力信号Ｘを低状態にスイッチングすることを生じ、それによって、基準電圧スイッチング信号Ｓ３’およびＳ４’がそれぞれの信号状態をトグルすることを生じる。本発明の一実施形態において、出力信号Ｘが、電圧ＶＲＡＭＰ１と電圧ＶＤＤ／２との間の所定関係に基づいて低になる。一例おいて、所定関係が、電圧ＶＲＡＭＰ１と電圧ＶＤＤ／２との間の絶対差額が所定値と等しくなることを含む。よって、基準電圧スイッチング信号Ｓ４’が低状態にスイッチングし、基準電圧スイッチング信号Ｓ３’およびＯＳＣ＿ＯＵＴ信号が高状態にスイッチングする。これが、 出力信号Ｍを高から低に遷移することを生じる。２除算カウンタ４０２ｃ，４０２ｄの出力がトグルしないので、ＸＯＲゲート４０４の入力信号が異なることになる。これが、ランプ電圧スイッチング信号Ｄ１’を低から高状態に遷移する。これが、スイッチＳ１を閉じて、スイッチＤ２を開くことを寄与し、よって、キャパシタ４１０を放電するように引き起こる。放電のおかげで、電圧ＶＲＡＭＰ１はゼロに減少され、出力信号Ｘが高状態にスイッチングする。これが、出力信号Ｕのトグルを低状態になることを生じる。これが、出力信号Ｎを高状態から低状態にトグルすることを生じる。ＸＯＲゲート４０４へ入信号ＭおよびＮが同一になるので、ランプ電圧スイッチング信号Ｄ１’が低状態にトグルする。これが、スイッチＳ１開き、スイッチＤ２を閉じることを引き起こり、よって、時間ｔ０で開始する充電サイクルと同一キャパシタ４１０の充電サイクルを開始する。このサイクルが継続し、ＯＳＣ＿ＯＵＴ信号が高と低状態との間に発振続く。本発明の一実施形態において、２除算カウンタの第１のセットおよび第２のセットは、上述記載される信号と同一の基準電圧スイッチング信号Ｓ３’およびＳ４’かつランプ電圧スイッチング信号Ｄ１’を生成し得る論理部品を含む適切な論理回路で変換してもよい。本発明の様々な実施形態において、２除算カウンタがＤフリップフロップを含み、ここで、Ｄフリップフロップの反転される出力信号は入信号としてＤフリップフロップに与えられる。これが、入力クロック信号の発振の周波数の半分の出力信号を生じる。本発明の一実施形態において、レジスタラダーネットワークはバンドギャップ基準電圧生成器によって変換され得る。この場合において、バンドギャップ基準電圧生成器は、様々な基準電圧、すなわち、ＶＤＤ／８、ＶＤＤ／４およびＶＤＤ／２、を生成するようにプログラムされる。様々な基準電圧は次にコンパレータ４０６の正端子に与えられる。本発明の別実施形態において、電流源４１２は、上述の図２Ｂ示される充電レジスタによって変換され得る。
本発明をそのある好ましいバージョンについてかなり詳細に記述したが、他のバージョン及び変更は可能でありかつ考えられる。当業者は、請求の範囲によって定義したような発明の精神及び範囲から逸脱せずに本発明の同一目的を提供するように他の構造を設計或いは修正する基礎として開示概念及び特定の実施の形態を容易に使用できることを理解するべきである。
２００…弛張型オシレータ、２０２…ランプ電圧生成回路、２０４…基準電圧生成回路、２０６…基準電圧スイッチング回路、２０８…デジタル論理回路。

Claims (20)

  1. 発振信号を生成するためのシステムにおいて、
    ランプ電圧スイッチング信号に基づいてランプ信号を生成するランプ電圧生成回路と、
    電圧源に接続され、少なくとも１つの基準電圧を生成する基準電圧生成回路と、
    前記ランプ電圧生成回路および基準電圧生成回路に接続される基準電圧スイッチング回路であって、
    前記ランプ電圧を受ける第１入力端子および少なくとも１つの基準電圧を受ける第２入力端子を有する少なくとも１つのコンパレータと、
    前記少なくとも１つのコンパレータの出力端子に接続されて、基準電圧スイッチング信号、前記ランプスイッチング信号および前記発振信号を生成するデジタル論理回路と、
    前記基準電圧生成回路と前記少なくとも１つのコンパレータの前記第２入力端子との間に接続され、前記基準電圧スイッチング信号に基づいて前記少なくとも１つのコンパレータの第２入力端子に前記少なくとも１つの基準電圧を与える少なくとも１つの基準電圧スイッチであって、前記基準電圧スイッチング信号、前記発振信号および前記ランプ電圧スイッチング信号は、前記ランプ電圧と前記少なくとも１つの基準電圧との間の所定の関係に基づいてトグルする、基準電圧スイッチとを備える、基準電圧スイッチング回路と、
    を備える、発振信号を生成するためのシステム。
  2. 前記所定の関係には、前記ランプ電圧が前記少なくとも１つの基準電圧と等しいことが含まれる、請求項１に記載のシステム。
  3. 前記デジタル論理回路は、第１のセットおよび第２のセットの、２によって除算する２除算カウンタを備え、前記２除算カウンタの第１のセットおよび第２のセットの各々が、少なくとも２つの直列に接続される２除算カウンタを備え、２除算カウンタの第１のセットおよび第２のセットの出力端子はＸＯＲゲートの入力端子に接続され、前記ＸＯＲゲートが前記ランプ電圧スイッチング信号を生成する、請求項１に記載のシステム。
  4. 前記２除算カウンタの前記第１のセットの前記少なくとも２つの直列に接続される２除算カウンタの第１の出力端子で前記基準電圧スイッチング信号および前記発振信号を取得される、請求項３に記載のシステム。
  5. 前記ランプ電圧生成回路は、
    前記第１ランプ電圧スイッチによって接地に接続される少なくとも１つのキャパシタと、
    第２ランプ電圧スイッチによって少なくとも第１キャパシタに接続される第１端子および前記電圧源に接続される第２端子を有する少なくとも１つのレジスタであって、前記第１および前記第２ランプ電圧スイッチが前記ランプ電圧スイッチング信号に基づいてトグルする、レジスタと、
    を備える、請求項１に記載のシステム。
  6. 前記基準電圧生成回路は、前記電圧源に接続されるレジスタラダーネットワークを備える、請求項１に記載のシステム。
  7. 前記レジスタラダーネットワークが、少なくとも１つの基準電圧を生成する少なくとも１つの電圧タップを備える、請求項６に記載のシステム。
  8. 前記基準電圧生成回路が、少なくとも１つの基準電圧を生成するバンドギャップ基準回路を備える、請求項１に記載のシステム。
  9. 発振信号を生成するための弛張型オシレータにおいて、
    ランプ電圧スイッチング信号に基づいて第１ランプおよび第２ランプ電圧を生成するランプ電圧生成回路と、
    少なくとも第１および第２基準電圧を生成する基準電圧生成回路と、
    前記ランプ電圧生成回路および前記基準電圧生成回路に接続される基準電圧スイッチング回路であって、
    前記第１ランプ電圧を受ける負入力端子および前記第１基準電圧を受ける正入力端子を有する第１コンパレータと、
    前記第２ランプ電圧を受ける負入力端子および前記第２基準電圧を受ける正入力端子を有する第２コンパレータと、
    前記第１および第２コンパレータの出力端子に接続され、基準電圧スイッチング信号、前記ランプ電圧スイッチング信号および前記発振信号を生成するデジタル論理回路と、
    前記基準電圧スイッチング信号に基づいてそれぞれの第１および第２基準電圧を前記第１および第２コンパレータの前記正端子に与えるための前記第１および前記第２コンパレータと前記基準電圧生成回路との間に接続される第１および第２基準電圧スイッチとを備える、基準電圧スイッチング回路と、
    を備える、弛張型オシレータ。
  10. 前記デジタル論理回路は、
    前記第１および前記第２コンパレータの前記出力端子に接続されるＡＮＤゲートと、
    前記ＡＮＤゲートの出力端子に接続され、前記発振信号を生成する第１の２除算カウンタと、
    前記第１の２除算カウンタに直列に接続され、前記ランプ電圧スイッチング信号を生成する第２の２除算カウンタと、
    を備える、請求項９に記載の弛張型オシレータ。
  11. 前記基準電圧スイッチング信号は前記発振信号を補うことによって取得される、請求項１０に記載の弛張型オシレータ。
  12. 少なくとも１つの前記第１および第２ランプ電圧がそれぞれの第１および前記第２基準電圧と等しくなる時、前記基準電圧スイッチング信号、前記発振信号および前記ランプ電圧スイッチング信号をトグルする、請求項１０に記載の弛張型オシレータ。
  13. 前記ランプ電圧生成回路は、
    第１ランプ電圧スイッチによって接地に接続される第１キャパシタと、
    第２ランプ電圧スイッチによって接地に接続される第２キャパシタと、
    第３ランプ電圧スイッチによって前記第１キャパシタに接続され、第４ランプ電圧スイッチによって前記第２キャパシタに接続される第１端子および電圧源に接続される第２端子を有するレジスタであって、前記第１、前記第２、前記第３および前記第４ランプ電圧スイッチは前記ランプ電圧スイッチング信号に基づいてトグルされる、レジスタと、
    を備える、請求項９に記載の弛張型オシレータ。
  14. 前記ランプ電圧生成回路は
    それぞれの第１および第２ランプ電圧スイッチによって接地に接続される第１および第２キャパシタと、
    前記第３および前記第４ランプ電圧スイッチによってそれぞれの前記第１および前記第２キャパシタに接続される電流源であって、前記第１、前記第２、前記第３および前記第３ランプ電圧スイッチが前記ランプ電圧スイッチング信号に基づいてトグルする、電流源とを備える、請求項９に記載の弛張型オシレータ。
  15. 前記基準電圧生成回路が、電圧源に接続されるレジスタラダーネットワークを備える、請求項９に記載の弛張型オシレータ。
  16. レジスタラダーネットワークが、少なくとも第１および第２基準電圧を生成する少なくとも第１および第２電圧タップを備える、請求項１５に記載の弛張型オシレータ。
  17. 前記基準電圧生成回路が、少なくとも第１および第２基準電圧を生成するバンドギャップ電圧基準回路を備える、請求項９に記載の弛張型オシレータ。
  18. 発振信号を生成するための弛張型オシレータにおいて、
    第１ランプ電圧および第２ランプ電圧を生成するランプ電圧生成回路であって、前記ランプ電圧生成回路は、
    それぞれの第１および第２ランプ電圧スイッチによって接地に接続される第１および第２キャパシタと、
    第３ランプ電圧スイッチによって前記第１キャパシタにおよび第４ランプ電圧スイッチによって前記第２キャパシタに接続される電流源であって、前記第１、前記第２、前記第３および前記第４ランプ電圧スイッチがランプ電圧スイッチング信号に基づいてトグルする、電流源とを備えているランプ電圧生成回路と、
    電圧源に接続され、１つまたは複数の基準電圧を生成する基準電圧生成回路であって、レジスタラダーネットワークおよび前記レジスタラダーネットワークの１つまたは複数の電圧タップによって取得される１つまたは複数の基準電圧を備える、基準電圧生成回路と、
    前記基準電圧生成回路に接続される基準電圧スイッチング回路であって、前記基準電圧スイッチング回路は、
    第１ランプ電圧を受ける負端子および前記１つまたは複数の基準電圧の第１基準電圧を受ける正端子を有する第１コンパレータと、
    第２ランプ電圧を受ける負端子および前記１つまたは複数の基準電圧の第２基準電圧を受ける正端子を有する第２コンパレータと、
    前記第１および前記第２コンパレータの出力端子に接続され、基準電圧スイッチング信号、前記ランプ電圧スイッチング信号および前記発振信号を生成するデジタル論理回路と、
    前記第１コンパレータに前記第１基準電圧を与えるために、前記基準電圧生成回路と前記第１コンパレータの正入力端子との間に接続される第１基準電圧スイッチと、前記第２コンパレータに前記第２基準電圧を与えるために、前記基準電圧生成回路と前記第２コンパレータの前記正端子との間に接続される第２基準電圧スイッチとを備える、基準電圧スイッチング回路と、
    を含んでなる、弛張型オシレータ。
  19. 前記デジタル論理回路は、
    前記第１および前記第２コンパレータの出力端子に接続されるＡＮＤゲートと、
    前記ＡＮＤゲートの出力端子に接続され、前記発振信号を生成する第１の２除算カウンタと、
    前記第１の２除算カウンタと直列に接続され、前記ランプ電圧スイッチング信号を生成する第２の２除算カウンタとを備える、請求項１８に記載の弛張型オシレータ。
  20. 前記第１および前記第２ランプ電圧の少なくとも１つがそれぞれの前記第１および前記第２コンパレータに与えられる前記第１および前記第２基準電圧と等しくなる時、前記基準電圧スイッチング信号、前記発振信号および前記ランプ電圧スイッチング信号がトグルする、請求項１８に記載の弛張型オシレータ。
JP2012125197A 2011-06-14 2012-05-31 低電力消費の弛張型オシレータ Expired - Fee Related JP5935135B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/159,440 US8350631B1 (en) 2011-06-14 2011-06-14 Relaxation oscillator with low power consumption
US13/159,440 2011-06-14

Publications (2)

Publication Number Publication Date
JP2013128264A true JP2013128264A (ja) 2013-06-27
JP5935135B2 JP5935135B2 (ja) 2016-06-15

Family

ID=47335905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012125197A Expired - Fee Related JP5935135B2 (ja) 2011-06-14 2012-05-31 低電力消費の弛張型オシレータ

Country Status (3)

Country Link
US (1) US8350631B1 (ja)
JP (1) JP5935135B2 (ja)
CN (1) CN102832910B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054690B2 (en) * 2012-08-29 2015-06-09 Analog Devices Global Chopped oscillator
US9252709B2 (en) * 2012-10-19 2016-02-02 Micron Technology, Inc. Apparatuses and methods for providing oscillation signals
US8860514B2 (en) * 2012-12-21 2014-10-14 Silicon Laboratories Inc. Time-interleaved digital-to-time converter
US8803619B1 (en) 2013-01-30 2014-08-12 Freescale Semiconductor, Inc. Relaxation oscillator with self-biased comparator
TWI491149B (zh) * 2013-05-13 2015-07-01 Upi Semiconductor Corp 直流轉直流控制器及其多斜坡信號的操作方法
US9048821B2 (en) 2013-06-20 2015-06-02 Silicon Laboratories Inc. Low power relaxation oscillator
CN103546123B (zh) * 2013-11-01 2015-12-02 东南大学 一种高线性度的张弛振荡器
CN104935303B (zh) 2014-03-19 2019-01-18 恩智浦美国有限公司 张驰振荡器
CN106357236B (zh) 2015-07-14 2021-07-27 恩智浦美国有限公司 变频张弛振荡器
CN105978535B (zh) * 2016-05-24 2019-02-12 浙江大华技术股份有限公司 一种低频信号发生电路及隔离式开关电源
US10135428B2 (en) * 2016-08-31 2018-11-20 Texas Instruments Incorporated Methods and apparatus for a low power relaxation oscillator
US10461724B2 (en) * 2016-11-22 2019-10-29 Analog Devices Global Relaxation oscillator with overshoot error integration
US10734975B1 (en) 2019-05-08 2020-08-04 Nxp Usa, Inc. Current-controlled oscillator
EP3930191A1 (en) * 2020-06-25 2021-12-29 ams International AG Oscillator circuit, device and method for generating an oscillator signal
US11206014B1 (en) * 2021-04-27 2021-12-21 High Tech Technology Limited Digital frequency dithering for switched-mode power supplies (SMPS) using triangular, asymmetric cubic, or random cubic spread spectrum oscillators
KR20230131688A (ko) * 2022-03-07 2023-09-14 매그나칩 반도체 유한회사 확산 스펙트럼 클럭 생성 장치
TWI903630B (zh) * 2024-07-10 2025-11-01 新唐科技股份有限公司 震盪器裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0469924U (ja) * 1990-10-30 1992-06-22
JPH09312552A (ja) * 1996-05-21 1997-12-02 Fujitsu Ltd 発振回路及びそれを利用したｐｌｌ回路
JPH11298299A (ja) * 1998-03-19 1999-10-29 Microchip Technol Inc 温度補償機能を有する精密緩和発振器集積回路
JP2007243922A (ja) * 2006-02-09 2007-09-20 Matsushita Electric Ind Co Ltd 発振回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670915A (en) * 1996-05-24 1997-09-23 Microchip Technology Incorporated Accurate RC oscillator having peak - to - peak voltage control
DE10046325C2 (de) * 2000-09-19 2002-08-29 Infineon Technologies Ag Elektrische Schaltung zur Erzeugung eines periodischen Signals
TW550447B (en) * 2000-10-30 2003-09-01 Realtek Semiconductor Corp Signal generator with adjustable oscillation frequency and its method
WO2004107576A1 (en) 2003-06-03 2004-12-09 Infineon Technologies Ag Relaxation oscillator with propogation delay compensation for improving linearity and maximum frequency
JP2005117140A (ja) * 2003-10-03 2005-04-28 Nec Electronics Corp 発振回路及びそれを備える半導体集積回路
US7109804B2 (en) 2004-04-27 2006-09-19 Maxim Integrated Products, Inc. Precision relaxation oscillator without comparator delay errors
US7733191B2 (en) 2007-02-28 2010-06-08 Freescale Semiconductor, Inc. Oscillator devices and methods thereof
ATE533230T1 (de) * 2008-09-05 2011-11-15 Em Microelectronic Marin Sa Kippgenerator mit niedrigspannung
US8508306B2 (en) * 2008-09-19 2013-08-13 Agency For Science, Technology, And Research Relaxation oscillator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0469924U (ja) * 1990-10-30 1992-06-22
JPH09312552A (ja) * 1996-05-21 1997-12-02 Fujitsu Ltd 発振回路及びそれを利用したｐｌｌ回路
JPH11298299A (ja) * 1998-03-19 1999-10-29 Microchip Technol Inc 温度補償機能を有する精密緩和発振器集積回路
US6020792A (en) * 1998-03-19 2000-02-01 Microchip Technology Inc. Precision relaxation oscillator integrated circuit with temperature compensation
JP2007243922A (ja) * 2006-02-09 2007-09-20 Matsushita Electric Ind Co Ltd 発振回路

Also Published As

Publication number Publication date
US20120319788A1 (en) 2012-12-20
US8350631B1 (en) 2013-01-08
CN102832910A (zh) 2012-12-19
CN102832910B (zh) 2017-03-01
JP5935135B2 (ja) 2016-06-15

Similar Documents

Publication Publication Date Title
JP5935135B2 (ja) 低電力消費の弛張型オシレータ
CN102361396B (zh) 异形伪随机序列控制抖频振荡器
CN101499787B (zh) 一种具有频率抖动特性的振荡器电路
CN105071786B (zh) 一种采用半周期预充电补偿技术的电阻电容型弛豫振荡器
KR101386174B1 (ko) 발진기 및 그것의 발진 방법
US6388492B2 (en) Clock generation circuit
US10742200B2 (en) Oscillator circuit and method for generating a clock signal
CN205566250U (zh) 电子设备
CN106067787B (zh) 一种应用于电荷泵系统的时钟产生电路
CN112234957A (zh) 一种具有负反馈调节功能的模拟振荡器电路
US20090128198A1 (en) Digital frequency synthesizer
US11863191B2 (en) Combining voltage ramps to create linear voltage ramp
CN111033274B (zh) 低功率低占空比开关电容器分压器
KR100724559B1 (ko) 레벨 쉬프터
US6867657B2 (en) Relaxation oscillator
CN103051171A (zh) 降低电磁干扰的控制电路
TW201312942A (zh) 電壓控制器、頻率控制電路、以及使用其之信號產生裝置
CN110785931A (zh) 具有比较器延迟消除的振荡器电路
CN104956591A (zh) 锁相回路和用于操作该锁相回路的方法
JP2007507137A (ja) Ｒｃ発振回路
US10756710B2 (en) Integrated ring oscillator clock generator
KR100336756B1 (ko) 클럭 분주 회로
CN113395059B (zh) 应用于模拟抖频技术的三角波产生电路
KR20180132359A (ko) 오실레이터
JP2004252541A (ja) クロックジッタ発生回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160418

R150 Certificate of patent or registration of utility model

Ref document number: 5935135

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees