JP2013143451A

JP2013143451A - 描画装置、物品の製造方法及び処理装置

Info

Publication number: JP2013143451A
Application number: JP2012002476A
Authority: JP
Inventors: Shinji Oishi; 伸司大石; Tomoyuki Morita; 知之森田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2012-01-10
Filing date: 2012-01-10
Publication date: 2013-07-22
Also published as: US8618497B2; US20130175453A1

Abstract

【課題】処理部の効率的な利用に有利な技術を提供する。
【解決手段】荷電粒子線で基板に描画を行う複数の描画ユニットを有する描画装置であって、前記複数の描画ユニットそれぞれに選択的に接続可能な複数の第１処理部と、前記複数の描画ユニットの中の第１描画ユニットに接続する第１処理部を前記複数の第１処理部の中から描画データに基づいて決定する決定部と、前記決定部で決定された第１処理部と前記第１描画ユニットとを接続する接続部と、を有することを特徴とする描画装置を提供する。
【選択図】図１

Description

本発明は、描画装置、物品の製造方法及び処理装置に関する。

近年、半導体集積回路における回路パターンの微細化及び高集積化に伴い、荷電粒子線（電子線）で基板にパターンを描画する描画装置が注目されている。このような描画装置には、生産性向上のため単位時間当たりの処理能力（スループット）の向上が強く求められている。

描画装置のスループットを向上させる一つの方法として、複数の描画装置を備えた描画システムが提案されている（特許文献１参照）。かかる描画システムは、複数の描画装置のそれぞれに、描画データを供給する供給部と、描画データに基づいて荷電粒子線を制御する描画制御部と、荷電粒子線の照射位置を補正する補正処理部とが備えられている。従って、各描画装置が独立して描画処理を行うことができ、複数の描画装置で同時に異なる描画処理を行うことができる。

特許第３０７９５１４号明細書

従来技術の描画システムでは、最大描画サイズを描画するときに必要な補正部が各描画装置の補正処理部に設けられていた。しかし、実際には、全ての描画装置で最大描画サイズを描画することは稀であるため、描画に使用しない補正部が存在することとなり、その補正部は無駄となってしまう。また、複数の描画装置を備えた描画システムにおいては、描画に使用しない補正部が累積されるため、描画装置の台数に比例して無駄が増大してしまう。

本発明は、例えば、処理部の効率的な利用に有利な技術を提供することを目的とする。

上記目的を達成するために、本発明の一側面としての描画装置は、荷電粒子線で基板に描画を行う複数の描画ユニットを有する描画装置であって、前記複数の描画ユニットそれぞれに選択的に接続可能な複数の第１処理部と、前記複数の描画ユニットの中の第１描画ユニットに接続する第１処理部を前記複数の第１処理部の中から描画データに基づいて決定する決定部と、前記決定部で決定された第１処理部と前記第１描画ユニットとを接続する接続部と、を有することを特徴とする。

本発明によれば、例えば、処理部の効率的な利用に有利な技術を提供することができる。

第１実施形態の描画システムにおけるデータ処理系のブロック図である。荷電粒子線描画システムの全体図である。従来の描画システムにおけるデータ処理系のブロック図である。図４（ａ）はＮＡＮＤフラッシュのダイサイズと描画サイズとの関係を示す表であり、図４（ｂ）はＮＡＮＤフラッシュの画角内レイアウト例である。図５（ａ）は描画エリア内を４本の荷電粒子線で分割描画する例であり、図５（ｂ）は分割された荷電粒子線毎の偏向特性のバラツキによる描画結果の例であり、図５（ｃ）は分割された荷電粒子線毎に補正した場合の描画結果の例である。第２実施形態の描画システムにおけるデータ処理系のブロック図である。第２実施形態の描画システムにおけるデータ処理系のブロック図である。図８（ａ）は第２実施形態における接続部の周辺ブロック図であり、図８（ｂ）はメタルケーブルを用いたスイッチ回路であり、図８（ｃ）は光ファイバーを用いたスイッチ回路である。

以下、添付図面を参照して、本発明の好適な実施の形態について説明する。なお、各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。
＜第１実施形態＞
本発明の荷電粒子線描画システムについて、図２を参照して説明する。荷電粒子線を用いた描画システム６０は、荷電粒子線を基板に照射してパターンを描画する描画装置（描画ユニット）１５と、描画装置１５の各部を制御するデータ処理系２５とで構成される。図２では、１台しか描画装置１５を図示していないが、実際には、複数の描画装置１５で描画システム６０が構成されている。

描画装置１５は、荷電粒子銃１と、電子光学系５と、ステージ１４とを有する。電子光学系５は、コリメーターレンズ３、アパーチャアレイ６、第１静電レンズ７、ブランキング偏向器８、ブランキングアパーチャ１０、偏向器１１及び第２静電レンズ１２で構成されている。

荷電粒子銃１から放射された荷電粒子線４は、クロスオーバ像２として結像され、コリメーターレンズ３の作用により平行ビームとなり、アパーチャアレイ６に入射する。アパーチャアレイ６は、マトリクス状に配列した複数の円形状の開口を有し、平行ビームとして入射した荷電粒子線４は複数に分割される。アパーチャアレイ６を通過し分割された荷電粒子線４は、円形状の開口を有した３枚の電極板（図中では、３枚を一体で示している）から構成される第１静電レンズ７に入射する。第１静電レンズ７を通過した荷電粒子線４は、クロスオーバ像２の中間像９を形成し、中間像９を形成した位置に小さな開口をマトリクス状に配置したブランキングアパーチャ１０が設置されている。ブランキングアパーチャ１０の前段には、分割された荷電粒子線４のそれぞれにブランキング偏向器８が設置され、ブランキング偏向器８により偏向された荷電粒子線４はブランキングアパーチャ１０により遮断され基板１３上には到達しない。すなわち、ブランキング偏向器８は、基板１３への荷電粒子線４の照射と非照射とを切り替えている。ブランキングアパーチャ１０を通過した荷電粒子線４は、荷電粒子線４を基板上で走査するための偏向器１１及び第２静電レンズ１２を介して基板１３上に元のクロスオーバ像２を結像する。偏向器１１は、基板１３を搭載したステージ１４の走査方向に直交する方向に荷電粒子線４を偏向させるのが望ましい。しかし、荷電粒子線４の偏向方向は、ステージ１４の走査方向に直交する方向に限定するものではなく、他の角度に偏向してもよい。

データ処理系２５は、レンズ制御回路１７及び１８、描画データ発生器１９、補正処理部２０、ブランキング制御部２１、偏向信号発生回路２２、偏向アンプ２３、偏向制御部２４及びコントローラ１６で構成されている。レンズ制御回路１７及び１８は、各レンズ（３、７及び１２）を制御する。描画データ発生器１９は、基板１３に描画するパターンに基づいて描画データを生成し、補正処理部２０は、この描画データを補正してブランキング制御部２１に入力する。偏向信号発生回路２２は偏向信号を発生し、この偏向信号は偏向アンプ２３を介して偏向制御部２４に入力される。ブランキング制御部２１及び偏向制御部２４は、ブランキング偏向器８及び偏向器１１をそれぞれ制御する。また、コントローラ１６は、全ての描画動作を統括する。

本実施形態の描画システム６０のように、複数の描画装置１５を備えた描画システムは特許文献１に提案されている。図３に、特許文献１に示される従来の描画システムにおけるデータ処理系のブロック図を示す。従来の描画システム７０では、複数の描画装置１５ａ、１５ｂ及び１５ｃと第１補正処理部２０が配置され、各描画装置で並行して描画処理が行われる。第１補正処理部２０内には、各描画装置（１５ａ、１５ｂ又は１５ｃ）に入力される描画データに基づいて、各描画装置（１５ａ、１５ｂ又は１５ｃ）の荷電粒子線の照射位置を補正する複数の第１補正部２６ａ〜２８ｄが備えられている。第１描画装置１５ａのブランキング偏向器８ａには、第１補正処理部２０内の第１補正部２６ａ〜２６ｄがブランキング制御部２１を介して接続される。同様に、第２描画装置１５ｂ及び第３描画装置１５ｃのブランキング偏向器８ｂ及び８ｃに対しても、第１補正部２７ａ〜２７ｄ及び第１補正部２８ａ〜２８ｄがそれぞれブランキング制御部２１を介して接続される。なお、図３では描画装置１５を３台並べた描画システム７０を示しており、コントローラ１６、レンズ制御回路１７及び１８、偏向信号発生回路２２、ブランキング制御部２１、偏向アンプ２３並びに偏向制御部２４は省略する。また、１台の描画装置１５が描画できる最大描画サイズ（１００％）のパターンを描画処理するためには４個の補正部が必要となり、基板１３にパターンを描画する際の描画領域の大きさ（描画サイズ）と必要とする補正部の個数とは比例関係にあるものとする。

ここで、描画サイズについて、ＮＡＮＤフラッシュを例に挙げて説明する。図４（ａ）にＮＡＮＤフラッシュのダイサイズと描画サイズとの関係を示す。ダイサイズは小さくなるにつれて１枚のシリコンウエハから多数のチップを製造でき、チップの製造原価は低下する。しかし、近年の記憶容量の増大とともにダイサイズは大きくなる傾向にある。最大描画サイズ（２６ｍｍ×３３ｍｍ）は、装置コストの増大を招かないように半導体業界で決定された上限値である。

図４（ｂ）にＮＡＮＤフラッシュの画角内レイアウト例を示す。１６ＧＢのＮＡＮＤフラッシュの場合、ダイサイズは１４２ｍｍ^２となるため、最大描画サイズ内に６個配置でき、最大描画サイズの９９％に収めることができる。一方、３２ＧＢのＮＡＮＤフラッシュの場合では、最大描画サイズ内に４個しか配置できず、最大描画サイズの８０％となるため、斜線部のエリアが余ってしまう。同様に、６４ＧＢのＮＡＮＤフラッシュの場合でも、最大描画サイズ内に３個しか配置できず、最大描画サイズの８５％となるため、斜線部のエリアが余ってしまう。複数の描画装置１５を有する描画システム７０では、このように描画サイズの異なるパターンを複数の描画装置１５のそれぞれにおいて描画することが通常であり、全ての描画装置で最大描画サイズを描画することは稀である。

図３において、第１描画装置１５ａでは最大描画サイズ（１００％）のパターンを、第２描画装置１５ｂ及び第３描画装置１５ｃでは最大描画サイズの７５％のパターンを描画するものとする。最大描画サイズ（１００％）のパターンを描画する第１描画装置１５ａのブランキング偏向器８ａでは、第１補正部２６ａ〜２６ｄの全てを使って描画データの補正が行われる。一方、最大描画サイズの７５％のパターンを描画する第２描画装置１５ｂ及び第３描画装置１５ｃでは、最大描画サイズの７５％の描画サイズを描画すればよいため、斜線で示した第１補正部２７ｄ及び２８ｄは使用せず不要となる。このように、最大描画サイズよりも小さい描画サイズでパターンを描画する場合には、使用しない補正部が存在してしまい、無駄となってしまう。そのため、本発明の第１実施形態では、各描画装置（１５ａ、１５ｂ又は１５ｃ）が描画する描画サイズに基づいて各描画装置（１５ａ、１５ｂ又は１５ｃ）が必要とする個数の補正部を配分し、使用しない補正部を削減するようにしている。

図１に、第１実施形態の描画システムにおけるデータ処理系のブロック図を示す。第１実施形態の描画システム６０では、複数の描画装置１５ａ、１５ｂ及び１５ｃと第１補正処理部２０とが配置されており、第１補正処理部２０内には複数の第１補正部（第１処理部）２６ａ〜２８ｃが備えられている。従来の描画システム７０と比べて、第１補正部２７ｄ及び２８ｄが削除され、決定部２９及び接続部３０が新たに備えられている。

第１実施形態における第１補正部２６ａ〜２８ｃは、各描画装置（１５ａ、１５ｂ又は１５ｃ）に選択的に接続可能である。補正部の個数は、各描画装置（１５ａ、１５ｂ又は１５ｃ）で描画するパターンの描画サイズの情報を事前に求めておけば、描画システム６０全体で必要となる処理量が見積もられ、描画システム６０全体で必要な補正部の個数を求めることができる。決定部２９は、例えば、コンピュータなどの情報処理装置で構成され、各描画装置（１５ａ、１５ｂ又は１５ｃ）に入力される描画データから、各描画装置（１５ａ、１５ｂ又は１５ｃ）が基板１３にパターンを描画する描画サイズを特定する。その特定した描画サイズに基づいて第１補正部（２６ａ〜２８ｃ）のそれぞれと各描画装置（１５ａ、１５ｂ又は１５ｃ）との接続関係を決定する。接続部３０は入力ポートと出力ポートとの接続を切り替えるスイッチ回路を含み、決定部２９で決定された接続関係に基づいて、第１補正部（２６ａ〜２８ｃ）のそれぞれと各描画装置（１５ａ、１５ｂ又は１５ｃ）とを接続する。

図１において、第１描画装置（第１描画ユニット）１５ａでは最大描画サイズ（１００％）のパターンを、第２描画装置１５ｂ及び第３描画装置１５ｃでは最大描画サイズの７５％のパターンを描画するものとする。決定部２９において、第１描画装置１５ａが基板１３にパターンを描画する描画サイズに基づいて、第１描画装置１５ａのブランキング偏向器８ａが必要とする補正部の個数を求める。この場合、第１描画装置１５ａでは最大描画サイズを描画するため、４個の補正部が必要である。この求めた補正部の個数に応じて、決定部２９が複数の第１補正部（２６ａ〜２８ｃ）から第１描画装置１５ａに接続する第１補正部を決定する。同様に、第２描画装置１５ａ及び第３描画装置１５ｃにおいても、それぞれの描画サイズに基づいて第２描画装置１５ｂ及び第３描画装置１５ｃのブランキング偏向器８ｂ及び８ｃが必要とする補正部の個数を求める。第２描画装置１５ｂ及び第３描画装置１５ｃでは最大描画サイズの７５％の描画サイズのパターンを描画するため３個の補正部が必要である。この求めた補正部の個数に応じて、決定部２９が複数の第１補正部（２６ａ〜２８ｃ）から第２描画装置１５ｂ及び第３描画装置１５ｃに接続する第１補正部を決定する。接続部３０では、決定部２９の決定に基づいて、第１描画装置１５ａのブランキング偏向器８ａには第１補正部２６ａ〜２６ｄを接続する。同様に、第２描画装置１５ｂには第１補正部２７ａ〜２７ｃを、第３描画装置１５ｃには第１補正部２８ａ〜２８ｃを接続する。このように、描画システム６０では、各描画装置（１５ａ、１５ｂ又は１５ｃ）が必要とする補正部の個数に応じて第１補正部２６ａ〜２８ｃを各描画装置（１５ａ、１５ｂ又は１５ｃ）に接続することができる。これにより、描画システム６０では、各描画装置で描画できる最大描画サイズのパターンを描画処理するために必要となる補正部の個数よりも少ない個数の第１補正部で第１補正処理部２０を構成することができる。なお、各描画装置で描画できる最大描画サイズのパターンを描画処理するために必要となる補正部の個数とは、従来の描画システム７０の第１補正処理部を構成する補正部の個数に相当する。これは、全ての描画装置で最大描画サイズを描画することは稀であるため、各描画装置で最低限必要となる第１補正部の個数の総和で第１補正処理部２０を構成することができるからである。従って、描画システム６０では、従来の描画システム７０で最大描画サイズのパターンを描画しない限り不要となる補正部を削減することができる。換言すれば、描画システム６０では、従来の描画システム７０と比較して、コスト面などで有利な第１補正処理部２０を構成することができる。なお、最大描画サイズ（１００％）のみを描画する場合には、いくつかの描画装置の動作を停止させて、その分の補正部を動作している補正部に分配することで対応可能である。また、本実施形態における描画データは、ブランキング偏向器８を制御するブランキング制御部２１に入力する制御データとして例示した。但し、描画データは、荷電粒子線４を基板上で走査するための偏向器１１を制御する偏向制御部２４に入力する制御データとして用いてもよい。

補正部における具体的な処理内容を、荷電粒子線４を基板上で走査する偏向器１１の補正を一例として説明する。図５（ａ）に最大描画サイズ（２６ｍｍ×３３ｍｍ）を４分割し、４本の荷電粒子線４で描画する例を示す。分割された荷電粒子線４のそれぞれには偏向器１１が備えられており、偏向器１１のそれぞれに補正部を割り当てて描画するものとする。荷電粒子線４のそれぞれは、偏向器１１により矢印方向に繰り返し偏向され、基板１３をステージ１４で連続的に移動させることで分割された画角エリア３１ａ〜３１ｄのそれぞれを描画する。４本の荷電粒子線４にはそれぞれの収差により荷電粒子線４を照射すべき位置からの位置ずれがでるため、補正をかけずに描画すると図５（ｂ）に示す補正前の描画パターン３３ａ〜３３ｄのように、点線で示した目標格子３２に対して位置ずれを起こしてしまう。そこで、補正部のそれぞれでは、描画データに対して位置ずれ補正（シフト、回転）及び倍率補正（拡大、縮小）を行う。その結果、図５（ｃ）に示す補正された描画パターン３４ａ〜３４ｄように、点線で示した目標格子３２に沿って描画することができる。なお、補正には、近接効果補正やビーム強度補正などを追加してもよい。
＜第２実施形態＞
図６に、第２実施形態の描画システムにおけるデータ処理系のブロック図を示す。第２実施形態における描画システム８０では、第１実施形態における描画システム６０と比べて、第１補正処理部３９の他に、第２補正処理部４０が備えられている。第１補正処理部３９には、各描画装置（１５ａ、１５ｂ又は１５ｃ）に選択的に接続可能な第１補正部３５ａ〜３５ｄを有している。また、第２補正処理部４０には、各描画装置（１５ａ、１５ｂ又は１５ｃ）に固定的に接続する第２補正部（第２処理部）３６ａ〜３８ｂを有している。第２補正処理部４０内の第２補正部３６ａ〜３８ｂは、一定の個数の補正部が各描画装置（１５ａ、１５ｂ又は１５ｃ）のブランキング偏向器（８ａ、８ｂ又は８ｃ）に接続されるように、予め接続されている（図６の例では補正部を２個ずつ接続している）。一定の個数とは、各描画装置（１５ａ、１５ｂ又は１５ｃ）で描画を予定している描画サイズの平均値などから決めることができる。ここで、一定の個数の第２補正部３６ａ〜３８ｂと各描画装置（１５ａ、１５ｂ又は１５ｃ）との接続によって描画できる描画サイズを閾値として設定する。各描画装置（１５ａ、１５ｂ又は１５ｃ）において描画データから特定される描画サイズ（即ち、描画領域の大きさ）が閾値（許容範囲）を超えるとき、第１補正処理部３９内の第１補正部３５ａ〜３５ｄが、接続部３０によって追加的に接続される。

図６において、第１描画装置１５ａでは最大描画サイズ（１００％）のパターンを、第２描画装置１５ｂ及び第３描画装置１５ｃでは最大描画サイズの７５％のパターンを描画するものとする。決定部２９において、描画データ発生器１９から生成される描画データに基づいて、各描画装置（１５ａ、１５ｂ又は１５ｃ）のブランキング偏向器８ａ、８ｂ又は８ｃが必要とする補正部の個数を求める。この場合、第１描画装置１５ａでは最大描画サイズを描画するため４個の補正部が必要であり、第２描画装置１５ｂ及び第３描画装置１５ｃでは最大描画サイズの７５％の描画サイズであるため３個の補正部が必要である。第１描画装置１５ａでは、第２補正処理部４０内の第２補正部３６ａ及び３６ｂが予め接続されているため、接続部３０によって第１補正処理部３９内の第１補正部３５ａ及び３５ｂを第１描画装置１５ａのブランキング偏向器８ａに接続する。また、第２描画装置１５ｂでは、第２補正処理部４０内の第２補正部３７ａ及び３７ｂが予め接続されているため、接続部３０によって第１補正処理部３９内の第１補正部３５ｃを第２描画装置１５ｂのブランキング偏向器８ｂに接続する。同様に、第１補正部３５ｄを第３描画装置１５ｃのブランキング偏向器８ｃに接続する。このように、描画システム８０では、各描画装置（１５ａ、１５ｂ又は１５ｃ）が必要とする補正部の個数に応じて、第２補正部（３６ａ〜３８ｂ）だけでは不足となる補正部の個数を描画装置ごとに求める。そして、不足となる補正部の個数に応じて、第１補正部３５ａ〜３５ｄを各描画装置（１５ａ、１５ｂ又は１５ｃ）に接続する。従って、描画システム８０においても、第１の実施形態と同様の効果を得ることができる。即ち、第１補正部の個数と第２補正部の個数との総数が、各描画装置で描画できる最大描画サイズのパターンを描画処理するために必要となる補正部の個数よりも少なくなるように、第１補正処理部３９及び第２補正処理部４０を構成することができる。

次に、各描画装置（１５ａ、１５ｂ又は１５ｃ）における描画サイズが変更された場合の例を示す。図６の例では、第１描画装置１５ａ、第２描画装置１５ｂ及び第３描画装置１５ｃの描画サイズはそれぞれ１００％、７５％及び７５％であった。これらの描画サイズがそれぞれ５０％、１００％及び１００％に変更した場合を図７に示す。この場合、第１描画装置１５ａでは最大描画サイズの５０％の描画サイズであるため２個の補正部が必要であり、第２描画装置１５ｂ及び第３描画装置１５ｃでは最大描画サイズを描画するため４個の補正部が必要である。第１描画装置１５ａでは、第２補正処理部４０内の第２補正部３６ａ及び３６ｂが予め接続されているため、第１補正処理部３９から第１補正部を接続する必要はない。一方で、第２描画装置１５ｂ及び第３描画装置１５ｃでは、第２補正処理部４０内の第２補正部が２個しか接続されていない。そのため、第１補正処理部３９内の第１補正部３５ａ及び３５ｂを第２描画装置１５ｂのブランキング偏向器８ｂに接続し、第１補正部３５ｃ及び３５ｄを第３描画装置１５ｃのブランキング偏向器８ｃに接続する。このように、第２実施形態の描画システム８０では、各描画装置（１５ａ、１５ｂ又は１５ｃ）の描画サイズが変更しても、第１補正処理部３９内の第１補正部３５ａ〜３５ｄを切り替えることで柔軟に対処することができる。

ここで、接続部３０について説明する。図８（ａ）に第２実施形態における接続部の周辺ブロック図を示す。第２実施形態の接続部３０では、４個の第１補正部に対して６個の接続先があるため、図８（ａ）に示すような４入力６出力のスイッチ回路が必要である。このスイッチ回路の具体的な例を、図８（ｂ）及び（ｃ）に示す。

図８（ｂ）に示すスイッチ回路４１は、スイッチ素子４２と同軸コネクタ４３とメタルケーブル４４とで構成されている。このようなスイッチ回路４１は、主に入力ポート（ＩＮ）からの信号（本実施形態では、描画データ）の通信速度が低速であるときに用いられる。スイッチ素子４２は、多入力多出力の電気信号に対応しており、比較的安価に市販されている。

図８（ｃ）に示すスイッチ回路４５は、光スイッチ素子４６と光コネクタ４８と光ファイバー４９とで構成されている。このようなスイッチ回路４５は、主に入力ポート（ＩＮ）からの信号（本実施形態では、描画データ）の通信速度が高速であるときに用いられる。光スイッチ素子４６では、入力ポート（ＩＮ）から入力された光信号の反射角度を反射ミラー４７によって制御し、所定の出力ポート（ＯＵＴ）に導光される。近年の光ＭＥＭＳ（ＭｉｃｒｏＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌＳｙｓｔｅｍ）技術の進展により、高密度な反射ミラー４７を作製できるため、大規模であった光スイッチ素子４６をコンパクトにできる。
＜物品の製造方法の実施形態＞
本発明の実施形態にかける物品の製造方法は、例えば、半導体デバイス等のマイクロデバイスや微細構造を有する素子等の物品を製造するのに好適である。本実施形態の物品の製造方法は、基板に塗布された感光剤に上記の描画装置を用いて潜像パターンを形成する工程（基板に描画を行う工程）と、かかる工程で潜像パターンが形成された基板を現像する工程とを含む。更に、かかる製造方法は、他の周知の工程（酸化、成膜、蒸着、ドーピング、平坦化、エッチング、レジスト剥離、ダイシング、ボンディング、パッケージング等）を含む。本実施形態の物品の製造方法は、従来の方法に比べて、物品の性能・品質・生産性・生産コストの少なくとも１つにおいて有利である。

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形及び変更が可能である。

Claims

荷電粒子線で基板に描画を行う複数の描画ユニットを有する描画装置であって、
前記複数の描画ユニットそれぞれに選択的に接続可能な複数の第１処理部と、
前記複数の描画ユニットの中の第１描画ユニットに接続する第１処理部を前記複数の第１処理部の中から描画データに基づいて決定する決定部と、
前記決定部で決定された第１処理部と前記第１描画ユニットとを接続する接続部と、
を有することを特徴とする描画装置。
前記決定部は、前記描画データに対応する描画領域の大きさに基づいて、前記第１描画ユニットに接続する前記第１処理部を決定する、ことを特徴とする請求項１に記載の描画装置。
前記複数の描画ユニットにそれぞれ接続された複数の第２処理部を有し、
前記決定部は、前記描画領域の大きさが前記複数の第２処理部での許容範囲を超える場合に、前記第１描画ユニットに接続する前記第１処理部を決定する、ことを特徴とする請求項２に記載の描画装置。
前記荷電粒子線のブランキングを行う偏向器を有し、
前記描画データは、前記偏向器のための制御データである、ことを特徴とする請求項１乃至３のうちいずれか１項に記載の描画装置。
前記荷電粒子線を前記基板上で走査する偏向器を有し、
前記描画データは、前記偏向器のための制御データである、ことを特徴とする請求項１乃至３のうちいずれか１項に記載の描画装置。
請求項１乃至５のうちいずれか１項に記載の描画装置を用いて基板に描画を行う工程と、
前記工程で描画が行われた前記基板を現像する工程と、
を有することを特徴とする物品の製造方法。
荷電粒子線で基板に描画を行う複数の描画ユニットを有する描画装置に接続された処理装置であって、
前記描画装置は、前記複数の描画ユニットそれぞれに選択的に接続可能な複数の第１処理部を有するものであり、
前記複数の描画ユニットの中の第１描画ユニットに接続する第１処理部を前記複数の第１処理部の中から描画データに基づいて決定する処理を行う、
ことを特徴とする処理装置。