JP2013171237A - Control device of electro-optic device, control method of electro-optic device, electro-optic device, and electronic apparatus - Google Patents

Control device of electro-optic device, control method of electro-optic device, electro-optic device, and electronic apparatus Download PDF

Info

Publication number
JP2013171237A
JP2013171237A JP2012036179A JP2012036179A JP2013171237A JP 2013171237 A JP2013171237 A JP 2013171237A JP 2012036179 A JP2012036179 A JP 2012036179A JP 2012036179 A JP2012036179 A JP 2012036179A JP 2013171237 A JP2013171237 A JP 2013171237A
Authority
JP
Japan
Prior art keywords
gradation
pixel
storage area
writing operation
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012036179A
Other languages
Japanese (ja)
Other versions
JP6102059B2 (en
Inventor
Yusuke Yamada
裕介 山田
Kota Muto
幸太 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012036179A priority Critical patent/JP6102059B2/en
Publication of JP2013171237A publication Critical patent/JP2013171237A/en
Application granted granted Critical
Publication of JP6102059B2 publication Critical patent/JP6102059B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】画素の階調変更の途中で新たに階調変更の動作を開始する場合、階調の変化を認識できるようにする。
【解決手段】画素を黒にする書き込み動作の途中でバッファーA(i,j)の内容が画素を白にする内容となった場合、画素を黒にする書き込み動作を開始したフレームを含む3フレームの間は黒の書き込み動作を続け、3フレーム目が終了した後で画素を白にする書き込み動作を開始する。また、画素を白にする書き込み動作の途中でバッファーA(i,j)の内容が画素を黒にする内容となった場合、画素を白にする書き込み動作を開始したフレームを含む3フレームの間は、白の書き込み動作を続け、3フレーム目が終了した後で画素を黒にする書き込み動作を開始する。
【選択図】図11
When a gradation change operation is newly started in the middle of a gradation change of a pixel, the change in the gradation can be recognized.
If the content of a buffer A (i, j) becomes a content that makes a pixel white during a writing operation that makes a pixel black, three frames including a frame that starts the writing operation that makes the pixel black During this period, the black writing operation is continued, and after the third frame is completed, the writing operation for setting the pixel to white is started. In addition, when the content of the buffer A (i, j) becomes the content of setting the pixel to black during the writing operation for setting the pixel to white, during the three frames including the frame in which the writing operation for setting the pixel to white is started. Continues the white writing operation and starts the writing operation to set the pixel to black after the third frame is completed.
[Selection] Figure 11

Description

本発明は、電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置及び電子機器に関する。   The present invention relates to an electro-optical device control device, an electro-optical device control method, an electro-optical device, and an electronic apparatus.

画像を表示する表示装置として、マイクロカプセルを用いた電気泳動方式の表示装置がある。この表示装置でアクティブマトリクス方式のものは、行方向へ伸びた複数の行電極と、列方向に伸びた複数の列電極との交点の各々にマイクロカプセルを駆動する駆動回路が設けられている。行電極と列電極に電圧を印加すると、駆動回路に設けられた電極と、この電極に対してマイクロカプセルを挟んで対向する電極との間に電位差が生じる。マイクロカプセルを挟んで対向する電極間に電位差が生じると、この電位差により生じた電界に応じてマイクロカプセル内の白粒子と黒粒子が移動する。各マイクロカプセル内の白粒子と黒粒子の分布が変わることにより光学的反射特性が変化し、画像が表示されることとなる。   As a display device that displays an image, there is an electrophoretic display device using microcapsules. In this display device, an active matrix type is provided with a drive circuit for driving a microcapsule at each of intersections of a plurality of row electrodes extending in the row direction and a plurality of column electrodes extending in the column direction. When a voltage is applied to the row electrode and the column electrode, a potential difference is generated between the electrode provided in the drive circuit and the electrode facing the electrode with the microcapsule interposed therebetween. When a potential difference is generated between electrodes facing each other with the microcapsule interposed therebetween, white particles and black particles in the microcapsule move according to the electric field generated by the potential difference. When the distribution of white particles and black particles in each microcapsule changes, the optical reflection characteristics change and an image is displayed.

ところで、電気泳動方式の表示装置においては、アクティブマトリクス方式で表示を変更する際に画像の書き換えが複数フレームに渡って行われるものがある。しかし、画像の書き換えを複数フレームに渡って行う際に全画面で書き換えを始めてしまうと、書き込みが終了するまでの間は新たに書き込みが行えないため、画像の追記や削除を行う際には一旦画像の書き込みが終了してから次の書き込みを開始することとなり、時間がかかって操作性の観点で問題がある。
そこで、このような問題を解決するために、部分領域の単位でパイプライン処理を行うことにより書き込みを行う方式が考案されている(特許文献1参照)。特許文献1に開示されている方式によれば、画面上の互いに重ならない2つの部分領域にタイミングをずらして画像を書き込む場合、先に書き込みを開始した部分領域の書き込みが完了していなくても、後から書き込みを開始する部分領域の書き込みを開始することができ、この方式を採用しない場合と比較して表示速度が向上する。
Some electrophoretic display devices rewrite an image over a plurality of frames when the display is changed by the active matrix method. However, if rewriting is started on the entire screen when rewriting images over multiple frames, new writing cannot be performed until the writing is completed. Since the next writing is started after the image writing is completed, there is a problem in terms of operability because it takes time.
In order to solve such a problem, a method of performing writing by performing pipeline processing in units of partial areas has been devised (see Patent Document 1). According to the method disclosed in Patent Document 1, when writing an image in two partial areas that do not overlap each other on the screen at different timings, even if the writing of the partial area that has started writing has not been completed. The writing of the partial area where writing is started later can be started, and the display speed is improved as compared with the case where this method is not adopted.

特開2009−251615号公報JP 2009-251615 A

ところで、特許文献1に開示されている方式の場合、部分領域同士が一部で重なってしまうと、結局は後から書き込みを開始する部分領域については、先に書き込みを開始した部分領域の書き込みが終了するまで書き込みを待機しなければならず、表示が完了するまでに時間が掛かることとなる。
書き込みが完了する前に次の書き込みを開始することにより、表示が完了するまでの時間を短くするという方法も考えられるが、先に開始した書き込みの直ぐ後に次の書き込みが開始されると、階調の変化が十分でない状態で次の書き込みが開始されることになる。例えば、カーソルを動かす表示の場合、ある表示位置について着目すると、カーソルを表示した後にその位置での表示を消去するという動作になるが、カーソルの表示を始めた直ぐ後にカーソルを消すと、カーソルを認識できる状態まで階調が変化せず、カーソルの移動の軌跡がユーザに見えにくくなる。
By the way, in the case of the method disclosed in Patent Document 1, if the partial areas overlap with each other in part, eventually the partial area where writing was started first is written for the partial area where writing is started later. Writing must be waited until the process is completed, and it takes time to complete the display.
A method of shortening the time until the display is completed by starting the next writing before the writing is completed can be considered, but if the next writing is started immediately after the writing started first, the next writing is started. The next writing is started in a state where the key change is not sufficient. For example, in the case of a display that moves the cursor, if you focus on a certain display position, it will be an operation of deleting the display at that position after displaying the cursor, but if you delete the cursor immediately after starting the cursor display, The gradation does not change until it can be recognized, and the movement path of the cursor is difficult to see.

本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、画素の階調変更の途中で新たに階調変更の動作を開始する場合、階調の変化を認識できるようにすることである。   The present invention has been made in view of the above-described circumstances, and one of its purposes is to recognize a change in gradation when a gradation change operation is newly started during the gradation change of a pixel. Is to do so.

上記目的を達成するために、本発明に係る電気光学装置の制御装置は、複数の画素を含む表示部を備え、前記画素を第1階調から第2階調へ変化させる書き込み動作と、前記第2階調から前記第1階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置の制御装置であって、前記画素の階調を前記第1階調又は前記第2階調へ変化させる書き込み動作を開始してから経過したフレーム数を画素毎にカウントするカウント部と、前記画素において前記書き込み動作が完了していない場合、当該画素について前記カウント部でカウントされたフレーム数が予め定められたフレーム数になるまでは、当該画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、予め定められたフレーム数がカウントされた後に、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始する書き込み部とを備える。
本発明によれば、階調を変化させる書き込み動作を開始してから予め定められたフレーム数がカウントされるまでは、当該書き込み動作によって得られる階調と異なる階調へ変化させる新たな書き込み動作が開始されないため、画素の階調変更の途中で新たに階調変更の動作を開始しても、階調の変化を認識することができる。
To achieve the above object, a control device for an electro-optical device according to the present invention includes a display unit including a plurality of pixels, and a writing operation for changing the pixels from a first gradation to a second gradation; A control device of an electro-optical device, wherein a writing operation for changing from a second gradation to the first gradation is performed by an operation of applying a voltage to the pixel a plurality of times, and the gradation of the pixel is changed to the first floor. A counting unit that counts the number of frames that have elapsed since the start of the writing operation for changing to the second gradation or the second gradation, and the counting unit for the pixel when the writing operation is not completed in the pixel Until the number of frames counted in (1) reaches a predetermined number of frames, it is prohibited to start a writing operation for a gradation different from the gradation obtained by the writing operation for the pixel. And, after the number of frames predetermined is counted, and a write unit for starting a write operation to the gradation different gradation obtained by the write operation.
According to the present invention, a new writing operation for changing to a gradation different from the gradation obtained by the writing operation until the predetermined number of frames is counted after the writing operation for changing the gradation is started. Therefore, even if the gradation changing operation is newly started in the middle of the pixel gradation change, the gradation change can be recognized.

前記制御装置においては、前記書き込み部は、完了していない書き込み動作が、前記画素が前記第1階調の状態又は前記第2階調の状態からの書き込み動作である場合、前記カウント部でカウントされたフレーム数が予め定められたフレーム数になるまでは、当該画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、予め定められたフレーム数がカウントされた後に、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始する構成としてもよい。
この構成によれば、画素が第1階調又は第2階調の状態から画素の階調変更の書き込み動作を開始して予め定められたフレーム数がカウントされるまでは、当該書き込み動作によって得られる階調と異なる階調へ変化させる新たな書き込み動作が開始されないため、画素の階調変更の途中で新たに階調変更の動作を開始しても、階調の変化を認識することができる。
In the control device, the writing unit counts the counting unit when the incomplete writing operation is a writing operation from the state of the first gradation or the state of the second gradation of the pixel. Until the determined number of frames reaches a predetermined number of frames, the pixel is prohibited from starting a writing operation to a gradation different from the gradation obtained by the writing operation, and the predetermined number of frames is counted. After that, the writing operation to a gradation different from the gradation obtained by the writing operation may be started.
According to this configuration, the writing operation is performed until the predetermined number of frames is counted after the pixel gradation change writing operation is started from the state of the first gradation or the second gradation. Since a new writing operation for changing to a gradation different from the gradation to be generated is not started, even if a gradation changing operation is newly started in the middle of a pixel gradation change, the gradation change can be recognized. .

また、前記制御装置においては、前記書き込み部は、完了していない書き込み動作が、前記画素が前記第1階調と前記第2階調との間の階調の状態からの書き込み動作である場合、前記カウント部でカウントされたフレーム数が予め定められたフレーム数になるまでは、当該画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、予め定められたフレーム数がカウントされた後に、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始する構成としてもよい。
この構成によれば、画素の階調変更の書き込み動作を開始して予め定められたフレーム数がカウントされるまでは、当該書き込み動作によって得られる階調と異なる階調へ変化させる新たな書き込み動作が開始されないため、画素の階調変更の途中で新たに階調変更の書き込み動作を開始しても、階調の変化を認識することができる。
In the control device, the writing unit may perform an incomplete writing operation when the pixel is a writing operation from a gradation state between the first gradation and the second gradation. Until the number of frames counted by the counting unit reaches a predetermined number of frames, the pixel operation is prohibited from starting a writing operation to a gradation different from the gradation obtained by the writing operation. After the number of frames is counted, a writing operation to a gradation different from the gradation obtained by the writing operation may be started.
According to this configuration, until the predetermined number of frames is counted after the writing operation for changing the gradation of the pixel is started, a new writing operation for changing to a gradation different from the gradation obtained by the writing operation is performed. Therefore, even if a new gradation change writing operation is started in the middle of the pixel gradation change, the gradation change can be recognized.

また、前記制御装置においては、前記予め定められたフレーム数は、画素の階調を前記第1階調へ変化させる書き込み動作と、画素の階調を前記第2階調へ変化させる書き込み動作とで異なる構成としてもよい。
この構成によれば、第1階調から第2階調へ階調を変化させる場合と、第2階調から第1階調へ階調を変化させる場合とで書き込み動作における電圧印加回数が異なっていても、各階調に対応したフレーム数がカウントされるまでは、当該書き込み動作によって得られる階調と異なる階調へ変化させる新たな書き込み動作が開始されないため、画素の階調変更の途中で新たに階調変更の動作を開始しても、階調の変化を認識することができる。
Further, in the control device, the predetermined number of frames includes a writing operation for changing the gradation of the pixel to the first gradation and a writing operation for changing the gradation of the pixel to the second gradation. Different configurations may be used.
According to this configuration, the number of times of voltage application in the write operation differs between when the gradation is changed from the first gradation to the second gradation and when the gradation is changed from the second gradation to the first gradation. However, until the number of frames corresponding to each gradation is counted, a new writing operation for changing to a gradation different from the gradation obtained by the writing operation is not started. Even if a new gradation changing operation is started, the gradation change can be recognized.

また上記目的を達成するために本発明に係る電気光学装置の制御方法は、複数の画素を含む表示部を備え、前記画素を第1階調から第2階調へ変化させる書き込み動作と、前記第2階調から前記第1階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置を制御する制御方法であって、前記画素の階調を前記第1階調又は前記第2階調へ変化させる書き込み動作を開始してから経過したフレーム数を画素毎にカウントするカウントステップと、前記画素において前記書き込み動作が完了していない場合、当該画素について前記カウントステップでカウントされたフレーム数が予め定められたフレーム数になるまでは、当該画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、予め定められたフレーム数がカウントされた後に、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始する書き込みステップとを備える。
本発明によれば、階調を変化させる書き込み動作を開始してから予め定められたフレーム数がカウントされるまでは、次の階調へ変化させる書き込み動作が開始されないため、画素の階調変更の途中で新たに階調変更の書き込み動作を開始しても、階調の変化を認識することができる。
In order to achieve the above object, a control method for an electro-optical device according to the present invention includes a display unit including a plurality of pixels, and a writing operation for changing the pixels from a first gradation to a second gradation; A control method for controlling an electro-optical device in which a writing operation for changing from a second gradation to the first gradation is performed by an operation of applying a voltage to the pixel a plurality of times, wherein the gradation of the pixel is changed to the first gradation. A counting step that counts the number of frames that have elapsed since the start of the writing operation for changing to one gradation or the second gradation, and if the writing operation is not completed in the pixel, the pixel Until the number of frames counted in the counting step reaches a predetermined number of frames, a gradation different from the gradation obtained by the writing operation is obtained for the pixel. It prohibits the start of operation write attempts, after the number of frames previously determined is counted, and a write step of initiating a write operation to the gradation different gradation obtained by the write operation.
According to the present invention, since the writing operation for changing to the next gradation is not started until the predetermined number of frames is counted after the writing operation for changing the gradation is started, the gradation of the pixel is changed. Even if a new gradation change writing operation is started in the middle of this, the change in gradation can be recognized.

また上記目的を達成するために本発明に係る電気光学装置は、複数の画素を含む表示部を備え、前記画素を第1階調から第2階調へ変化させる書き込み動作と、前記第2階調から前記第1階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置であって、前記画素の階調を前記第1階調又は前記第2階調へ変化させる書き込み動作を開始してから経過したフレーム数を画素毎にカウントするカウント部と、前記画素において前記書き込み動作が完了していない場合、当該画素について前記カウント部でカウントされたフレーム数が予め定められたフレーム数になるまでは、当該画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、予め定められたフレーム数がカウントされた後に、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始する書き込み部とを備える。
本発明によれば、階調を変化させる書き込み動作を開始してから予め定められたフレーム数がカウントされるまでは、次の階調へ変化させる書き込み動作が開始されないため、画素の階調変更の途中で新たに階調変更の書き込み動作を開始しても、階調の変化を認識することができる。
In order to achieve the above object, an electro-optical device according to an aspect of the invention includes a display unit including a plurality of pixels, a writing operation for changing the pixels from a first gradation to a second gradation, and the second floor. An electro-optical device in which a writing operation for changing from a tone to the first gradation is performed by an operation of applying a voltage to the pixel a plurality of times, and the gradation of the pixel is changed to the first gradation or the second floor. A counting unit that counts the number of frames that have elapsed since the start of the writing operation to be changed to each key, and the number of frames counted by the counting unit for the pixel when the writing operation is not completed in the pixel Until the number of frames reaches a predetermined number of frames, the pixel is prohibited from starting a writing operation to a gradation different from the gradation obtained by the writing operation. After the number of frames is counted, and a write unit for starting a write operation to the gradation different gradation obtained by the write operation.
According to the present invention, since the writing operation for changing to the next gradation is not started until the predetermined number of frames is counted after the writing operation for changing the gradation is started, the gradation of the pixel is changed. Even if a new gradation change writing operation is started in the middle of this, the change in gradation can be recognized.

なお、本発明は、電気光学装置のみならず、当該電気光学装置を有する電子機器としても概念することが可能である。   The present invention can be conceptualized not only as an electro-optical device but also as an electronic apparatus having the electro-optical device.

第1実施形態の表示装置1000と電気光学装置1のハードウェア構成を示した図。FIG. 3 is a diagram illustrating a hardware configuration of the display device 1000 and the electro-optical device 1 according to the first embodiment. 表示領域100の断面を示した図。The figure which showed the cross section of the display area. 画素110の等価回路を示した図。FIG. 6 is a diagram showing an equivalent circuit of the pixel 110. 記憶領域の構成を説明するための図。The figure for demonstrating the structure of a storage area. コントローラー5で実現する機能の構成を示したブロック図。The block diagram which showed the structure of the function implement | achieved by the controller 5. FIG. 画素の階調変化を説明するための図。The figure for demonstrating the gradation change of a pixel. 第1実施形態のコントローラー5が行う処理の流れを示したフローチャート。The flowchart which showed the flow of the process which the controller 5 of 1st Embodiment performs. 第1実施形態のコントローラー5が行う処理の流れを示したフローチャート。The flowchart which showed the flow of the process which the controller 5 of 1st Embodiment performs. 第1実施形態のコントローラー5が行う処理の流れを示したフローチャート。The flowchart which showed the flow of the process which the controller 5 of 1st Embodiment performs. 第1実施形態のコントローラー5が行う処理の流れを示したフローチャート。The flowchart which showed the flow of the process which the controller 5 of 1st Embodiment performs. 第1実施形態の動作を説明するための図。The figure for demonstrating operation | movement of 1st Embodiment. 第1実施形態の動作を説明するための図。The figure for demonstrating operation | movement of 1st Embodiment. 第2実施形態のRAM4の構成を示した図。The figure which showed the structure of RAM4 of 2nd Embodiment. 第2カウンター記憶領域Cの構成を説明するための図。The figure for demonstrating the structure of the 2nd counter storage area C. FIG. 第2実施形態のコントローラー5が行う処理の流れを示したフローチャート。The flowchart which showed the flow of the process which the controller 5 of 2nd Embodiment performs. 第2実施形態のコントローラー5が行う処理の流れを示したフローチャート。The flowchart which showed the flow of the process which the controller 5 of 2nd Embodiment performs. 第2実施形態の動作を説明するための図。The figure for demonstrating operation | movement of 2nd Embodiment. 第2実施形態の動作を説明するための図。The figure for demonstrating operation | movement of 2nd Embodiment. 電子ブックリーダー2000の外観図。The external view of the electronic book reader 2000. FIG.

[第1実施形態]
(第1実施形態の構成)
図1は、本発明の一実施形態に係る表示装置1000のハードウェア構成を示したブロック図である。表示装置1000は、画像を表示する装置であり、電気泳動方式の電気光学装置1、制御部2、VRAM(Video Random Access Memory)3及び記憶部の一例であるRAM4を備えている。また、電気光学装置1は、表示部10とコントローラー5を備えている。
[First Embodiment]
(Configuration of the first embodiment)
FIG. 1 is a block diagram showing a hardware configuration of a display apparatus 1000 according to an embodiment of the present invention. The display device 1000 is a device that displays an image, and includes an electrophoretic electro-optical device 1, a control unit 2, a VRAM (Video Random Access Memory) 3, and a RAM 4 that is an example of a storage unit. The electro-optical device 1 includes a display unit 10 and a controller 5.

制御部2は、CPU(Central Processing Unit)、ROM(Read Only Memory)、RAM等を備えたマイクロコンピュータであり、表示装置1000の各部を制御する。また、制御部2は、VRAM3にアクセスし、表示領域100に表示させる画像を示す画像データをVRAM3に書き込む。
コントローラー5は、表示部10の表示領域100に画像を表示させるための各種信号を表示部10の走査線駆動回路130とデータ線駆動回路140に供給するものである。コントローラー5は、電気光学装置1の制御装置に相当する。なお、制御部2とコントローラー5を合わせた部分を電気光学装置1の制御装置と定義することもできる。あるいは、制御部2、コントローラー5、VRAM3およびRAM4の全体を、電気光学装置1の制御装置と定義することもできる。
The control unit 2 is a microcomputer including a CPU (Central Processing Unit), a ROM (Read Only Memory), a RAM, and the like, and controls each unit of the display device 1000. The control unit 2 accesses the VRAM 3 and writes image data indicating an image to be displayed in the display area 100 to the VRAM 3.
The controller 5 supplies various signals for displaying an image on the display area 100 of the display unit 10 to the scanning line driving circuit 130 and the data line driving circuit 140 of the display unit 10. The controller 5 corresponds to the control device of the electro-optical device 1. Note that the combined portion of the control unit 2 and the controller 5 can be defined as the control device of the electro-optical device 1. Alternatively, the entire control unit 2, controller 5, VRAM 3, and RAM 4 can be defined as a control device for the electro-optical device 1.

VRAM3は、制御部2により書き込まれた画像データを記憶するメモリーである。VRAM3は、後述するm行×n列で配列された画素110毎に記憶領域(バッファー)を有している。画像データは、各画素110の階調を表す画素データを含んでおり、一の画素110の階調を表す画素データは、VRAM3において当該画素110に対応した一の記憶領域に記憶される。VRAM3に書き込まれた画素データは、コントローラー5により読み出される。
RAM4は、表示領域100に画像を表示させるために用いられる各種データを記憶する。RAM4には、カウンター記憶領域Bと予定画像記憶領域Eが設けられている。RAM4に設けられている各記憶領域の詳細については後述する。
The VRAM 3 is a memory that stores image data written by the control unit 2. The VRAM 3 has a storage area (buffer) for each pixel 110 arranged in m rows × n columns to be described later. The image data includes pixel data representing the gradation of each pixel 110, and the pixel data representing the gradation of one pixel 110 is stored in one storage area corresponding to the pixel 110 in the VRAM 3. Pixel data written in the VRAM 3 is read by the controller 5.
The RAM 4 stores various data used for displaying an image on the display area 100. The RAM 4 is provided with a counter storage area B and a scheduled image storage area E. Details of each storage area provided in the RAM 4 will be described later.

表示領域100では、複数の走査線112が図において行(X)方向に沿って設けられ、複数のデータ線114が、列(Y)方向に沿って、かつ、各走査線112と互いに電気的に絶縁を保つように設けられている。そして、画素110が各走査線112と各データ線114との交差に対応して、それぞれ設けられている。便宜的に走査線112の行数を「m」とし、データ線114の列数を「n」としたとき、画素110は、縦m行×横n列でマトリクス状に配列して表示領域100を構成することになる。   In the display region 100, a plurality of scanning lines 112 are provided along the row (X) direction in the figure, and the plurality of data lines 114 are electrically connected to each scanning line 112 along the column (Y) direction. It is provided to keep insulation. Pixels 110 are provided corresponding to the intersections of the scanning lines 112 and the data lines 114, respectively. For convenience, when the number of rows of the scanning lines 112 is “m” and the number of columns of the data lines 114 is “n”, the pixels 110 are arranged in a matrix with m rows × n columns. Will be configured.

図2は、表示領域100の断面を示した図である。表示領域100は、図2に示したように大別して第1基板101、電気泳動層102および第2基板103によって構成されている。第1基板101は、絶縁性及び可撓性を有する基板101a上に回路の層が形成された基板である。基板101aは、本実施形態においてはポリカーボネートで形成されている。なお、基板101aとしては、ポリカーボネートに限定されることなく、軽量性、可撓性、弾性及び絶縁性を有する樹脂材料を用いることができる。また、基板101aは、可撓性を持たないガラスで形成されていてもよい。基板101aの表面には、接着層101bが設けられ、接着層101bの表面には回路層101cが積層されている。
回路層101cは、行方向に配列された複数の走査線112と、列方向に配列された複数のデータ線114を有している。また、回路層101cは、走査線112とデータ線114との交差のそれぞれに対応して、画素電極101dを有している。
FIG. 2 is a view showing a cross section of the display region 100. As shown in FIG. 2, the display area 100 is roughly configured by a first substrate 101, an electrophoretic layer 102, and a second substrate 103. The first substrate 101 is a substrate in which a circuit layer is formed on an insulating and flexible substrate 101a. The substrate 101a is made of polycarbonate in this embodiment. Note that the substrate 101a is not limited to polycarbonate, and a resin material having lightness, flexibility, elasticity, and insulation can be used. In addition, the substrate 101a may be formed of non-flexible glass. An adhesive layer 101b is provided on the surface of the substrate 101a, and a circuit layer 101c is laminated on the surface of the adhesive layer 101b.
The circuit layer 101c has a plurality of scanning lines 112 arranged in the row direction and a plurality of data lines 114 arranged in the column direction. The circuit layer 101c has pixel electrodes 101d corresponding to the intersections of the scanning lines 112 and the data lines 114, respectively.

電気泳動層102は、バインダー102bと、バインダー102bによって固定された複数のマイクロカプセル102aで構成されており、画素電極101d上に形成されている。なお、マイクロカプセル102aと画素電極101dとの間には、接着剤により形成された接着層を設けてもよい。   The electrophoretic layer 102 includes a binder 102b and a plurality of microcapsules 102a fixed by the binder 102b, and is formed on the pixel electrode 101d. Note that an adhesive layer formed using an adhesive may be provided between the microcapsule 102a and the pixel electrode 101d.

バインダー102bとしては、マイクロカプセル102aとの親和性が良好で電極との密着性が優れ、且つ絶縁性を有するものであれば特に制限はない。マイクロカプセル102a内には、分散媒と電気泳動粒子が格納されている。マイクロカプセル102aを構成する材料としては、アラビアゴム・ゼラチン系の化合物やウレタン系の化合物等の柔軟性を有するものを用いるのが好ましい。   The binder 102b is not particularly limited as long as it has good affinity with the microcapsule 102a, excellent adhesion to the electrode, and has insulating properties. A dispersion medium and electrophoretic particles are stored in the microcapsule 102a. As a material constituting the microcapsule 102a, it is preferable to use a flexible material such as a gum arabic / gelatin compound or a urethane compound.

分散媒としては、水、アルコール系溶媒(メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど)、エステル類(酢酸エチル、酢酸ブチルなど)、ケトン類(アセトン、メチルエチルケトン、メチルイソブチルケトンなど)、脂肪族炭化水素(ぺンタン、ヘキサン、オクタンなど)、脂環式炭化水素(シクロへキサン、メチルシクロへキサンなど)、芳香族炭化水素(ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類(キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど))、ハロゲン化炭化水素(塩化メチレン、クロロホルム、四塩化炭素、1,2−ジクロロエタンなど)、カルボン酸塩などのいずれかを用いることができ、また、分散媒は、その他の油類であってもよい。また、これらの物質は単独又は混合して分散媒に用いることができ、さらに界面活性剤などを配合して分散媒としてもよい。   Dispersion media include water, alcohol solvents (methanol, ethanol, isopropanol, butanol, octanol, methyl cellosolve, etc.), esters (ethyl acetate, butyl acetate, etc.), ketones (acetone, methyl ethyl ketone, methyl isobutyl ketone, etc.) , Aliphatic hydrocarbons (pentane, hexane, octane, etc.), alicyclic hydrocarbons (cyclohexane, methylcyclohexane, etc.), aromatic hydrocarbons (benzene, toluene, benzenes with long chain alkyl groups (xylene) Hexylbenzene, hebutylbenzene, octylbenzene, nonylbenzene, decylbenzene, undecylbenzene, dodecylbenzene, tridecylbenzene, tetradecylbenzene)), halogenated hydrocarbons (methylene chloride, chloroform, carbon tetrachloride) 1,2-dichloroethane, etc.), it can be any of such carboxylates, and the dispersion medium may be other oils. These substances can be used alone or in combination as a dispersion medium, and a surfactant or the like may be further blended to form a dispersion medium.

電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子(高分子あるいはコロイド)である。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル102a内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料からなる粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料からなる粒子であり、本実施形態では負に帯電されている。   Electrophoretic particles are particles (polymer or colloid) having the property of moving by an electric field in a dispersion medium. In the present embodiment, white electrophoretic particles and black electrophoretic particles are stored in the microcapsule 102a. The black electrophoretic particles are particles made of a black pigment such as aniline black or carbon black, and are positively charged in this embodiment. The white electrophoretic particles are particles made of a white pigment such as titanium dioxide or aluminum oxide, and are negatively charged in this embodiment.

第2基板103は、フィルム103aと、フィルム103aの下面に形成された透明な共通電極層103b(第2電極)で構成されている。フィルム103aは、電気泳動層102の封止及び保護の役割を担うものであり、例えばポリエチレンテレフタレートのフィルムである。フィルム103aは、透明で絶縁性を有している。共通電極層103bは、例えば、酸化インジウム膜(ITO膜)などの透明な導電膜で構成されている。   The second substrate 103 includes a film 103a and a transparent common electrode layer 103b (second electrode) formed on the lower surface of the film 103a. The film 103a plays a role of sealing and protecting the electrophoretic layer 102, and is, for example, a polyethylene terephthalate film. The film 103a is transparent and has an insulating property. The common electrode layer 103b is made of a transparent conductive film such as an indium oxide film (ITO film), for example.

図3は、画素110の等価回路を示した図である。なお、本実施形態では、各走査線112を区別するために、図1に示した走査線112を上から順に1、2、3、・・・、(m−1)、m行目という呼び方をする場合がある。また同様に、各データ線114を区別するために、図1に示したデータ線114を左から順に1、2、3、・・・、(n−1)、n列目という呼び方をする場合がある。
図3においては、i行目の走査線112とj列目のデータ線114との交差に対応した画素110の等価回路を示している。他のデータ線114と走査線112との交差に対応した画素110も構成は図に示した構成と同じであるため、ここでは、代表してi行目のデータ線114とj列目の走査線112との交差に対応した画素110の等価回路について説明し、他の画素110の等価回路については説明を省略する。
FIG. 3 is a diagram showing an equivalent circuit of the pixel 110. In this embodiment, in order to distinguish each scanning line 112, the scanning lines 112 shown in FIG. 1 are called 1, 2, 3,... (M−1), m-th row in order from the top. You may want to Similarly, in order to distinguish the data lines 114, the data lines 114 shown in FIG. 1 are called 1, 2, 3,..., (N−1), nth column in order from the left. There is a case.
FIG. 3 shows an equivalent circuit of the pixel 110 corresponding to the intersection of the scanning line 112 in the i-th row and the data line 114 in the j-th column. Since the configuration of the pixel 110 corresponding to the intersection of the other data line 114 and the scanning line 112 is the same as the configuration shown in the figure, the data line 114 in the i-th row and the scanning in the j-th column are representatively shown here. The equivalent circuit of the pixel 110 corresponding to the intersection with the line 112 will be described, and the description of the equivalent circuit of the other pixels 110 will be omitted.

図3に示したように、各画素110は、nチャネル型の薄膜トランジスター(thin film transistor:以下単に「TFT」と略称する)110aと、表示素子110bと、補助容量110cとを有する。画素110において、TFT110aのゲート電極はi行目の走査線112に接続される一方、そのソース電極はj列目のデータ線114に接続され、そのドレイン電極は、表示素子110bの一端である画素電極101dと補助容量110cの一端とにそれぞれ接続されている。補助容量110cは、回路層101cに形成された一対の電極によって誘電体層を挟持した構成である。補助容量110cの他端の電極は、各画素にわたって共通の電圧にされている。画素電極101dは、共通電極層103bと対向し、画素電極101dと共通電極層103bとの間にはマイクロカプセル102aを含む電気泳動層102が挟まれている。このため、表示素子110bは、等価回路でみたときに、画素電極101dと共通電極層103bとで、電気泳動層102を挟持した容量になる。そして、表示素子110bは、両電極間の電圧を保持(記憶)するとともに、この保持した電圧によって生じる電界方向にしたがって表示を行うことになる。なお、本実施形態においては、図示省略した外部回路によって、各画素110の補助容量110cの他端の電極と、共通電極層103bの電圧は、共通の電圧Vcomが印加される。   As shown in FIG. 3, each pixel 110 includes an n-channel thin film transistor (hereinafter simply referred to as “TFT”) 110a, a display element 110b, and an auxiliary capacitor 110c. In the pixel 110, the gate electrode of the TFT 110a is connected to the scanning line 112 in the i-th row, the source electrode is connected to the data line 114 in the j-th column, and the drain electrode is a pixel that is one end of the display element 110b. The electrode 101d is connected to one end of the auxiliary capacitor 110c. The auxiliary capacitor 110c has a configuration in which a dielectric layer is sandwiched between a pair of electrodes formed on the circuit layer 101c. The electrode at the other end of the auxiliary capacitor 110c is set to a common voltage across the pixels. The pixel electrode 101d faces the common electrode layer 103b, and the electrophoretic layer 102 including the microcapsules 102a is sandwiched between the pixel electrode 101d and the common electrode layer 103b. Therefore, the display element 110b has a capacity in which the electrophoretic layer 102 is sandwiched between the pixel electrode 101d and the common electrode layer 103b when viewed in an equivalent circuit. The display element 110b holds (stores) the voltage between both electrodes and performs display according to the direction of the electric field generated by the held voltage. In the present embodiment, a common voltage Vcom is applied to the other electrode of the auxiliary capacitor 110c of each pixel 110 and the common electrode layer 103b by an external circuit (not shown).

図1に戻り、走査線駆動回路130は、表示領域100の各走査線112と接続されている。走査線駆動回路130は、コントローラー5による制御にしたがって、走査線112を1、2、・・・、m行目という順番で選択し、選択した走査線112に対してハイ(High)レベルの信号を供給し、選択されていない他の走査線112に対しロー(Low)レベルの信号を供給するものである。
データ線駆動回路140は、表示領域の各データ線114と接続されており、選択された走査線112に接続されている画素110の1行分の表示内容に応じて各列のデータ線114にデータ信号をそれぞれ供給するものである。
Returning to FIG. 1, the scanning line driving circuit 130 is connected to each scanning line 112 in the display region 100. The scanning line driving circuit 130 selects the scanning line 112 in the order of 1, 2,..., M-th row under the control of the controller 5, and a high level signal for the selected scanning line 112. , And a low level signal is supplied to the other scanning lines 112 that are not selected.
The data line driving circuit 140 is connected to each data line 114 in the display area, and the data line driving circuit 140 is connected to the data line 114 in each column according to the display content of one row of the pixels 110 connected to the selected scanning line 112. Each supplies a data signal.

走査線駆動回路130が1行目の走査線112を選択してからm行目の走査線112の選択が終了するまでの期間(以下、「フレーム期間」又は単に「フレーム」と称する)において各走査線112は一回づつ選択され、各画素110には1フレームに一回づつデータ信号が供給される。
走査線112がハイレベルとなると、当該走査線112にゲートが接続されたTFT110aがオン状態になり、画素電極101dがデータ線114に接続される。走査線112がハイレベルであるときにデータ線114にデータ信号を供給すると、当該データ信号は、オン状態になったTFT110aを介して画素電極101dに印加される。走査線112がローレベルになると、TFT110aはオフ状態になるが、データ信号によって画素電極101dに印加された電圧は、補助容量110cに蓄積され、画素電極101dの電位及び共通電極層103bの電位との電位差(電圧)に応じて電気泳動粒子が移動する。
In each period (hereinafter referred to as “frame period” or simply “frame”) after the scanning line driving circuit 130 selects the first scanning line 112 until the selection of the m-th scanning line 112 ends. The scanning line 112 is selected once, and a data signal is supplied to each pixel 110 once per frame.
When the scanning line 112 is at a high level, the TFT 110 a whose gate is connected to the scanning line 112 is turned on, and the pixel electrode 101 d is connected to the data line 114. When a data signal is supplied to the data line 114 when the scanning line 112 is at a high level, the data signal is applied to the pixel electrode 101d through the TFT 110a that is turned on. When the scanning line 112 becomes low level, the TFT 110a is turned off. However, the voltage applied to the pixel electrode 101d by the data signal is accumulated in the auxiliary capacitor 110c, and the potential of the pixel electrode 101d and the potential of the common electrode layer 103b. Electrophoretic particles move according to the potential difference (voltage).

例えば、共通電極層103bの電圧Vcomに対して画素電極101dの電圧が+15V(第2電圧)である場合、負に帯電している白の電気泳動粒子が画素電極101d側に移動し、正に帯電している黒の電気泳動粒子が共通電極層103b側に移動して画素110は黒の表示となる。また、共通電極層103bの電圧Vcomに対して画素電極101dの電圧が−15V(第1電圧)である場合、正に帯電している黒の電気泳動粒子が画素電極101d側に移動し、負に帯電している白の電気泳動粒子が共通電極層103b側に移動して画素110は白の表示となる。なお、画素電極101dの電圧は、上述した電圧に限定されるものではなく、共通電極層103bの電圧Vcomに対してプラスの電圧またはマイナスの電圧であれば、上述した+15Vや−15V以外の電圧であってもよい。   For example, when the voltage of the pixel electrode 101d is + 15V (second voltage) with respect to the voltage Vcom of the common electrode layer 103b, the negatively charged white electrophoretic particles move to the pixel electrode 101d side and become positive The charged black electrophoretic particles move to the common electrode layer 103b side, and the pixel 110 displays black. Further, when the voltage of the pixel electrode 101d is −15 V (first voltage) with respect to the voltage Vcom of the common electrode layer 103b, the positively charged black electrophoretic particles move to the pixel electrode 101d side and are negative. The charged white electrophoretic particles move to the common electrode layer 103b side, and the pixel 110 displays white. Note that the voltage of the pixel electrode 101d is not limited to the voltage described above, and any voltage other than + 15V or −15V described above may be used as long as it is a positive voltage or a negative voltage with respect to the voltage Vcom of the common electrode layer 103b. It may be.

本実施形態においては、各画素110の表示状態を第1階調である白(低階調)から第2階調である黒(高階調)又は黒から白へ変化させる際には、1フレームだけ画素110へデータ信号を供給して表示状態を変化させるのではなく、複数フレームに渡って画素110へデータ信号を供給する書き込み動作により表示状態を変化させる。これは、表示状態を白から黒へ変化させるに際し、1フレームだけ電気泳動粒子に電位差を与えても黒の電気泳動粒子が完全には表示側に移動しきらず、表示状態が完全な黒とはならないためである。このことは、表示状態を黒から白へ変化させる場合の白の電気泳動粒子についても同様である。よって、例えば、画素110の表示状態を白から黒へ変化させる場合、画素110に黒を表示させるためのデータ信号が複数フレームに渡って画素110へ供給され、画素110の表示状態を黒から白へ変化させる場合には、画素に白を表示させるためのデータ信号が複数フレームに渡って画素110へ供給される。   In the present embodiment, when the display state of each pixel 110 is changed from white (low gradation) as the first gradation to black (high gradation) as the second gradation or from black to white, one frame is used. Instead of supplying the data signal only to the pixel 110 and changing the display state, the display state is changed by a writing operation for supplying the data signal to the pixel 110 over a plurality of frames. This is because when the display state is changed from white to black, even if a potential difference is applied to the electrophoretic particles for one frame, the black electrophoretic particles are not completely moved to the display side. This is because it must not. The same applies to white electrophoretic particles when the display state is changed from black to white. Therefore, for example, when the display state of the pixel 110 is changed from white to black, a data signal for displaying black on the pixel 110 is supplied to the pixel 110 over a plurality of frames, and the display state of the pixel 110 is changed from black to white. In the case of changing to (1), a data signal for displaying white on the pixel is supplied to the pixel 110 over a plurality of frames.

また本実施形態においては、1フレーム内である画素110の画素電極101dを共通電極層103bに対して電位が高くなる正極とし、同じフレーム内で他の画素110の画素電極101dを共通電極層103bに対して電位が低くなる負極とすることができる。つまり、1フレーム内で共通電極層103bに対して正極と負極の両方の極を選択できる駆動(以下、両極駆動という)となっている。より詳しくは、1フレーム内において、階調を高階調側(第2階調側)に変更する画素110の画素電極101dは正極とし、階調を低階調側(第1階調側)に変更する画素110の画素電極101dは負極とする。なお、黒の電気泳動粒子が負に帯電し、白の電気泳動粒子が正に帯電している場合には、階調を高階調側(第2階調側)に変更する画素110の画素電極101dは負極とし、階調を低階調側(第1階調側)に変更する画素110の画素電極101dは正極とすればよい。   In this embodiment, the pixel electrode 101d of the pixel 110 in one frame is a positive electrode whose potential is higher than that of the common electrode layer 103b, and the pixel electrode 101d of another pixel 110 in the same frame is the common electrode layer 103b. In contrast, a negative electrode having a lower potential can be obtained. That is, the driving is such that both the positive electrode and the negative electrode can be selected with respect to the common electrode layer 103b within one frame (hereinafter referred to as bipolar driving). More specifically, in one frame, the pixel electrode 101d of the pixel 110 that changes the gradation to the high gradation side (second gradation side) is the positive electrode, and the gradation is on the low gradation side (first gradation side). The pixel electrode 101d of the pixel 110 to be changed is a negative electrode. Note that when the black electrophoretic particles are negatively charged and the white electrophoretic particles are positively charged, the pixel electrode of the pixel 110 that changes the gradation to the high gradation side (second gradation side). 101d may be a negative electrode, and the pixel electrode 101d of the pixel 110 whose gradation is changed to the low gradation side (first gradation side) may be a positive electrode.

次にRAM4に設けられる各記憶領域について説明する。図4は、表示領域100の画素110の一部と、これらの画素110に対応する各記憶領域を示した図である。各記憶領域は、m行×n列の画素110の各々に対応した記憶領域を備えている。
図4の(a)は、画素110の配列を示した図である。画素P(i,j)は、i行j列目にある一つの画素110を表している。添字のiは、行列に配置された画素110の行番号を表し、添字のjは、列番号を表している。
図4の(b)は、VRAM3において、図4の(a)に示した画素の各々に対応したバッファーを示した図である。例えば、バッファーA(i,j)は、画素P(i,j)に対応した記憶領域である。バッファーA(i,j)には、画素P(i,j)の階調を示す画素データが格納される。なお、画素を黒にする場合には値が「0」である画素データが書き込まれ、画素を白にする場合には値が「5」である画素データが書き込まれる。
図4の(c)は、カウンター記憶領域Bにおいて、図4の(a)に示した画素の各々に対応した記憶領域を示した図である。例えば、カウンター記憶領域B(i,j)は画素P(i,j)に対応した記憶領域である。カウンター記憶領域B(i,j)には、画素P(i,j)に対して電圧を複数回印加する時の残りの印加回数を示す値が格納される。
図4の(d)は、予定画像記憶領域Eにおいて、図4の(a)に示した画素の各々に対応した記憶領域を示した図である。例えば、予定画像記憶領域E(i,j)は画素P(i,j)に対応した記憶領域である。予定画像記憶領域E(i,j)には、表示領域100に表示させる予定の画像の各画素の画素データが格納される。
Next, each storage area provided in the RAM 4 will be described. FIG. 4 is a diagram showing a part of the pixels 110 in the display area 100 and each storage area corresponding to these pixels 110. Each storage area includes a storage area corresponding to each of the pixels 110 of m rows × n columns.
FIG. 4A shows the arrangement of the pixels 110. Pixel P (i, j) represents one pixel 110 in the i-th row and j-th column. The subscript i represents the row number of the pixel 110 arranged in the matrix, and the subscript j represents the column number.
FIG. 4B shows a buffer corresponding to each of the pixels shown in FIG. 4A in the VRAM 3. For example, the buffer A (i, j) is a storage area corresponding to the pixel P (i, j). The buffer A (i, j) stores pixel data indicating the gradation of the pixel P (i, j). Note that pixel data whose value is “0” is written when the pixel is black, and pixel data whose value is “5” is written when the pixel is white.
FIG. 4C is a diagram showing a storage area corresponding to each of the pixels shown in FIG. 4A in the counter storage area B. For example, the counter storage area B (i, j) is a storage area corresponding to the pixel P (i, j). The counter storage area B (i, j) stores a value indicating the remaining number of application times when a voltage is applied to the pixel P (i, j) a plurality of times.
FIG. 4D is a diagram showing a storage area corresponding to each of the pixels shown in FIG. 4A in the scheduled image storage area E. For example, the scheduled image storage area E (i, j) is a storage area corresponding to the pixel P (i, j). In the scheduled image storage area E (i, j), pixel data of each pixel of an image scheduled to be displayed in the display area 100 is stored.

次に、コントローラー5の構成について説明する。図5は、コントローラー5において実現する機能を示したブロック図である。コントローラー5においては、カウント部501と、書き込み部502とが実現する。なお、これらの各ブロックは、ハードウェアにより実現されてもよく、コントローラー5にCPUを設け、このCPUでプログラムを実行することにより各ブロックが実現されるようにしてもよい。   Next, the configuration of the controller 5 will be described. FIG. 5 is a block diagram showing functions realized in the controller 5. In the controller 5, a count unit 501 and a writing unit 502 are realized. Each of these blocks may be realized by hardware, or each block may be realized by providing a CPU in the controller 5 and executing a program by this CPU.

カウント部501は、画素の階調を変化させる書き込み動作において、画素の階調を白又は黒へ変化させる書き込み動作を開始してから経過したフレーム数を画素毎にカウントするブロックである。カウント部501は、一フレーム期間が経過する毎にカウンター記憶領域B(i,j)の値をデクリメントする。
書き込み動作の開始時点においては、予め定められた値がカウンター記憶領域B(i,j)に格納され、一フレームが経過する度にカウンター記憶領域B(i,j)の値がデクリメントされるため、カウンター記憶領域B(i,j)の値を参照することで、書き込み動作を開始してから経過したフレーム数を特定できる。つまり、カウント部501は、カウンター記憶領域B(i,j)にアクセスすることにより、書き込み動作を開始してから経過したフレーム数をカウントしているということができる。
The counting unit 501 is a block that counts, for each pixel, the number of frames that have elapsed since the writing operation for changing the pixel gradation to white or black in the writing operation for changing the pixel gradation. The count unit 501 decrements the value of the counter storage area B (i, j) every time one frame period elapses.
Since a predetermined value is stored in the counter storage area B (i, j) at the start of the write operation, and the value of the counter storage area B (i, j) is decremented every time one frame elapses. By referring to the value of the counter storage area B (i, j), the number of frames that have elapsed since the start of the write operation can be specified. That is, it can be said that the count unit 501 counts the number of frames that have elapsed since the start of the write operation by accessing the counter storage area B (i, j).

書き込み部502は、画素の階調を白又は黒へ変化させる書き込み動作を行うブロックである。書き込み部502は、走査線駆動回路130とデータ線駆動回路140を制御し、画素を白から黒へ変化させる電圧又は画素を黒から白へ変化させる電圧を複数フレームに渡って画素へ印加することにより、画素の階調を白又は黒へ変化させる。なお、書き込み部502は、書き込み動作が完了していない場合、カウント部でカウントされたフレーム数が予め定められたフレーム数になるまでは、画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、予め定められたフレーム数がカウントされた後、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始する。   The writing unit 502 is a block that performs a writing operation for changing the gradation of a pixel to white or black. The writing unit 502 controls the scanning line driving circuit 130 and the data line driving circuit 140 to apply a voltage for changing the pixel from white to black or a voltage for changing the pixel from black to white to the pixel over a plurality of frames. Thus, the gradation of the pixel is changed to white or black. Note that in the case where the writing operation has not been completed, the writing unit 502 has a gradation different from the gradation obtained by the writing operation until the number of frames counted by the counting unit reaches a predetermined number of frames. After the start of the writing operation is prohibited and a predetermined number of frames are counted, the writing operation to the gradation different from the gradation obtained by the writing operation is started.

なお、本実施形態においては、白から黒へ画素の表示状態を変化させる際の電圧印加回数(フレーム数)と、黒から白へ画素の表示状態を変化させる際の電圧印加回数(フレーム数)を同じとしている。
本実施形態においては、画素110の階調は0〜5までの6段階で変化し、画素データについては値が小さいほど高濃度としており、値が0の場合には黒、値が5の場合には白と定義している。本実施形態においては、画素データの値が0の状態(画素が黒の状態)から共通電極層103bの電圧Vcomに対して−15Vの電圧を画素電極101dに5回印加すると、図6に示したように画素の階調が段階的に変化し、画素が白の状態になる。一方、画素データの値が5の状態(画素が白の状態)から共通電極層103bの電圧Vcomに対して+15Vの電圧を画素電極101dに5回印加すると、図6に示したように画素の階調が段階的に変化し、画素が黒の状態になる。
In this embodiment, the number of voltage applications (number of frames) when changing the pixel display state from white to black and the number of voltage applications (number of frames) when changing the pixel display state from black to white. Are the same.
In the present embodiment, the gradation of the pixel 110 changes in six stages from 0 to 5, and the pixel data has a higher density as the value is smaller. When the value is 0, black and when the value is 5 Is defined as white. In the present embodiment, when a voltage of −15 V is applied to the pixel electrode 101d five times with respect to the voltage Vcom of the common electrode layer 103b from a state in which the value of pixel data is 0 (a pixel is in a black state), the state shown in FIG. As described above, the gradation of the pixel changes stepwise and the pixel becomes white. On the other hand, when a voltage of +15 V is applied to the pixel electrode 101d five times with respect to the voltage Vcom of the common electrode layer 103b from the state where the pixel data value is 5 (the pixel is in a white state), as shown in FIG. The gradation changes stepwise, and the pixel becomes black.

(第1実施形態の第1の動作例)
次に本実施形態の動作について説明する。図7〜図10は、コントローラー5が行う処理の流れを示したフローチャートである。また、図11は、時間の経過と共に変化する各記憶領域の内容を示した図であり、一の画素P(1,1)に対応したバッファーA(1,1)、カウンター記憶領域B(1,1)、及び予定画像記憶領域E(1,1)の内容について示している。なお、各記憶領域の内容はフレーム期間が終了した後の値となっている。また、図11においては、1フレーム期間において画素電極101dに印加した電圧の共通電極層103bに対する極性と、画素P(i,j)の階調も示している。
(First operation example of the first embodiment)
Next, the operation of this embodiment will be described. 7 to 10 are flowcharts showing the flow of processing performed by the controller 5. FIG. 11 is a diagram showing the contents of each storage area that changes over time. Buffer A (1, 1) corresponding to one pixel P (1, 1), counter storage area B (1 , 1) and the contents of the scheduled image storage area E (1, 1). The contents of each storage area are values after the end of the frame period. FIG. 11 also shows the polarity of the voltage applied to the pixel electrode 101d in one frame period with respect to the common electrode layer 103b and the gradation of the pixel P (i, j).

まず、図11の1フレーム目においては、バッファーA(1,1)の画素データの値が5、カウンター記憶領域B(1,1)の値が0、予定画像記憶領域E(1,1)の画素データの値が5である。ここで、3フレーム目の開始前までは、画素電極101dに印加する電圧は電圧Vcomと同じであり、各記憶領域の値は変化しない。   First, in the first frame of FIG. 11, the value of the pixel data in the buffer A (1, 1) is 5, the value of the counter storage area B (1, 1) is 0, and the scheduled image storage area E (1, 1). The pixel data value of is 5. Here, before the start of the third frame, the voltage applied to the pixel electrode 101d is the same as the voltage Vcom, and the value of each storage area does not change.

次に3フレーム目の開始前にVRAM3の内容が書き換えられた場合、コントローラー5は、フレーム期間の開始前に図7の処理を行う。具体的には、コントローラー5は、バッファーや各記憶領域の内容に応じて、カウンター記憶領域Bと予定画像記憶領域Eの内容を書き換える。まずコントローラー5は、変数iと変数jを初期化して1にする(ステップSA1,SA2)。次にコントローラー5は、バッファーA(i,j)の値と予定画像記憶領域E(i,j)の値が同じであるか判断する。ここで、コントローラー5は、バッファーA(i,j)の値と予定画像記憶領域E(i,j)の値が同じである場合(ステップSA3でYES)、処理の流れをステップSA8へ移す。   Next, when the contents of the VRAM 3 are rewritten before the start of the third frame, the controller 5 performs the process of FIG. 7 before the start of the frame period. Specifically, the controller 5 rewrites the contents of the counter storage area B and the scheduled image storage area E according to the contents of the buffer and each storage area. First, the controller 5 initializes variable i and variable j to 1 (steps SA1 and SA2). Next, the controller 5 determines whether the value of the buffer A (i, j) is the same as the value of the scheduled image storage area E (i, j). Here, if the value of the buffer A (i, j) and the value of the scheduled image storage area E (i, j) are the same (YES in step SA3), the controller 5 moves the process flow to step SA8.

一方、コントローラー5は、バッファーA(i,j)の値と予定画像記憶領域E(i,j)の値が異なる場合(ステップSA3でNO)、カウンター記憶領域B(i,j)が0であるか判断する。コントローラー5は、カウンター記憶領域B(i,j)が0である場合(ステップSA4でYES)、カウンター記憶領域B(i,j))に電圧の印加回数を示す値(本実施形態では「5」)を書き込む(ステップSA5)。コントローラー5は、ステップSA5が終了すると、予定画像記憶領域E(i,j)の値をバッファーA(i,j)の値で上書きする(ステップSA6)。   On the other hand, when the value of the buffer A (i, j) and the value of the scheduled image storage area E (i, j) are different (NO in step SA3), the controller 5 sets the counter storage area B (i, j) to 0. Judge if there is. When the counter storage area B (i, j) is 0 (YES in step SA4), the controller 5 indicates a value indicating the number of times of application of voltage to the counter storage area B (i, j) (“5 in this embodiment). ") Is written (step SA5). When step SA5 is completed, the controller 5 overwrites the value of the scheduled image storage area E (i, j) with the value of the buffer A (i, j) (step SA6).

また、コントローラー5(カウント部501)は、カウンター記憶領域B(i,j)の値が0ではない場合(ステップSA4でNO)、カウンター記憶領域B(i,j)の値が3以上であるか判断する。すなわち、書き込み動作開始時におけるカウンター記憶領域B(i,j)の値は5であるから、コントローラー5(カウント部501)は、書き込み動作を開始してから経過したフレーム数が2以下(すなわちカウンター記憶領域B(i,j)の値が3以上)であるか、3以上(すなわちカウンター記憶領域B(i,j)の値が3未満)であるかをカウントする、ということができる。コントローラー5(書き込み部502)は、カウンター記憶領域B(i,j)の値が3未満である場合(ステップSA7でNO)、処理の流れをステップSA5へ移す。一方、コントローラー5(書き込み部502)は、カウンター記憶領域B(i,j)の値が3以上である場合には(ステップSA7でYES)、処理の流れをステップSA8へ移す。   In addition, when the value of the counter storage area B (i, j) is not 0 (NO in step SA4), the controller 5 (counting unit 501) has a value of 3 or more in the counter storage area B (i, j). Judge. That is, since the value of the counter storage area B (i, j) at the start of the write operation is 5, the controller 5 (counting unit 501) determines that the number of frames that have elapsed since the start of the write operation is 2 or less (that is, the counter It can be said that the value of the storage area B (i, j) is 3 or more) or 3 or more (that is, the value of the counter storage area B (i, j) is less than 3). If the value of the counter storage area B (i, j) is less than 3 (NO in step SA7), the controller 5 (writing unit 502) moves the process flow to step SA5. On the other hand, when the value of the counter storage area B (i, j) is 3 or more (YES in step SA7), the controller 5 (writing unit 502) moves the process flow to step SA8.

コントローラー5は、ステップSA8で変数jの値がnであるか判断する。コントローラー5は、変数jの値がnではない場合、変数jをインクリメントし、処理の流れをステップSA3へ移す。またコントローラー5は、変数jの値がnである場合、ステップSA9で変数iの値がmであるか判断する。コントローラー5は、変数iの値がmではない場合、変数iをインクリメントし、処理の流れをステップSA2へ移す。また、コントローラー5は、変数iの値がmである場合、図7の処理を終了する。   The controller 5 determines whether the value of the variable j is n in step SA8. If the value of the variable j is not n, the controller 5 increments the variable j and moves the process flow to step SA3. If the value of the variable j is n, the controller 5 determines whether the value of the variable i is m in step SA9. If the value of the variable i is not m, the controller 5 increments the variable i and moves the process flow to step SA2. Moreover, the controller 5 complete | finishes the process of FIG. 7, when the value of the variable i is m.

図11に示したように、3フレーム目の開始前に制御部2によってバッファーA(1,1)の画素データが5から0に書き換えられると、この時点では、バッファーA(1,1)の値(0)が、予定画像記憶領域E(1,1)の値(5)と違っているため(ステップSA3でNO)、コントローラー5は、カウンター記憶領域B(1,1)の値が0であるか判断する。ここで、図11に示したように3フレーム目開始前の時点でカウンター記憶領域B(1,1)が0であると(ステップSA4でYES)、コントローラー5は、画素P(1,1)の階調を0(黒)に変化させるのに必要な電圧印加回数をカウンター記憶領域B(1,1)に書き込む(ステップSA5)。またコントローラー5は、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして0にする(ステップSA6)。   As shown in FIG. 11, when the pixel data in the buffer A (1, 1) is rewritten from 5 to 0 by the control unit 2 before the start of the third frame, at this time, the buffer A (1, 1) Since the value (0) is different from the value (5) in the scheduled image storage area E (1, 1) (NO in step SA3), the controller 5 determines that the value in the counter storage area B (1, 1) is 0. It is judged whether it is. Here, as shown in FIG. 11, when the counter storage area B (1, 1) is 0 (YES in step SA4) before the start of the third frame, the controller 5 determines that the pixel P (1, 1) The number of times of voltage application necessary to change the gray scale level of the signal to 0 (black) is written in the counter storage area B (1, 1) (step SA5). Further, the controller 5 overwrites the contents of the scheduled image storage area E (1, 1) with the contents of the buffer A (1, 1) to zero (step SA6).

コントローラー5は、図7の処理が終了した後にフレーム期間になると、走査線駆動回路130とデータ線駆動回路140を駆動する(書き込みステップ)。コントローラー5は、データ線駆動回路140を駆動する際に図8〜10の処理を行う。まずコントローラー5は、変数iと変数jを初期化して1にする(ステップSB1,SB2)。次にコントローラー5は、予定画像記憶領域E(i,j)の値が0であるか判断する。コントローラー5は、予定画像記憶領域E(i,j)の値が0(黒)であると(ステップSB3でYES)、ステップSB4で図9に示した処理を行う。   The controller 5 drives the scanning line driving circuit 130 and the data line driving circuit 140 in a frame period after the processing of FIG. 7 is completed (writing step). The controller 5 performs the processes of FIGS. 8 to 10 when driving the data line driving circuit 140. First, the controller 5 initializes variable i and variable j to 1 (steps SB1 and SB2). Next, the controller 5 determines whether or not the value of the scheduled image storage area E (i, j) is zero. If the value of the scheduled image storage area E (i, j) is 0 (black) (YES in step SB3), the controller 5 performs the process shown in FIG. 9 in step SB4.

まず、コントローラー5は、カウンター記憶領域B(i,j)の値が0であるか判断する。コントローラー5(カウント部501)は、カウンター記憶領域B(i,j)の値が0ではない場合(ステップSC1でNO)、カウンター記憶領域B(i,j)の値をデクリメントする(ステップSC2)。またコントローラー5は、j列目のデータ線114を電圧Vcomに対して+15Vにし(ステップSC3)、処理の流れをステップSB6へ移す。また、コントローラー5は、カウンター記憶領域B(i,j)の値が0である場合(ステップSC1でYES)、j列目のデータ線114を電圧Vcomに対して0Vにし(ステップSC4)、処理の流れをステップSB6へ移す。   First, the controller 5 determines whether the value of the counter storage area B (i, j) is zero. When the value of the counter storage area B (i, j) is not 0 (NO in step SC1), the controller 5 (counting unit 501) decrements the value of the counter storage area B (i, j) (step SC2). . Further, the controller 5 sets the data line 114 in the j-th column to + 15V with respect to the voltage Vcom (step SC3), and moves the process flow to step SB6. If the value of the counter storage area B (i, j) is 0 (YES in step SC1), the controller 5 sets the data line 114 in the jth column to 0 V with respect to the voltage Vcom (step SC4). The flow is moved to step SB6.

図8に戻り、コントローラー5は、予定画像記憶領域E(i,j)の値が5(白)である場合(ステップSB3でNO)、ステップSB5で図10の処理を行う。まず、コントローラー5は、カウンター記憶領域B(i,j)の値が0であるか判断する。コントローラー5(カウント部501)は、カウンター記憶領域B(i,j)の値が0ではない場合(ステップSD1でNO)、カウンター記憶領域B(i,j)の値をデクリメントする(ステップSD2)。またコントローラー5は、j列目のデータ線114を電圧Vcomに対して−15Vにし(ステップSD3)、処理の流れをステップSB6へ移す。また、コントローラー5は、カウンター記憶領域B(i,j)の値が0である場合(ステップSD1でYES)、j列目のデータ線114を電圧Vcomに対して0Vにし(ステップSD4)、処理の流れをステップSB6へ移す。   Returning to FIG. 8, when the value of the scheduled image storage area E (i, j) is 5 (white) (NO in step SB3), the controller 5 performs the process of FIG. 10 in step SB5. First, the controller 5 determines whether the value of the counter storage area B (i, j) is zero. When the value of the counter storage area B (i, j) is not 0 (NO in step SD1), the controller 5 (counting unit 501) decrements the value of the counter storage area B (i, j) (step SD2). . Further, the controller 5 sets the data line 114 in the j-th column to −15V with respect to the voltage Vcom (step SD3), and moves the process flow to step SB6. If the value of the counter storage area B (i, j) is 0 (YES in step SD1), the controller 5 sets the data line 114 in the jth column to 0 V with respect to the voltage Vcom (step SD4). The flow is moved to step SB6.

図8に戻り、コントローラー5は、ステップSB6で変数jの値がnであるか判断する。コントローラー5は、変数jの値がnではない場合、変数jをインクリメントし、処理の流れをステップSB3へ移す。またコントローラー5は、変数jの値がnである場合、i行目の走査線を駆動する(ステップSB7)。次にコントローラー5は、ステップSB8で変数iの値がmであるか判断する。コントローラー5は、変数iの値がmではない場合、変数iをインクリメントし、処理の流れをステップSB2へ移す。またコントローラー5は、変数iの値がmである場合、図8の処理を終了する。   Returning to FIG. 8, the controller 5 determines whether the value of the variable j is n in step SB6. If the value of the variable j is not n, the controller 5 increments the variable j and moves the process flow to step SB3. Further, when the value of the variable j is n, the controller 5 drives the i-th scanning line (step SB7). Next, the controller 5 determines whether the value of the variable i is m in step SB8. If the value of the variable i is not m, the controller 5 increments the variable i and moves the process flow to step SB2. Moreover, the controller 5 complete | finishes the process of FIG. 8, when the value of the variable i is m.

図11において、3フレーム目の開始時点においては、コントローラー5は、予定画像記憶領域E(1,1)の値が0であり(ステップSB3でYES)、カウンター記憶領域B(1,1)の値が5であるため(ステップSC1でNO)、カウンター記憶領域B(1,1)の値をデクリメントして4にし(ステップSC2)、1列目のデータ線114を電圧Vcomに対して+15Vにする(ステップSC3)。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動する。   In FIG. 11, at the start time of the third frame, the controller 5 has the value of the scheduled image storage area E (1,1) being 0 (YES in step SB3), and the counter storage area B (1,1) Since the value is 5 (NO in step SC1), the value in the counter storage area B (1, 1) is decremented to 4 (step SC2), and the data line 114 in the first column is set to +15 V with respect to the voltage Vcom. (Step SC3). Thereafter, when the scanning line 112 in the first row is driven (step SB7), a voltage of + 15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and black electrophoresis is performed. The particles move to the common electrode layer 103b side.

この後、4フレーム目の開始前にVRAM3の内容が書き換えられ、バッファーA(1,1)の画素データの値が5にされた場合、コントローラー5は、ステップSA3においてNOと判断する。次に、コントローラー5(書き込み部502)は、ここでカウンター記憶領域B(1,1)の内容が4であるため、ステップSA4でNO、ステップSA7でYESと判断し、処理の流れをステップSA8へ移す。つまり、ここでは、バッファーA(1,1)と予定画像記憶領域E(1,1)の内容が異なるものの、書き込み動作を開始してから経過したフレーム数が2以下であると判断され、予定画像領域E(1,1)の内容をバッファーA(1,1)の内容で上書きしないこととなる。
この後、フレーム期間になると、コントローラー5は、予定画像記憶領域E(1,1)の内容が0であるため、ステップSB3でYESと判断する。次に、この時点ではカウンター記憶領域B(1,1)の内容が4であるため、コントローラー5は、ステップSC1でNOと判断する。すると、カウンター記憶領域B(1,1)の値がデクリメントされ(ステップSC2)、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動することになる。
Thereafter, when the contents of the VRAM 3 are rewritten before the start of the fourth frame and the value of the pixel data in the buffer A (1, 1) is set to 5, the controller 5 determines NO in step SA3. Next, since the content of the counter storage area B (1, 1) is 4, the controller 5 (writing unit 502) determines NO in step SA4 and YES in step SA7, and the process flow is step SA8. Move to. That is, here, although the contents of the buffer A (1, 1) and the scheduled image storage area E (1, 1) are different, it is determined that the number of frames that have elapsed since the start of the writing operation is 2 or less, The contents of the image area E (1, 1) are not overwritten with the contents of the buffer A (1, 1).
Thereafter, when the frame period is reached, the controller 5 determines YES in step SB3 because the content of the scheduled image storage area E (1, 1) is 0. Next, since the content of the counter storage area B (1, 1) is 4 at this time, the controller 5 determines NO in step SC1. Then, the value of the counter storage area B (1, 1) is decremented (step SC2), and a voltage of + 15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and black electric The migrating particles move to the common electrode layer 103b side.

この後、コントローラー5は、5フレーム目においては、4フレーム目と同様の処理を行う。次に5フレーム目が終了した後においては、コントローラー5の動作は以下の通りとなる。
まず、コントローラー5は、6フレーム目の開始前においては、この時点でバッファーA(1,1)の値が5であり、予定画像記憶領域E(1,1)の値が0であるため、ステップSA3でNOと判断する。次にコントローラー5(書き込み部502)は、ここでカウンター記憶領域B(1,1)の内容が2であるため、ステップSA4でNO、ステップSA7でNOと判断し、処理の流れをステップSA5へ移す。コントローラー5は、処理の流れをステップSA5へ移すと、画素P(1,1)の階調を5(白)に変化させるのに必要な電圧印加回数(ここでは5)をカウンター記憶領域B(1,1)に書き込む(ステップSA5)。またコントローラー5は、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして5にする(ステップSA6)。すなわち、ステップSA7において、書き込み動作を開始してから経過したフレーム数が3以上であると判断されたため、画素P(1,1)の階調を5(白)に変化させるための書き込み動作が開始される。
Thereafter, the controller 5 performs the same process as the fourth frame in the fifth frame. Next, after the fifth frame is completed, the operation of the controller 5 is as follows.
First, since the value of the buffer A (1, 1) is 5 and the value of the scheduled image storage area E (1, 1) is 0 before the start of the sixth frame, the controller 5 In step SA3, NO is determined. Next, since the content of the counter storage area B (1, 1) is 2, the controller 5 (writing unit 502) determines NO in step SA4 and NO in step SA7, and the process flow proceeds to step SA5. Move. When the controller 5 moves the flow of processing to step SA5, the controller 5 sets the number of times of voltage application (here, 5) necessary to change the gradation of the pixel P (1,1) to 5 (white) in the counter storage area B ( 1, 1) (step SA5). In addition, the controller 5 overwrites the contents of the scheduled image storage area E (1,1) with the contents of the buffer A (1,1) to be 5 (step SA6). That is, in step SA7, since it has been determined that the number of frames that have elapsed since the start of the writing operation is 3 or more, the writing operation for changing the gradation of the pixel P (1,1) to 5 (white) is performed. Be started.

この後にフレーム期間となると、コントローラー5は、ステップSB3でNOと判断し、この時点ではカウンター記憶領域B(1,1)の値が5であるため(ステップSD1でNO)、カウンター記憶領域B(1,1)の値をデクリメントして4にし(ステップSD2)、1列目のデータ線114を電圧Vcomに対して−15Vにする(ステップSD3)。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動する。   Thereafter, when the frame period is reached, the controller 5 determines NO in step SB3, and at this time, the value of the counter storage area B (1, 1) is 5 (NO in step SD1). 1, 1) is decremented to 4 (step SD2), and the data line 114 in the first column is set to -15V with respect to the voltage Vcom (step SD3). Thereafter, when the scanning line 112 in the first row is driven (step SB7), a voltage of −15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and white electrical The migrating particles move to the common electrode layer 103b side.

次に、7フレーム目の開始前にVRAM3の内容が書き換えられ、バッファーA(1,1)の画素データの値が0にされた場合、コントローラー5は、ステップSA3においてNOと判断する。次に、コントローラー5(書き込み部502)は、ここでカウンター記憶領域B(1,1)の内容が4であるため、ステップSA4でNO、ステップSA7でYESと判断し、処理の流れをステップSA8へ移す。つまり、ここでは、バッファーA(1,1)と予定画像記憶領域E(1,1)の内容が異なるものの、書き込み動作を開始してから経過したフレーム数が2以下であると判断され、予定画像領域E(1,1)の内容をバッファーA(1,1)の内容で上書きしないこととなる。この後、フレーム期間になると、コントローラー5は、予定画像記憶領域E(1,1)の内容が5であるため、ステップSB3でNOと判断する。次に、この時点ではカウンター記憶領域B(1,1)の内容が4であるため、コントローラー5は、ステップSD1でNOと判断する。すると、カウンター記憶領域B(1,1)の値がデクリメントされ(ステップSD2)、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動することになる。   Next, when the content of the VRAM 3 is rewritten before the start of the seventh frame and the value of the pixel data in the buffer A (1, 1) is set to 0, the controller 5 determines NO in step SA3. Next, since the content of the counter storage area B (1, 1) is 4, the controller 5 (writing unit 502) determines NO in step SA4 and YES in step SA7, and the process flow is step SA8. Move to. That is, here, although the contents of the buffer A (1, 1) and the scheduled image storage area E (1, 1) are different, it is determined that the number of frames that have elapsed since the start of the writing operation is 2 or less, The contents of the image area E (1, 1) are not overwritten with the contents of the buffer A (1, 1). Thereafter, when the frame period is reached, the controller 5 determines NO in step SB3 because the content of the scheduled image storage area E (1, 1) is 5. Next, since the content of the counter storage area B (1, 1) is 4 at this time, the controller 5 determines NO in step SD1. Then, the value of the counter storage area B (1, 1) is decremented (step SD2), and a voltage of −15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and first column, and the white The electrophoretic particles move to the common electrode layer 103b side.

この後、コントローラー5は、8フレーム目においては、7フレーム目と同様の処理を行う。次に8フレーム目が終了した後においては、コントローラー5の動作は以下の通りとなる。
まず、コントローラー5は、9フレーム目の開始前においては、この時点でバッファーA(1,1)の値が0であり、予定画像記憶領域E(1,1)の値が5であるため、ステップSA3でNOと判断する。次にコントローラー5(書き込み部502)は、ここでカウンター記憶領域B(1,1)の内容が2であるため、ステップSA4でNO、ステップSA7でNOと判断し、処理の流れをステップSA5へ移す。コントローラー5は、処理の流れをステップSA5へ移すと、画素P(1,1)の階調を0(黒)に変化させるのに必要な電圧印加回数(ここでは5)をカウンター記憶領域B(1,1)に書き込む(ステップSA5)。またコントローラー5は、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして0にする(ステップSA6)。すなわち、ステップSA7において、書き込み動作を開始してから経過したフレーム数が3以上であると判断されたため、画素P(1,1)の階調を0(黒)に変化させるための書き込み動作が開始される。
Thereafter, the controller 5 performs the same process as the seventh frame in the eighth frame. Next, after the end of the eighth frame, the operation of the controller 5 is as follows.
First, since the value of the buffer A (1, 1) is 0 and the value of the scheduled image storage area E (1, 1) is 5 before the start of the ninth frame, the controller 5 In step SA3, NO is determined. Next, since the content of the counter storage area B (1, 1) is 2, the controller 5 (writing unit 502) determines NO in step SA4 and NO in step SA7, and the process flow proceeds to step SA5. Move. When the controller 5 moves the flow of processing to step SA5, the controller 5 determines the number of voltage applications (here, 5) necessary to change the gradation of the pixel P (1, 1) to 0 (black) in the counter storage area B ( 1, 1) (step SA5). Further, the controller 5 overwrites the contents of the scheduled image storage area E (1, 1) with the contents of the buffer A (1, 1) to zero (step SA6). That is, in step SA7, since it has been determined that the number of frames that have elapsed since the writing operation started is 3 or more, the writing operation for changing the gradation of the pixel P (1,1) to 0 (black) is performed. Be started.

この後にフレーム期間となると、コントローラー5は、ステップSB3でYESと判断し、この時点ではカウンター記憶領域B(1,1)の値が5であるため(ステップSC1でNO)、カウンター記憶領域B(1,1)の値をデクリメントして4にし(ステップSC2)、1列目のデータ線114を電圧Vcomに対して+15Vにする(ステップSC3)。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動する。   After that, when the frame period is reached, the controller 5 determines YES in step SB3. At this time, the value of the counter storage area B (1, 1) is 5 (NO in step SC1), so the counter storage area B ( 1, 1) is decremented to 4 (step SC2), and the data line 114 in the first column is set to + 15V with respect to the voltage Vcom (step SC3). Thereafter, when the scanning line 112 in the first row is driven (step SB7), a voltage of + 15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and black electrophoresis is performed. The particles move to the common electrode layer 103b side.

この後にバッファーA(1,1)の内容が書き換えられなかった場合、コントローラー5は、10フレーム目〜13フレーム目においては、ステップSB4の処理を行う。これにより、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動する。なお、14フレーム目の開始前においては、カウンター記憶領域B(1,1)の値が0であるため、1行1列目の画素の画素電極101dの電圧と、電圧Vcomとの電位差は0Vにされ、1行1列目の画素においては、白及び黒の電気泳動粒子は移動しないこととなる。   If the contents of the buffer A (1, 1) are not rewritten thereafter, the controller 5 performs the process of step SB4 in the 10th to 13th frames. As a result, a voltage of +15 V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and the black electrophoretic particles move to the common electrode layer 103b side. Since the value of the counter storage area B (1,1) is 0 before the start of the 14th frame, the potential difference between the voltage of the pixel electrode 101d of the pixel in the first row and first column and the voltage Vcom is 0V. Thus, in the pixel in the first row and the first column, the white and black electrophoretic particles do not move.

(第1実施形態の第2の動作例)
次に、バッファーA(1,1)の内容が0(黒)→5(白)→0(黒)と変化した場合の動作について、図12を用いて説明する。
図12に示したように、3フレーム目の開始前に制御部2によってバッファーA(1,1)の画素データが0から5に書き換えられると、この時点では、バッファーA(1,1)の値(5)が、予定画像記憶領域E(1,1)の値(0)と違っているため(ステップSA3でNO)、コントローラー5は、カウンター記憶領域B(1,1)の値が0であるか判断する。ここで、図12に示したように3フレーム目開始前の時点でカウンター記憶領域B(1,1)が0であると(ステップSA4でYES)、コントローラー5は、画素P(1,1)の階調を5(白)に変化させるのに必要な電圧印加回数をカウンター記憶領域B(1,1)に書き込む(ステップSA5)。またコントローラー5は、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして5にする(ステップSA6)。次に、フレーム期間になると、3フレーム目の開始時点においては、コントローラー5は、予定画像記憶領域E(1,1)の値が5であり(ステップSB3でNO)、カウンター記憶領域B(1,1)の値が5であるため(ステップSD1でNO)、カウンター記憶領域B(1,1)の値をデクリメントして4にし(ステップSD2)、1列目のデータ線114を電圧Vcomに対して−15Vにする(ステップSD3)。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動する。
(Second operation example of the first embodiment)
Next, an operation when the content of the buffer A (1, 1) changes from 0 (black) → 5 (white) → 0 (black) will be described with reference to FIG.
As shown in FIG. 12, when the pixel data of the buffer A (1, 1) is rewritten from 0 to 5 by the control unit 2 before the start of the third frame, at this time, the buffer A (1, 1) Since the value (5) is different from the value (0) in the scheduled image storage area E (1, 1) (NO in step SA3), the controller 5 determines that the value in the counter storage area B (1, 1) is 0. It is judged whether it is. Here, as shown in FIG. 12, if the counter storage area B (1, 1) is 0 (YES in step SA4) before the start of the third frame, the controller 5 determines that the pixel P (1, 1) The number of times of voltage application necessary to change the tone of 5 to 5 (white) is written in the counter storage area B (1, 1) (step SA5). In addition, the controller 5 overwrites the contents of the scheduled image storage area E (1,1) with the contents of the buffer A (1,1) to be 5 (step SA6). Next, when the frame period is reached, at the start of the third frame, the controller 5 has a value of 5 in the scheduled image storage area E (1, 1) (NO in step SB3) and the counter storage area B (1 , 1) is 5 (NO in step SD1), the value of the counter storage area B (1, 1) is decremented to 4 (step SD2), and the data line 114 in the first column is set to the voltage Vcom. On the other hand, it is set to -15V (step SD3). Thereafter, when the scanning line 112 in the first row is driven (step SB7), a voltage of −15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and white electrical The migrating particles move to the common electrode layer 103b side.

この後、4フレーム目の開始前にVRAM3の内容が書き換えられ、バッファーA(1,1)の画素データの値が0にされた場合、コントローラー5は、ステップSA3においてNOと判断する。次に、コントローラー5(書き込み部502)は、ここでカウンター記憶領域B(1,1)の内容が4であるため、ステップSA4でNO、ステップSA7でYESと判断し、処理の流れをステップSA8へ移す。つまり、ここでは、バッファーA(1,1)と予定画像記憶領域E(1,1)の内容が異なるものの、書き込み動作を開始してから経過したフレーム数が2以下であると判断され、予定画像領域E(1,1)の内容をバッファーA(1,1)の内容で上書きしないこととなる。この後、フレーム期間になると、コントローラー5は、予定画像記憶領域E(1,1)の内容が5であるため、ステップSB3でNOと判断する。次に、この時点ではカウンター記憶領域B(1,1)の内容が4であるため、コントローラー5は、ステップSD1でNOと判断する。すると、カウンター記憶領域B(1,1)の値がデクリメントされ(ステップSD2)、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動することになる。   Thereafter, when the contents of the VRAM 3 are rewritten before the start of the fourth frame and the value of the pixel data in the buffer A (1, 1) is set to 0, the controller 5 determines NO in step SA3. Next, since the content of the counter storage area B (1, 1) is 4, the controller 5 (writing unit 502) determines NO in step SA4 and YES in step SA7, and the process flow is step SA8. Move to. That is, here, although the contents of the buffer A (1, 1) and the scheduled image storage area E (1, 1) are different, it is determined that the number of frames that have elapsed since the start of the writing operation is 2 or less, The contents of the image area E (1, 1) are not overwritten with the contents of the buffer A (1, 1). Thereafter, when the frame period is reached, the controller 5 determines NO in step SB3 because the content of the scheduled image storage area E (1, 1) is 5. Next, since the content of the counter storage area B (1, 1) is 4 at this time, the controller 5 determines NO in step SD1. Then, the value of the counter storage area B (1, 1) is decremented (step SD2), and a voltage of −15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and first column, and the white The electrophoretic particles move to the common electrode layer 103b side.

この後、コントローラー5は、5フレーム目においては、4フレーム目と同様の処理を行う。次に5フレーム目が終了した後においては、コントローラー5の動作は以下の通りとなる。まず、コントローラー5は、6フレーム目の開始前においては、この時点でバッファーA(1,1)の値が0であり、予定画像記憶領域E(1,1)の値が5であるため、ステップSA3でNOと判断する。次にコントローラー5(書き込み部502)は、ここでカウンター記憶領域B(1,1)の内容が2であるため、ステップSA4でNO、ステップSA7でNOと判断し、処理の流れをステップSA5へ移す。コントローラー5は、処理の流れをステップSA5へ移すと、画素P(1,1)の階調を0(黒)に変化させるのに必要な電圧印加回数(ここでは5)をカウンター記憶領域B(1,1)に書き込む(ステップSA5)。またコントローラー5は、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして0にする(ステップSA6)。すなわち、ステップSA7において、書き込み動作を開始してから経過したフレーム数が3以上であると判断されたため、画素P(1,1)の階調を0(黒)に変化させるための書き込み動作が開始される。   Thereafter, the controller 5 performs the same process as the fourth frame in the fifth frame. Next, after the fifth frame is completed, the operation of the controller 5 is as follows. First, since the value of the buffer A (1, 1) is 0 and the value of the scheduled image storage area E (1, 1) is 5 before the start of the sixth frame, the controller 5 In step SA3, NO is determined. Next, since the content of the counter storage area B (1, 1) is 2, the controller 5 (writing unit 502) determines NO in step SA4 and NO in step SA7, and the process flow proceeds to step SA5. Move. When the controller 5 moves the flow of processing to step SA5, the controller 5 determines the number of voltage applications (here, 5) necessary to change the gradation of the pixel P (1, 1) to 0 (black) in the counter storage area B ( 1, 1) (step SA5). Further, the controller 5 overwrites the contents of the scheduled image storage area E (1, 1) with the contents of the buffer A (1, 1) to zero (step SA6). That is, in step SA7, since it has been determined that the number of frames that have elapsed since the writing operation started is 3 or more, the writing operation for changing the gradation of the pixel P (1,1) to 0 (black) is performed. Be started.

この後にフレーム期間となると、コントローラー5は、ステップSB3でYESと判断し、この時点ではカウンター記憶領域B(1,1)の値が5であるため(ステップSC1でNO)、カウンター記憶領域B(1,1)の値をデクリメントして4にし(ステップSC2)、1列目のデータ線114を電圧Vcomに対して+15Vにする(ステップSC3)。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動する。   After that, when the frame period is reached, the controller 5 determines YES in step SB3. At this time, the value of the counter storage area B (1, 1) is 5 (NO in step SC1), so the counter storage area B ( 1, 1) is decremented to 4 (step SC2), and the data line 114 in the first column is set to + 15V with respect to the voltage Vcom (step SC3). Thereafter, when the scanning line 112 in the first row is driven (step SB7), a voltage of + 15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and black electrophoresis is performed. The particles move to the common electrode layer 103b side.

次に、7フレーム目の開始前にVRAM3の内容が書き換えられ、バッファーA(1,1)の画素データの値が5にされた場合、コントローラー5は、ステップSA3においてNOと判断する。次に、コントローラー5(書き込み部502)は、ここでカウンター記憶領域B(1,1)の内容が4であるため、ステップSA4でNO、ステップSA7でYESと判断し、処理の流れをステップSA8へ移す。つまり、ここでは、バッファーA(1,1)と予定画像記憶領域E(1,1)の内容が異なるものの、書き込み動作を開始してから経過したフレーム数が2以下であると判断され、予定画像領域E(1,1)の内容をバッファーA(1,1)の内容で上書きしないこととなる。この後、フレーム期間になると、コントローラー5は、予定画像記憶領域E(1,1)の内容が0であるため、ステップSB3でYESと判断する。次に、この時点ではカウンター記憶領域B(1,1)の内容が4であるため、コントローラー5は、ステップSC1でNOと判断する。すると、カウンター記憶領域B(1,1)の値がデクリメントされ(ステップSC2)、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動することになる。   Next, when the contents of the VRAM 3 are rewritten before the start of the seventh frame and the value of the pixel data in the buffer A (1, 1) is set to 5, the controller 5 determines NO in step SA3. Next, since the content of the counter storage area B (1, 1) is 4, the controller 5 (writing unit 502) determines NO in step SA4 and YES in step SA7, and the process flow is step SA8. Move to. That is, here, although the contents of the buffer A (1, 1) and the scheduled image storage area E (1, 1) are different, it is determined that the number of frames that have elapsed since the start of the writing operation is 2 or less, The contents of the image area E (1, 1) are not overwritten with the contents of the buffer A (1, 1). Thereafter, when the frame period is reached, the controller 5 determines YES in step SB3 because the content of the scheduled image storage area E (1, 1) is 0. Next, since the content of the counter storage area B (1, 1) is 4 at this time, the controller 5 determines NO in step SC1. Then, the value of the counter storage area B (1, 1) is decremented (step SC2), and a voltage of + 15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and black electric The migrating particles move to the common electrode layer 103b side.

この後、コントローラー5は、8フレーム目においては、7フレーム目と同様の処理を行う。次に8フレーム目が終了した後においては、コントローラー5の動作は以下の通りとなる。まず、コントローラー5は、9フレーム目の開始前においては、この時点でバッファーA(1,1)の値が5であり、予定画像記憶領域E(1,1)の値が0であるため、ステップSA3でNOと判断する。次にコントローラー5(書き込み部502)は、ここでカウンター記憶領域B(1,1)の内容が2であるため、ステップSA4でNO、ステップSA7でNOと判断し、処理の流れをステップSA5へ移す。コントローラー5は、処理の流れをステップSA5へ移すと、画素P(1,1)の階調を5(白)に変化させるのに必要な電圧印加回数(ここでは5)をカウンター記憶領域B(1,1)に書き込む(ステップSA5)。またコントローラー5は、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして5にする(ステップSA6)。すなわち、ステップSA7において、書き込み動作を開始してから経過したフレーム数が3以上であると判断されたため、画素P(1,1)の階調を5(白)に変化させるための書き込み動作が開始される。   Thereafter, the controller 5 performs the same process as the seventh frame in the eighth frame. Next, after the end of the eighth frame, the operation of the controller 5 is as follows. First, since the value of the buffer A (1, 1) is 5 and the value of the scheduled image storage area E (1, 1) is 0 before the start of the ninth frame, the controller 5 In step SA3, NO is determined. Next, since the content of the counter storage area B (1, 1) is 2, the controller 5 (writing unit 502) determines NO in step SA4 and NO in step SA7, and the process flow proceeds to step SA5. Move. When the controller 5 moves the flow of processing to step SA5, the controller 5 sets the number of times of voltage application (here, 5) necessary to change the gradation of the pixel P (1,1) to 5 (white) in the counter storage area B ( 1, 1) (step SA5). In addition, the controller 5 overwrites the contents of the scheduled image storage area E (1,1) with the contents of the buffer A (1,1) to be 5 (step SA6). That is, in step SA7, since it has been determined that the number of frames that have elapsed since the start of the writing operation is 3 or more, the writing operation for changing the gradation of the pixel P (1,1) to 5 (white) is performed. Be started.

この後にフレーム期間となると、コントローラー5は、ステップSB3でNOと判断し、この時点ではカウンター記憶領域B(1,1)の値が5であるため(ステップSD1でNO)、カウンター記憶領域B(1,1)の値をデクリメントして4にし(ステップSD2)、1列目のデータ線114を電圧Vcomに対して−15Vにする(ステップSD3)。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動する。   Thereafter, when the frame period is reached, the controller 5 determines NO in step SB3, and at this time, the value of the counter storage area B (1, 1) is 5 (NO in step SD1). 1, 1) is decremented to 4 (step SD2), and the data line 114 in the first column is set to -15V with respect to the voltage Vcom (step SD3). Thereafter, when the scanning line 112 in the first row is driven (step SB7), a voltage of −15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and white electrical The migrating particles move to the common electrode layer 103b side.

この後にバッファーA(1,1)の内容が書き換えられなかった場合、コントローラー5は、10フレーム目〜13フレーム目においては、ステップSB5の処理を行う。これにより、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動する。なお、14フレーム目の開始前においては、カウンター記憶領域B(1,1)の値が0であるため、1行1列目の画素の画素電極101dの電圧と、電圧Vcomとの電位差は0Vにされ、1行1列目の画素においては、白及び黒の電気泳動粒子は移動しないこととなる。   If the contents of the buffer A (1, 1) are not rewritten thereafter, the controller 5 performs the process of step SB5 in the 10th to 13th frames. Accordingly, a voltage of −15 V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and the white electrophoretic particles move to the common electrode layer 103b side. Since the value of the counter storage area B (1,1) is 0 before the start of the 14th frame, the potential difference between the voltage of the pixel electrode 101d of the pixel in the first row and first column and the voltage Vcom is 0V. Thus, in the pixel in the first row and the first column, the white and black electrophoretic particles do not move.

[第2実施形態]
次に、本発明の第2実施形態について説明する。本発明の第2実施形態は、図13に示したように第2カウンター記憶領域Cを備えている点が第1実施形態と異なる。また、カウント部501と書き込み部502の構成、及びコントローラー5が行う処理の流れが第1実施形態と異なる。他の構成は、第1実施形態と同じであるため、以下、相違点について説明する。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. The second embodiment of the present invention is different from the first embodiment in that a second counter storage area C is provided as shown in FIG. Further, the configuration of the counting unit 501 and the writing unit 502 and the flow of processing performed by the controller 5 are different from those in the first embodiment. Since other configurations are the same as those of the first embodiment, differences will be described below.

図14は、第2カウンター記憶領域Cにおいて、図4の(a)に示した画素の各々に対応した記憶領域を示した図である。例えば、第カウンター記憶領域C(i,j)は画素P(i,j)に対応した記憶領域である。第2カウンター記憶領域C(i,j)には、予定画像記憶領域E(i,j)が書き換え可能になるまでのフレーム数を示す値が格納される。   FIG. 14 is a diagram showing a storage area corresponding to each of the pixels shown in FIG. 4A in the second counter storage area C. For example, the first counter storage area C (i, j) is a storage area corresponding to the pixel P (i, j). In the second counter storage area C (i, j), a value indicating the number of frames until the scheduled image storage area E (i, j) becomes rewritable is stored.

次に、本実施形態に係るカウント部501は、画素の階調を前記第1階調又は前記第2階調へ変化させる書き込み動作を開始してから経過したフレーム数を第2カウンター記憶領域Cを用いてカウントする。
カウント部501は、一フレーム期間が経過する毎に第2カウンター記憶領域C(i,j)の値をデクリメントする。書き込み動作の開始時点においては、予め定められた値が第2カウンター記憶領域C(i,j)に格納され、一フレームが経過する度に第2カウンター記憶領域C(i,j)の値がデクリメントされるため、第2カウンター記憶領域C(i,j)の値を参照することで、書き込み動作を開始してから経過したフレーム数を特定できる。つまり、カウント部501は、第2カウンター記憶領域C(i,j)にアクセスすることにより、書き込み動作を開始してから経過したフレーム数をカウントしているということができる。
Next, the count unit 501 according to the present embodiment uses the second counter storage area C to calculate the number of frames that have elapsed since the start of the write operation for changing the gradation of the pixel to the first gradation or the second gradation. Use to count.
The count unit 501 decrements the value of the second counter storage area C (i, j) every time one frame period elapses. At the start of the write operation, a predetermined value is stored in the second counter storage area C (i, j), and the value of the second counter storage area C (i, j) is changed every time one frame elapses. Since the value is decremented, the number of frames that have elapsed since the start of the write operation can be specified by referring to the value of the second counter storage area C (i, j). That is, it can be said that the count unit 501 counts the number of frames that have elapsed since the start of the write operation by accessing the second counter storage area C (i, j).

また、本実施形態に係る書き込み部502は、書き込み動作が完了していない場合、第2カウンター記憶領域C(i,j)を用いてカウントされたフレーム数が予め定められたフレーム数になるまでは、画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、予め定められたフレーム数がカウントされた後、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始する。   In addition, when the writing operation is not completed, the writing unit 502 according to the present embodiment until the number of frames counted using the second counter storage area C (i, j) reaches a predetermined number of frames. The pixel prohibits the start of the writing operation to the gradation different from the gradation obtained by the writing operation for the pixel, and after the predetermined number of frames are counted, the gradation different from the gradation obtained by the writing operation The write operation to is started.

次に本実施形態の処理の流れについて説明する。図15〜図16は、コントローラー5が行う処理の流れを示したフローチャートである。また、図17は、時間の経過と共に変化する各記憶領域の内容を示した図であり、一の画素P(1,1)に対応したバッファーA(1,1)、カウンター記憶領域B(1,1)、第2カウンター記憶領域C(1,1)、及び予定画像記憶領域E(1,1)の内容について示している。なお、各記憶領域の内容はフレーム期間が終了した後の値となっている。なお、図17においては、1フレーム期間において画素電極101dに印加した電圧の共通電極層103bに対する極性と、画素P(1,1)の階調も示している。   Next, the processing flow of this embodiment will be described. 15 to 16 are flowcharts showing the flow of processing performed by the controller 5. FIG. 17 is a diagram showing the contents of each storage area that changes over time. Buffer A (1, 1) corresponding to one pixel P (1, 1), counter storage area B (1) , 1), the contents of the second counter storage area C (1, 1), and the scheduled image storage area E (1, 1). The contents of each storage area are values after the end of the frame period. Note that FIG. 17 also shows the polarity of the voltage applied to the pixel electrode 101d in one frame period with respect to the common electrode layer 103b and the gradation of the pixel P (1, 1).

第2実施形態においては、図15に示したように図7の処理と比較してVRAMの内容を書き換える処理が異なる。具体的には、ステップSA3でNOと判断した場合、第2カウンター記憶領域C(i,j)の値が0であるか判断する。ここで、第2カウンター記憶領域C(i,j)の値が0でない場合(ステップSA10でNO)、処理の流れをステップSA6に移す。一方、第2カウンター記憶領域C(i,j)の値が0である場合(ステップSA10でYES)、第1実施形態と同じステップSA5とステップSA6の処理を行い、第2カウンター記憶領域C(i,j)に予定画像記憶領域E(i,j)が書き換え可能になるまでのフレーム数を示す値(ここでは3)を格納する(ステップSA11)。   In the second embodiment, as shown in FIG. 15, the process of rewriting the contents of the VRAM is different from the process of FIG. Specifically, if NO is determined in step SA3, it is determined whether the value of the second counter storage area C (i, j) is zero. If the value of the second counter storage area C (i, j) is not 0 (NO in step SA10), the flow of processing moves to step SA6. On the other hand, when the value of the second counter storage area C (i, j) is 0 (YES in step SA10), the same processing of step SA5 and step SA6 as in the first embodiment is performed, and the second counter storage area C ( A value (here, 3) indicating the number of frames until the scheduled image storage area E (i, j) becomes rewritable is stored in i, j) (step SA11).

また、第2実施形態においては、図16に示したように図8の処理と比較してフレーム期間における処理が異なる。具体的には、ステップSB4又はステップSB5の処理が終了した後、第2カウンター記憶領域C(i,j)の内容が0であるか判断する。ここで、第2カウンター記憶領域C(i,j)の内容が0である場合(ステップSB9でYES)、ステップSB6に処理の流れを移す。一方、第2カウンター記憶領域C(i,j)の内容が0でない場合(ステップSB9でNO)、第2カウンター記憶領域C(i,j)の内容をデクリメントする(ステップSB10)。   Further, in the second embodiment, as shown in FIG. 16, the processing in the frame period is different from the processing in FIG. Specifically, after the process of step SB4 or step SB5 is completed, it is determined whether the content of the second counter storage area C (i, j) is zero. Here, when the content of the second counter storage area C (i, j) is 0 (YES in step SB9), the flow of processing is shifted to step SB6. On the other hand, when the content of the second counter storage area C (i, j) is not 0 (NO in step SB9), the content of the second counter storage area C (i, j) is decremented (step SB10).

(第2実施形態の第1の動作例)
次に、第2実施形態において、バッファーA(1,1)の内容が5(白)→0(黒)→5(白)と変化した場合の動作について、図17を用いて説明する。図17に示したように、3フレーム目の開始前に制御部2によってバッファーA(1,1)の画素データが5から0に書き換えられると、この時点では、バッファーA(1,1)の値(0)が、予定画像記憶領域E(1,1)の値(5)と違っているため(ステップSA3でNO)、コントローラー5は、第2カウンター記憶領域C(1,1)の値が0であるか判断する。ここで、図17に示したように3フレーム目開始前の時点で第2カウンター記憶領域C(1,1)が0であると(ステップSA10でYES)、コントローラー5は、画素P(1,1)の階調を0(黒)に変化させるのに必要な電圧印加回数をカウンター記憶領域B(1,1)に書き込み(ステップSA5)、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして0にする(ステップSA6)。また、コントローラー5は、予定画像記憶領域E(1,1)が書き換え可能になるまでのフレーム数(本実施形態では3)を第2カウンター記憶領域C(1,1)に格納する(ステップSA11)。
(First operation example of the second embodiment)
Next, an operation when the content of the buffer A (1, 1) is changed from 5 (white) → 0 (black) → 5 (white) in the second embodiment will be described with reference to FIG. As shown in FIG. 17, when the pixel data of the buffer A (1, 1) is rewritten from 5 to 0 by the control unit 2 before the start of the third frame, at this time, the buffer A (1, 1) Since the value (0) is different from the value (5) in the scheduled image storage area E (1, 1) (NO in step SA3), the controller 5 sets the value in the second counter storage area C (1, 1). Is determined to be 0. Here, as shown in FIG. 17, when the second counter storage area C (1, 1) is 0 (YES in Step SA10) before the start of the third frame, the controller 5 causes the pixel P (1, The number of times of voltage application required to change the gradation of 1) to 0 (black) is written in the counter storage area B (1, 1) (step SA5), and the contents of the scheduled image storage area E (1, 1) are written. It is overwritten with the contents of the buffer A (1, 1) to become 0 (step SA6). Further, the controller 5 stores the number of frames (3 in the present embodiment) until the scheduled image storage area E (1,1) becomes rewritable in the second counter storage area C (1,1) (step SA11). ).

次に、フレーム期間になると、3フレーム目の開始時点においては、コントローラー5は、予定画像記憶領域E(1,1)の値が0であるため、ステップSB4の処理(図9の処理)を行う。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が3であるため、ステップSB9でNOと判断し、第2カウンター記憶領域C(1,1)の値をデクリメントする。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動する。   Next, at the start of the third frame, the controller 5 performs the process of step SB4 (the process of FIG. 9) because the value of the scheduled image storage area E (1, 1) is 0 at the start of the third frame. Do. Next, since the content of the second counter storage area C (1, 1) is 3, the controller 5 determines NO in step SB9 and sets the value of the second counter storage area C (1, 1). Decrement. Thereafter, when the scanning line 112 in the first row is driven (step SB7), a voltage of + 15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and black electrophoresis is performed. The particles move to the common electrode layer 103b side.

この後、4フレーム目の開始前にVRAM3の内容が書き換えられ、バッファーA(1,1)の画素データの値が5にされた場合、コントローラー5は、ステップSA3においてNOと判断する。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が2であるため、ステップSA10でNOと判断し、処理の流れをステップSA8へ移す。つまり、ここでは、バッファーA(1,1)と予定画像記憶領域E(1,1)の内容が異なるものの、書き込み動作を開始してから経過したフレーム数が3(ステップSA11で第2カウンター記憶領域C(i,j)に格納された値)に達していないため、予定画像領域E(1,1)の内容をバッファーA(1,1)の内容で上書きしないこととなる。この後、フレーム期間になると、コントローラー5は、予定画像記憶領域E(1,1)の内容が0であるため、ステップSB3でYESと判断し、ステップSB4の処理を行う。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が2であるため、ステップSB9でNOと判断し、第2カウンター記憶領域C(1,1)の値をデクリメントする。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動する。   Thereafter, when the contents of the VRAM 3 are rewritten before the start of the fourth frame and the value of the pixel data in the buffer A (1, 1) is set to 5, the controller 5 determines NO in step SA3. Next, since the content of the second counter storage area C (1,1) is 2, the controller 5 determines NO in step SA10, and moves the process flow to step SA8. That is, here, although the contents of the buffer A (1, 1) and the scheduled image storage area E (1, 1) are different, the number of frames that have elapsed since the start of the write operation is 3 (the second counter is stored in step SA11). Since the value stored in the area C (i, j) has not been reached, the contents of the scheduled image area E (1,1) are not overwritten with the contents of the buffer A (1,1). Thereafter, when the frame period is reached, the controller 5 determines that the content of the scheduled image storage area E (1, 1) is 0, so that YES is determined in step SB3, and the process of step SB4 is performed. Next, since the content of the second counter storage area C (1, 1) is 2, the controller 5 determines NO in step SB9 and sets the value of the second counter storage area C (1, 1). Decrement. Thereafter, when the scanning line 112 in the first row is driven (step SB7), a voltage of + 15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and black electrophoresis is performed. The particles move to the common electrode layer 103b side.

この後、コントローラー5は、5フレーム目においては、4フレーム目と同様の処理を行う。次に5フレーム目が終了した後においては、コントローラー5の動作は以下の通りとなる。まず、コントローラー5は、6フレーム目の開始前においては、この時点でバッファーA(1,1)の値が5であり、予定画像記憶領域E(1,1)の値が0であるため、ステップSA3でNOと判断する。次にコントローラー5は、ここで第2カウンター記憶領域B(1,1)の内容が0であるため、ステップSA10でYESと判断し、画素P(1,1)の階調を5(白)に変化させるのに必要な電圧印加回数(ここでは5)をカウンター記憶領域B(1,1)に書き込み(ステップSA5)、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして5にする(ステップSA6)。また、コントローラー5は、予定画像記憶領域E(1,1)が書き換え可能になるまでのフレーム数(本実施形態では3)を第2カウンター記憶領域C(1,1)に格納する(ステップSA11)。すなわち、第2カウンター記憶領域B(1,1)の内容が0であることに基づいて、ステップSA10において、書き込み動作を開始してから経過したフレーム数が3以上であると判断されたため、画素P(1,1)の階調を5(白)に変化させるための書き込み動作が開始される。   Thereafter, the controller 5 performs the same process as the fourth frame in the fifth frame. Next, after the fifth frame is completed, the operation of the controller 5 is as follows. First, since the value of the buffer A (1, 1) is 5 and the value of the scheduled image storage area E (1, 1) is 0 before the start of the sixth frame, the controller 5 In step SA3, NO is determined. Next, since the content of the second counter storage area B (1, 1) is 0, the controller 5 determines YES in step SA10 and sets the gradation of the pixel P (1, 1) to 5 (white). The number of times of voltage application (here, 5) necessary for changing to the counter storage area B (1,1) is written (step SA5), and the contents of the scheduled image storage area E (1,1) are stored in the buffer A (1,1). Overwrite with the contents of 1) to 5 (step SA6). Further, the controller 5 stores the number of frames (3 in the present embodiment) until the scheduled image storage area E (1,1) becomes rewritable in the second counter storage area C (1,1) (step SA11). ). In other words, based on the fact that the content of the second counter storage area B (1, 1) is 0, it is determined in step SA10 that the number of frames that have elapsed since the start of the write operation is 3 or more. A writing operation for changing the gradation of P (1,1) to 5 (white) is started.

この後にフレーム期間となると、コントローラー5は、ステップSB3でNOと判断し、ステップSB5の処理を行う。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が3であるため、ステップSB9でNOと判断し、第2カウンター記憶領域C(1,1)の値をデクリメントする。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動する。   When the frame period comes after this, the controller 5 determines NO in step SB3, and performs the process of step SB5. Next, since the content of the second counter storage area C (1, 1) is 3, the controller 5 determines NO in step SB9 and sets the value of the second counter storage area C (1, 1). Decrement. Thereafter, when the scanning line 112 in the first row is driven (step SB7), a voltage of −15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and white electrical The migrating particles move to the common electrode layer 103b side.

次に、7フレーム目の開始前にVRAM3の内容が書き換えられ、バッファーA(1,1)の画素データの値が0にされた場合、コントローラー5は、ステップSA3においてNOと判断する。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が2であるため、ステップSA10でNOと判断し、処理の流れをステップSA8へ移す。つまり、ここでは、バッファーA(1,1)と予定画像記憶領域E(1,1)の内容が異なるものの、書き込み動作を開始してから経過したフレーム数が3(ステップSA11で第2カウンター記憶領域C(i,j)に格納された値)に達していないため、予定画像領域E(1,1)の内容をバッファーA(1,1)の内容で上書きしないこととなる。この後、フレーム期間になると、コントローラー5は、予定画像記憶領域E(1,1)の内容が5であるため、ステップSB3でNOと判断し、ステップSB5の処理を行う。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が2であるため、ステップSB10で第2カウンター記憶領域C(1,1)の値をデクリメントする。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動することになる。   Next, when the content of the VRAM 3 is rewritten before the start of the seventh frame and the value of the pixel data in the buffer A (1, 1) is set to 0, the controller 5 determines NO in step SA3. Next, since the content of the second counter storage area C (1,1) is 2, the controller 5 determines NO in step SA10, and moves the process flow to step SA8. That is, here, although the contents of the buffer A (1, 1) and the scheduled image storage area E (1, 1) are different, the number of frames that have elapsed since the start of the write operation is 3 (the second counter is stored in step SA11). Since the value stored in the area C (i, j) has not been reached, the contents of the scheduled image area E (1,1) are not overwritten with the contents of the buffer A (1,1). Thereafter, when the frame period is reached, the controller 5 determines NO in step SB3 because the content of the scheduled image storage area E (1, 1) is 5, and performs the process of step SB5. Next, the controller 5 decrements the value of the second counter storage area C (1, 1) in step SB10 because the content of the second counter storage area C (1, 1) is 2. Thereafter, when the scanning line 112 in the first row is driven (step SB7), a voltage of −15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and white electrical The migrating particles move to the common electrode layer 103b side.

この後、コントローラー5は、8フレーム目においては、7フレーム目と同様の処理を行う。次に8フレーム目が終了した後においては、コントローラー5の動作は以下の通りとなる。まず、コントローラー5は、9フレーム目の開始前においては、この時点でバッファーA(1,1)の値が0であり、予定画像記憶領域E(1,1)の値が5であるため、ステップSA3でNOと判断する。次にコントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が0であるため、ステップSA10でNOと判断し、画素P(1,1)の階調を0(黒)に変化させるのに必要な電圧印加回数(ここでは5)をカウンター記憶領域B(1,1)に書き込み(ステップSA5)、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして0にする(ステップSA6)。また、コントローラー5は、予定画像記憶領域E(1,1)が書き換え可能になるまでのフレーム数(本実施形態では3)を第2カウンター記憶領域C(1,1)に格納する(ステップSA11)。すなわち、第2カウンター記憶領域B(1,1)の内容が0であることに基づいて、ステップSA10において、書き込み動作を開始してから経過したフレーム数が3以上であると判断されたため、画素P(1,1)の階調を0(黒)に変化させるための書き込み動作が開始される。   Thereafter, the controller 5 performs the same process as the seventh frame in the eighth frame. Next, after the end of the eighth frame, the operation of the controller 5 is as follows. First, since the value of the buffer A (1, 1) is 0 and the value of the scheduled image storage area E (1, 1) is 5 before the start of the ninth frame, the controller 5 In step SA3, NO is determined. Next, since the content of the second counter storage area C (1,1) is 0, the controller 5 determines NO in step SA10 and sets the gradation of the pixel P (1,1) to 0 (black). The number of times of voltage application (here, 5) necessary for changing to the counter storage area B (1,1) is written (step SA5), and the contents of the scheduled image storage area E (1,1) are stored in the buffer A (1,1). Overwrite with the contents of 1) to 0 (step SA6). Further, the controller 5 stores the number of frames (3 in the present embodiment) until the scheduled image storage area E (1,1) becomes rewritable in the second counter storage area C (1,1) (step SA11). ). In other words, based on the fact that the content of the second counter storage area B (1, 1) is 0, it is determined in step SA10 that the number of frames that have elapsed since the start of the write operation is 3 or more. A write operation for changing the gradation of P (1,1) to 0 (black) is started.

この後にフレーム期間となると、コントローラー5は、ステップSB3でYESと判断し、ステップSB4の処理を行う。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が3であるため、ステップSB9でNOと判断し、第2カウンター記憶領域C(1,1)の値をデクリメントする。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動する。   When the frame period comes after this, the controller 5 determines YES in step SB3 and performs the process of step SB4. Next, since the content of the second counter storage area C (1, 1) is 3, the controller 5 determines NO in step SB9 and sets the value of the second counter storage area C (1, 1). Decrement. Thereafter, when the scanning line 112 in the first row is driven (step SB7), a voltage of + 15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and black electrophoresis is performed. The particles move to the common electrode layer 103b side.

この後にバッファーA(1,1)の内容が書き換えられなかった場合、コントローラー5は、10フレーム目〜13フレーム目においては、ステップSB4の処理を行う。これにより、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動する。なお、14フレーム目の開始前においては、カウンター記憶領域B(1,1)の値が0であるため、1行1列目の画素の画素電極101dの電圧と、電圧Vcomとの電位差は0Vにされ、1行1列目の画素においては、白及び黒の電気泳動粒子は移動しないこととなる。   If the contents of the buffer A (1, 1) are not rewritten thereafter, the controller 5 performs the process of step SB4 in the 10th to 13th frames. As a result, a voltage of +15 V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and the black electrophoretic particles move to the common electrode layer 103b side. Since the value of the counter storage area B (1,1) is 0 before the start of the 14th frame, the potential difference between the voltage of the pixel electrode 101d of the pixel in the first row and first column and the voltage Vcom is 0V. Thus, in the pixel in the first row and the first column, the white and black electrophoretic particles do not move.

(第2実施形態の第2の動作例)
次に、第2実施形態において、バッファーA(1,1)の内容が0(黒)→5(白)→0(黒)と変化した場合の動作について、図18を用いて説明する。
図18に示したように、3フレーム目の開始前に制御部2によってバッファーA(1,1)の画素データが0から5に書き換えられると、この時点では、バッファーA(1,1)の値(5)が、予定画像記憶領域E(1,1)の値(0)と違っているため(ステップSA3でNO)、コントローラー5は、第2カウンター記憶領域C(1,1)の値が0であるか判断する。ここで、図18に示したように3フレーム目開始前の時点で第2カウンター記憶領域C(1,1)が0であると(ステップSA10でYES)、コントローラー5は、画素P(1,1)の階調を5(白)に変化させるのに必要な電圧印加回数をカウンター記憶領域B(1,1)に書き込み(ステップSA5)、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして5にする(ステップSA6)。また、コントローラー5は、予定画像記憶領域E(1,1)が書き換え可能になるまでのフレーム数(本実施形態では3)を第2カウンター記憶領域C(1,1)に格納する(ステップSA11)。
(Second operation example of the second embodiment)
Next, an operation when the content of the buffer A (1, 1) is changed from 0 (black) → 5 (white) → 0 (black) in the second embodiment will be described with reference to FIG.
As shown in FIG. 18, when the pixel data of the buffer A (1, 1) is rewritten from 0 to 5 by the control unit 2 before the start of the third frame, at this time, the buffer A (1, 1) Since the value (5) is different from the value (0) in the scheduled image storage area E (1, 1) (NO in step SA3), the controller 5 sets the value in the second counter storage area C (1, 1). Is determined to be 0. Here, as shown in FIG. 18, if the second counter storage area C (1, 1) is 0 (YES in Step SA10) before the start of the third frame, the controller 5 causes the pixel P (1, The number of times of voltage application necessary to change the gradation of 1) to 5 (white) is written in the counter storage area B (1, 1) (step SA5), and the contents of the scheduled image storage area E (1, 1) are written. It is overwritten with the contents of the buffer A (1, 1) to become 5 (step SA6). Further, the controller 5 stores the number of frames (3 in the present embodiment) until the scheduled image storage area E (1,1) becomes rewritable in the second counter storage area C (1,1) (step SA11). ).

次に、フレーム期間になると、3フレーム目の開始時点においては、コントローラー5は、予定画像記憶領域E(1,1)の値が5であるため、ステップSB5の処理(図10の処理)を行う。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が3であるため、ステップSB9でNOと判断し、第2カウンター記憶領域C(1,1)の値をデクリメントする。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動する。   Next, at the start of the third frame, when the frame period is reached, the controller 5 performs the process of step SB5 (the process of FIG. 10) because the value of the scheduled image storage area E (1, 1) is 5. Do. Next, since the content of the second counter storage area C (1, 1) is 3, the controller 5 determines NO in step SB9 and sets the value of the second counter storage area C (1, 1). Decrement. Thereafter, when the scanning line 112 in the first row is driven (step SB7), a voltage of −15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and white electrical The migrating particles move to the common electrode layer 103b side.

この後、4フレーム目の開始前にVRAM3の内容が書き換えられ、バッファーA(1,1)の画素データの値が0にされた場合、コントローラー5は、ステップSA3においてNOと判断する。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が2であるため、ステップSA10でNOと判断し、処理の流れをステップSA8へ移す。つまり、ここでは、バッファーA(1,1)と予定画像記憶領域E(1,1)の内容が異なるものの、書き込み動作を開始してから経過したフレーム数が3(ステップSA11で第2カウンター記憶領域C(i,j)に格納された値)に達していないため、予定画像領域E(1,1)の内容をバッファーA(1,1)の内容で上書きしないこととなる。この後、フレーム期間になると、コントローラー5は、予定画像記憶領域E(1,1)の内容が5であるため、ステップSB3でNOと判断し、ステップSB5の処理を行う。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が2であるため、ステップSB9でNOと判断し、第2カウンター記憶領域C(1,1)の値をデクリメントする。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動する。   Thereafter, when the contents of the VRAM 3 are rewritten before the start of the fourth frame and the value of the pixel data in the buffer A (1, 1) is set to 0, the controller 5 determines NO in step SA3. Next, since the content of the second counter storage area C (1,1) is 2, the controller 5 determines NO in step SA10, and moves the process flow to step SA8. That is, here, although the contents of the buffer A (1, 1) and the scheduled image storage area E (1, 1) are different, the number of frames that have elapsed since the start of the write operation is 3 (the second counter is stored in step SA11). Since the value stored in the area C (i, j) has not been reached, the contents of the scheduled image area E (1,1) are not overwritten with the contents of the buffer A (1,1). Thereafter, when the frame period is reached, the controller 5 determines NO in step SB3 because the content of the scheduled image storage area E (1, 1) is 5, and performs the process of step SB5. Next, since the content of the second counter storage area C (1, 1) is 2, the controller 5 determines NO in step SB9 and sets the value of the second counter storage area C (1, 1). Decrement. Thereafter, when the scanning line 112 in the first row is driven (step SB7), a voltage of −15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and white electrical The migrating particles move to the common electrode layer 103b side.

この後、コントローラー5は、5フレーム目においては、4フレーム目と同様の処理を行う。次に5フレーム目が終了した後においては、コントローラー5の動作は以下の通りとなる。まず、コントローラー5は、6フレーム目の開始前においては、この時点でバッファーA(1,1)の値が0であり、予定画像記憶領域E(1,1)の値が5であるため、ステップSA3でNOと判断する。次にコントローラー5は、ここで第2カウンター記憶領域B(1,1)の内容が0であるため、ステップSA10でYESと判断し、画素P(1,1)の階調を0(黒)に変化させるのに必要な電圧印加回数(ここでは5)をカウンター記憶領域B(1,1)に書き込み(ステップSA5)、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして0にする(ステップSA6)。また、コントローラー5は、予定画像記憶領域E(1,1)が書き換え可能になるまでのフレーム数(本実施形態では3)を第2カウンター記憶領域C(1,1)に格納する(ステップSA11)。すなわち、第2カウンター記憶領域B(1,1)の内容が0であることに基づいて、ステップSA10において、書き込み動作を開始してから経過したフレーム数が3以上であると判断されたため、画素P(1,1)の階調を0(黒)に変化させるための書き込み動作が開始される。   Thereafter, the controller 5 performs the same process as the fourth frame in the fifth frame. Next, after the fifth frame is completed, the operation of the controller 5 is as follows. First, since the value of the buffer A (1, 1) is 0 and the value of the scheduled image storage area E (1, 1) is 5 before the start of the sixth frame, the controller 5 In step SA3, NO is determined. Next, since the content of the second counter storage area B (1, 1) is 0, the controller 5 determines YES in step SA10 and sets the gradation of the pixel P (1, 1) to 0 (black). The number of times of voltage application (here, 5) necessary for changing to the counter storage area B (1,1) is written (step SA5), and the contents of the scheduled image storage area E (1,1) are stored in the buffer A (1,1). Overwrite with the contents of 1) to 0 (step SA6). Further, the controller 5 stores the number of frames (3 in the present embodiment) until the scheduled image storage area E (1,1) becomes rewritable in the second counter storage area C (1,1) (step SA11). ). In other words, based on the fact that the content of the second counter storage area B (1, 1) is 0, it is determined in step SA10 that the number of frames that have elapsed since the start of the write operation is 3 or more. A write operation for changing the gradation of P (1,1) to 0 (black) is started.

この後にフレーム期間となると、コントローラー5は、ステップSB3でYESと判断し、ステップSB4の処理を行う。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が3であるため、ステップSB9でNOと判断し、第2カウンター記憶領域C(1,1)の値をデクリメントする。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動する。   When the frame period comes after this, the controller 5 determines YES in step SB3 and performs the process of step SB4. Next, since the content of the second counter storage area C (1, 1) is 3, the controller 5 determines NO in step SB9 and sets the value of the second counter storage area C (1, 1). Decrement. Thereafter, when the scanning line 112 in the first row is driven (step SB7), a voltage of + 15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and black electrophoresis is performed. The particles move to the common electrode layer 103b side.

次に、7フレーム目の開始前にVRAM3の内容が書き換えられ、バッファーA(1,1)の画素データの値が5にされた場合、コントローラー5は、ステップSA3においてNOと判断する。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が2であるため、ステップSA10でNOと判断し、処理の流れをステップSA8へ移す。つまり、ここでは、バッファーA(1,1)と予定画像記憶領域E(1,1)の内容が異なるものの、書き込み動作を開始してから経過したフレーム数が3(ステップSA11で第2カウンター記憶領域C(i,j)に格納された値)に達していないため、予定画像領域E(1,1)の内容をバッファーA(1,1)の内容で上書きしないこととなる。この後、フレーム期間になると、コントローラー5は、予定画像記憶領域E(1,1)の内容が0であるため、ステップSB3でYESと判断し、ステップSB4の処理を行う。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が2であるため、ステップSB10で第2カウンター記憶領域C(1,1)の値をデクリメントする。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動することになる。   Next, when the contents of the VRAM 3 are rewritten before the start of the seventh frame and the value of the pixel data in the buffer A (1, 1) is set to 5, the controller 5 determines NO in step SA3. Next, since the content of the second counter storage area C (1,1) is 2, the controller 5 determines NO in step SA10, and moves the process flow to step SA8. That is, here, although the contents of the buffer A (1, 1) and the scheduled image storage area E (1, 1) are different, the number of frames that have elapsed since the start of the write operation is 3 (the second counter is stored in step SA11). Since the value stored in the area C (i, j) has not been reached, the contents of the scheduled image area E (1,1) are not overwritten with the contents of the buffer A (1,1). Thereafter, when the frame period is reached, the controller 5 determines that the content of the scheduled image storage area E (1, 1) is 0, so that YES is determined in step SB3, and the process of step SB4 is performed. Next, the controller 5 decrements the value of the second counter storage area C (1, 1) in step SB10 because the content of the second counter storage area C (1, 1) is 2. Thereafter, when the scanning line 112 in the first row is driven (step SB7), a voltage of + 15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and black electrophoresis is performed. The particles move to the common electrode layer 103b side.

この後、コントローラー5は、8フレーム目においては、7フレーム目と同様の処理を行う。次に8フレーム目が終了した後においては、コントローラー5の動作は以下の通りとなる。まず、コントローラー5は、9フレーム目の開始前においては、この時点でバッファーA(1,1)の値が5であり、予定画像記憶領域E(1,1)の値が0であるため、ステップSA3でNOと判断する。次にコントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が0であるため、ステップSA10でNOと判断し、画素P(1,1)の階調を5(白)に変化させるのに必要な電圧印加回数(ここでは5)をカウンター記憶領域B(1,1)に書き込み(ステップSA5)、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして5にする(ステップSA6)。また、コントローラー5は、予定画像記憶領域E(1,1)が書き換え可能になるまでのフレーム数(本実施形態では3)を第2カウンター記憶領域C(1,1)に格納する(ステップSA11)。すなわち、第2カウンター記憶領域B(1,1)の内容が0であることに基づいて、ステップSA10において、書き込み動作を開始してから経過したフレーム数が3以上であると判断されたため、画素P(1,1)の階調を5(白)に変化させるための書き込み動作が開始される。   Thereafter, the controller 5 performs the same process as the seventh frame in the eighth frame. Next, after the end of the eighth frame, the operation of the controller 5 is as follows. First, since the value of the buffer A (1, 1) is 5 and the value of the scheduled image storage area E (1, 1) is 0 before the start of the ninth frame, the controller 5 In step SA3, NO is determined. Next, since the content of the second counter storage area C (1,1) is 0, the controller 5 determines NO in step SA10 and sets the gradation of the pixel P (1,1) to 5 (white). The number of times of voltage application (here, 5) necessary for changing to the counter storage area B (1,1) is written (step SA5), and the contents of the scheduled image storage area E (1,1) are stored in the buffer A (1,1). Overwrite with the contents of 1) to 5 (step SA6). Further, the controller 5 stores the number of frames (3 in the present embodiment) until the scheduled image storage area E (1,1) becomes rewritable in the second counter storage area C (1,1) (step SA11). ). In other words, based on the fact that the content of the second counter storage area B (1, 1) is 0, it is determined in step SA10 that the number of frames that have elapsed since the start of the write operation is 3 or more. A writing operation for changing the gradation of P (1,1) to 5 (white) is started.

この後にフレーム期間となると、コントローラー5は、ステップSB3でNOと判断し、ステップSB5の処理を行う。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が3であるため、ステップSB9でNOと判断し、第2カウンター記憶領域C(1,1)の値をデクリメントする。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動する。   When the frame period comes after this, the controller 5 determines NO in step SB3, and performs the process of step SB5. Next, since the content of the second counter storage area C (1, 1) is 3, the controller 5 determines NO in step SB9 and sets the value of the second counter storage area C (1, 1). Decrement. Thereafter, when the scanning line 112 in the first row is driven (step SB7), a voltage of −15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and white electrical The migrating particles move to the common electrode layer 103b side.

この後にバッファーA(1,1)の内容が書き換えられなかった場合、コントローラー5は、10フレーム目〜13フレーム目においては、ステップSB5の処理を行う。これにより、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動する。なお、14フレーム目の開始前においては、カウンター記憶領域B(1,1)の値が0であるため、1行1列目の画素の画素電極101dの電圧と、電圧Vcomとの電位差は0Vにされ、1行1列目の画素においては、白及び黒の電気泳動粒子は移動しないこととなる。   If the contents of the buffer A (1, 1) are not rewritten thereafter, the controller 5 performs the process of step SB5 in the 10th to 13th frames. Accordingly, a voltage of −15 V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel in the first row and the first column, and the white electrophoretic particles move to the common electrode layer 103b side. Since the value of the counter storage area B (1,1) is 0 before the start of the 14th frame, the potential difference between the voltage of the pixel electrode 101d of the pixel in the first row and first column and the voltage Vcom is 0V. Thus, in the pixel in the first row and the first column, the white and black electrophoretic particles do not move.

以上のように、第1、第2実施形態の各動作例においては、カウント部501でカウントされたフレーム数が予め定められたフレーム数(3フレーム)になるまでは、その画素について書き込み動作が開始されず、予め定められたフレーム数がカウントされた後に、書き込み動作が開始される。これにより、画素の階調変更の途中で新たに階調変更の動作を開始する場合であっても、階調の変化を認識できるような表示とすることができる。   As described above, in each operation example of the first and second embodiments, the writing operation is performed on the pixel until the number of frames counted by the counting unit 501 reaches a predetermined number of frames (3 frames). The write operation is started after a predetermined number of frames have been counted. Thus, even when a gradation change operation is newly started in the middle of the pixel gradation change, a display that can recognize the gradation change can be obtained.

[電子機器]
次に、上述した実施形態に係る表示装置1000を適用した電子機器の例について説明する。図19は、上述した実施形態に係る表示装置1000を用いた電子ブックリーダーの外観を示した図である。電子ブックリーダー2000は、板状のフレーム2001と、ボタン9A〜9Fと、上述した実施形態に係る電気光学装置1、制御部2、VRAM3、及びRAM4を備えている。電子ブックリーダー2000においては表示領域100が露出している。電子ブックリーダー2000においては、電子書籍の内容が表示領域100に表示され、ボタン9A〜9Fを操作することにより電子書籍のページがめくられる。なお、このほかにも、上述した実施形態に係る電気光学装置1が適用可能な電子機器としては、時計や、電子ペーパー、電子手帳、電卓、携帯電話機等などが挙げられる。
[Electronics]
Next, an example of an electronic apparatus to which the display device 1000 according to the above-described embodiment is applied will be described. FIG. 19 is a diagram illustrating an appearance of an electronic book reader using the display device 1000 according to the above-described embodiment. The electronic book reader 2000 includes a plate-shaped frame 2001, buttons 9A to 9F, the electro-optical device 1, the control unit 2, the VRAM 3, and the RAM 4 according to the above-described embodiment. In the electronic book reader 2000, the display area 100 is exposed. In the electronic book reader 2000, the contents of the electronic book are displayed in the display area 100, and the pages of the electronic book are turned by operating the buttons 9A to 9F. In addition, examples of the electronic apparatus to which the electro-optical device 1 according to the above-described embodiment can be applied include a watch, electronic paper, an electronic notebook, a calculator, a mobile phone, and the like.

[変形例]
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。
[Modification]
As mentioned above, although embodiment of this invention was described, this invention is not limited to embodiment mentioned above, It can implement with another various form. For example, the present invention may be implemented by modifying the above-described embodiment as follows. In addition, you may combine each of embodiment mentioned above and the following modifications.

本発明においては、電気泳動粒子の素材により、例えば、黒から白への電圧印加回数が5であり、白から黒への電圧印加回数が7というように、黒から白への電圧印加回数と白から黒への電圧印加回数が異なる場合も生じ得る。この場合、ステップSA5においては、カウンター記憶領域B(i,j)に書きこむ値をバッファーA(i,j)の内容に応じて異ならせるようにしてもよい。
また、上述した実施形態においては、予定画像記憶領域E(i,j)の内容を書き換えてから一定のフレーム数の期間は、予定画像記憶領域E(i,j)の値を書き換えない構成となっているが、白から黒へ変更する場合と黒から白へ変更する場合とで、この期間を異ならせるようにしてもよい。
例えば、第1実施形態においては、ステップSA4でNOと判断した後、予定画像記憶領域E(i,j)の値が0の場合、カウンター記憶領域B(i,j)の値が3未満であるとステップSA5へ処理の流れを移し、予定画像記憶領域E(i,j)の値が5の場合、カウンター記憶領域B(i,j)の値が4未満であるとステップSA5へ処理の流れを移すようにしてもよい。
また、例えば、第2実施形態においては、ステップSA11において、予定画像記憶領域E(i,j)の値が0の場合と5の場合とで、第2カウンター記憶領域C(i,j)の値を異ならせるようにしてもよい。
In the present invention, depending on the material of the electrophoretic particles, for example, the number of times of voltage application from black to white is five, and the number of times of voltage application from white to black is seven. There may be cases where the number of times of voltage application from white to black is different. In this case, in step SA5, the value written in the counter storage area B (i, j) may be varied according to the contents of the buffer A (i, j).
In the above-described embodiment, the value of the scheduled image storage area E (i, j) is not rewritten during a certain number of frames after the contents of the scheduled image storage area E (i, j) are rewritten. However, this period may be different depending on whether the white is changed to black or the black is changed to white.
For example, in the first embodiment, after determining NO in step SA4, if the value of the scheduled image storage area E (i, j) is 0, the value of the counter storage area B (i, j) is less than 3. If there is, the process flow is shifted to step SA5. If the value of the scheduled image storage area E (i, j) is 5, and if the value of the counter storage area B (i, j) is less than 4, the process proceeds to step SA5. You may make it move a flow.
Further, for example, in the second embodiment, in the step SA11, the second counter storage area C (i, j) is stored in the case where the value of the scheduled image storage area E (i, j) is 0 or 5. The values may be different.

上述した実施形態においては、電気光学装置として電気泳動層102を有するものを例に説明したが、これに限定する趣旨ではない。電気光学装置は、画素の表示状態を第1表示状態から第2表示状態へ変化させるための書き込みが、電圧を複数回印加する書き込み動作によって行われるものであればどのようなものであってもよく、例えば電子粉流体を用いた電気光学装置であってもよい。   In the above-described embodiment, the electro-optical device having the electrophoretic layer 102 has been described as an example. However, the present invention is not limited to this. The electro-optical device is not limited as long as writing for changing the display state of a pixel from the first display state to the second display state is performed by a writing operation in which a voltage is applied a plurality of times. For example, an electro-optical device using an electronic powder fluid may be used.

1…電気光学装置、2…制御部、3…VRAM、4…RAM、5…コントローラー、9A〜9F…ボタン、10…表示部、100…表示領域、101…第1基板、101a…基板、101b…接着層、101c…回路層、101d…画素電極、102…電気泳動層、102a…マイクロカプセル、102b…バインダー、103…第2基板、103a…フィルム、103b…共通電極層、110…画素、110a…TFT、110b…表示素子、110c…補助容量、112…走査線、114…データ線、501…カウント部、502…書き込み部、2000…電子ブックリーダー、2001…フレーム、A(i,j)…バッファー、B,B(i,j)…カウンター記憶領域、C,C(i,j)…第2カウンター記憶領域、E,E(i,j)…予定画像記憶領域 DESCRIPTION OF SYMBOLS 1 ... Electro-optical device, 2 ... Control part, 3 ... VRAM, 4 ... RAM, 5 ... Controller, 9A-9F ... Button, 10 ... Display part, 100 ... Display area, 101 ... 1st board | substrate, 101a ... Board | substrate, 101b ... Adhesive layer, 101c ... Circuit layer, 101d ... Pixel electrode, 102 ... Electrophoresis layer, 102a ... Microcapsule, 102b ... Binder, 103 ... Second substrate, 103a ... Film, 103b ... Common electrode layer, 110 ... Pixel, 110a ... TFT, 110b ... Display element, 110c ... Auxiliary capacitor, 112 ... Scanning line, 114 ... Data line, 501 ... Count part, 502 ... Writing part, 2000 ... Electronic book reader, 2001 ... Frame, A (i, j) ... Buffer, B, B (i, j) ... Counter storage area, C, C (i, j) ... Second counter storage area, E, E (i, j) ... Schedule Image storage area

Claims (7)

複数の画素を含む表示部を備え、前記画素を第1階調から第2階調へ変化させる書き込み動作と、前記第2階調から前記第1階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置の制御装置であって、
前記画素の階調を前記第1階調又は前記第2階調へ変化させる書き込み動作を開始してから経過したフレーム数を画素毎にカウントするカウント部と、
前記画素において前記書き込み動作が完了していない場合、当該画素について前記カウント部でカウントされたフレーム数が予め定められたフレーム数になるまでは、当該画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、予め定められたフレーム数がカウントされた後に、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始する書き込み部と
を備える電気光学装置の制御装置。
A display section including a plurality of pixels, and a writing operation for changing the pixel from the first gradation to the second gradation and a writing operation for changing the second gradation from the first gradation to the pixel A control device for an electro-optical device which is performed by an operation of applying a voltage a plurality of times,
A counting unit that counts, for each pixel, the number of frames that have elapsed since the writing operation for changing the gradation of the pixel to the first gradation or the second gradation is started;
When the writing operation has not been completed for the pixel, the gray level obtained by the writing operation for the pixel is different until the number of frames counted by the counting unit for the pixel reaches a predetermined number of frames. An electro-optic comprising: a writing unit that prohibits the start of a writing operation to a gradation and starts a writing operation to a gradation different from the gradation obtained by the writing operation after a predetermined number of frames are counted Control device for the device.
前記書き込み部は、完了していない書き込み動作が、前記画素が前記第1階調の状態又は前記第2階調の状態からの書き込み動作である場合、前記カウント部でカウントされたフレーム数が予め定められたフレーム数になるまでは、当該画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、予め定められたフレーム数がカウントされた後に、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始すること
を特徴とする請求項1に記載の電気光学装置の制御装置。
In the writing unit, when the writing operation that has not been completed is a writing operation from the state of the first gradation or the state of the second gradation of the pixel, the number of frames counted by the counting unit is determined in advance. Until the predetermined number of frames is reached, the writing operation for the pixel is prohibited from starting the writing operation to a gradation different from the gradation obtained by the writing operation, and the writing operation is performed after the predetermined number of frames is counted. 2. The control device for an electro-optical device according to claim 1, wherein a writing operation to a gradation different from the gradation obtained by the step is started.
前記書き込み部は、完了していない書き込み動作が、前記画素が前記第1階調と前記第2階調との間の階調の状態からの書き込み動作である場合、前記カウント部でカウントされたフレーム数が予め定められたフレーム数になるまでは、当該画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、予め定められたフレーム数がカウントされた後に、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始すること
を特徴とする請求項1又は請求項2に記載の電気光学装置の制御装置。
The writing unit is counted by the counting unit when the writing operation that is not completed is a writing operation from a state where the pixel is between the first gradation and the second gradation. Until the number of frames reaches a predetermined number of frames, the pixel is prohibited from starting a writing operation to a gradation different from the gradation obtained by the writing operation, and after the predetermined number of frames is counted The control device for an electro-optical device according to claim 1, wherein a writing operation to a gradation different from the gradation obtained by the writing operation is started.
前記予め定められたフレーム数は、画素の階調を前記第1階調へ変化させる書き込み動作と、画素の階調を前記第2階調へ変化させる書き込み動作とで異なること
を特徴とする請求項1乃至請求項3のいずれか一項に記載の電気光学装置の制御装置。
The predetermined number of frames is different between a writing operation for changing a pixel gradation to the first gradation and a writing operation for changing a pixel gradation to the second gradation. The control device for an electro-optical device according to any one of claims 1 to 3.
複数の画素を含む表示部を備え、前記画素を第1階調から第2階調へ変化させる書き込み動作と、前記第2階調から前記第1階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置を制御する制御方法であって、
前記画素の階調を前記第1階調又は前記第2階調へ変化させる書き込み動作を開始してから経過したフレーム数を画素毎にカウントするカウントステップと、
前記画素において前記書き込み動作が完了していない場合、当該画素について前記カウントステップでカウントされたフレーム数が予め定められたフレーム数になるまでは、当該画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、予め定められたフレーム数がカウントされた後に、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始する書き込みステップと
を備える電気光学装置の制御方法。
A display section including a plurality of pixels, and a writing operation for changing the pixel from the first gradation to the second gradation and a writing operation for changing the second gradation from the first gradation to the pixel A control method for controlling an electro-optical device performed by an operation of applying a voltage multiple times,
A counting step of counting, for each pixel, the number of frames that have elapsed since the writing operation for changing the gradation of the pixel to the first gradation or the second gradation is started;
If the writing operation has not been completed for the pixel, the gray level obtained for the pixel by the writing operation is different until the number of frames counted in the counting step for the pixel reaches a predetermined number of frames. An electro-optic comprising: a write step for prohibiting the start of a write operation to a gradation and starting a write operation to a gradation different from the gradation obtained by the write operation after a predetermined number of frames have been counted Control method of the device.
複数の画素を含む表示部を備え、前記画素を第1階調から第2階調へ変化させる書き込み動作と、前記第2階調から前記第1階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置であって、
前記画素の階調を前記第1階調又は前記第2階調へ変化させる書き込み動作を開始してから経過したフレーム数を画素毎にカウントするカウント部と、
前記画素において前記書き込み動作が完了していない場合、当該画素について前記カウント部でカウントされたフレーム数が予め定められたフレーム数になるまでは、当該画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、予め定められたフレーム数がカウントされた後に、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始する書き込み部と
を備える電気光学装置。
A display section including a plurality of pixels, and a writing operation for changing the pixel from the first gradation to the second gradation and a writing operation for changing the second gradation from the first gradation to the pixel An electro-optical device performed by an operation of applying a voltage multiple times,
A counting unit that counts, for each pixel, the number of frames that have elapsed since the writing operation for changing the gradation of the pixel to the first gradation or the second gradation is started;
When the writing operation has not been completed for the pixel, the gray level obtained by the writing operation for the pixel is different until the number of frames counted by the counting unit for the pixel reaches a predetermined number of frames. An electro-optic comprising: a writing unit that prohibits the start of a writing operation to a gradation and starts a writing operation to a gradation different from the gradation obtained by the writing operation after a predetermined number of frames are counted apparatus.
請求項6に記載の電気光学装置を備えることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 6.
JP2012036179A 2012-02-22 2012-02-22 Control device for electro-optical device, control method for electro-optical device, electro-optical device, and electronic apparatus Active JP6102059B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012036179A JP6102059B2 (en) 2012-02-22 2012-02-22 Control device for electro-optical device, control method for electro-optical device, electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012036179A JP6102059B2 (en) 2012-02-22 2012-02-22 Control device for electro-optical device, control method for electro-optical device, electro-optical device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2013171237A true JP2013171237A (en) 2013-09-02
JP6102059B2 JP6102059B2 (en) 2017-03-29

Family

ID=49265174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012036179A Active JP6102059B2 (en) 2012-02-22 2012-02-22 Control device for electro-optical device, control method for electro-optical device, electro-optical device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP6102059B2 (en)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0418595A (en) * 1990-05-14 1992-01-22 Matsushita Electric Ind Co Ltd Liquid crystal display device
JPH0419787A (en) * 1990-05-15 1992-01-23 Seiko Epson Corp liquid crystal display device
JPH09319341A (en) * 1996-03-29 1997-12-12 Ricoh Co Ltd LCD display controller
JP2007108355A (en) * 2005-10-12 2007-04-26 Seiko Epson Corp Display control device, display device, and display device control method
JP2007532971A (en) * 2004-04-13 2007-11-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Electrophoretic display with high-speed drawing mode waveform
JP2008003343A (en) * 2006-06-23 2008-01-10 Seiko Epson Corp Display device and clock
JP2008508548A (en) * 2004-07-27 2008-03-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Improved scroll function in electrophoretic display devices
JP2008209893A (en) * 2007-01-29 2008-09-11 Seiko Epson Corp Display device driving method, driving device, display device, and electronic apparatus
JP2009192786A (en) * 2008-02-14 2009-08-27 Seiko Epson Corp Image rewriting control device, information display device, and program
JP2011237709A (en) * 2010-05-13 2011-11-24 Seiko Epson Corp Control method of display device, display device, and control apparatus for display device
WO2012153468A1 (en) * 2011-05-10 2012-11-15 セイコーエプソン株式会社 Device for controlling electro-optical device, method for controlling electro-optical device, electro-optical device, and electronic equipment

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0418595A (en) * 1990-05-14 1992-01-22 Matsushita Electric Ind Co Ltd Liquid crystal display device
JPH0419787A (en) * 1990-05-15 1992-01-23 Seiko Epson Corp liquid crystal display device
JPH09319341A (en) * 1996-03-29 1997-12-12 Ricoh Co Ltd LCD display controller
JP2007532971A (en) * 2004-04-13 2007-11-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Electrophoretic display with high-speed drawing mode waveform
JP2008508548A (en) * 2004-07-27 2008-03-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Improved scroll function in electrophoretic display devices
JP2007108355A (en) * 2005-10-12 2007-04-26 Seiko Epson Corp Display control device, display device, and display device control method
JP2008003343A (en) * 2006-06-23 2008-01-10 Seiko Epson Corp Display device and clock
JP2008209893A (en) * 2007-01-29 2008-09-11 Seiko Epson Corp Display device driving method, driving device, display device, and electronic apparatus
JP2009192786A (en) * 2008-02-14 2009-08-27 Seiko Epson Corp Image rewriting control device, information display device, and program
JP2011237709A (en) * 2010-05-13 2011-11-24 Seiko Epson Corp Control method of display device, display device, and control apparatus for display device
WO2012153468A1 (en) * 2011-05-10 2012-11-15 セイコーエプソン株式会社 Device for controlling electro-optical device, method for controlling electro-optical device, electro-optical device, and electronic equipment

Also Published As

Publication number Publication date
JP6102059B2 (en) 2017-03-29

Similar Documents

Publication Publication Date Title
JP5691593B2 (en) Display control method, display device, and electronic apparatus
WO2012153468A1 (en) Device for controlling electro-optical device, method for controlling electro-optical device, electro-optical device, and electronic equipment
JP5958003B2 (en) Display device control device, display device control method, display device, and electronic apparatus
US8860641B2 (en) Control device, electrooptics device, electronic apparatus, and control method
JP2012163925A (en) Display control method, display device and electronic apparatus
JP2012058614A (en) Control device, display device, and control method of display device
US9601063B2 (en) Device for controlling display apparatus, method for controlling display apparatus, display apparatus, and electronic equipment
JP5966444B2 (en) Control device for electro-optical device, control method for electro-optical device, electro-optical device, and electronic apparatus
JP6102059B2 (en) Control device for electro-optical device, control method for electro-optical device, electro-optical device, and electronic apparatus
JP2012194344A (en) Method for driving electro-optic device, control device of electro-optic device, electro-optic device, and electronic apparatus
JP5909863B2 (en) Control device for electro-optical device, electro-optical device and electronic apparatus
JP2013182116A (en) Controller for electro-optical device, control method electro-optical device, electro-optical device and electronic apparatus
JP2014186221A (en) Control device, electro-optical device, electronic apparatus, and control method
JP2015158530A (en) Control device, display device, control method and program
JP6146055B2 (en) Control device, electro-optical device, electronic apparatus, and control method
JP2013092619A (en) Control device, electro-optical device, electronic apparatus, and control method
JP6102373B2 (en) Control device, electro-optical device, electronic apparatus, and control method
JP2012194345A (en) Control device of electro-optic device, control method of electro-optic device, electro-optic device, and electronic apparatus
JP2016133622A (en) Memory type display device, method for driving memory type display device, and electronic apparatus
JP2013231776A (en) Control device, display device, electronic apparatus and control method
JP2013195896A (en) Controller of display device, control method of display device, display device and electronic equipment
JP2012042572A (en) Control device, display device, and control method of display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170213

R150 Certificate of patent or registration of utility model

Ref document number: 6102059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250