JP2013200575A - 全光信号処理デバイス - Google Patents
全光信号処理デバイス Download PDFInfo
- Publication number
- JP2013200575A JP2013200575A JP2013118779A JP2013118779A JP2013200575A JP 2013200575 A JP2013200575 A JP 2013200575A JP 2013118779 A JP2013118779 A JP 2013118779A JP 2013118779 A JP2013118779 A JP 2013118779A JP 2013200575 A JP2013200575 A JP 2013200575A
- Authority
- JP
- Japan
- Prior art keywords
- waveguide
- optical
- signal light
- input
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
【解決手段】本発明は、入力信号光が入力されるシリコン光導波路の非線形光学効果を用いて、そこから出力される出力信号光を制御信号光によって制御する。この制御信号光として、ランダムな光パルス列を入射して、該制御信号光によって相互位相変調を受けた入力信号の位相と第1の導波路を伝搬した光信号の基準位相との間の位相差ずれΔφを補償し、自由キャリアによる屈折率変化の揺らぎを打ち消し、キャリア応答時間に左右されない光信号の強度に依存した非線形光学効果の非線形性を用いて全光信号処理を行う。
【選択図】図5
Description
ここで、λは入力光信号の波長、Leffは伝搬中の損失を考慮した実効長である。
(第1の実施形態)
図5は、本発明を具体化する全光信号処理デバイスの第1の実施形態を示す図である。図5に示す全光信号処理デバイスは、シリコン光導波路中を進行し、光パワーに依存した非線形光学効果による屈折率変化を利用した、マッハツェンダー干渉計の形態を有している。この全光信号処理デバイスの動作について説明する。本実施形態の全光信号処理デバイスにおいては入力ポート1に波長がλ1の信号光が入力され、入力ポート2に波長がλ2の制御光が入力される。この時の制御光信号の繰り返し周波数は、シリコン光導波路内における自由キャリアの応答時間よりも速い事を条件とする。
ポート2より入力される制御光は周期的な光信号とする。周期信号として用いるものは一例として、”11111111”、”01010101”、“00010001”のようなものであるとする。この時に’1’から次の’1’までの時間間隔はシリコン光導波路内における自由キャリアの応答時間よりも速い事を条件とする。この手法を用いる事で、光サンプリング回路、NRZ/RZ信号変換、または光信号処理再生回路(光2R/3R回路)などに利用可能である。
この時に、非線形位相シフトをΔφNLとすると、干渉後の出力光信号の光パワーPoutは導波路の損失が一切無いと仮定すると、入力パワーPinに対して、
図5のポート2より入力される制御光信号において、ランダムな伝送信号を伝搬させる場合における全光信号処理デバイスの動作について説明する。図7は、制御光にランダム信号を用いた場合における位相制御方法を説明する図である。この手法を用いる事で、例えば波長変換素子として利用が可能である。
図8は、本発明を具体化する全光信号処理デバイスの第2の実施形態を示す図である。図5に示す全光信号処理デバイスは、導波路中を進行する光強度依存の屈折率変化を利用するシリコン光導波路で構成されたマッハツェンダー干渉計の形態を利用するものである。この全光信号処理デバイスの動作について説明する。本実施形態の全光信号処理デバイスにおいては図8の入力ポート1に波長がλ1の信号光が入力され、入力ポート2に波長がλ2の制御光が入力される。入力ポート1から入力された信号光は3dBカプラ5によって上部導波路と下部導波路に均等に分配される。以下、制御光の信号に応じて次のように2パターンに分けるものとする。
上部導波路を伝搬する入力信号光は図8のポート2より入力された制御光によって相互位相変調を受けながら伝搬する。ポート2より入力される制御光は周期的な光信号とする。周期信号として用いるものは一例として、”11111111”、”01010101”、“00010001”のようなものであるとする。この時に’1’から次の’1’までの時間間隔はシリコン光導波路内における自由キャリアの応答時間よりも速い事を条件とする。この手法を用いる事で、光サンプリング回路、NRZ/RZ信号変換、または光信号処理再生回路(光2R/3R回路)などに利用可能である。
図8のポート2より入力される制御光信号において、ランダムな伝送信号を伝搬させる場合における全光信号処理デバイスの動作について説明する。図9は、制御光にランダム信号を用いた場合でのキャリア変動による位相成分補償原理を説明する図である。この手法を用いる事で、例えば波長変換素子として利用が可能である。制御光信号にランダムの伝送信号を用いる場合には、ポート5からポート8へと向かう入力信号光とポート8からポート5へ向かう制御光とのすれ違いを考える。このすれ違いの時定数をτsとし、シリコン光導波路内の自由キャリアの緩和時間をτcとし、τs<τcとなるようにする。一般に、すれ違いの時定数は以下のように近似できる事が知られている[非特許文献2参照]。
図10は、本発明を具体化する全光信号処理デバイスの第3の実施形態を示す図である。図10に示す全光信号処理デバイスは、ループ型線形導波路[非特許文献3参照]とシリコン光導波路を用いる。ポート1から入力された信号は3dBカプラ2によって左周りに伝搬する信号光3と右回りに伝搬する信号光4に分配される。3dBカプラ2から左周り3経由でシリコン光導波路端面7までの光学距離をL1、3dBカプラ2から右回り4経由でシリコン光導波路端面8までの光学距離をL2とすると、L1=L2満たすような構成とする。
ポート5より入力される制御光は周期的な光信号とする。周期信号として用いるものは一例として、”11111111”、”01010101”、“00010001”のようなものであるとする。この時に’1’から次の’1’までの時間間隔はシリコン光導波路内における自由キャリアの応答時間よりも速い事を条件とする。
図9のポート5より入力される制御光信号において、ランダムな伝送信号を伝搬させる場合における全光信号処理デバイスの動作について説明する。図11は、ループ型線形導波路による自由キャリアの緩和時間による位相差成分の補償手法を説明する図である。制御光にランダムの伝送信号を用いる場合には、左周りで伝搬する光3と制御光とのすれ違いを考える。このすれ違いの時定数をτsとし、シリコン光導波路内の自由キャリアの緩和時間をτcとし、τs<τcとなるようにする。一般に、すれ違いの時定数は以下のように近似できる事が知られている[非特許文献2参照]。
図12は本発明を具体化する全光信号処理デバイスの第4の実施形態を示す図である。図12に示す全光信号処理デバイスは、シリコン光導波路中を進行し、光パワーに依存した非線形光学効果による屈折率変化を利用したものである。この全光信号処理デバイスについて説明する。本実施形態の全光信号処理デバイスにおいては、入力ポート1に波長がλ1の信号光がcw光として入力され、入力ポート2に波長がλ2の制御光が入力される。この時の制御光信号の繰り返し周波数はシリコン光導波路における自由キャリアの応答時間よりも速い事を条件とする。この場合は、光位相変調素子としての利用が可能である。
Claims (4)
- 入力信号光が入力されるシリコン光導波路の非線形光学効果を用いて、そこから出力される出力信号光を制御信号光によって制御する全光信号処理デバイスにおいて、
前記入力信号光は第1の導波路と第2の導波路に分配され、
第1の導波路に接続されるシリコン導波路に制御信号光としてランダムな光パルス列の光信号を入射して、
第1の導波路を伝搬する入力信号光は該ランダムな光パルス列からなる制御信号光によって相互位相変調を受けながら伝搬して、該入力信号光は制御信号光の光パワーに依存した非線形位相シフトを受け、
第2の導波路は分配された入力信号光を、位相シフタを介して伝搬し、
前記位相シフタは、第2の導波路を伝搬した後の光信号の基準位相と第1の導波路を伝搬した光信号の基準位相との間の位相差ずれΔφを補償するために、時間的に制御し、自由キャリアによる屈折率変化の揺らぎを打ち消し、
制御光信号の光パワーを調節する事によって、第1の導波路伝搬後の信号光の光パワーが最大となる点での位相と最小となる点での位相差を操作し、かつ、第1及び第2の導波路の導波路長を設定する事によって両導波路での位相差によって、
第1の導波路で前記非線形位相シフトを受けた前記入力信号光と第2の導波路に位相シフタを介して伝搬した当該入力信号光をカプラにより干渉させて合波し、当該合波信号を出力光信号として出力することを特徴とする全光信号処理デバイス。 - 入力信号光が入力されるシリコン光導波路の非線形光学効果を用いて、そこから出力される出力信号光を制御信号光によって制御する全光信号処理デバイスにおいて、
前記入力信号光は第1の導波路と第2の導波路に分配され、
第1の導波路に接続されるシリコン導波路に制御信号光としてランダムな光パルス列の光信号を入射して、
第1の導波路を伝搬する入力信号光は該ランダム光パルス列からなる制御信号光によって相互位相変調を受けながら伝搬して、該入力信号光は制御信号光の光パワーに依存した非線形位相シフトを受け、
第2の導波路は分配された入力信号光を伝搬し、
第1の導波路の屈折率変化量を第2の導波路と合わせるため、前記制御信号光と同じ制御信号光を第2の導波路に逆向きで入射する事で、第1の導波路と第2の導波路のキャリア密度を揃え、
第2導波路でのすれ違いの時定数を制御する事によって第1導波路で起きる自由キャリア密度のゆらぎを相殺し、
制御光信号の光パワーを調節する事によって、第1の導波路伝搬後の信号光の光パワーが最大となる点での位相と最小となる点での位相差を操作し、かつ、第1及び第2の導波路の導波路長を設定する事によって両導波路での位相差によって、
第1の導波路で前記非線形位相シフトを受けた前記入力信号光と第2の導波路に伝搬し前記キャリア密度を揃えた当該入力信号光の光信号をカプラにより干渉させて合波し、当該合波信号を出力光信号として出力することを特徴とする全光信号処理デバイス。 - 入力信号光が入力されるシリコン光導波路の非線形光学効果を用いて、そこから出力される出力信号光を制御信号光によって制御する全光信号処理デバイスにおいて、
前記入力信号光をカプラによって分配して、第1のループ型線形導波路及び第2のループ型線形導波路を介して前記シリコン光導波路の両側に入力し、
第1のループ型線形導波路に接続される導波路に制御信号光としてランダムな光パルス列の光信号を入射して、
第1のループ型線形導波路を伝搬する入力信号光はランダム光パルス列からなる制御信号光と同方向に伝搬する事によって相互位相変調を受けながら伝搬し、
第2のループ型線形導波路は分配された入力信号光を伝搬し、入力された制御光信号とは逆方向に伝搬し、
第1及び第2のループ型線形導波路間において前記制御信号光と第2のループ型線形導波路に分配された入力信号光とのすれ違いの時定数を制御する事によって第1のループ型線形導波路を伝搬する入力信号光が前記制御信号光と同方向で伝搬した際に発生する自由キャリア密度のゆらぎを相殺し、
シリコン光導波路伝搬後の光信号は再度前記カプラで干渉を起こし、自由キャリア数の変動による影響を受けない状態にして、制御光信号と時間的に重なり合った部分の入力光信号だけが出力されることを特徴とする全光信号処理デバイス。 - 入力信号光が入力されるシリコン光導波路の非線形光学効果を用いて、そこから出力される出力信号光を制御信号光によって制御する全光信号処理デバイスにおいて、
制御信号光としてランダムな光パルス列の光信号を入射して、
前記入力信号光とランダムな光パルス列からなる前記制御信号光はカプラによって合波され、その後シリコン光導波路を伝搬するcw光である入力信号光は、前記ランダムな光パルス列からなる制御信号光によって相互位相変調を受けながら伝搬して、該入力信号光は制御信号光の光パワーに依存した非線形位相シフトを受け、
さらに前記制御信号光と同じ制御信号光を該シリコン光導波路へ逆向きに入射する事で、キャリア数の変動による影響を受けない状態にして、前記制御光信号の光パワーに依存した位相変調効果を前記入力光信号が受け、出力信号光として出力されることを特徴とする全光信号処理デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013118779A JP5522703B2 (ja) | 2013-06-05 | 2013-06-05 | 全光信号処理デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013118779A JP5522703B2 (ja) | 2013-06-05 | 2013-06-05 | 全光信号処理デバイス |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009040222A Division JP5435544B2 (ja) | 2009-02-24 | 2009-02-24 | 全光信号処理デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013200575A true JP2013200575A (ja) | 2013-10-03 |
| JP5522703B2 JP5522703B2 (ja) | 2014-06-18 |
Family
ID=49520814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013118779A Active JP5522703B2 (ja) | 2013-06-05 | 2013-06-05 | 全光信号処理デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5522703B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9804327B1 (en) | 2016-04-08 | 2017-10-31 | Electronics And Telecomunications Research Institute | Phase error compensating apparatus |
| CN109254470A (zh) * | 2018-09-29 | 2019-01-22 | 华南师范大学 | 基于非线性材料介质的全光控制逻辑门器件 |
| CN115933169A (zh) * | 2022-11-09 | 2023-04-07 | 无锡芯光互连技术研究院有限公司 | 一种90°光混频器的相位消除方法及系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6068321A (ja) * | 1983-09-26 | 1985-04-18 | Nippon Telegr & Teleph Corp <Ntt> | 光スイツチ |
| JP2005084081A (ja) * | 2003-09-04 | 2005-03-31 | Kddi Corp | 光学装置及び光処理方法 |
-
2013
- 2013-06-05 JP JP2013118779A patent/JP5522703B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6068321A (ja) * | 1983-09-26 | 1985-04-18 | Nippon Telegr & Teleph Corp <Ntt> | 光スイツチ |
| JP2005084081A (ja) * | 2003-09-04 | 2005-03-31 | Kddi Corp | 光学装置及び光処理方法 |
Non-Patent Citations (1)
| Title |
|---|
| JPN6013059291; OPTICS EXPRESS Vol.12,No.17, 20040823, 4094-4102 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9804327B1 (en) | 2016-04-08 | 2017-10-31 | Electronics And Telecomunications Research Institute | Phase error compensating apparatus |
| CN109254470A (zh) * | 2018-09-29 | 2019-01-22 | 华南师范大学 | 基于非线性材料介质的全光控制逻辑门器件 |
| CN109254470B (zh) * | 2018-09-29 | 2024-05-31 | 华南师范大学 | 基于非线性材料介质的全光控制逻辑门器件 |
| CN115933169A (zh) * | 2022-11-09 | 2023-04-07 | 无锡芯光互连技术研究院有限公司 | 一种90°光混频器的相位消除方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5522703B2 (ja) | 2014-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Liu et al. | Design of ultra compact all-optical XOR, XNOR, NAND and OR gates using photonic crystal multi-mode interference waveguides | |
| Zhang et al. | Design and analysis of all-optical XOR gate using SOA-based Mach–Zehnder interferometer | |
| Zhang et al. | Silicon-based microring resonator modulators for intensity modulation | |
| Rakshit et al. | Silicon micro-ring resonator-based all-optical digital-to-analog converter | |
| Lovkesh et al. | The design of a reconfigurable all-optical logic device based on cross-phase modulation in a highly nonlinear fiber | |
| Kotb et al. | 320 Gb/s all-optical XOR gate using semiconductor optical amplifier-Mach–Zehnder interferometer and delayed interferometer | |
| Singh et al. | Design and analysis of all-optical inverter using SOA-based Mach–Zehnder interferometer | |
| Yin et al. | All-optical logic gate for XOR operation between 40-Gbaud QPSK tributaries in an ultra-short silicon nanowire | |
| Araújo et al. | Two all-optical logic gates in a single photonic interferometer | |
| Sasikala et al. | Performance analysis of multilogic all-optical structure based on nonlinear signal processing in SOA | |
| Ye et al. | All-optical NAND gate using integrated SOA-based Mach–Zehnder interferometer | |
| JP5522703B2 (ja) | 全光信号処理デバイス | |
| Chen et al. | Chip‐Scale Dispersion Compensation of High‐Speed Data–Recent Progress and Future Perspectives | |
| JP5435544B2 (ja) | 全光信号処理デバイス | |
| Astar et al. | Tunable wavelength conversion by XPM in a silicon nanowire, and the potential for XPM-multicasting | |
| Truong et al. | All-optical switch based on 1× 3 multimode interference couplers | |
| Bahadoran et al. | Bifurcation behaviors generated by Panda‐ring control circuit | |
| Juleang et al. | Highly secured optical communication by optical key and identification address | |
| Filho et al. | All-optical logic gates and Boolean expressions in a photonic Mach–Zehnder interferometer | |
| Singh et al. | Semiconductor-optical-amplifier Mach-Zehnder interferometer based optical networks | |
| Janyani | Modeling of a 2x2 electro-optic Mach-Zehnder Interferometer optical switch with s-bend arms | |
| Zheng | On the SOA-based MZI all-optical logic gates for all-optical networks | |
| Fok et al. | Switching based on optical nonlinear effects | |
| Le et al. | High bandwidth all-optical 3× 3 switch based on multimode interference structures | |
| Ndujiuba et al. | Analysis and applications of nonlinearities in optical fibres in wavelength division multiplexed systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140402 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5522703 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
