JP2013201210A - 固体撮像装置 - Google Patents

Abstract

【課題】１つの実施形態は、例えば、光電変換部の光電変換効率を向上でき、暗電流を低減できる固体撮像装置を提供することを目的とする。
【解決手段】１つの実施形態によれば、光電変換部を有する固体撮像装置が提供される。光電変換部は、第１の半導体層、第２の半導体層、及び第３の半導体層を有する。固体撮像装置では、Ｄ_２ｍ３／Ｌ_２ｍ３×ｎ_ｉ３ ^２／Ｎ_２＜Ｄ_１Ｍ２／Ｌ_１Ｍ２×ｎ_ｉ２ ^２／Ｎ_２かつ、Ｄ_１ｍ１／Ｌ_１ｍ１×ｎ_ｉ１ ^２／Ｎ_１＜Ｄ_１ｍ２／Ｌ_１ｍ２×ｎ_ｉ２ ^２／Ｎ_１が成り立つ。
【選択図】図１

Description

本発明の実施形態は、固体撮像装置に関する。

固体撮像装置では、複数の光電変換部のそれぞれが入射した光に応じた電荷を発生させて蓄積し、蓄積された電荷を複数の光電変換部から読み出すことにより、画像信号を得る。このとき、画像信号により得られる画像の画質を向上させるためには、各光電変換部について、光電変換効率を向上させることと、暗電流を低減させることとが望まれる。

特開２００８−１０３６６７号公報

１つの実施形態は、例えば、光電変換部の光電変換効率を向上でき、暗電流を低減できる固体撮像装置を提供することを目的とする。

１つの実施形態によれば、光電変換部を有する固体撮像装置が提供される。光電変換部は、第１の半導体層、第２の半導体層、及び第３の半導体層を有する。第１の半導体層は、第１の導電型の半導体層である。第２の半導体層は、第１の半導体層に隣接して配されている。第２の半導体層は、第１の導電型の半導体層である。第３の半導体層は、第２の半導体層に隣接して配されている。第３の半導体層は、第２の導電型の半導体層である。第２の導電型は、第１の導電型と反対導電型である。第２の半導体層の材料の可視光に対する吸収係数は、第３の半導体層の材料の可視光に対する吸収係数より高い。固体撮像装置では、第１の半導体層の少数キャリアの拡散係数をＤ_１ｍ１とし、第１の半導体層の少数キャリアの拡散長をＬ_１ｍ１とし、第１の半導体層の真性キャリア濃度をｎ_ｉ１とし、第１の半導体層の不純物濃度をＮ_１とし、第２の半導体層の少数キャリアの拡散係数をＤ_１ｍ２とし、第２の半導体層の多数キャリアの拡散係数をＤ_１Ｍ２とし、第２の半導体層の少数キャリアの拡散長をＬ_１ｍ２とし、第２の半導体層の多数キャリアの拡散長をＬ_１Ｍ２とし、第２の半導体層の真性キャリア濃度をｎ_ｉ２とし、第３の半導体層の少数キャリアの拡散係数をＤ_２ｍ３とし、第３の半導体層の少数キャリアの拡散長をＬ_２ｍ３とし、第３の半導体層の真性キャリア濃度をｎ_ｉ３とし、第３の半導体層の不純物濃度をＮ_２とするとき、Ｄ_２ｍ３／Ｌ_２ｍ３×ｎ_ｉ３ ^２／Ｎ_２＜Ｄ_１Ｍ２／Ｌ_１Ｍ２×ｎ_ｉ２ ^２／Ｎ_２かつ、Ｄ_１ｍ１／Ｌ_１ｍ１×ｎ_ｉ１ ^２／Ｎ_１＜Ｄ_１ｍ２／Ｌ_１ｍ２×ｎ_ｉ２ ^２／Ｎ_１が成り立つ。

実施形態における光電変換部の構成を示す図。 実施形態及び比較例における光電変換部の構成を示す図。 実施形態及び比較例における光電変換部の構成を示す図。 実施形態及び比較例における光電変換部の動作を示す図。 実施形態及び比較例における光電変換部の動作を示す図。 実施形態及び比較例における光電変換部の動作を示す図。 実施形態及び比較例における光電変換部の動作を示す図。 実施形態及び比較例における光電変換部の動作を示す図。 実施形態及び比較例における光電変換部の動作を示す図。 実施形態及び比較例における光電変換部の動作を示す図。 実施形態及び比較例における光電変換部の動作を示す図。 実施形態及び比較例における光電変換部の動作を示す図。 実施形態における光電変換部内の不純物プロファイルを示す図。 実施形態の変形例における光電変換部の構成を示す図。 実施形態の他の変形例における光電変換部の構成を示す図。 実施形態の他の変形例における光電変換部の構成を示す図。 実施形態の他の変形例における光電変換部の構成を示す図。 実施形態の他の変形例における光電変換部の構成を示す図。 実施形態の他の変形例における光電変換部の構成を示す図。 実施形態における光電変換部を適用した固体撮像装置の構成を示す図。 実施形態における光電変換部を適用した固体撮像装置の他の構成を示す図。 実施形態における光電変換部を適用した固体撮像装置の他の構成を示す図。 実施形態における光電変換部を適用した固体撮像装置の他の構成を示す図。 実施形態における光電変換部を適用した固体撮像装置の他の構成を示す図。 混色について説明するための図。 光の波長と吸収係数・侵入長との関係を示す図。 比較例を示す図。 暗電流について説明するための図。 固体撮像装置の基本構成について説明するための図。 実施形態における光電変換部内のバンド構造を示す図。

以下に添付図面を参照して、実施形態にかかる固体撮像装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

（実施形態）
実施形態にかかる固体撮像装置ＳＩＳについて説明する。

固体撮像装置ＳＩＳは、例えばＣＭＯＳイメージセンサ又はＣＣＤイメージセンサであり、固体撮像装置ＳＩＳでは、複数の画素が１次元的に又は２次元的に配列されている。複数の画素のそれぞれは、光電変換部を有する。すなわち、固体撮像装置ＳＩＳでは、複数の光電変換部のそれぞれが光電変換を行い、入射した光に応じた電荷を発生させて蓄積し、蓄積された電荷を複数の光電変換部から読み出すことにより、画像信号を得る。このとき、画像信号により得られる画像の画質を向上させるためには、各光電変換部について、光電変換効率を向上させることと、暗電流を低減させることとが望まれる。

なお、固体撮像装置ＳＩＳの基本構成として、例えば、２００４年ごろまでは、図２８（ａ）に示すような、ＣＣＤイメージセンサが主流であり、例えば、２００４年以降２００９年ごろまでは、図２８（ｂ）に示すような、半導体基板の表面側から光を入射させる表面照射型（ＦＳＩ）ＣＭＯＳイメージセンサが主流である。現在は、画素微細化が進んで１画素当たりの入射フォトン数が減少している実情に即して、図２８（ｃ）に示すような、配線に邪魔されず入射光を受光できるように、半導体基板の裏面側から光を入射させる裏面照射型（ＢＳＩ）ＣＭＯＳイメージセンサが注目されつつある。固体撮像装置の基本構成が図２８（ａ）〜図２８（ｃ）のいずれであっても、（ＣＭＯＳイメージセンサとＣＣＤイメージセンサとで電荷を転送するための構成に違いがあるとしても、）各光電変換部の構成は同様であり、各光電変換部に要求される性能も同様であり、各光電変換部について、光電変換効率を向上させることと、暗電流を低減させることとが望まれる。以下では、固体撮像装置の基本構成が裏面照射型（ＢＳＩ）ＣＭＯＳイメージセンサ（図２８（ｃ）参照）である場合について例示的に説明することもあるが、本実施形態の考え方は、固体撮像装置の基本構成が他の場合であっても同様に適用できる。

固体撮像装置における各光電変換部として、例えば、Ｐ型の半導体層とＮ型の半導体層とを接合し、ＰＮ接合界面近傍で光電変換を行うように構成したフォトダイオードが挙げられる。フォトダイオードは、ＳｉでのＰＮ接合ダイオードが主流である。

近年では、固体撮像装置ＳＩＳの高解像度化への要求を満たすために、画素の微細化が進められつつあり、それに伴い、画素を構成するフォトダイオードの間隔も狭くなる傾向にある。画素の微細化が進むとともに、斜め入射光に対する隣接画素間の混色によるノイズ劣化は深刻な問題になりつつある。例えば図２４（ｂ）に示すように、画素Ｐ８０１の隣接画素Ｐ８０２に入射した斜め入射光Ｌ８０１は、隣接画素Ｐ８０２のフォトダイオード８１１の半導体領域８１１ｂを通過して画素Ｐ８０１のフォトダイオード８１１の半導体領域８１１ｂまで到達するので、斜め入射光による画素Ｐ８０１、Ｐ８０２間の混色が発生しやすい。すなわち、斜め入射光に対する隣接画素間の混色を抑えることが困難である。

それに対して、幾何学的な考察から、この混色を抑えるためには、フォトダイオードを薄くすればよいと考えられる。例えば図２４（ａ）に示すように、フォトダイオード９１１における半導体領域９１１ｂの厚さＤ９１１をフォトダイオード８１１における半導体領域８１１ｂの厚さＤ８１１より薄くすると、画素Ｐ１の隣接画素Ｐ２に入射した斜め入射光Ｌ１は、隣接画素Ｐ２のフォトダイオード９１１の半導体領域９１１ｂを通過しても画素Ｐ１のフォトダイオード９１１の半導体領域９１１ｂまで到達しにくいので、斜め入射光による画素Ｐ１、Ｐ２間の混色が発生しにくい。すなわち、斜め入射光に対する隣接画素間の混色を抑えることができる。

フォトダイオードを薄く作るということは、光電変換をつかさどる半導体の体積が小さくなることを意味するから、光電変換特性の悪化につながる可能性がある。全部Ｓｉで作られたフォトダイオードでは赤色側の光吸収の進入長を考慮すると、３〜４μｍほどの厚みが必要となる。すなわち、全部Ｓｉで作られたフォトダイオードを闇雲に薄くすることは、混色の問題を解決するものの、光電変換特性の悪化につながる。

ところが、図２５（ｃ）の表に示すように、バンドの遷移構造が同一（間接遷移か直接遷移か）の下では、バンドギャップＥｇが小さい材料ほど光吸収係数が高い傾向にある。これを利用すれば、光電変換特性を保った上でフォトダイオードを薄くすることが可能であると推測される。すなわち光吸収係数が高いということは、単位膜厚あたりの光電変換効率が高いことを意味するので、光電変換効率を従来と同様に維持しながらフォトダイオードを薄くすることが可能であると推測される（図２５（ａ）、（ｂ）参照）。例えば、図２６（ｂ）に示すように、フォトダイオードＰＤ９００において、アノード電極ＡＮとカソード電極ＣＡとの間でＰ型の半導体層９０２とＮ型の半導体層９０３とを接合させる際に、半導体層９０２の材料（例えば、Ｓｉ_１−ｘＧｅ_ｘ、０＜ｘ≦１）の光吸収係数を半導体層９０３の材料（例えば、Ｓｉ）の光吸収係数より高くすれば、フォトダイオードＰＤ８００を全てＳｉで形成する場合（図２６（ａ）に示すＰ型の半導体層８０２とＮ型の半導体層８０３とをいずれもＳｉで形成する場合）よりも、同等の光電変換特性が得られるようなフォトダイオードの厚みを薄くできる。

しかしながら、図２６（ｂ）に示すフォトダイオードＰＤ９００は、あくまで「フォトダイオード厚を薄くして解決する混色」と「フォトダイオード厚を薄くして悪化する光電変換効率（あるいは可視光吸収効率）」とのトレードオフを適切化するための形態である。図２６（ｂ）に示すフォトダイオードＰＤ９００においては、Ｓｉよりも光吸収係数が高いＳｉ_１−ｘＧｅ_ｘ（０＜ｘ≦１）を導入した場合に発生し得る「暗電流の増加」に関して考慮されていない。なお、以下の説明においては、フォトダイオードの特性をモデル的に考察するためにフォトダイオードにおけるアノード側の半導体層にアノード電極ＡＮがさらに接続され、カソード電極側の半導体層にカソード電極ＣＡがさらに接続された形態（例えば、図２６（ａ）、（ｂ）に示すような形態）を扱うが、アノード電極ＡＮ及びカソード電極ＣＡは、実装上必ずしも必要なわけではない。

ここで暗電流について説明する。暗電流とは、下記の数式１に示されるように、フォトダイオードにおけるＰＮ接合部に流れ込む少数キャリアの拡散（ドリフト）項（＝右辺第一項）とＰＮ接合部のトラップに起因する生成電流項（＝右辺第二項）の和で示される、フォトダイオードのリバースバイアス側電流のことである。
Ｊ_ｒｅｖ＝Ｊ_ｄｉｆｆ＋Ｊ_ＧＲ
＝ｑ√（Ｄ／τ）×ｎ_ｉ ^２／Ｎ_ｄｏｐｅ＋ｑｎ_ｉＷ／τ_ｇ
＝（少数キャリア拡散項）＋（トラップ起因生成電流項）・・・数式１

数式１において、ｑは電荷素量、Ｄ、τは少数キャリアの拡散係数と拡散寿命、ｎ_ｉは真性キャリア濃度、Ｎ_ｄｏｐｅは少数キャリアの供給源となる領域の不純物濃度、ＷはＰＮ接合の空乏層幅、τ_ｇはトラップを介して生成される生成電流の生成時間（あるいはトラップに捕獲されたキャリアの寿命）を意味する。なお、数式１では「フォトダイオードが全て同一の材料で作られていること」、かつ、「アノード電極ＡＮ側のアクセプタ濃度Ｎ_Ａ＞＞カソード電極ＣＡ側のドナー濃度Ｎ_Ｄの大小関係が成立していること」が想定されていることに注意したい。

さて、拡散の緩和時間と運動量緩和時間を同一とみなすと、拡散係数Ｄと拡散長Ｌ、拡散寿命τ、少数キャリアの有効質量ｍ＊の間に
Ｄ＝μｋ_ＢＴ／ｑ＝ｑτ／ｍ^＊×ｋ_ＢＴ／ｑ， Ｌ＝√（Ｄτ）・・・数式２
が成立することに注意すれば、数式１の第一項の少数キャリアの拡散に関する項は、
Ｊ_ｄｉｆｆ＝ｑ×Ｄ_ｐ／Ｌ_ｐ×ｎ_ｉ ^２／Ｎ_Ｄ＋ｑ×Ｄ_ｎ／Ｌ_ｎ×ｎ_ｉ ^２／Ｎ_Ａ
＝ｑ｛√（ｋ_ＢＴ／ｍ^＊ _ｐ）×ｎ_ｉ ^２／Ｎ_Ｄ
＋√（ｋ_ＢＴ／ｍ^＊ _ｎ）×ｎ_ｉ ^２／Ｎ_Ａ｝ ・・・数式３
のように整理される。ここでｋ_Ｂはボルツマン定数、Ｔは動作温度を意味する。また、下付きの添え字ｎ，ｐはそれぞれ電子、ホールを意味する。

また、真性キャリア濃度ｎ_ｉは、バンドギャップＥｇと次の数式４に示す関係を持つことにも注意する。
ｎ_ｉ∝ｅｘｐ（−Ｅ_ｇ／（２ｋ_ＢＴ））・・・数式４
つまり、図２６（ｂ）に示すフォトダイオードＰＤ９００における例えばＰ型の半導体層９０２の材料、すなわちＳｉよりも光吸収効率が高い材料として、ＳｉよりもバンドギャップＥｇが小さい材料（例えば、Ｓｉ_１−ｘＧｅ_ｘ、０＜ｘ≦１）を導入すると、Ｐ型の半導体層９０２において、キャリアの有効質量が小さくなることと、真性キャリア濃度ｎ_ｉが増加することで、数式３に示される少数キャリアの拡散に応じた暗電流成分Ｊ_ｄｉｆｆが大きな値になり、すべてＳｉで作られたフォトダイオードＰＤ８００（図２６（ａ）参照）よりも暗電流が増加する傾向にある。

本発明者は、このことを確認するために、不純物濃度Ｎ_ｄｏｐｅがほぼ同じ状況の下で（アクセプタ濃度Ｎ_Ａがほぼ共通の下で）、Ｐ型の半導体層９０２をＧｅ分率２０〜３０％（すなわち、ｘ＝０．２〜０．３）程度のＳｉ_１−ｘＧｅ_ｘとして図２６（ｂ）に示すようなフォトダイオードＰＤ９００を試作するとともに、その比較対象として図２６（ａ）に示すようなフォトダイオードＰＤ８００を試作して、フォトダイオードの室温におけるＩ−Ｖ特性の評価を行った。その結果、図２７に示すように、全てＳｉで形成したフォトダイオードＰＤ８００（「ａｌｌ Ｓｉ ＰＤ実測」）に比べて、Ｐ型の半導体層９０２をＳｉよりもバンドギャップＥｇが小さい材料にしたフォトダイオードＰＤ９００（「ＳｉＧｅ／Ｓｉ ＰＤ実測」）において、暗電流が３桁程度（１０００倍程度）増大した。

これに関して考察する。上記した「アノード電極ＡＮ側のアクセプタ濃度Ｎ_Ａ＞＞カソード電極ＣＡ側のドナー濃度Ｎ_Ｄの大小関係が成立していること」という想定を当てはめ、数式３のアノード電極ＡＮ側の半導体層の少数キャリアに相当する項を変形すると、
√（ｋ_ＢＴ／ｍ^＊ _ｐ）×ｎ_ｉ ^２／Ｎ_Ａ∝√（μ_ｎ）ｎ_ｉ ^２／Ｎ_Ａ
≒√（μ_ｎ）／Ｎ_Ａ×ｅｘｐ（−Ｅ_ｇ／（ｋ_ＢＴ））・・・数式５
である。数式５に、Ｓｉのｂｕｌｋ真性電子移動度μ_ｎＳｉには１４５０ｃｍ^２／Ｖｓｅｃを、ＳｉＧｅの真性電子移動度には、Ｇｅのｂｕｌｋ真性電子移動度を３９００ｃｍ^２／ＶｓｅｃとしてＧｅ分率に対して移動度の線形関係を仮定したμ_{ｎＳｉＧｅ}＝１４５０＊０．７＋３９００＊０．３＝２１８５ｃｍ^２／Ｖｓｅｃを代入する。そして、同様に線形関係を仮定して、ＳｉのバンドギャップＥｇ_si＝１．１２ｅＶに対して、ＳｉＧｅのバンドギャップＥｇ_ＳｉＧｅ＝１．１２＊０．７＋０．６９＊０．３＝０．９９ｅＶを数式５に代入する。ＳｉとＳｉＧｅの移動度比が不純物濃度Ｎ_ｄｏｐｅによらないという粗い見積りでは、少数キャリア拡散に関する積の数式３の比は、数式５の比に還元され、
√（μ_{ｎＳｉＧｅ}）×ｅｘｐ（−Ｅｇ_ＳｉＧｅ／（ｋ_ＢＴ））／√（μ_ｎＳｉ）×ｅｘｐ（−Ｅｇ_si／（ｋ_ＢＴ））＝１８０＝（２桁）・・・数式６
となるので、数式見積り上は、暗電流比は二桁程度増大してしまうと予想される。一方、図２７を見ると、ＳｉＧｅを導入することで３桁程度（１０００倍程度）増大してしまうことが認められる。すなわち、ＳｉＧｅを導入することで、実験的にも理論的にも暗電流は増大することが確認された。

増大比が数式５及び数式６の理論と定量的に異なる理由は、Ｓｉ基板との格子不整合等の理由でトラップサイトがヘテロ界面に存在し、数式１中のトラップ起因の生成電流項が増えていることなどが想定しうる。

さて、上記ではＳｉよりも光吸収効率が高い材料として、ＳｉよりもバンドギャップＥｇが小さいＳｉ_１−ｘＧｅ_ｘ（０＜ｘ≦１）の導入を例に説明している。しかしながら、図２５（ａ）〜（ｃ）に示されるように、例えばＩｎ_ｘＧａ_１−ｘＡｓやＩｎＰなど、ＳｉよりもバンドギャップＥｇが大きい高光吸収材料もありうる。その場合でも肝要なのは、単にバンドギャップＥｇの大小の議論ではなく、数式３に規定された電流輸送に関連した、少数キャリアの不純物濃度Ｎ_ｄｏｐｅ、拡散係数Ｄ、拡散長Ｌ、及び真性キャリア濃度ｎ_ｉによる関係式
Ｄ／Ｌ×ｎ_ｉ ^２／Ｎ_ｄｏｐｅ・・・数式７
の大小関係である。数式７の関係式が、例えば全てＳｉで作成した場合よりも大きいと、やはり全てＳｉで作成したよりも暗電流が増加してしまうことに注意したい。

このような暗電流の増加は、光信号がない暗時であるにもかかわらず光信号が入った「ＯＮ」であると解釈されて信号増幅がされる、いわゆる「暗時ノイズ」の増加につながる。すなわち、「混色」と「光電変換効率」のトレードオフは、図２６（ｂ）に示すようなＳｉ_１−ｘＧｅ_ｘ（０＜ｘ≦１）の導入で解決できるものの、それらと「暗電流」トレードオフの解決に関しては、図２６（ｂ）に示す形態では必ずしも解決できない傾向にある。

そこで、本実施形態では、図１に示すように、半導体層３とより光吸収係数の高い半導体層２とでＰＮ接合を形成した構成（例えば、図２６（ｂ）参照）をベースとして、数式７の関係式が半導体層２より小さい半導体層１をさらに追加することで、暗電流の低減を図る。

具体的には、本実施形態にかかる固体撮像装置ＳＩＳは、複数の画素Ｐを備える。各画素Ｐは、光電変換部ＰＤを有する。光電変換部ＰＤは、例えばＰＮ接合界面を有し、受けた光をＰＮ接合界面近傍で光電変換し、光に応じた電荷を発生させて蓄積する。

各画素Ｐの光電変換部ＰＤは、図１に示すように、第１の半導体層１、第２の半導体層２、及び第３の半導体層３を有する。なお、図１には半導体基板を示していないが、光電変換部ＰＤでは、例えば、第１の半導体層１側が半導体基板の表面側であり、第３の半導体層３側が半導体基板の裏面側である。

第１の半導体層１は、第２の半導体層２に隣接して配されている。第１の半導体層１は、例えば、第２の半導体層２の主面２ａに配されている。第１の半導体層１は、例えば、第１の導電型（例えば、Ｐ型）の不純物を含む半導体（例えば、Ｓｉ）で形成されている。Ｐ型の不純物は、例えば、ボロンである。第１の半導体層１の材料（例えば、Ｓｉ）のバンドギャップは、例えば、第３の半導体層３の材料（例えば、Ｓｉ）のバンドギャップと均等である。

第２の半導体層２は、第１の半導体層１に隣接して配されている。第２の半導体層２は、例えば、主面２ａ及び主面２ｂを有する。主面２ｂは、主面２ａの反対側の主面である。第２の半導体層２は、例えば、第１の導電型（例えば、Ｐ型）の不純物を含む半導体（例えば、Ｓｉ_１−ｘＧｅ_ｘ、０＜ｘ≦１）で形成されている。Ｐ型の不純物は、例えば、ボロンである。また、第２の半導体層２の材料（例えば、Ｓｉ_１−ｘＧｅ_ｘ、０＜ｘ≦１）の可視光に対する吸収係数は、第３の半導体層３の材料（例えば、Ｓｉ）の可視光に対する吸収係数より高い（図２５（ａ）〜（ｃ）参照）。第２の半導体層２の材料（例えば、Ｓｉ_１−ｘＧｅ_ｘ、０＜ｘ≦１）のバンドギャップは、例えば、第１の半導体層１の材料（例えば、Ｓｉ）のバンドギャップより小さく、かつ、第３の半導体層３の材料（例えば、Ｓｉ）のバンドギャップより小さい。

なお、第２の半導体層２の材料の可視光に対する吸収係数が第３の半導体層３の材料の可視光に対する吸収係数より高ければ、第２の半導体層２の材料は、そのバンドギャップが第３の半導体層３の材料（例えば、Ｓｉ）のバンドギャップより大きいもの（例えば、Ｉｎ_ｘＧａ_１−ｘＡｓやＩｎＰなど）であってもよい（図２５（ａ）〜（ｃ）参照）。

第３の半導体層３は、第２の半導体層２に隣接して配されている。例えば、第３の半導体層３は、第１の半導体層１と反対側で第２の半導体層２に隣接して配されている。例えば、第３の半導体層３は、第２の半導体層２の主面２ｂに配されている。第３の半導体層３は、例えば、第２の導電型（例えば、Ｎ型）の不純物を含む半導体（例えば、Ｓｉ）で形成されている。Ｎ型の不純物は、例えば、リン又は砒素である。第３の半導体層３の材料（例えば、Ｓｉ）のバンドギャップは、例えば、第１の半導体層１の材料（例えば、Ｓｉ）のバンドギャップと均等である。

第２の導電型は、第１の導電型と反対導電型である。すなわち、光電変換部ＰＤでは、第２の半導体層２と第３の半導体層３との界面がＰＮ接合界面として機能する。
この固体撮像装置ＳＩＳでは、
Ｄ_２ｍ３／Ｌ_２ｍ３×ｎ_ｉ３ ^２／Ｎ_２＜Ｄ_１Ｍ２／Ｌ_１Ｍ２×ｎ_ｉ２ ^２／Ｎ_２・・・数式８
かつ、
Ｄ_１ｍ１／Ｌ_１ｍ１×ｎ_ｉ１ ^２／Ｎ_１＜Ｄ_１ｍ２／Ｌ_１ｍ２×ｎ_ｉ２ ^２／Ｎ_１・・・数式９
が成り立つ。

数式８、９において、第１の半導体層１の少数キャリアの拡散係数をＤ_１ｍ１とし、第１の半導体層１の少数キャリアの拡散長をＬ_１ｍ１とし、第１の半導体層１の真性キャリア濃度をｎ_ｉ１とし、第１の半導体層１の不純物濃度をＮ_１としている。また、第２の半導体層２の少数キャリアの拡散係数をＤ_１ｍ２とし、第２の半導体層２の多数キャリアの拡散係数をＤ_１Ｍ２とし、第２の半導体層２の少数キャリアの拡散長をＬ_１ｍ２とし、第２の半導体層２の多数キャリアの拡散長をＬ_１Ｍ２とし、第２の半導体層２の真性キャリア濃度をｎ_ｉ２としている。また、第３の半導体層３の少数キャリアの拡散係数をＤ_２ｍ３とし、第３の半導体層３の少数キャリアの拡散長をＬ_２ｍ３とし、第３の半導体層３の真性キャリア濃度をｎ_ｉ３とし、第３の半導体層３の不純物濃度をＮ_２としている。なお、添え字として、第１の導電型の少数キャリアを「１ｍ」で表し、第１の導電型の多数キャリアを「１Ｍ」で表し、第２の導電型の少数キャリアを「２ｍ」で表している。

あるいは、第１の半導体層１の少数キャリアの移動度をμ_１ｍ１とし、第２の半導体層２の少数キャリアの移動度をμ_１ｍ２とし、第２の半導体層２の多数キャリアの移動度をμ_１Ｍ２とし、第３の半導体層３の少数キャリアの移動度をμ_２ｍ３とすると、数式２，３で述べた関係から、これらを用いて数式８、９を書き直すことができて、数式１０、１１のようになる。すなわち、固体撮像装置ＳＩＳでは、
√（μ_２ｍ３）×ｎ_ｉ３ ^２／Ｎ_２＜√（μ_１Ｍ２）×ｎ_ｉ２ ^２／Ｎ_２・・・数式１０
かつ、
√（μ_１ｍ１）×ｎ_ｉ１ ^２／Ｎ_１＜√（μ_１ｍ２）×ｎ_ｉ２ ^２／Ｎ_１・・・数式１１
が成り立つ。

言い換えると、固体撮像装置ＳＩＳでは、各光電変換部ＰＤにおいて、第２の半導体層２の材料・構造を、第１の半導体層１の材料・構造や第３の半導体層３の材料・構造との関係で、数式８かつ数式９を満たすように、あるいは、数式１０かつ数式１１を満たすように、構成する。これにより、例えば、第１の半導体層１を、第２の半導体層２に対して暗電流を抑制するためのバリア（少数キャリア拡散流入を防ぐ障壁）として機能させることができる。なお、以下では、第１の半導体層１を第２の半導体層２に対するバリア（少数キャリア拡散流入を防ぐ障壁）として機能する層という意味でバリア層と呼ぶことがある。

より具体的には、固体撮像装置ＳＩＳは、例えば裏面照射型（ＢＳＩ）ＣＭＯＳイメージセンサ（図２８（ｃ）参照）であり、例えば第３の半導体層３側が光入射側であり、例えば光入射側にある第３の半導体層３がＮ型の半導体層であり、第２の半導体層２及び第１の半導体層１がそれぞれＰ型の半導体層である。すなわち、第１の導電型がＰ型であり第２の導電型がＮ型である。この場合、第１の導電型の少数キャリア「１ｍ」が電子になるので、「１ｍ」を電子を表す「ｎ」で置き換え、第１の導電型の多数キャリア「１Ｍ」がホールになるので、「１Ｍ」をホールを表す「ｐ」で置き換え、第２の導電型の少数キャリア「２ｍ」がホールになるので、「２ｍ」をホールを表す「ｐ」で置き換え、第１の導電型の不純物濃度Ｎ_１がアクセプタ濃度になるので、「Ｎ_１」をアクセプタ濃度を表す「Ｎ_Ａ」で置き換え、第２の導電型の不純物濃度Ｎ_２がドナー濃度になるので、「Ｎ_ｓ」をドナー濃度を表す「Ｎ_Ｄ」で置き換えると、数式８、９は、下記の数式１２、１３のようになる。すなわち、固体撮像装置ＳＩＳでは、
Ｄ_ｐ３／Ｌ_ｐ３×ｎ_ｉ３ ^２／Ｎ_Ｄ＜Ｄ_ｐ２／Ｌ_ｐ２×ｎ_ｉ２ ^２／Ｎ_Ｄ・・・数式１２
かつ、
Ｄ_ｎ１／Ｌ_ｎ１×ｎ_ｉ１ ^２／Ｎ_Ａ＜Ｄ_ｎ２／Ｌ_ｎ２×ｎ_ｉ２ ^２／Ｎ_Ａ・・・数式１３
が成り立つ。

あるいは、上記のように置き換えると、数式１０、１１は、下記の数式１２、１３のようになる。固体撮像装置ＳＩＳでは、
√（μ_ｐ３）×ｎ_ｉ３ ^２／Ｎ_Ｄ＜√（μ_ｐ２）×ｎ_ｉ２ ^２／Ｎ_Ｄ・・・数式１４
かつ、
√（μ_ｎ１）×ｎ_ｉ１ ^２／Ｎ_Ａ＜√（μ_ｎ２）×ｎ_ｉ２ ^２／Ｎ_Ａ・・・数式１５
が成り立つ。

言い換えると、固体撮像装置ＳＩＳでは、各光電変換部ＰＤにおいて、第２の半導体層２の材料・構造を、第１の半導体層１の材料・構造や第３の半導体層３の材料・構造との関係で、数式１２かつ数式１３を満たすように、あるいは、数式１４かつ数式１５を満たすように、構成する。

なお、以下の説明においては、光電変換部ＰＤ（例えば、フォトダイオード）の特性をモデル的に考察するために光電変換部ＰＤにおけるアノード側の半導体層にアノード電極ＡＮがさらに接続され、カソード電極側の半導体層にカソード電極ＣＡがさらに接続された形態（例えば、図１に示すような形態）を扱うが、アノード電極ＡＮ及びカソード電極ＣＡは、実装上必ずしも必要なわけではない。

本発明者は、実施形態における光電変換部ＰＤの構成による効果を検証するために、コンピュータシミュレーションを行ったので、以下にそのシミュレーション結果について説明する。
まず、ダングリングボンド等によるキャリアのトラップがない場合（＝数式１の少数キャリア拡散項のみに着目する場合）についてシミュレーションを行った。

具体的には、光電変換部ＰＤ（例えば、フォトダイオード）の構造として図２（ａ）〜（ｅ）に示す５種類の構造Ａ〜Ｅをシミュレーション上用意して、各々の、Ｔ＝３３３Ｋにおける光電変換部ＰＤ（例えば、フォトダイオード）のＩ−Ｖ特性を計算し、暗電流を評価した。

５種類の構造Ａ〜Ｅのうち、構造Ｃ〜構造Ｅが本実施形態に対応したものであり、構造Ａ及び構造Ｂは比較例である。

図２（ａ）に示す構造Ａは、図２６（ｂ）に示すフォトダイオードＰＤ９００に対応したものであり、ＳｉＧｅ層９０２ａに直接アノード電極ＡＮをつけたものである。ただし、ＳｉＧｅ層９０２ａの組成は、ＳｉＧｅ層９０２ａの表面近傍の部分をＧｅ組成率３０％、ＳｉＧｅ層９０２ａとＳｉ層９０３ａとの界面近傍の部分をＧｅ組成率２０％とし、その間は線形に変化するものとしている。ＳｉＧｅ層９０２ａの厚さを４００ｎｍとし、Ｓｉ層９０３ａの厚さを１．５μｍとした。

図２（ｂ）に示す構造Ｂは、図２６（ａ）に示すフォトダイオードＰＤ８００に対応したものであり、全てＳｉで作成したもの（今は暗電流のみに着目したシミュレーションであるため、Ｓｉの厚みは３μｍ以上確保せずに２μｍとしたもの）である。構造Ｂは、厚さ２μｍのＳｉ層において、アノード電極側ＡＮにＰ型Ｓｉ層８０２ｂを有し、カソード電極ＣＡ側にＮ型Ｓｉ層８０３ｂを有するものとした。

図２（ｃ）に示す構造Ｃは、構造Ａに対してアノード電極ＡＮとＳｉＧｅ層９０２ａ（ＳｉＧｅ層２ｃ）との間にバリア層１ｃを追加したものに相当する構成である。バリア層１ｃとして、ｂｕｌｋ Ｓｉの移動度と同等な単結晶Ｓｉ（ｃ−Ｓｉ）を用いることを仮定したものである。バリア層１ｃの厚さを１００〜３００ｎｍとし、ＳｉＧｅ層９０２ａの厚さを４００ｎｍとし、Ｓｉ層９０３ａの厚さを１．５μｍとした。以下において、構造Ｃのことを、実施例２の構造と呼ぶこともある。

図２（ｄ）に示す構造Ｄは、構造Ａに対してアノード電極ＡＮとＳｉＧｅ層９０２ａ（ＳｉＧｅ層２ｄ）との間にバリア層１ｄを追加したものに相当する構成である。バリア層１ｄとして、ｂｕｌｋ Ｓｉよりも移動度が１／１００小さいアモルファスＳｉ（ａ−Ｓｉ）を用いることを仮定したものである。バリア層１ｄの厚さを１００〜３００ｎｍとし、ＳｉＧｅ層９０２ａの厚さを４００ｎｍとし、Ｓｉ層３ｄの厚さを１．５μｍとした。以下において、構造Ｄのことを、実施例１の構造と呼ぶこともある。

図２（ｅ）に示す構造Ｅは、構造Ａに対してアノード電極ＡＮとＳｉＧｅ層９０２ａ（ＳｉＧｅ層２ｅ）との間にバリア層１ｅを追加したものに相当する構成である。単にバンドギャップＥｇの大小ではなく、数式７の関係式の大小関係が重要であることを明示するために、バリア層１ｅとして、ｂｕｌｋ Ｓｉと移動度が仮想的に同等であるアモルファスＳｉ（ａ−Ｓｉ）を用いることを仮定したものである。

数式１に示されるように、不純物濃度Ｎ_ｄｏｐｅも暗電流の制御パラメータであるので、これらの構造Ａ〜構造Ｅに対しては、図３に示すようにバリア層の厚みやドナーやアクセプタと言った不純物分布も振ってシミュレーションを行った。

加えて、検討に用いたシミュレータは、図４のように実測と定量的にも良好に一致することを確かめた、いわゆるキャリブレーション済みのシミュレータであることを強調する。

図５は、図２に示す構造Ａ〜構造Ｅと図３に示す不純物分布との条件を組み合わせて、Ｉ−Ｖ特性をシミュレーションした結果である。ここで、図５に示された種類の異なる線（実線や破線）は、上述のような図２の構造と図３の不純物分布を組み合わせて振った各条件の線に相当する（後述の図７−１、図７−２や図８の線も同義である）。なお、この検討においてはまだトラップ起因の生成電流に由来する暗電流はシミュレーションで考慮していない。トラップを考慮した検討は後述する。

図５から、光電変換部ＰＤのリバース側電流である暗電流を、アノード電極ＡＮの電圧Ｖａ＝−１．０Ｖのときのアノード電流であると定義し、まとめたのが図６である。図６の横軸は、図３で示したドナー分布条件が対応する。図６を見ると、構造Ａ（構造ＡＡ〜構造ＡＣ）の暗電流がバリア厚み（Ａ，Ｂ，Ｃ）やドナー不純物分布条件（１−２７）によらず、他の構造Ｂ〜構造Ｅに比して２−３桁程度暗電流が多いことが分かる。一方で、構造Ｃ（構造ＣＡ〜構造ＣＣ＝実施例２）、構造Ｄ（構造ＤＡ〜構造ＤＣ＝実施例１）は、全てＳｉで作った場合の構造Ｂ（構造ＢＡ〜構造ＢＣ）と同等まで、暗電流を抑制できることが分かる。

特筆すべきは構造Ｄと構造Ｅの比較であり、この２つの構造は、図２（ｄ）、（ｅ）及び図７−１（ｄ）、（ｅ）に示すように、バリア層のバンドギャップＥｇや不純物分布状況は同様であるが、バリア層の少数キャリアである電子移動度が異なる。図６によれば、構造Ｅの暗電流値は構造Ｄの暗電流と比べると、一桁程度増えていることがわかる。単にバリア層のバンドギャップＥｇと、Ｓｉよりも可視光吸収係数が大きい層のバンドギャップＥｇとの間の、バンドギャップＥｇの大小のみが問題であるというのならば、構造Ｄの暗電流と構造Ｅの暗電流との分析結果は同じになるはずである。すなわち、得られた構造Ｄの暗電流と構造Ｅの暗電流との分析結果は、単にバンドギャップＥｇの大小ではなく、数式７の関係式（すなわち、少数キャリアの項Ｄ／Ｌとｎ_ｉ ^２／Ｎ_ｄｏｐｅとの積）の大小関係が、少数キャリア拡散による暗電流を決めていることを、如実に強調していると言える。

さて、上記の実施例１、２が数式１２、１３そしてそれを変形した数式１４、１５の関係を満たしているか確かめてみる。まずは、図７−１（ａ）〜（ｅ）に電子移動度μｎの分布、図７−２（ａ）〜（ｅ）にホール移動度μｐの分布、そして図８（ａ）〜（ｅ）に√（ｐｎ）の分布図をそれぞれ示した上で、それらと図３の不純物分布条件から計算できる、電極近傍の「少数キャリアの項Ｄ／Ｌ（∝√（μ））とｎ_ｉ ^２／Ｎ_ｄｏｐｅとの積」の大小を表にして比較したものが図９である。ここで、各μは数式５の下で議論した真性移動度値ではなく、シミュレーションの中で不純物濃度の関数になった移動度になっていることに注意する。真性キャリア濃度ｎ_ｉ値の抽出には、熱平衡が保たれている電極近傍の半導体領域においてはｐｎ＝ｎ_ｉ ^２というｐｎ積が成立しているはずであるので、図８における各構造のｚ＝０の地点（＝アノード電極とＰＤの接点）やｚの負側の終端部の地点（＝カソード電極とＰＤの接点）の縦軸値が真性キャリア濃度ｎ_ｉに相当することを利用した。ＳｉＧｅ層をそのままアノード電極につけた構造Ａの積（数式７参照）の値を、図９（ａ）では太枠で囲って強調した。それらと比べて、実施例２、１すなわち構造Ｃ、Ｄともに積（数式７参照）の値が小さいことがわかる。したがって、まず実施例１，２が数式１３、そしてそれを変形した１５の関係を満たしていることが確かめられた。一方で、図９（ｂ）の最終行にはＳｉＧｅ層をそのままカソード電極につけた場合の積の関係を計算し、太枠で囲って強調した。この数字と比べて、図９（ｂ）の実施例２，１すなわち構造Ｃ，Ｄの積の値はいずれも小さいことがわかる。したがって、実施例１、２は数式１２、そしてそれを変形した数式１４の関係を満たしていることも同時に確かめられた。以上のことから、実施例１、２は数式１２、１３そしてそれを変形した数式１４、１５の関係を両方とも満たしていることが確かめられた。このように、図６のような暗電流の大小関係が得られた理由は、「数式１２−１５のような大小関係を満たしていたからそうなった」と結論付けることができる。

次に、ダングリングボンド等によるキャリアのトラップがある場合（＝数式１のトラップ項もかかわる場合）についてシミュレーションを行った。

上記では暗電流にトラップ起因項がない場合、すなわち少数キャリア拡散のみが暗電流を支配している場合についてシミュレーションを行った結果について述べた。しかしながら、数式５、６を用いて実測におけるＳｉＧｅ／Ｓｉとａｌｌ Ｓｉの暗電流差を考察した場合のように、少数キャリア拡散のみで暗電流が定量的に説明できる場合は稀である。
さて、数式１に記したトラップ起因の電流に関する生成項のうちｎ_ｉ／τ_ｇの部分（次元１／ｃｍ^３ｓｅｃ）は、Ｓｈｏｃｋｌｅｙ−Ｒｅａｄ−Ｈａｌｌ（ＳＲＨ ｍｏｄｅｌ）によれば、
ｎ_ｉ／τ_ｇ＝ＧＲ_ＳＲＨ
＝（ｐｎ−ｎ_ｉｅ ^２）／｛τ_ｇｎ（ｐ＋ｎ_ｉｅｅｘｐ（Ｅ_ｔｒａｐ／ｋ_ＢＴ））
＋τ_ｇｐ（ｎ＋ｎ_ｉｅｅｘｐ（−Ｅ_ｔｒａｐ／ｋ_ＢＴ））｝・・・数式１６
のように書き下すことができることが知られている。ここで、ｐ、ｎは、ホール、電子の濃度、τ_ｇはトラップに捕獲されたキャリアの寿命で、添え字ｎ、ｐはそれぞれ電子、ホールのものを意味する。Ｅ_ｔｒａｐはトラップの禁制帯内のエネルギー準位で、ｎ_ｉｅは平衡状態の真性キャリア濃度である。τ_ｇは、トラップの濃度Ｎ_ｔｒａｐに反比例することが知られる（１／τ_ｇ∝Ｎ_ｔｒａｐ）。

さて、数式１６の意味するところは、たとえトラップがあったとしても、平衡状態であれば（＝バンドが曲がっていない状態であれば）、トラップ起因のＧＲ項はゼロになるということである。このことは、平衡状態ではｐｎ積とｎ_ｉｅの間に、
ｐｎ＝ｎ_ｉｅ ^２・・・数式１７
という質量作用則（ｐｎ積一定）が成立し、数式１６の分子が０になることから容易に理解される。逆に言うと、このｐｎ積一定から著しくずれるところ（＝バンドが曲がっているところ）にトラップが大量にあると（トラップ寿命が短いと）、トラップ起因の生成電流が増えるということを意味する。そして、バンドが曲がっている所とは、ＰＤ動作時に、バイアスと空間電荷の関数によって空乏層が広がっている領域に他ならない。

トラップがある場合は、もっとも平衡からずれている領域（空乏層幅の両端から中央側に離れた領域）とトラップの位置が重なると、トラップ起因暗電流項が増大してしまうと考えられる。ゆえに発明の効果を見極めるに当たっては、トラップと不純物分布の関係についても留意すべきなのは明白である。そこで、シミュレーションにおいては、図２の構造と図３の不純物条件は固定したままで、格子定数の差によりトラップが生成されやすいと考えられる、ＳｉＧｅ／Ｓｉへテロ界面近傍にトラップサイトが分布していると仮定し、そのトラップサイトが数式１６のようなＳＲＨモデルを起因とする生成電流を生じると仮定する。そのような仮定の下で、シミュレーションを行った。端的に言うと、もっともらしいトラップを考慮したシミュレーションを行った。

トラップがない場合の図５のようにＩ−Ｖ特性を計算した後、アノード電極ＡＮの電圧Ｖａ＝−１Ｖ地点の電流を暗電流とし、トラップがない場合の図６のように横軸をドナー不純物条件とし、縦軸を暗電流としてまとめたものが、図１０（ｂ）〜（ｄ）である。すなわち、Ｎ_ｔｒａｐの関数である寿命についてτ_ｇｎ＝τ_ｇｐ＝τ_ｇと仮定し、１ｅ−６ｓｅｃ、１ｅ−８ｓｅｃ、１ｅ−１０ｓｅｃの３種類の条件でシミュレーションした結果が図１０（ｂ）〜（ｄ）である。また、比較のために、トラップがない場合（すなわち、図６と同じもの）も図１０（ａ）として示している。構造Ｂのみに関しては、あくまでレファレンスとしての役目（レファレンスＳｉ）を担わせるため、図１０（ａ）〜（ｄ）の４つのグラフのいずれもがトラップがないとした計算結果を用いている。ちなみに、図４の「ＳｉＧｅ／Ｓｉ ＰＤ」の実測／シミュレーション比較は、τ_ｇに１．０ｅ−８ｓｅｃを代入して得られたものである。このことから、図１０で調査した３種類の寿命の中では、τ_ｇ＝１．０ｅ−８ｓｅｃとして計算した結果が、一番もっともらしいと考えられる。

そして、図１０を別の見方で表したものが図１１である。横軸のτ_ｔｒａｐとは上で述べたτ_ｇのことであり、縦軸が暗電流値である。前述したように、τ_ｇはトラップ濃度Ｎ_ｔｒａｐに反比例するため、図１１の横軸の値はそれが大きいほどトラップ濃度が小さくて、トラップフリーなきれいな光電変換部ＰＤであることを意味する。図１１からは、構造Ｃ（＝実施例２）や構造Ｄ（＝実施例１）の場合であれば、曲線によっては、すなわち不純物分布条件によっては、調査したトラップ濃度範囲（ｘ軸範囲）によらず、構造Ｂ（レファレンスＳｉ）のレベルと同等の暗電流が実現できる場合があることが認められる。同時に、トラップ濃度が高い場合はＳｉの暗電流レベルに達さない場合でも、光電変換部ＰＤ作成時にトラップを少なくするプロセスが実現できれば、Ｓｉの暗電流レベルに到達しうることも認められる。一方で、構造Ａでは、トラップ濃度によらず平坦な曲線の存在があることが認められる。このことは、構造Ａでは光電変換部ＰＤをどれだけきれいに作成してトラップ濃度を下げても、すなわち、暗電流を示す数式１のうちトラップ起因項をゼロに近づけても、数式１のうちの少数キャリア拡散に起因する項が下がらないため、構造Ｂ（レファレンスＳｉ）の暗電流値と同等までに下がらないことを意味する。

さて、トラップがない場合には暗電流が構造Ｂ（レファレンスＳｉ、ａｌｌ Ｓｉ）と同等であった構造Ｃ（＝実施例２）や構造Ｄ（＝実施例１）も、トラップの寿命を短くすると（トラップが多いと仮定すると）、構造Ｂよりも明らかに暗電流が多くなる場合が認められる。たとえば構造Ｄ（＝実施例１）のドナー不純物条件＃９は、図１０を見て分かるように、トラップを増大させても暗電流値は構造Ｂと同等のままである。一方で、構造Ｃ（＝実施例２）のドナー不純物条件＃９の場合は、図１０を見て分かるように、トラップ寿命τ_ｇ＝１．０ｅ−６であったり（図１０（ｂ）参照）そもそもトラップを考慮しない場合（図１０（ａ）参照）は、構造Ｂ（レファレンスＳｉ、ａｌｌ Ｓｉ）と同等の暗電流であるが、トラップの増大とともに構造Ａよりも暗電流が増えてしまうということがある。つまり、構造Ｃ（＝実施例２）や構造Ｄ（＝実施例１）は、トラップの考慮有無で効果がまるで異なってしまう場合がありうることに注意したい。

この差異の原因が、数式１６に基づいたトラップ起因の暗電流増大であることを明確にするため、例としてドナー不純物条件＃９の場合のＶａ＝−１Ｖ地点における深さ方向のバンド図を、図１２にまとめた。図１２は、トラップと空乏層曲がりの位置関係を示す図である。白枠で囲った部分が、ヘテロ界面であるためトラップが多いと想定してシミュレーション上にトラップ分布を与えた領域である。トラップが増減しても構造Ｂと暗電流のほぼ変わらない構造Ｄ（＝実施例１、図１２では４Ｃと表記）では、Ｗｄｅｐｌと表記した空乏層領域に対し、格子不整合によりトラップが多いと考えられるａ−Ｓｉ／ＳｉＧｅあるいはＳｉＧｅ／Ｓｉのヘテロ界面は、ちょうどその空乏層端位置に位置していることが分かる。言い換えると、構造Ｄ（＝実施例１、図１２では４Ｃと表記）では、光電変換部ＰＤにおいて、Ｐ型の不純物の不純物プロファイルは、第１の半導体層１に近づくことに応じて増加し、第１の半導体層１内で平坦になっている。ゆえに、バンドの曲がりが小さいため、数式１６の分子がほぼゼロであることから、トラップ起因の暗電流は少ないと解釈できる。

一方で、構造Ｃ（＝実施例２、図１２では３Ｃと表記）では、Ｗｄｅｐｌと表記した空乏層領域に対し、ｃ−Ｓｉ／ＳｉＧｅ側（表面側）のへテロ界面が、Ｗｄｅｐｌの両端ではなく中央に近い方向に入ってしまうことが分かる。言い換えると、構造Ｃ（＝実施例２、図１２では３Ｃと表記）では、光電変換部ＰＤにおいて、Ｐ型の不純物の不純物プロファイルは、第１の半導体層１に近づくことに応じて増加する点は構造Ｄと同様であるが、第１の半導体層１内で平坦になっておらず、第１の半導体層１内でも第１の半導体層２との界面付近で第１の半導体層２との界面から遠ざかるに従って不純物濃度が増加するような傾斜した部分が存在する。ゆえに、数式１６の分子はｐｎ積一定の平衡状況から大きくずれており、トラップ起因の暗電流が増えてしまっていると解釈できる。

図２及び図７に示したように、構造Ｄ（＝実施例１）と構造Ｃ（＝実施例２）との大きな違いはアノード電極ＡＮ近傍のアクセプタ濃度Ｎ_Ａ分布である。この節で説明したように、トラップがある場合は、できるだけ外場に対してバンドの曲がらない平衡状態に近い位置へそのトラップ位置がくるよう、不純物分布を設計することも必要である。表面側のバリア層がａ−Ｓｉ（残留電荷が多いので高濃度になり、バンドが曲がりにくい）である構造Ｄ（＝実施例１）の方が、そのヘテロ界面のバンドが平衡に近いことから、暗電流が小さいままで居られる可能性が高く、構造Ｄ（＝実施例１）のような形態が構造Ｃ（＝実施例２）に比べて、トラップ起因の暗電流をより効果的に低減できる点から好ましい。

以上のように、実施形態では、光電変換部ＰＤにおいて、第２の半導体層２の材料の可視光に対する吸収係数は、第３の半導体層３の材料の可視光に対する吸収係数より高い。これにより、光電変換部ＰＤの単位膜厚当たりの光電変換効率を向上できる。また、光電変換部ＰＤにおいて、第２の半導体層２の材料・構造を、第１の半導体層１の材料・構造や第３の半導体層３の材料・構造との関係で、数式８かつ数式９を満たすように、あるいは、数式１０かつ数式１１を満たすように、構成する。これにより、例えば、第１の半導体層１を、第２の半導体層２に対して暗電流を抑制するためのバリア（少数キャリア拡散流入を防ぐ障壁）として機能させることができる。すなわち、光電変換部ＰＤの単位膜厚当たりの光電変換効率を向上でき、それとともに光電変換部ＰＤにおける暗電流を低減できる。

したがって、光電変換効率を従来と同様に維持しながら光電変換部ＰＤの厚さを全体として薄くできるので、斜め入射光に対する隣接画素間の混色を抑えることができ、混色ノイズを低減できる。それとともに光電変換部ＰＤの暗電流を低減できるので、暗電流ノイズも低減できる。その結果、光電変換部で発生された電荷に応じた画像信号におけるＳ／Ｎ比を向上でき、画像信号により得られる画像の画質を向上できる。

また、実施形態では、光電変換部ＰＤにおいて、第３の半導体層３側が光入射側であり、第１の半導体層１及び第２の半導体層２がＰ型の半導体層であり、第３の半導体層３がＮ型の半導体層である。すなわち、光電変換部ＰＤにおいて、第２の半導体層２の材料・構造を、第１の半導体層１の材料・構造や第３の半導体層３の材料・構造との関係で、数式１２かつ数式１３を満たすように、あるいは、数式１４かつ数式１５を満たすように、構成する。これにより、例えば、第１の半導体層１を、第２の半導体層２に対して暗電流を抑制するためのバリア（少数キャリア拡散流入を防ぐ障壁）として機能させることができる。

また、実施形態では、光電変換部ＰＤにおいて、第２の半導体層２の材料のバンドギャップが、第１の半導体層１の材料のバンドギャップより小さく、かつ、第３の半導体層３の材料のバンドギャップより小さい。これにより、第３の半導体層３の材料として、例えば半導体基板の材料に広く用いられているＳｉを用いた場合に、第２の半導体層２の材料として、第３の半導体層３と親和性の高いＳｉＧｅを用いることができる。

ここで、仮に、第１の半導体層１の材料として同じＳｉ系半導体材料でもＳｉやＳｉＧｅに比べてバンドギャップＥｇが著しく大きい材料を用いた場合を考える。一般に、真性キャリア濃度ｎ_ｉはバンドギャップＥｇが大きいほど小さくでき、またバンドの曲率に反比例するキャリアの有効質量も大きくなる。例えば、バリア層の材料として４Ｈ−ＳｉＣを用いると、バンドギャップＥｇ＝３．２ｅＶになり、真性キャリア濃度ｎ_ｉ＝１．８ｅ−６ｃｍ^−３になり、キャリアの有効質量ｍｅ＊＝０．３３−０．５８（方位によって異なる）になるため、積（数式７参照）の大小関係は著しく大きくできると考えられる。確かに、暗電流のみの最適化を求めるのであれば、バリア層にはＳｉＧｅ層よりも著しく大きなバンドギャップＥｇを有する材料を用いればよいということになる。しかし、この場合、図２９に示すように、バリア層であるＳｉＣ層とＳｉＧｅ層との界面近傍にホールに対する障壁（２．０Ｖ以上）が生じてしまう。現実的な動作温度範囲では、ホールはこの障壁を熱的な機構で通過できるとは想定できないため、障壁部にホールが滞留してしまう。すると、滞留部でこれらホールと電子との再結合確率が上昇し、光電変換によって生成したキャリアが電流として取り出せずに、熱や光にまた変わってしまう。そのようにならないためには、ホールが障壁をトンネル機構で通過できるように、障壁の厚みを極めて薄くするなどの付加的な設計が必要となってしまう。以上のような理由で、式７の大小関係をＥｇのみで満たそうとすると、光電流を簡易にそして効率的に取り出すことが困難になり、光電変換効率を損なう可能性がある。

それに対して、実施形態では、光電変換部ＰＤにおいて、第１の半導体層１の材料のバンドギャップと第３の半導体層３の材料のバンドギャップとが均等である。これにより、第１の半導体層１をＳｉＧｅのバンドギャップＥｇに近いｃ−Ｓｉやａ−Ｓｉで構成することができ、暗電流を低減できるとともに、光電流を容易に取り出すことができ、光電変換効率を向上できる。

また、実施形態では、例えば構造Ｄ（＝実施例１）の光電変換部ＰＤにおいて、第１の導電型の不純物の不純物プロファイルが、第１の半導体層１に近づくことに応じて増加し、第１の半導体層１内で平坦になっている（図１２参照）。これにより、トラップ起因の暗電流を効果的に低減できる。

なお、図１に示す光電変換部ＰＤにおいて、電荷素量をｑとし、アノード電極ＡＮから第１の半導体層１を通って第１の半導体層１と第２の半導体層２との界面までの電流経路長をＬ_１とすると、電流経路長Ｌ_１は、
Ｌ_１＞√｛（ｋ_ＢＴ/q）μ_１ｍ１τ_１ｍ１｝・・・数式１８
を満たすことが好ましい。数式１８では、第１の半導体層１のバルク物性の少数キャリアの移動度をμ_１ｍ１とし、固体撮像装置ＳＩＳの動作温度（例えば、最大動作補償運度）をＴとし、第１の半導体層１のバルク物性の少数キャリアの運動量緩和時間をτ_１ｍ１としている。これは、電流経路長Ｌ_１が少数キャリア拡散長に比して十分に長いと、アノード電極から弾道的に射出される少数キャリア電流（この場合電子電流）に起因する暗電流が十分無視できるようになるからである。言い換えると、第１の半導体層１の厚さをＴＨ_１とした場合、第１の半導体層１の厚さＴＨ_１は
ＴＨ_１＞√｛（ｋ_ＢＴ/q）μ_１ｍ１τ_１ｍ１｝・・・数式１９
を満たすことが好ましい。Ｌ_１の具体的な長さのオーダは、図１７にＬの表として示す。

同様に考えると、第２の半導体層２と第３の半導体層３との界面から第３の半導体層３を通ってカソード電極ＡＮまでの電流経路長をＬ_３とすると、電流経路長Ｌ_３は
Ｌ_３＞√｛（ｋ_ＢＴ/q）μ_３ｍ３τ_３ｍ３｝・・・数式２０
を満たすことが好ましい。数式２０では、第３の半導体層３のバルク物性の少数キャリアの移動度をμ_３ｍ３とし、固体撮像装置ＳＩＳの動作温度（例えば、最大動作補償運度）をＴとし、第３の半導体層３のバルク物性の少数キャリアの運動量緩和時間をτ_３ｍ３としている。やはり、電流経路長Ｌ_３が少数キャリア拡散長に比して十分に長いと、カソード電極から弾道的に射出される少数キャリア電流（この場合ホール電流）に起因する暗電流が十分無視できるようになるからである。言い換えると、第３の半導体層３の厚さをＴＨ_３とした場合、第３の半導体層３の厚さＴＨ_３は
ＴＨ_３＞√｛（ｋ_ＢＴ/q）μ_３ｍ３τ_３ｍ３｝・・・数式２１
を満たすことが好ましい。

あるいは、光電変換部ＰＤにおいて、第１の半導体層１、第２の半導体層２、第３の半導体層３が、その半導体層内で組成比の勾配などがあってもよい。例えば、図１３に示すように、光電変換部ＰＤにおいて、第１の半導体層１をＳｉで形成し、第２の半導体層２をＳｉ_１−ｘＧｅ_ｘ（０＜ｘ≦１）で形成し、第３の半導体層３をＳｉで形成する場合に、第２の半導体層２内のＧｅ組成率を、第２の半導体層２及び第３の半導体層３の界面に近づくことに応じて低くし、第１の半導体層１及び第２の半導体層２の界面に近づくことに応じて高くしてもよい。このとき、第２の半導体層２内のＧｅ組成率を、第２の半導体層２及び第３の半導体層３の界面に近づくにつれて段階的に低くし、第１の半導体層１及び第２の半導体層２の界面に近づくにつれて段階的に高くしてもよいし、あるいは、例えば、図１３に示すように、第２の半導体層２内のＧｅ組成率を、第２の半導体層２及び第３の半導体層３の界面に近づくに従って関数的に（例えば、線形的に）低くし、第１の半導体層１及び第２の半導体層２の界面に近づくに従って関数的に（例えば、線形的に）高くしてもよい。

あるいは、例えば図１４に示すようなＳｉ_１−ｘＧｅ_ｘ層のうちＧｅ濃度が高くＳｉ濃度が低い中央近傍の領域を第２の半導体層２とし、Ｇｅ濃度が低くＳｉ濃度が高い両端の領域をそれぞれ第１の半導体層１及び第３の半導体層３として光電変換部ＰＤを構成してもよい。

あるいは、光電変換部ＰＤにおいて、第１の半導体層１、第２の半導体層２、第３の半導体層３が、多層構造を有していてもよい。例えば、図１５に示すように、第１の半導体層１は、第２の半導体層２側にアモルファスＳｉ層１２を含み、第２の半導体層２と反対側のＳｉＣ層１１を含む２層構造を有していてもよい。ここでＳｉＣ層１１とアモルファス層１２の界面に生じるヘテロ障壁は、図２９を用いて上で説明したように、トンネル電流が流れる程度に薄く構成することが望ましい。この場合、第１の半導体層１と第２の半導体層２との親和性を保ちながら、光電変換部ＰＤにおける暗電流をさらに低減できる。

また、例えば、第２の半導体層２は、第３の半導体層３側から第１の半導体層１へ順に、Ｓｉ_１−ｘＧｅ_ｘ層２５、Ｇｅ層２４、ＩｎＳｂ層２３、Ｇｅ層２２、Ｓｉ_１−ｘＧｅ_ｘ層２１が順に積層された多層構造を有していてもよい。この場合、第２の半導体層２と上下の第１の半導体層１及び第３の半導体層３との親和性を保ちながら、光電変換部ＰＤの単位膜厚当たりの光電変換効率をさらに向上できる。

あるいは、例えば、光電変換部ＰＤにおいて、アノード電極ＡＮａ、ＡＮｂからカソード電極ＣＡに至る電流経路が二方向以上に分かれていても良い。例えば、光電変換部ＰＤにおいて、図１６に示すように、第１の半導体層１は、第１の領域１ａ及び第２の領域１ｂを有する。第１の領域１ａ及び第２の領域１ｂは、互いに反対側で第２の半導体層２に隣接している。第３の半導体層３は、第２の半導体層２における第１の領域１ａと第２の領域１ｂとの間の部分で第２の半導体層２に隣接している。この場合、光電変換部ＰＤから読み出すべき電荷が電子であれば、第１の領域１ａと第２の領域１ｂとからの電荷を第３の半導体層３内で加算して読み出すことができる。あるいは、光電変換部ＰＤから読み出すべき電荷がホールであれば、第３の半導体層３の電荷を第１の領域１ａと第２の領域１ｂとへ分割して読み出すことができる。

あるいは、図１８に示すように、例えば、光電変換部ＰＤにおいて、第１の半導体層１側が光入射側であってもよい。より具体的には、固体撮像装置ＳＩＳは、例えば表面照射型（ＦＳＩ）ＣＭＯＳイメージセンサ（図２８（ｂ）参照）であり、例えば第１の半導体層１側が光入射側であり、例えば光入射側にある第１の半導体層１がＮ型の半導体層であり、第２の半導体層２がＮ型の半導体層であり、第３の半導体層３がＰ型の半導体層である。すなわち、第１の導電型がＮ型であり第２の導電型がＰ型である。この場合、第１の導電型の少数キャリア「１ｍ」がホールになるので、「１ｍ」をホールを表す「ｐ」で置き換え、第１の導電型の多数キャリア「１Ｍ」が電子になるので、「１Ｍ」を電子を表す「ｎ」で置き換え、第２の導電型の少数キャリア「２ｍ」が電子になるので、「２ｍ」を電子を表す「ｎ」で置き換え、第１の導電型の不純物濃度Ｎ_１がドナー濃度になるので、「Ｎ_１」をドナー濃度を表す「Ｎ_Ｄ」で置き換え、第２の導電型の不純物濃度Ｎ_２がアクセプタ濃度になるので、「Ｎ_ｓ」をドナー濃度を表す「Ｎ_Ａ」で置き換えると、数式８、９は、下記の数式２２、２３のようになる。すなわち、固体撮像装置ＳＩＳでは、
Ｄ_ｎ３／Ｌ_ｎ３×ｎ_ｉ３ ^２／Ｎ_Ａ＜Ｄ_ｎ２／Ｌ_ｎ２×ｎ_ｉ２ ^２／Ｎ_Ａ・・・数式２２
かつ、
Ｄ_ｐ１／Ｌ_ｐ１×ｎ_ｉ１ ^２／Ｎ_Ｄ＜Ｄ_ｐ２／Ｌ_ｐ２×ｎ_ｉ２ ^２／Ｎ_Ｄ・・・数式２３
が成り立つ。
あるいは、上記のように置き換えると、数式１０、１１は、下記の数式２４、２５のようになる。固体撮像装置ＳＩＳでは、
√（μ_ｎ３）×ｎ_ｉ３ ^２／Ｎ_Ａ＜√（μ_ｎ２）×ｎ_ｉ２ ^２／Ｎ_Ａ・・・数式２４
かつ、
√（μ_ｐ１）×ｎ_ｉ１ ^２／Ｎ_Ｄ＜√（μ_ｐ２）×ｎ_ｉ２ ^２／Ｎ_Ｄ・・・数式２５
が成り立つ。

言い換えると、固体撮像装置ＳＩＳでは、各光電変換部ＰＤにおいて、第２の半導体層２の材料・構造を、第１の半導体層１の材料・構造や第３の半導体層３の材料・構造との関係で、数式２２かつ数式２３を満たすように、あるいは、数式２４かつ数式２５を満たすように、構成する。これにより、固体撮像装置ＳＩＳが例えば表面照射型（ＦＳＩ）ＣＭＯＳイメージセンサである場合に、光電変換部ＰＤの単位膜厚当たりの光電変換効率を向上でき、それとともに光電変換部ＰＤにおける暗電流を低減できる。

なお、図１及び図１８には、光電変換部ＰＤにおける光入射側の半導体層がＮ型の半導体層である場合について例示しているが、光電変換部ＰＤにおける光入射側の半導体層はＰ型の半導体層であってもよい。すなわち、固体撮像装置ＳＩＳが例えば裏面照射型（ＢＳＩ）ＣＭＯＳイメージセンサである場合に、各光電変換部ＰＤが図１８に示すように構成されていてもよく、あるいは、固体撮像装置ＳＩＳが例えば表面照射型（ＦＳＩ）ＣＭＯＳイメージセンサである場合に、各光電変換部ＰＤが図１に示すように構成されていてもよい。

（実装形態）
次に、実施形態における光電変換部ＰＤの実装形態について図１９〜図２３を用いて説明する。図１９〜図２３は、それぞれ、実施形態における光電変換部を適用した固体撮像装置の構成を示す図である。

図１９に示す固体撮像装置１００では、複数の画素が１次元的に又は２次元的に配列されている。以下では、画素Ｐ１について例示的に説明する。

固体撮像装置１００の画素Ｐ１は、光電変換部１１０、ゲート電極２０、及びフローティングディフュージョン３０を備える。

光電変換部１１０は、半導体基板ＳＢ内に設けられた第２の導電型の半導体領域１１３と、半導体基板ＳＢ上に設けられた第１の導電型の半導体膜１１２と、半導体膜１１２の上に設けられた第１の導電型の半導体膜１１１とを有している。半導体膜１１１、半導体膜１１２、半導体領域１１３は、それぞれ図１又は図１８に示す第１の半導体層１、第２の半導体層２、第３の半導体層３に対応したものである。
光電変換部１１０は、導かれた光に対してＰＮ接合領域で光電変換を行い、光の応じた電荷を発生させて例えば半導体領域１１３に蓄積する。

ゲート電極２０は、半導体基板ＳＢ上における光電変換部１１０に隣接した位置に配されている。ゲート電極２０は、光電変換部１１０における半導体領域１１３及びフローティングディフュージョン３０とともに転送トランジスタを構成している。この転送トランジスタは、アクティブレベルの制御信号がゲート電極２０に供給された際にオンすることにより、光電変換部１１０（における例えば半導体領域１１３）に蓄積された電荷をフローティングディフュージョン３０へ転送する。

フローティングディフュージョン３０は、半導体基板ＳＢのウエル領域内に配されている。フローティングディフュージョン３０は、第２の導電型の不純物を、ウエル領域における不純物の濃度よりも高い濃度で含む半導体で形成されている。フローティングディフュージョン３０は、転送トランジスタにより転送された電荷を電圧に変換する。図示しない増幅トランジスタは、その変換された電圧に応じた信号を信号線へ出力する。

図２０に示す固体撮像装置２００は、固体撮像装置２００の画素Ｐ２０１の光電変換部２１０における半導体膜２１２が半導体領域２１３内に埋め込まれている点で図１９に示す固体撮像装置１００と異なる。

図２１に示す固体撮像装置２００ｉは、固体撮像装置２００ｉの画素Ｐ２０１の光電変換部２１０ｉにおける半導体膜２１１ｉ及び半導体膜２１２が半導体領域２１３内に埋め込まれている点で図１９に示す固体撮像装置１００と異なる。

図２２に示す固体撮像装置３００は、固体撮像装置３００の画素Ｐ３０１の光電変換部３１０における半導体領域３１３の下面３１３ｂが半導体基板ＳＢ３００の裏面ＳＢ３００ｂの一部を形成している点で第１の実施形態と異なる。すなわち、半導体領域３１３は、半導体基板ＳＢ３００の表面ＳＢ３００ａ及び裏面ＳＢ３００ｂの両側で露出されている。言い換えると、半導体基板ＳＢ３００が薄板化されており、半導体基板ＳＢ３００の厚さが半導体領域３１３の厚さにまで薄くなっている。

図２３に示す固体撮像装置４００は、固体撮像装置４００の画素Ｐ４０１の光電変換部３１０における半導体領域３１３の下面３１３ｂが半導体基板ＳＢ４００における埋め込み酸化層４５０に接している点で図２２に示す固体撮像装置３００と異なる。すなわち、半導体基板ＳＢ４００は、アクティブ領域３４０が配された表面ＳＢ４００ａと、埋め込み酸化層４５０が露出された裏面ＳＢ４００ｂとを有する。

なお、転送トランジスタにより転送すべき電荷としてホールより電子を用いた方が転送トランジスタの動作速度を速くできることを考慮すると、図１９、図２２，図２３に示すように第２の半導体層が第３の半導体層上に設けられた実装形態では、第３の半導体層に蓄積された電荷を取り出すことが容易であるため、各光電変換部ＰＤが図１に示すような構成であることが好ましい。あるいは、図２０、図２１に示すように第２の半導体層が第３の半導体層内に埋め込まれた実装形態では、第２の半導体層に蓄積された電荷を取り出すことが容易であるため、各光電変換部ＰＤが図１８に示すような構成であることが好ましい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ 第１の半導体層、２ 第２の半導体層、３ 第３の半導体層、２０ ゲート電極、３０ フローティングディフュージョン、１００、２００、２００ｉ、３００、４００、ＳＩＳ 固体撮像装置、１１０、２１０、３１０、ＰＤ 光電変換部、１１１、２１１ｉ 半導体膜、１１２、２１２ 半導体膜、１１３、２１３、３１３ 半導体領域。

Claims (7)

1. 光電変換部を備え、
   前記光電変換部は、
   第１の導電型の第１の半導体層と、
   前記第１の半導体層に隣接して配された前記第１の導電型の第２の半導体層と、
   前記第２の半導体層に隣接して配された、前記第１の導電型と反対導電型である第２の導電型の第３の半導体層と、
   を有し、
   前記第２の半導体層の材料の可視光に対する吸収係数は、前記第３の半導体層の材料の可視光に対する吸収係数より高く、
   前記第１の半導体層の少数キャリアの拡散係数をＤ_１ｍ１とし、前記第１の半導体層の少数キャリアの拡散長をＬ_１ｍ１とし、前記第１の半導体層の真性キャリア濃度をｎ_ｉ１とし、前記第１の半導体層の不純物濃度をＮ_１とし、前記第２の半導体層の少数キャリアの拡散係数をＤ_１ｍ２とし、前記第２の半導体層の多数キャリアの拡散係数をＤ_１Ｍ２とし、前記第２の半導体層の少数キャリアの拡散長をＬ_１ｍ２とし、前記第２の半導体層の多数キャリアの拡散長をＬ_１Ｍ２とし、前記第２の半導体層の真性キャリア濃度をｎ_ｉ２とし、前記第３の半導体層の少数キャリアの拡散係数をＤ_２ｍ３とし、前記第３の半導体層の少数キャリアの拡散長をＬ_２ｍ３とし、前記第３の半導体層の真性キャリア濃度をｎ_ｉ３とし、前記第３の半導体層の不純物濃度をＮ_２とするとき、
   Ｄ_２ｍ３／Ｌ_２ｍ３×ｎ_ｉ３ ^２／Ｎ_２＜Ｄ_１Ｍ２／Ｌ_１Ｍ２×ｎ_ｉ２ ^２／Ｎ_２
   かつ、
   Ｄ_１ｍ１／Ｌ_１ｍ１×ｎ_ｉ１ ^２／Ｎ_１＜Ｄ_１ｍ２／Ｌ_１ｍ２×ｎ_ｉ２ ^２／Ｎ_１
   が成り立つ
   ことを特徴とする固体撮像装置。
2. 前記光電変換部は、前記第２の半導体層が前記第３の半導体層内に埋め込まれている場合、前記第１の導電型がＮ型であり前記第２の導電型がＰ型であり、前記第２の半導体層が前記第３の半導体層の上に設けられている場合、前記第１の導電型がＰ型であり前記第２の導電型がＮ型である
   ことを特徴とする請求項１に記載の固体撮像装置。
3. 前記第２の半導体層の材料のバンドギャップは、前記第１の半導体層の材料のバンドギャップより小さく、かつ、前記第３の半導体層の材料のバンドギャップより小さい
   ことを特徴とする請求項１又は２に記載の固体撮像装置。
4. 前記第１の半導体層の材料のバンドギャップと前記第３の半導体層の材料のバンドギャップとは、均等である
   ことを特徴とする請求項３に記載の固体撮像装置。
5. 前記第１の半導体層は、
   前記第２の半導体層に隣接する第１の領域と、
   前記第１の領域の反対側で前記第２の半導体層に隣接する第２の領域と、
   を有し、
   前記第３の半導体層は、前記第２の半導体層における前記第１の領域と前記第２の領域との間の部分で前記第２の半導体層に隣接している
   ことを特徴とする請求項１から４のいずれか１項に記載の固体撮像装置。
6. 前記第２の半導体層は、第１の主面と、前記第１の主面の反対側の第２の主面とを有し、
   前記第１の半導体層は、前記第１の主面に配され、
   前記第３の半導体層は、前記第２の主面に配され、
   前記第１の導電型の不純物の不純物プロファイルは、前記光電変換部において、前記第１の半導体層に近づくことに応じて増加し、前記第１の半導体層内で平坦になっている
   ことを特徴とする請求項１から４のいずれか１項に記載の固体撮像装置。
7. 前記第１の半導体層の厚さをＴＨ_１とし、ボルツマン定数をｋ_Ｂとし、電荷素量をｑとし、前記固体撮像装置の動作温度をＴとし、前記第１の半導体層における少数キャリアの移動度をμ_１ｍ１とし、前記第１の半導体層における少数キャリアの運動量緩和時間をτ_１ｍ１とすると、
   ＴＨ_１＞√｛（ｋ_ＢＴ／ｑ）μ_１ｍ１τ_１ｍ１｝
   を満たす
   ことを特徴とする請求項１から６のいずれか１項に記載の固体撮像装置。

Images