JP2013201211A - 薄膜トランジスタ、薄膜トランジスタの製造方法および電子機器 - Google Patents

Abstract

【課題】移動度が高く、特性のばらつきも少なく、信頼性も高い結晶系酸化物半導体を用いた薄膜トランジスタおよびその製造方法を提供する。
【解決手段】薄膜トランジスタは、ビックスバイト構造を有する結晶系酸化物半導体（例えばＩｎ₂ Ｏ₃ ）からなるチャネル層１２を有する。チャネル層１２の金属原子のみが配列した結晶面である（２２２）面とキャリア走行方向とは互いにほぼ平行である。（２２２）面とキャリア走行方向とのなす平均角度は０°以上２５°以下である。
【選択図】図２

Description

本開示は、薄膜トランジスタ、薄膜トランジスタの製造方法および電子機器に関し、特に、結晶系酸化物半導体を用いた薄膜トランジスタおよびその製造方法ならびにこの薄膜トランジスタを用いた各種の電子機器に関する。

近年、ディスプレイの大型化、ハイフレームレート化が急速に進んでいる。さらに、最近では、３次元（３Ｄ）ディスプレイの開発競争も始まっている。こうした中、ディスプレイの画素スイッチング素子として用いられる薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）の高性能化が必要不可欠となってきている。

特に、上記のＴＦＴとして広く使われている、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）をチャネル層に用いたａ−Ｓｉ：Ｈ ＴＦＴの性能は限界に近づいているため、次世代のＴＦＴ材料の開発が盛んに行われている（非特許文献１参照。）。その中で、有望な材料として透明アモルファス酸化物半導体（ＴＡＯＳ：Transparent Amorphous Oxide
Semiconductor)材料、取り分けインジウム（Ｉｎ）系ＴＡＯＳが注目されている。ＴＡＯＳは、低温で成膜することができ、かつ成膜後にレーザアニール工程などが必要ないことから、安価で大面積に適した材料であることがわかっている。実際に、最近では、３７インチ液晶ディスプレイ（ＬＣＤ）や１２．１インチ有機ＥＬディスプレイなどにＴＡＯＳＴＦＴを用いることが、開発段階ではあるものの報告されている（非特許文献２、３参照。）。

しかしながら、このＴＡＯＳＴＦＴを実用化するためには、信頼性向上が必要不可欠である。すなわち、ＴＡＯＳでは、構成原子である酸素（Ｏ）が抜けやすいことが問題となっている。ＴＡＯＳからなるチャネル層からＯが抜け、Ｏ欠損が発生すると、キャリア濃度が変動するため、しきい値電圧（Ｖ_th）のシフトなどの特性変動が生じることがわかっている。さらに、移動度についても、高精細化やハイフレームレート化が進むことから、ＴＡＯＳで得られている〜１０ｃｍ² ／Ｖｓを超えて３０ｃｍ² ／Ｖｓ以上の高移動度が要求され始めている。

これらの問題を解決するために、Ｉｎ系ＴＡＯＳ膜の成膜後のアニール処理やＩｎ系ＴＡＯＳ膜上への保護膜の形成などの手法が採用されている。しかしながら、これらの手法では、ＴＦＴの特性変動を完全に抑制することは難しい。基本的には、Ｉｎ系ＴＡＯＳ膜における不安定な結合を極力なくすことが必要不可欠であると考えられている。また、移動度の向上については、ＩｎＧａＺｎＯ以外の材料などが探索されている。

最近、ＴＦＴのチャネル層にＩｎＺｎＯやＩｎＧａＺｎＯ₄ などの結晶系材料を用いることが報告されている（特許文献１、２参照。）。このような結晶系材料を用いたＴＦＴでは、特性のばらつきが、ＴＡＯＳＴＦＴに比べて低減することが期待される。その理由は、Ｉｎ₂ Ｏ₃ 系材料などでは５ｓ軌道によりキャリアの伝導が決まるため、粒界散乱などの影響が少ないためであると考えられている（非特許文献４参照。）。しかしながら、ＴＦＴの特性のばらつきは、完全に抑えられていないのが現状である。

特開２００８−３１１３４２号公報 特開２０１１−１４２３１０号公報

細野秀雄、固体物理 9, Vol.44, No.523, p.621(2009) J.K.Jeong et al., Soc. Inf. Display Digest 39, 1(2008) M.-C. Hung et al., TAOS 2010 透明導電膜の技術、日本学術振興会透明酸化物光電子材料第１６６委員会

そこで、本開示が解決しようとする課題は、移動度が高く、特性のばらつきも少なく、信頼性も高い結晶系酸化物半導体を用いた薄膜トランジスタおよびその製造方法を提供することである。

本開示が解決しようとする他の課題は、上記のような優れた薄膜トランジスタを用いた高性能の電子機器を提供することである。

上記課題を解決するために、本開示は、
ビックスバイト構造を有する結晶系酸化物半導体からなるチャネル層を有し、
上記チャネル層の（２２２）面とキャリア走行方向とが互いにほぼ平行である薄膜トランジスタである。

また、本開示は、
基板上に、ビックスバイト構造を有する結晶系酸化物半導体からなるチャネル層を、上記チャネル層の（２２２）面とキャリア走行方向とが互いにほぼ平行となるように形成する工程を有する薄膜トランジスタの製造方法である。

また、本開示は、
ビックスバイト構造を有する結晶系酸化物半導体からなるチャネル層を有し、
上記チャネル層の（２２２）面とキャリア走行方向とが互いにほぼ平行である薄膜トランジスタを有する電子機器である。

本開示において、ビックスバイト（bixbyte)構造を有する結晶系酸化物半導体は、Ｃ型希土類酸化物構造（C-type rare earth structure)、すなわち酸化スカンジウム構造（scandium oxide structure) を有し、不純物がドープされたものであってもよい。この結晶系酸化物半導体は、ビックスバイト構造を有する各種の酸化物材料（Ｍ₂ Ｏ₃ で表される組成を有する。Ｍは金属。）の中から必要に応じて選ばれる。このような酸化物材料は、具体的には、例えば、Ｄｙ₂ Ｏ₃ 、Ｅｒ₂ Ｏ₃ 、Ｅｕ₂ Ｏ₃ 、Ｇｄ₂ Ｏ₃ 、Ｈｏ₂ Ｏ₃ 、Ｉｎ₂ Ｏ₃ 、Ｌａ₂ Ｏ₃ 、Ｌｕ₂ Ｏ₃ 、β−Ｍｎ₂ Ｏ₃ 、Ｎｄ₂ Ｏ₃ 、Ｐｒ₂ Ｏ₃ 、Ｓｃ₂ Ｏ₃ 、Ｓｍ₂ Ｏ₃ 、Ｔｂ₂ Ｏ₃ 、Ｔｌ₂ Ｏ₃ 、Ｔｍ₂ Ｏ₃ 、Ｙ₂ Ｏ₃ 、Ｙｂ₂ Ｏ₃ などである。これらの酸化物材料に不純物がドープされたものとしては、例えば、ＴｉがドープされたＩｎ₂ Ｏ₃ （Ｉｎ₂ Ｏ₃ ：Ｔｉ）、ＳｎがドープされたＩｎ₂ Ｏ₃ （ＩＴＯ）、ＮｄがドープされたＹ₂ Ｏ₃ （Ｙ₂ Ｏ₃ ：Ｎｄ）などが挙げられる。この結晶系酸化物半導体は多結晶または単結晶である。この結晶系酸化物半導体からなるチャネル層の（２２２）面は金属原子のみが配列した結晶面である。

チャネル層におけるキャリアの移動度は、好適には３０ｃｍ² ／Ｖｓ以上であり、その場合、チャネル層の（２２２）面とキャリア走行方向とがなす平均角度は、３０ｃｍ² ／Ｖｓ以上の移動度が得られるように選ばれる。ここで、平均角度とは、結晶系酸化物半導体が多結晶である場合には、各結晶粒の結晶方位が互いに異なり、（２２２）面とキャリア走行方向とがなす角度が結晶粒毎に異なるため、結晶粒間でこの角度の平均を取ることを意味する。結晶系酸化物半導体が多結晶である場合、結晶面が結晶粒間でほぼ一致していれば、各結晶粒の結晶軸が面内で回転してずれていても、結晶粒界においてキャリアの伝導に関係する金属−金属結合（例えば、Ｉｎ−Ｉｎ結合）が形成されやすいと考えられる。結晶系酸化物半導体が単結晶である場合、平均角度は、この単結晶の金属原子のみが配列した結晶面とキャリア走行方向とがなす角度である。（２２２）面とキャリア走行方向とがなす平均角度は、好適には例えば０°以上２５°以下、より好適には０°以上１０°以下である。

薄膜トランジスタは、基板上にチャネル層、ゲート絶縁膜およびゲート電極が順次積層された構造を有するトップゲート型であっても、ゲート電極、ゲート絶縁膜およびチャネル層が順次積層された構造を有するボトムゲート型であってもよい。トップゲート型の薄膜トランジスタでは、好適には、チャネル層は、アモルファス絶縁膜、好適には均一組成で不純物も含まないアモルファス絶縁膜を介して基板上に設けられる。このアモルファス絶縁膜の材料としては、ＡｌＯ_x （ｘは例えば１．２以上１．８以下）、ＧａＯ_x （ｘは例えば１．２以上１．８以下）、ＹＯ_x （ｘは例えば１．２以上１．８以下）、ＬａＯ_x （ｘは例えば１．２以上１．８以下）などの酸化物を用いることができるほか、ＡｌＮなどの窒化物などを用いてもよい。このアモルファス絶縁膜の代りにワイドバンドギャップの結晶膜、好適には均一組成で不純物も含まない結晶膜を用いてもよい。この結晶膜の材料としては、例えば、Ａｌ₂ Ｏ₃ 、Ｇａ₂ Ｏ₃ 、Ｙ₂ Ｏ₃ 、Ｌａ₂ Ｏ₃ 、ＡｌＮなどを用いることができる。また、チャネル層上に設けられるゲート絶縁膜は、アモルファスであっても結晶性であってもよく、その材料もＳｉＯ_x （ｘは例えば１．８以上２．２以下。ＳｉＯ₂ も含まれる。）、ＳｉＮ_x （ｘは例えば１．１以上１．６以下。Ｓｉ₃ Ｎ₄ も含まれる。）、ＡｌＯ_x （ｘは例えば１．２以上１．８以下。Ａｌ₂ Ｏ₃ も含まれる。）などや他のワイドバンドギャップ材料であってもよいが、好適には、アモルファスのＳｉＯ_x 膜、ＳｉＮ_x 膜、ＡｌＯ_x 膜などが用いられる。

薄膜トランジスタの製造に用いる基板は、結晶系酸化物半導体の形成やその他のプロセスの温度に耐えられる限り、基本的にはどのようなものであってもよく、必要に応じて選ばれる。この基板は透明基板であっても不透明基板であってもよい。透明基板の材料は必要に応じて選ばれるが、例えば、石英、サファイア、ガラスなどの透明無機材料や各種の透明プラスチックなどが挙げられる。フレキシブルな透明基板としては透明プラスチック基板が用いられる。透明プラスチックとしては、例えば、ポリエチレンテレフタラート、ポリエチレンナフタラート、ポリカーボネート、ポリスチレン、ポリエチレン、ポリプロピレン、ポリフェニレンスルフィド、ポリフッ化ビニリデン、アセチルセルロース、ブロム化フェノキシ、アラミド類、ポリイミド類、ポリスチレン類、ポリアリレート類、ポリスルホン類、ポリオレフィン類などが挙げられる。不透明基板としては例えばシリコン基板が用いられる。

上記の薄膜トランジスタの製造方法においては、結晶系酸化物半導体からなるチャネル層の形成時に結晶化を促進するために、好適には、少なくとも酸素を含む雰囲気においてチャネル層を形成する。また、チャネル層を形成した後に結晶化をより促進するために、好適には少なくとも酸素を含む雰囲気においてアニールを行うようにしてもよい。また、トップゲート型の薄膜トランジスタを製造する場合には、良好な結晶配向のチャネル層を形成するために、好適には、基板上にアモルファス絶縁膜、好適には単一組成のアモルファス絶縁膜を形成した後、その上に連続的にチャネル層を形成する。また、好適には、このチャネル層上にゲート絶縁膜として、ＳｉＯ_x 膜もしくはＡｌＯ_x 膜を形成する。

電子機器は、薄膜トランジスタを一つまたは二つ以上用いる各種の電子機器であってよく、携帯型のものと据え置き型のものとの双方を含み、機能や用途も問わない。電子機器の具体例を挙げると、液晶ディスプレイや有機ＥＬディスプレイなどのディスプレイ、カメラ、携帯電話、モバイル機器、パーソナルコンピュータ、ゲーム機器、車載機器、家庭電気製品、工業製品などである。

上述のように、チャネル層の金属原子のみが配列した結晶面である（２２２）面とキャリア走行方向とが互いにほぼ平行であることにより、その（２２２）面内でキャリアの伝導が高速で行われ、キャリアの移動度の大幅な向上を図ることができる。また、チャネル層がビックスバイト構造を有する結晶系酸化物半導体からなるため、薄膜トランジスタの特性のばらつきを極めて小さく抑えることができ、信頼性も高い。

本開示によれば、移動度が高く、特性のばらつきも少なく、信頼性も高い結晶系酸化物半導体を用いた薄膜トランジスタを得ることができる。そして、この優れた薄膜トランジスタを用いることにより、高性能の電子機器などを実現することができる。

第１の実施の形態による薄膜トランジスタを示す断面図である。 第１の実施の形態による薄膜トランジスタにおけるチャネル層の（２２２）面とキャリア走行方向とのなす角度を説明するための略線図である。 第２の実施の形態による薄膜トランジスタを示す断面図である。 Ｉｎ₂ Ｏ₃ 膜の結晶性の評価に用いた試料を示す断面図である。 Ｉｎ₂ Ｏ₃ 膜のＸ線回折を行った結果を示す略線図である。 Ｉｎ₂ Ｏ₃ 結晶の結晶構造を示す略線図である。 Ｉｎ₂ Ｏ₃ 結晶のＩｎ原子のみが配列した（２２２）面内の電子伝導を説明するための略線図である。 Ｉｎ₂ Ｏ₃ 膜の高分解能透過型電子顕微鏡像を示す図面代用写真である。 Ｉｎ₂ Ｏ₃ 膜の（２２２）面とキャリア走行方向とのなす平均角度と移動度との関係を示す略線図である。 Ｉｎ₂ Ｏ₃ ：Ｔｉ膜のＸ線回折を行った結果を示す略線図である。

以下、発明を実施するための形態（以下「実施の形態」とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（薄膜トランジスタおよびその製造方法）
２．第２の実施の形態（薄膜トランジスタおよびその製造方法）

〈１．第１の実施の形態〉
［薄膜トランジスタ］
図１は第１の実施の形態による薄膜トランジスタを示す。この薄膜トランジスタはトップゲート型である。

図１に示すように、この薄膜トランジスタにおいては、基板１１上に、ビックスバイト構造を有する結晶系酸化物半導体からなるチャネル層１２が設けられている。このチャネル層１２の両端部にまたがるようにソース電極１３およびドレイン電極１４がこのチャネル層１２にオーミック接触して設けられている。チャネル層１２とこれらのソース電極１３およびドレイン電極１４とを覆うようにゲート絶縁膜１５が設けられている。このゲート絶縁膜１５上にゲート電極１６が設けられている。そして、このゲート電極１６を覆うようにパッシベーション膜１７が設けられている。

基板１１としては、例えば、既に挙げたものの中から、薄膜トランジスタの用途などに応じて適宜選ばれる。

チャネル層１２においては、このチャネル層１２を構成するビックスバイト構造を有する結晶系酸化物半導体の金属原子のみが配列した結晶面である（２２２）面とキャリア走行方向とが互いにほぼ平行になっている。具体的には、例えば、この（２２２）面とキャリア走行方向との平均角度が０°以上２５°以下になっている。ここで、キャリア走行方向は、この例ではチャネル層１２の面に平行な方向である。チャネル層１２の厚さは、この薄膜トランジスタに要求される性能などに応じて適宜決められる。チャネル層１２を構成するビックスバイト構造を有する結晶系酸化物半導体としては、例えば、既に挙げたものの中から必要に応じて選ばれる。図２に、チャネル層１２の（２２２）面とキャリア走行方向とのなす平均角度αを示す。チャネル層１２は、好適には、アモルファス絶縁膜を介して基板１１上に設けられる。このアモルファス絶縁膜としては、好適には、均一組成で不純物も含まないアモルファス絶縁膜、例えばＡｌＯ_x 膜やＧａＯ_x 膜などが用いられる。

ソース電極１３、ドレイン電極１４およびゲート電極１６を構成する材料としては、例えば、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、錫（Ｓｎ）などの金属、これらの金属を含む各種の合金、不純物がドープされた多結晶シリコンなどの各種の導電性物質が挙げられる。ソース電極１３およびドレイン電極１４を構成する材料としては、従来公知の導電性金属酸化物を用いてもよい。この導電性金属酸化物は、具体的には、例えば、ＩＴＯ、酸化スズ（ＳｎＯ₂ ）、酸化亜鉛（ＺｎＯ）などである。ソース電極１３、ドレイン電極１４およびゲート電極１６は、これらの物質からなる二種以上の層の積層構造とすることもできる。チャネル長方向のゲート電極１６の幅（ゲート長）やソース電極１３とドレイン電極１６との間の距離（図２に示すチャネル長Ｌ）は、この薄膜トランジスタに要求される特性などに応じて適宜選ばれる。

ゲート絶縁膜１５を構成する材料としては、従来公知の材料を用いることができ、必要に応じて選ばれる。このゲート絶縁膜１５を構成する材料は、具体的には、例えば、ＳｉＯ_x 、ＳｉＮ_x 、ＡｌＯ_x などであるが、これに限定されるものではない。特に、この場合、チャネル層１２は結晶系酸化物半導体からなるため、アモルファス酸化物半導体膜を用いた従来のＴＦＴでは用いることが難しかったＡｌＯ_x 膜をゲート絶縁膜１５として用いることができる。すなわち、アモルファス酸化物半導体膜を成膜する際には、成膜時のプラズマダメージや成膜時の昇温などによりＯが膜外に抜け出てしまうため、成膜後のＯ₂ を含む雰囲気でのアニールによってしきい値電圧を調整する必要がある。このため、酸素や水分を通しにくいＡｌＯ_x 膜をゲート絶縁膜に用いることは難しかった。これに対し、結晶系酸化物半導体膜の成膜時には、プラズマや昇温などによりＯが膜外に抜け出ていきにくいため、ＡｌＯ_x 膜をゲート絶縁膜１５として用いることができる。このようにゲート絶縁膜１５としてＡｌＯ_x 膜を用いることにより、チャネル層１２に酸素や水分が到達して吸着するのを防止することができる。このため、チャネル層１２に対する水分などの吸着による薄膜トランジスタの特性劣化を防止することができ、薄膜トランジスタの長期信頼性の向上を図ることができる。このゲート絶縁膜１５の厚さは、この薄膜トランジスタに要求される性能などに応じて適宜選ばれる。

パッシベーション膜１７を構成する材料としては、従来公知の材料を用いることができ、必要に応じて選ばれる。このパッシベーション膜１７を構成する材料は、具体的には、例えば、二酸化シリコン（ＳｉＯ₂ ）、窒化シリコン（Ｓｉ₃ Ｎ₄ などのＳｉＮ_x ）、リンシリケートガラス（ＰＳＧ）、ホウ素シリケートガラス（ＢＳＧ）、ホウ素リンシリケートガラス（ＢＰＳＧ）などであるが、これに限定されるものではない。パッシベーション膜１７の厚さは必要に応じて選ばれる。

［薄膜トランジスタの製造方法］
図１に示すように、まず、基板１１上に、ビックスバイト構造を有する結晶系酸化物半導体を成長させてチャネル層１２を形成する。この後、必要に応じてこのチャネル層１２をリソグラフィーおよびエッチングにより所定形状にパターニングする。結晶系酸化物半導体の成長方法としては、従来公知の方法を用いることができ、適宜選ばれる。この成長方法としては、具体的には、例えば、パルスレーザー堆積（ＰＬＤ：Pulsed Laser Deposition)法、スパッタリング法、真空蒸着法、化学気相成長（ＣＶＤ：Chemical Vapor Deposition)法などを用いることができる。成長温度は、成長させる結晶系酸化物半導体や基板１１の耐熱温度などに応じて適宜選ばれるが、一般的には室温以上１０００℃以下である。特に、基板１１としてガラス基板を用いる場合には、一般的には室温以上４００℃以下である。この結晶系酸化物半導体には必要に応じて不純物がドープされる。この場合、この結晶系酸化物半導体の結晶化状態は、不純物の種類および濃度によって制御することが可能である。また、チャネル層１２の結晶配向を制御する観点からは、好適には、チャネル層１２を形成する前に、基板１１上に完全にアモルファスになるアモルファス絶縁膜を成膜し、続いて、そのアモルファス絶縁膜の表面を大気に晒すことなくその上にチャネル層１２を形成する。これは、チャネル層１２を形成する基板１１の表面に水分や不純物などが存在すると、チャネル層１２の形成時にそれが核となって互いに配向が異なる結晶粒が形成されやすく、部分的に結晶化が促進され、配向を均一に揃えることが難しくなってしまうことから、これを防止するためである。このアモルファス絶縁膜としては、好適には、例えばＡｌＯ_x やＧａＯ_x などの均一組成で不純物も含まない材料からなるものが用いられる。これは、組成が不均一あるいは不純物が含まれているアモルファス絶縁膜では、組成が不均一な部分あるいは不純物が核となって互いに配向が異なる結晶粒が形成されやすく、部分的に結晶化が促進され、配向を均一に揃えることが難しくなってしまうことから、これを防止するためである。

次に、ソース電極１３およびドレイン電極１４の材料となる導電膜を形成した後、この導電膜をリソグラフィーおよびエッチングにより所定形状にパターニングしてソース電極１３およびドレイン電極１４を形成する。この導電膜の形成方法としては、従来公知の方法を用いることができ、適宜選ばれるが、具体的には、例えば、ＰＬＤ法、スパッタリング法、真空蒸着法、ＣＶＤ法などを用いることができる。

次に、全面にゲート絶縁膜１５を形成する。このゲート絶縁膜１５の形成方法しては、従来公知の方法を用いることができ、適宜選ばれるが、具体的には、例えば、スパッタリング法、真空蒸着法、ＣＶＤ法などを用いることができる。

次に、全面にゲート電極１６の材料となる導電膜を形成した後、この導電膜をリソグラフィーおよびエッチングにより所定形状にパターニングしてゲート電極１６を形成する。この導電膜の形成方法としては、従来公知の方法を用いることができ、適宜選ばれるが、具体的には、例えば、ＰＬＤ法、スパッタリング法、真空蒸着法などを用いることができる。

次に、全面にパッシベーション膜１７を形成する。このパッシベーション膜１７の形成方法しては、従来公知の方法を用いることができ、適宜選ばれるが、具体的には、例えば、スパッタリング法、真空蒸着法、ＣＶＤ法などを用いることができる。

以上により、目的とするトップゲート型の薄膜トランジスタが製造される。

以上のように、この第１の実施の形態によれば、チャネル層１２を構成するビックスバイト構造を有する結晶系酸化物半導体の金属原子のみが配列した結晶面である（２２２）面とキャリア走行方向とが互いにほぼ平行、具体的には、例えば、この（２２２）面とキャリア走行方向との平均角度が０°以上２５°以下になっている。このため、この薄膜トランジスタの移動度として、例えば３０ｃｍ² ／Ｖｓ以上の高い移動度を得ることができる。また、チャネル層１２は結晶系酸化物半導体からなるため、この薄膜トランジスタの特性のばらつきを小さくすることができ、信頼性の向上を図ることもできる。

〈２．第２の実施の形態〉
［薄膜トランジスタ］
図３は第２の実施の形態による薄膜トランジスタを示す。この薄膜トランジスタはボトムゲート型である。

図３に示すように、この薄膜トランジスタにおいては、基板１１上にゲート電極１６が設けられている。このゲート電極１６を覆うようにゲート絶縁膜１５およびチャネル層１２が順次設けられている。このチャネル層１２を覆うようにパッシベーション膜１７が設けられている。このパッシベーション膜１７の所定部分には開口１７ａ、１７ｂが設けられている。そして、開口１７ａを通してソース電極１３がチャネル層１２とオーミック接触して設けられ、開口１７ｂを通してドレイン電極１４がチャネル層１２とオーミック接触して設けられている。

この薄膜トランジスタの上記以外のことは、第１の実施の形態による薄膜トランジスタと同様である。

［薄膜トランジスタの製造方法］
図３に示すように、まず、基板１１上にゲート電極１６を形成する。

次に、こうしてゲート電極１６を形成した基板１１の全面にビックスバイト構造を有する結晶系酸化物半導体を成長させてチャネル層１２を形成する。

次に、チャネル層１２の全面にゲート絶縁膜１２を形成する。

次に、ゲート絶縁膜１２の全面にパッシベーション膜１７を形成する。

次に、リソグラフィーおよびエッチングによりパッシベーション膜１７の所定部分を除去して開口１７ａ、１７ｂを形成する。

次に、パッシベーション膜１７の開口１７ａ、１７ｂを通じてそれぞれソース電極１３およびドレイン電極１４を形成する。

以上により、目的とするボトムゲート型の薄膜トランジスタを製造する。

この第２の実施の形態によれば、ボトムゲート型の薄膜トランジスタにおいて、第１の実施の形態と同様な利点を得ることができる。

〈実施例１〉
第２の実施の形態に対応する実施例１について説明する。

以下のようにしてボトムゲート型の薄膜トランジスタを製造した。

ガラス基板上に、このガラス基板との界面の影響を無視するために厚さ１００ｎｍのＳｉＯ₂ 膜を成膜した。

次に、このＳｉＯ₂ 膜上にゲート電極を形成するための厚さ１００ｎｍのＭｏ膜を成膜した後、このＭｏ膜をリソグラフィーおよびエッチングにより所定形状にパターニングしてゲート電極を形成した。

次に、このゲート電極を覆うように全面に、ゲート絶縁膜として厚さ３００ｎｍのＳｉＯ₂ 膜を形成した。

次に、このＳｉＯ₂ 膜の全面にＰＬＤ装置により、酸素（Ｏ₂ ）雰囲気においてチャネル層として厚さ４００ｎｍのＩｎ₂ Ｏ₃ 膜を成膜した。Ｉｎ₂ Ｏ₃ 膜の成膜は、室温において酸素圧力を８Ｐａとして行った。後述のように、この成膜条件でＩｎ₂ Ｏ₃ 膜を成膜することにより、成膜時に結晶化を促進することができた。

次に、Ｉｎ₂ Ｏ₃ 膜の結晶化をより促進するために、酸素雰囲気において、４００℃、１時間の結晶化アニールを行った。

次に、Ｉｎ₂ Ｏ₃ 膜を覆うように全面にパッシベーション膜として厚さ５００ｎｍのＳｉＯ₂ 膜を成膜した。

次に、このＳｉＯ₂ 膜の所定部分をエッチング除去して開口を形成し、さらにソース電極およびドレイン電極形成用の金属膜を真空蒸着法により成膜し、この金属膜をリソグラフィーおよびエッチングにより所定形状にパターニングしてソース電極およびドレイン電極を形成した。

以上のようにしてボトムゲート型の薄膜トランジスタを製造した。

ＰＬＤ法により成膜したＩｎ₂ Ｏ₃ 膜の酸素圧力による結晶化の程度の変化を調べた。すなわち、図４に示すように、ｃ面サファイア基板２１上に、雰囲気中の酸素圧力を２Ｐａ、８Ｐａ、１２Ｐａ、１６Ｐａの４水準に変化させてＰＬＤ装置により室温において厚さ４００ｎｍのＩｎ₂ Ｏ₃ 膜２２を成膜し、このＩｎ₂ Ｏ₃ 膜２２の結晶化の程度をＸ線回折により調べた。その結果を図５に示す。図５の横軸は回折角２θ、縦軸は強度である。ここで、Ｉｎ₂ Ｏ₃ 膜２２を成膜する基板としてｃ面サファイア基板３１を用いた理由は、単結晶基板であるｃ面サファイア基板３１のシャープなピーク（図５に示すＳａｐ（００６））を基準とすることにより、Ｘ線回折測定のアライメント精度の向上を図り、Ｉｎ₂ Ｏ₃ 膜２２の結晶化状態を詳細に調べるためである。図５より、酸素圧力が８Ｐａの時に、Ｉｎ₂ Ｏ₃ 膜２２の（２２２）面によるピークの半値幅が最も狭くなること、言い換えるとＩｎ₂ Ｏ₃ 膜３２の結晶化が最も進んでいることが分かった。これが、Ｉｎ₂ Ｏ₃ 膜の成膜時の雰囲気の酸素圧力を８Ｐａとした理由である。

図６にＩｎ₂ Ｏ₃ 結晶の構造を示す。Ｉｎ₂ Ｏ₃ 結晶の（２２２）面は、金属原子であるＩｎ原子が面状に配列している結晶面である。図６中、大きい球がＩｎ原子、小さい球がＯ原子である。図７にＩｎ₂ Ｏ₃ 中の電子（ｅ^- ）の伝導モデルを示す。Ｉｎ₂ Ｏ₃ はＺｎＯなどと異なり、ｓｐ³ 混成軌道ではなく、Ｉｎ原子同士の５ｓ軌道の重なりで電子伝導が行われることが知られている（非特許文献４参照。）。この機構が、Ｉｎ系酸化物半導体がアモルファスでも高移動度が得られる原因であると考えられている。

Ｉｎ₂ Ｏ₃ 膜の（２２２）面とキャリア走行方向との角度を変えたときのＩｎ₂ Ｏ₃ 膜の断面透過型電子顕微鏡像（断面ＴＥＭ像）を図８Ａおよび図８Ｂに示す。ただし、Ｉｎ₂ Ｏ₃ 膜の厚さは２０ｎｍである。図８Ａおよび図８ＢにはＨａｌｌ（ホール）移動度の評価結果も示す。Ｉｎ₂ Ｏ₃ 膜の（２２２）面の間隔は約０．３ｎｍである。図８Ａに示す場合においては、Ｉｎ₂ Ｏ₃ 膜の（２２２）面とキャリア走行方向とが互いにほとんど平行になっており、このときのＨａｌｌ移動度は６４．６ｃｍ² ／Ｖｓと非常に大きい。なお、Ｉｎ₂ Ｏ₃ 膜は、ＴＥＭの視野範囲（２〜４μｍ程度）の大部分の領域で、（２２２）面がキャリア走行方向とほとんど平行になるように配向していることが確認されている。一方、図８Ｂに示す場合においては、Ｉｎ₂ Ｏ₃ 膜の（２２２）面とキャリア走行方向とは互いに約７０°と大きな角度をなし、このときのＨａｌｌ移動度は２２．０ｃｍ² ／Ｖｓと小さい。このことから、Ｉｎ₂ Ｏ₃ 膜において高移動度を得るためには、Ｉｎ₂ Ｏ₃ 膜の（２２２）面をキャリア走行方向に対して平行な方向に近づけることが有効であることがわかる。

図９に、Ｉｎ₂ Ｏ₃ 膜の（２２２）面とキャリア走行方向とがなす平均角度αによる移動度の変化を示す。ただし、Ｉｎ₂ Ｏ₃ 膜の厚さは２０ｎｍである。図９より、３０ｃｍ² ／Ｖｓ以上の高移動度を実現するためには、平均角度αを０°以上２５°以下にする必要があることがわかる。

〈実施例２〉
第２の実施の形態に対応する実施例２について説明する。

実施例２においては、ＰＬＤ装置のターゲットとして、Ｔｉを１重量％含有するＩｎ₂ Ｏ₃ からなるターゲットを用い、Ｉｎ₂ Ｏ₃ にＴｉを添加したＩｎ₂ Ｏ₃ ：Ｔｉ膜をＰＬＤ法により成膜したことを除いて、実施例１と同様にして薄膜トランジスタを製造した。

ＰＬＤ法により成膜したＩｎ₂ Ｏ₃ ：Ｔｉ膜の結晶化の程度をＸ線回折により調べた。その結果を図１０に示す。実施例１と同様に、Ｉｎ₂ Ｏ₃ ：Ｔｉ膜を成膜する基板としてｃ面サファイア基板を用いた。図１０より、半値幅が狭い（２２２）面によるピークが観察されており、Ｉｎ₂ Ｏ₃ ：Ｔｉ膜は（２２２）面が膜面にほとんど平行になるように配向していることがわかる。また、このＩｎ₂ Ｏ₃ ：Ｔｉ膜の移動度は５８ｃｍ² ／Ｖｓと大きかった。

以上、実施の形態および実施例について具体的に説明したが、本技術は、上述の実施の形態および実施例に限定されるものではなく、本技術の技術的思想に基づく各種の変形が可能である。

例えば、上述の実施の形態および実施例において挙げた数値、構造、形状、材料、プロセスなどはあくまでも例に過ぎず、必要に応じてこれらと異なる数値、構造、形状、材料、プロセスなどを用いてもよい。

なお、本技術は以下のような構成も取ることができる。
（１）ビックスバイト構造を有する結晶系酸化物半導体からなるチャネル層を有し、上記チャネル層の（２２２）面とキャリア走行方向とが互いにほぼ平行である薄膜トランジスタ。
（２）上記チャネル層におけるキャリアの移動度が３０ｃｍ² ／Ｖｓ以上である前記（１）に記載の薄膜トランジスタ。
（３）上記（２２２）面と上記キャリア走行方向とがなす平均角度が０°以上２５°以下である前記（１）または（２）に記載の薄膜トランジスタ。
（４）上記ビックスバイト構造を有する結晶系酸化物半導体がＩｎ₂ Ｏ₃ である前記（１）から（３）のいずれか一項に記載の薄膜トランジスタ。
（５）上記ビックスバイト構造を有する結晶系酸化物半導体に不純物がドープされている前記（１）から（４）のいずれか一項に記載の薄膜トランジスタ。
（６）基板上に上記チャネル層、ゲート絶縁膜およびゲート電極が順次積層された構造を有する前記（１）から（５）のいずれか一項に記載の薄膜トランジスタ。
（７）上記チャネル層はアモルファス絶縁膜を介して上記基板上に設けられている前記（１）から（５）のいずれか一項に記載の薄膜トランジスタ。
（８）上記ゲート絶縁膜はＡｌ₂ Ｏ₃ 膜である前記（１）から（７）のいずれか一項に記載の薄膜トランジスタ。
（９）基板上にゲート電極、ゲート絶縁膜および上記チャネル層が順次積層された構造を有する前記（１）から（５）のいずれか一項に記載の薄膜トランジスタ。
（１０）基板上に、ビックスバイト構造を有する結晶系酸化物半導体からなるチャネル層を、上記チャネル層の（２２２）面とキャリア走行方向とが互いにほぼ平行となるように形成する工程を有する薄膜トランジスタの製造方法。
（１１）少なくとも酸素を含む雰囲気において上記チャネル層を形成する前記（１０）に記載の薄膜トランジスタの製造方法。
（１２）上記基板上にアモルファス絶縁膜を介して上記チャネル層を形成する前記（１０）または（１１）に記載の薄膜トランジスタの製造方法。

１１…基板、１２…チャネル層、１３…ソース電極、１４…ドレイン電極、１５…ゲート絶縁膜、１６…ゲート電極、１７…パッシベーション膜

Claims (13)

1. ビックスバイト構造を有する結晶系酸化物半導体からなるチャネル層を有し、
   上記チャネル層の（２２２）面とキャリア走行方向とが互いにほぼ平行である薄膜トランジスタ。
2. 上記チャネル層におけるキャリアの移動度が３０ｃｍ² ／Ｖｓ以上である請求項１記載の薄膜トランジスタ。
3. 上記（２２２）面と上記キャリア走行方向とがなす平均角度が０°以上２５°以下である請求項２記載の薄膜トランジスタ。
4. 上記ビックスバイト構造を有する結晶系酸化物半導体がＩｎ₂ Ｏ₃ である請求項３記載の薄膜トランジスタ。
5. 上記ビックスバイト構造を有する結晶系酸化物半導体に不純物がドープされている請求項１記載の薄膜トランジスタ。
6. 基板上に上記チャネル層、ゲート絶縁膜およびゲート電極が順次積層された構造を有する請求項１記載の薄膜トランジスタ。
7. 上記チャネル層はアモルファス絶縁膜を介して上記基板上に設けられている請求項６記載の薄膜トランジスタ。
8. 上記ゲート絶縁膜はＡｌ₂ Ｏ₃ 膜である請求項１記載の薄膜トランジスタ。
9. 基板上にゲート電極、ゲート絶縁膜および上記チャネル層が順次積層された構造を有する請求項１記載の薄膜トランジスタ。
10. 基板上に、ビックスバイト構造を有する結晶系酸化物半導体からなるチャネル層を、上記チャネル層の（２２２）面とキャリア走行方向とが互いにほぼ平行となるように形成する工程を有する薄膜トランジスタの製造方法。
11. 少なくとも酸素を含む雰囲気において上記チャネル層を形成する請求項１０記載の薄膜トランジスタの製造方法。
12. 上記基板上にアモルファス絶縁膜を介して上記チャネル層を形成する請求項１１記載の薄膜トランジスタの製造方法。
13. ビックスバイト構造を有する結晶系酸化物半導体からなるチャネル層を有し、
    上記チャネル層の（２２２）面とキャリア走行方向とが互いにほぼ平行である薄膜トランジスタを有する電子機器。