JP2013201740A - スルーレート制御を利用した時間差増幅器及び時間差増幅方法 - Google Patents

Abstract

【課題】オープンループ（ｏｐｅｎ ｌｏｏｐ）スルーレート（ｓｌｅｗ ｒａｔｅ）制御方式を適用して広い入力時間区間で一定の時間利得を持たせ、低い値の時間利得から高い値の時間利得まで外部で可変できるようにした時間差増幅器を提供する。
【解決手段】初期状態で第１、２充電用キャパシタＣ１１、Ｃ２１に電源圧ＶＤＤのレベルで電圧を充電させた後、第１デジタル入力信号がシフトされる時、前記第１充電用キャパシタＣ１１の充電電圧を先に第１スルーレートで低下させ、その後、第２デジタル入力信号がシフトされて前記第１、２デジタル入力信号がすべて初期状態から変わると、前記第１、２充電用キャパシタＣ１１、Ｃ２１の充電電圧をすべて第２スルーレートで低下させながら基準電圧Ｖｒｅｆと比較してそれによる第１、２デジタル出力信号ＯＵＴ１、ＯＵＴ２を発生する。
【選択図】図８

Description

本発明は時間差増幅器（ｔｉｍｅ ｄｉｆｆｅｒｅｎｃｅ ａｍｐｌｉｆｉｅｒ）に関し、特にデジタル入力信号の状態組み合わせによって内部出力電圧のスルーレートを変更してスルーレート間の割合で時間利得（ｔｉｍｅ ｇａｉｎ）が決定され、外部でスルーレートを調節可能にして時間利得を制御できるようにしたスルーレート制御を利用した時間差増幅器に関する。

最近の半導体工程技術の発達に助けられてアナログ集積回路の動作速度が向上し、それに伴って回路の供給電圧は低くなっている。このような環境では電圧分解能（ｖｏｌｔａｇｅ ｒｅｓｏｌｕｔｉｏｎ）に比べて時間分解能（ｔｉｍｅ ｒｅｓｏｌｕｔｉｏｎ）がより優れた特性を示す。これによって、最近はアナログ信号間の電圧差をデジタル値に変換するアナログデジタルコンバータ（ＡＤＣ：ａｎａｌｏｇ ｔｏ ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ）の代わりにタイムデジタルコンバータ（ＴＤＣ：ｔｉｍｅ ｔｏ ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ）を使用する傾向にある。タイムデジタルコンバータを単独で使用せず、電圧制御ディレイライン（ＶＣＤＬ：ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌｌｅｄ ｄｅｌａｙ ｌｉｎｅ）とタイムデジタルコンバータを直列に連結すると電圧制御ディレイラインがアナログ電圧差を２つのデジタル信号の立ち上がりエッジ（ｒｉｓｉｎｇ ｅｄｇｅ）間の時間差に転換し、さらにこれをタイムデジタルコンバータがデジタル値に変換してアナログデジタルコンバータと同じ効果を得ることができる。

タイムデジタルコンバータの時間分解能を向上させるための方法には様々なものがある。そのうち１つの方法は時間差増幅器をタイムデジタルコンバータの前端に連結して使用する方法である。

時間差増幅器は２つのデジタル入力信号の変化エッジ間の時間差を所定の割合で増幅して、２つのデジタル出力信号の変化エッジ間の時間差を大きくする回路である。時間差増幅器の時間利得は２つのデジタル出力信号の変化エッジ時間差を２つのデジタル入力信号変化エッジ時間差で除したもので定義される。

図１は、従来の時間差増幅器の機能を示す図である。図１を参照すると、時間差増幅器１１０に入力される第１、２デジタル入力信号ＩＮ１、ＩＮ２の変化エッジ時間差をΔＴ_ＩＮといい、時間差増幅器１１０の第１、２デジタル出力信号ＯＵＴ１、ＯＵＴ２の変化エッジ時間差をΔＴ_ＯＵＴとした時、時間差増幅器１１０の時間利得ＧはΔＴ_ＯＵＴ／ΔＴ_ＩＮになる。

前述の説明のように時間差増幅器はタイムデジタルコンバータと直列に連結されて使用されるが、図２は、その一例を示したものである。図２を参照すると、時間差増幅器２１０の２つの出力端がタイムデジタルコンバータ２２０の２つの入力端に連結される方式で直列接続される。このような場合、タイムデジタルコンバータ２２０に入力される２つのデジタル信号は時間差増幅器２１０によって変化エッジ時間差が増幅されているので結果的にタイムデジタルコンバータ２１０の時間分解能が向上する効果をもたらす。

図３は、前記時間分解能が向上する原理を示したものである。図３を参照すると、時間利得がＧである時間差増幅器と時間分解能がＴｄであるタイムデジタルコンバータを前記図２と同様に直列に連結すると最終時間分解能はＴｄ／Ｇになる。このような場合、２つのディレイライン間の時間遅延差がタイムデジタルコンバータの時間分解能になるバーニアディレイライン（Ｖｅｒｎｉｅｒ ｄｅｌａｙ ｌｉｎｅ）を利用する既存のタイムデジタルコンバータの時間分解能の向上方法に比べて、回路のサイズ及び電力消耗は非常に小さく、時間分解能がより向上した効果を得ることができる。

時間差増幅器が様々な応用分野で効果的に使用されるためには幾つかの条件を満たさなければならないが、その代表的なものとして大きい時間利得（ｌａｒｇｅ ｇａｉｎ）、広い入力範囲（ｗｉｄｅ ｉｎｐｕｔ ｒａｎｇｅ）及び線形性（ｌｉｎｅａｒｉｔｙ）を挙げることができる。

すなわち、時間差増幅器に入力される２つのデジタル入力信号の変化エッジ時間差が広い時間区間で、２つのデジタル出力信号の変化エッジ時間差が２つのデジタル入力信号の変化エッジ時間差に対して一定の割合を維持し、その割合が大きい値を有する条件を満たさなければならない。

なぜなら、時間差増幅器は前述の説明のように主にタイムデジタルコンバータなどと結合して使用されるが、時間利得が小さい場合、数個の時間差増幅器を直列に連結しなければ所望の時間利得と時間分解能を得ることができないからである。また、時間差増幅器が入力変化エッジ時間差が狭い区間でのみ動作する場合、タイムデジタルコンバータの動作範囲が制限されるからである。さらに、時間差増幅器の時間利得が入力変化エッジ時間差に対して一定ではない場合、時間差増幅器を正確な時間区間を測定する場合に使用することができないからである。

図４は、従来の時間差増幅器の回路図である。図４を参照すると、従来の時間差増幅器４００はポジティブフィードバックループ（ｐｏｓｉｔｉｖｅ ｆｅｅｄｂａｃｋ ｌｏｏｐ）構造からなる。ここで、時間差増幅器４００はＳＲラッチ４１０、４２０の準安定（ｍｅｔａｓｔａｂｌｅ）状態を利用した時間差増幅器である。すなわち、前記時間差増幅器４００は２つのデジタル入力信号の変化エッジ時間差が短くなるほど２つの出力信号の状態変化にかかる時間が長くなる現象を利用した時間差増幅器である。前記時間差増幅器４００の時間差増幅機能は２つの入力信号の変化エッジ時間差が準安定状態に該当する区間に存在する時にのみ行われる。そして、時間差増幅器４００はポジティブフィードバッククローズループ構造によって時間利得値が入力変化エッジ時間差に対して一定ではないので非常に狭い時間区間（±４０ｐｓ）でのみ使用可能である。その時間利得も最大２０に留まる。

図５は、他の従来の時間差増幅器の回路図である。図５に示す時間差増幅器５００もポジティブフィードバックループ構造からなり、ＮＡＮＤゲートＮＤ１、ＮＤ２に基づくＳＲラッチ５１０を含む。前記時間差増幅器５００は対称をなすそれぞれの２つのＮＡＮＤゲートＮＤ１、ＮＤ２のプルダウン（ｐｕｌｌ−ｄｏｗｎ）回路によって放電される程度を反対側のＮＡＮＤゲートの出力が決定するようにして入力状態が先に変わる側のＮＡＮＤゲートの出力は早く変わり入力状態が後で変わる側のＮＡＮＤゲートの出力を遅く変わるようにする原理で動作する時間差増幅器である。

特開２００９−１２４４７６号公報

前記時間差増幅器５００の時間差増幅機能は２つのＮＡＮＤゲートＮＤ１、ＮＤ２それぞれの出力が互いに反対側のＮＡＮＤゲートの動作に及ぼす影響を制御できるように狭い入力時間区間でのみ行われる。前記時間差増幅器５００はポジティブフィードバックループ構造からなるので、時間利得値が入力変化エッジ時間差に対して一定ではなく、これを補正するために電圧制御ディレイライン（ＶＣＤＬ：ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌｌｅｄ ｄｅｌａｙ ｌｉｎｅ）に基づく補正部５２０が必要となる。前記時間差増幅器５００の時間利得は２に固定され最大入力時間区間は補正部５２０を用いた場合±１００ｐｓ程度である。時間利得を上げるためには複数の時間差増幅器を連続して連結するカスケード（ｃａｓｃａｄｅ）構造を使用すべきである。

このように、従来の技術による時間差増幅器はポジティブフィードバッククローズループ構造によって時間利得値が入力変化エッジ時間差に対して一定ではなく、そのため非常に狭い時間区間でのみ制限的に使用できる欠陥があり、時間利得が低い欠陥がある。
また、従来の技術による時間差増幅器は時間利得を高めるために複数の時間差増幅器を連続して連結するカスケード構造を使用しなければならないため、設置空間と費用が多くかかる問題がある。

本発明が解決しようとする課題は、オープンループ（ｏｐｅｎ ｌｏｏｐ）スルーレート（ｓｌｅｗ ｒａｔｅ）制御方式を適用して広い入力時間区間で一定の時間利得を持たせ、低い値の時間利得から高い値の時間利得まで外部で可変できるようにした時間差増幅器を提供することにある。

本発明が解決しようとする課題は、前述の課題に制限されない。本発明の他の課題及び長所は以下の説明によってより明らかに理解されるであろう。

前記技術的課題を解決するための本発明の第１実施形態による時間差増幅器は、第１入力端子に入力される第１デジタル入力信号がシフトされる時、第１充電用キャパシタに電源電圧のレベルで充電された電圧に対して第１スルーレートを設定して前記第１スルーレートで低下される第１出力電圧を発生した後、第２入力端子に入力される第２デジタル入力信号がシフトされて第１デジタル入力信号と第２デジタル入力信号の状態がすべて初期状態から変わる時、前記第１スルーレートを第２スルーレートに変更して前記第２スルーレートで低下される第１出力電圧を発生する第１スルーレート設定部及び前記第１スルーレート設定部から出力される第１出力電圧を基準電圧と比較してそれによる第１デジタル信号を出力する第１電圧比較器を具備する第１デジタル信号出力部；並びに第３入力端子に入力される前記第２デジタル入力信号がシフトされないことに基づいて第２充電用キャパシタに充電された電源電圧レベルの電圧をそのまま第２出力電圧として出力し、その後、第３入力端子に入力される前記第２デジタル入力信号がシフトされて第１デジタル入力信号と第２デジタル入力信号の状態がすべて初期状態から変わる時、電源電圧のレベルで充電された電圧に対して第２スルーレートを設定して前記第２スルーレートで低下される第２出力電圧を発生する第２スルーレート設定部及び前記第２スルーレート設定部から出力される第２出力電圧を前記基準電圧と比較してそれによる第２デジタル信号を出力する第２電圧比較器を具備する第２デジタル信号出力部；を含むことを特徴とする。

前記技術的課題を解決するための本発明の第２実施形態による時間差増幅器は、第１入力端子に入力される第１デジタル入力信号がシフトされる時、第１充電用キャパシタに基底電圧のレベルに放電された電圧に対して第１スルーレートを設定して前記第１スルーレートで上昇される第１出力電圧を発生した後、第２入力端子に入力される第２デジタル入力信号がシフトされて第１デジタル入力信号と第２デジタル入力信号の状態がすべて初期状態から変わる時、前記第１スルーレートを第２スルーレートに変更して前記第２スルーレートで上昇される第１出力電圧を発生する第１スルーレート設定部及び前記第１スルーレート設定部から出力される第１出力電圧を基準電圧と比較してそれによる第１デジタル信号を出力する第１電圧比較器を具備する第１デジタル信号出力部；並びに第３入力端子に入力される前記第２デジタル入力信号がシフトされないことに基づいて第２充電用キャパシタに放電された基底電圧レベルの電圧をそのまま第２出力電圧として出力し、第３入力端子に入力される前記第２デジタル入力信号がシフトされて第１デジタル入力信号と第２デジタル入力信号の状態がすべて初期状態から変わる時、基底電圧のレベルに放電された電圧に対して第２スルーレートを設定して前記第２スルーレートで上昇される第２出力電圧を発生する第２スルーレート設定部及び前記第２スルーレート設定部から出力される第２出力電圧を前記基準電圧と比較してそれによる第２デジタル信号を出力する第２電圧比較器を具備する第２デジタル信号出力部；を含むことを特徴とする。

前記技術的課題を解決するための本発明の第３実施形態による時間差増幅方法は、（ａ）第１スルーレート設定部の第１入力端子に入力される第１デジタル入力信号がシフトされる時、第１充電用キャパシタに電源電圧のレベルで充電された電圧又は基底電圧レベルの放電された電圧に対して第１スルーレートを設定してそれに応じて変化される第１出力電圧を発生した後、前記第１スルーレート設定部の第２入力端子に入力される第２デジタル入力信号がシフトされて第１デジタル入力信号と第２デジタル入力信号の状態がすべて初期状態から変わる時、前記第１スルーレート設定部で前記第１スルーレートを第２スルーレートに変更してそれに応じて変化される第１出力電圧を発生するステップ；（ｂ）第１電圧比較器で前記第１出力電圧を基準電圧と比較してそれによる第１デジタル信号を出力するステップ；（ｃ）第２スルーレート設定部の第３入力端子に入力される前記第２デジタル入力信号がシフトされないことに基づいて前記第２スルーレート設定部の第２充電用キャパシタに電源電圧のレベルで充電された電圧又は基底電圧レベルの放電された電圧をそのまま第２出力電圧として出力し、その後、前記第２スルーレート設定部の第３入力端子に入力される前記第２デジタル入力信号がシフトされて第１デジタル入力信号と第２デジタル入力信号の状態がすべて初期状態から変わる時、前記電源電圧のレベルで充電された電圧又は基底電圧のレベルに放電された電圧に対して第２スルーレートを設定してそれに応じて変化される第２出力電圧を発生するステップ；及び（ｄ）第２電圧比較器で前記第２スルーレート設定部から出力される第２出力電圧を前記基準電圧と比較してそれによる第２デジタル信号を出力するステップ；を含むことを特徴とする。

本発明は時間差増幅器の時間利得はデジタル入力信号の状態組み合わせによって変わる出力電圧のスルーレート間の割合で決定され、前記出力電圧のスルーレートを外部で調節可能にして時間差増幅器が製作された後に様々な目的と用途に応じてより便利に時間利得を変更できる効果がある。

また、時間差増幅器をオープンループ（ｏｐｅｎｌｏｏｐ）構造で設計することによって、既存の時間差増幅器に比べて広い入力時間区間で一定の値の時間利得を得ることができる利点がある。

従来の時間差増幅器の機能を示す図である。 時間差増幅器がタイムデジタルコンバータと直列に連結された構造を示す図である。 従来の時間差増幅器で時間分解能が向上する原理を示す図である。 従来の時間差増幅器の回路図である。 他の従来の時間差増幅器の回路図である。 本発明によるスルーレート制御を利用した時間差増幅器のブロック図である。 図６に示すデジタル入力信号、２つの出力電圧及びデジタル出力信号のタイミング図である。 本発明による時間差増幅器の詳細回路図である。 従来の時間差増幅器の特性グラフと本発明による時間差増幅器の特性グラフである。 本発明による時間差増幅器におけるデジタル出力信号の変化エッジ時間差を示すグラフである。 本発明による時間差増幅器におけるデジタル出力信号の変化エッジ時間差を示すグラフである。 本発明による時間差増幅器におけるデジタル出力信号の変化エッジ時間差を示すグラフである。 本発明による時間差増幅器におけるデジタル出力信号の変化エッジ時間差を示すグラフである。 本発明で時間利得の計算結果に対するＨＳＰＩＣＥシミュレーション結果の平均誤差と最大誤差とを示すグラフである。 本発明による時間差増幅器と従来の時間差増幅器の性能を比較した表である。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

以下、添付図面に基づき、本発明の好ましい実施形態を詳細に説明すると次のとおりである。

図６は、本発明によるスルーレート制御を利用した時間差増幅器のブロック図であり、図６に示すように、時間差増幅器６００は第１デジタル信号出力部６１０及び第２デジタル信号出力部６２０を具備する。そして、前記第１デジタル信号出力部６１０は第１スルーレート設定部６１１及び第１電圧比較器６１２を具備し、前記第２デジタル信号出力部６２０は第２スルーレート設定部６２１及び第２電圧比較器６２２を具備する。

第１デジタル入力信号ＩＮ１が第１スルーレート設定部６１１の第１入力端子Ｉ１と第２スルーレート設定部６２１の第４入力端子Ｉ４に共通に入力される。そして、第２デジタル入力信号ＩＮ２が第１スルーレート設定部６１１の第２入力端子Ｉ２と第２スルーレート設定部６２１の第３入力端子Ｉ３に共通に入力される。第１電圧比較器６１２の反転入力端子が前記第１スルーレート設定部６１１の出力端子に連結され、正転入力端子が基準電圧Ｖｒｅｆの端子に連結される。第２電圧比較器６２２の反転入力端子が前記第２スルーレート設定部６２１の出力端子に連結され、正転入力端子が前記基準電圧Ｖｒｅｆの端子に連結される。

第１スルーレート設定部６１１は第１、２入力端子Ｉ１、Ｉ２にそれぞれ入力される第１、２デジタル入力信号ＩＮ１、ＩＮ２の状態組み合わせによってスルーレートを設定してそれによる第１出力電圧Ｏ１を発生する。第１電圧比較器６１２は前記第１スルーレート設定部６１１の第１出力電圧Ｏ１を基準電圧Ｖｒｅｆと比較してそれによる第１デジタル出力信号ＯＵＴ１を発生する。

第２スルーレート設定部６２１は第３、４入力端子Ｉ３、Ｉ４にそれぞれ入力される前記第２、１デジタル入力信号ＩＮ２、ＩＮ１の状態組み合わせによってスルーレートを設定してそれによる第２出力電圧Ｏ２を発生する。第２電圧比較器６２２は前記第２スルーレート設定部６２１の第２出力電圧Ｏ２を前記基準電圧Ｖｒｅｆと比較してそれによる第２デジタル出力信号ＯＵＴ２を発生する。

このように、時間差増幅器６００で前記第１、２デジタル出力信号ＯＵＴ１、ＯＵＴ２は前記第１、２デジタル入力信号ＩＮ１、ＩＮ２によってのみ決定され、フィードバック（ｆｅｅｄｂａｃｋ）を使用しないオープンループ（ｏｐｅｎ−ｌｏｏｐ）構造からなることがわかる。

図７は、前記第１、２デジタル入力信号ＩＮ１、ＩＮ２、第１、２出力電圧Ｏ１、Ｏ２及び第１、２デジタル出力信号ＯＵＴ１、ＯＵＴ２のタイミング図である。前記時間差増幅器６００のより詳細な動作原理を図７を参照して説明すると次のとおりである。

前記第１、２デジタル入力信号ＩＮ１、ＩＮ２が「００」である初期時間区間（Ｔ＝０）で、第１、２スルーレート設定部６１１、６２１は電源電圧（例えば、ＶＤＤ）をそのまま第１、２出力電圧Ｏ１、Ｏ２に出力する。

その後、前記第１、２デジタル入力信号ＩＮ１、ＩＮ２のうち１つがシフト（例えば、１０）された時間区間（例えば、０＜Ｔ＜Ｔ１）で、第１スルーレート設定部６１１は第１入力端子Ｉ１を介して前記変化した第１デジタル入力信号ＩＮ１を入力されるので前記電源電圧ＶＤＤに対し第１スルーレートＳＲ１を設定してそれによる第１出力電圧Ｏ１を発生する。この時、前記第２スルーレート設定部６２１は第３入力端子Ｉ３を介して変化していない第２デジタル入力信号ＩＮ２を入力され続けているので前記電源電圧ＶＤＤをそのまま第２出力電圧Ｏ２として出力し続ける。

その後、第２デジタル入力信号ＩＮ２がシフトされて前記第１、２デジタル入力信号ＩＮ１、ＩＮ２のすべてがシフト（例えば、１１）された時間区間（例えば、Ｔ１＜Ｔ）で、前記第１スルーレート設定部６１１は前記電源電圧ＶＤＤに対して前に適用された第１スルーレートＳＲ１を第２スルーレートＳＲ２に変更してそれによる第１出力電圧Ｏ１を発生する。この時、前記第２スルーレート設定部６２１は前記電源電圧ＶＤＤに対して第２スルーレートＳＲ２を設定してそれによる第２出力電圧Ｏ２を発生する。したがって、第１、２スルーレート設定部６１１、６２１の第１、２出力電圧Ｏ１、Ｏ２は図７のように第１スルーレートＳＲ１による電圧レベル差を有し同じ第２スルーレートＳＲ２で減少される。

この時、第１電圧比較器６１２は上記のように減少される第１スルーレート設定部６１１の第１出力電圧Ｏ１を基準電圧Ｖｒｅｆと比較して前記第１出力電圧Ｏ１が基準電圧Ｖｒｅｆのレベル以下に落ちた時（例えば、Ｔ＝Ｔ２）第１デジタル出力信号ＯＵＴ１を基底電圧（例えば、ＶＳＳ）から電源電圧（例えば、ＶＤＤ）のレベルにシフトさせる。第２電圧比較器６２２は上記のように減少される第２スルーレート設定部６２１の第２出力電圧Ｏ２を前記基準電圧Ｖｒｅｆと比較して前記第２出力電圧Ｏ２が基準電圧Ｖｒｅｆのレベル以下に落ちた時（例えば、Ｔ＝Ｔ３）第２デジタル出力信号ＯＵＴ２を前記基底電圧から電源電圧ＶＤＤのレベルにシフトさせる。

もし、上記のような時間区間にそれぞれ適用された前記第１スルーレートＳＲ１が前記第２スルーレートＳＲ２に比べて大きい場合、第１、２出力電圧Ｏ１、Ｏ２が前記基準電圧Ｖｒｅｆに到達される時間間隔△Ｔ_ｏｕｔが前記第１、２デジタル入力信号ＩＮ１、ＩＮ２の変化エッジ時間差△Ｔ_ｉｎに比べて一定の割合で大きく現れる。

なぜなら、前記時間区間（０＜Ｔ＜Ｔ１）で第１出力電圧Ｏ１が第１スルーレートＳＲ１で低下されている時、第２出力電圧Ｏ２は電源電圧ＶＤＤを維持し続けていたが、時間区間（Ｔ１＜Ｔ）からは第１、２出力電圧Ｏ１、Ｏ２のすべてが第２スルーレートＳＲ２で低下されるので第１スルーレートＳＲ１とＴ１時間に相応するように第１、２出力電圧Ｏ１、Ｏ２に差が生じるからである。

前記第１、２デジタル入力信号ＩＮ１、ＩＮ２のすべてが「１１」で、初期状態（「００」）からシフトされた時間（Ｔ＝Ｔ１）で、前記第１、２出力電圧Ｖ（Ｏ１）、Ｖ（Ｏ２）は下記式１のように表される。

前記第１、２デジタル入力信号ＩＮ１、ＩＮ２のすべてが「１１」にシフトされた時間Ｔ＝Ｔ１で、前記第１、２出力電圧Ｏ１、Ｏ２のすべてを第２スルーレートＳＲ２で変化させる時、前記第１出力電圧Ｏ１は第１スルーレートＳＲ１で既に変化されて第２出力電圧Ｏ２より低くなっている状態である。したがって、前記第１、２出力電圧Ｏ１、Ｏ２が前記基準電圧Ｖｒｅｆに到達される時間が異なるが、その到達時間は下記式２及び式３で容易に予測できる。

上記式２及び式３を用いて時間差増幅器６００の時間利得（Ｇ＝△Ｔ_ｏｕｔ／△Ｔ_ｉｎ）を下記式４で表すことができる。

すなわち、前記時間差増幅器６００の時間利得Ｇは前記第１、２デジタル入力信号ＩＮ１、ＩＮ２のうち１つがシフト（例えば、１０）された時間区間（例えば、０＜Ｔ＜Ｔ１）で第１スルーレート設定部６１１に適用された第１スルーレートＳＲ１を前記第１、２デジタル入力信号ＩＮ１、ＩＮ２のすべてがシフト（例えば、１１）された時間区間（例えば、Ｔ１＜Ｔ）で第１、２スルーレート設定部６１１、６２１に適用された第２スルーレートＳＲ２で除した値で決定される。

本実施形態では前記第１、２スルーレート設定部６１１、６２１に適用される第１、２スルーレートＳＲ１、ＳＲ２を時間差増幅器６００の外部で調節できるようにすることによって（図示せず）時間差増幅器６００の時間利得を外部で調節できる。

前記第１、２デジタル入力信号ＩＮ１、ＩＮ２が「１０」である時間区間（０＜ｔ＜ｔ１）で前記出力電圧の変化量、例えば、第１出力電圧Ｏ１の変化量（ＶＤＤ−Ｖ（０１）｜_ｔ＝ｔ１）が第１出力電圧Ｏ１の初期値（例えば、ＶＤＤ）と基準電圧Ｖｒｅｆの差値より小さくなければならない。

このような条件下で前記時間差増幅器６００の最大入力時間範囲（△Ｔｉｎ．ｍａｘ）は下記式５のように表される。

図８は、時間差増幅器の詳細回路図であり、図８に示すように、電源端子ＶＤＤと接地端子ＶＳＳの間に直列接続された第１充電用スイッチＳ１１及び第１充電用キャパシタＣ１１、直列接続されて前記第１充電用スイッチＳ１１と前記第１充電用キャパシタＣ１１の共通接続点である第１ノードＮ１１と接地端子ＶＳＳの間にそれぞれ直列接続された第１放電用スイッチＳ１２及び第１電流源ＩＢ１１、第２放電用スイッチＳ１３及び第２電流源ＩＢ１２を具備し、前記第１ノードＮ１１が前記第１電圧比較器６１２の反転入力端子に接続された第１スルーレート設定部６１１；及び電源端子ＶＤＤと接地端子ＶＳＳの間に直列接続された第２充電用スイッチＳ２１及び第２充電用キャパシタＣ２１、前記第２充電用スイッチＳ２１と第２充電用キャパシタＣ２１の共通接続点である第２ノードＮ２１と接地端子ＶＳＳの間にそれぞれ直列接続された第３放電用スイッチＳ２２及び第３電流源ＩＢ２１、第４放電用スイッチＳ２３、及び第４電流源ＩＢ２２を具備し、前記第２ノードＮ２１が前記第２電圧比較器６２２の正転入力端子に接続された第２スルーレート設定部６２１；を具備する。

ここで、第１スルーレート設定部６１１と第２スルーレート設定部６２１の構成は同じであるが、前記第１スルーレート設定部６１１の第１放電用スイッチＳ１２と前記第２スルーレート設定部６２１の第３放電用スイッチＳ２２は互いに異なるスイッチング制御ロジックによってスイッチングされるので第１、２出力電圧Ｏ１、Ｏ２が互いに異なるように出力される。

第１スルーレート設定部６１１で、第１、２デジタル入力信号ＩＮ１、ＩＮ２が「００」である初期時間区間（Ｔ＝０）で第１充電用スイッチＳ１１は前記「００」に決定されるターンオン制御信号によってターンオンされる。これによって、電源電圧ＶＤＤが前記第１充電用スイッチＳ１１を介して第１充電用キャパシタＣ１１に初期値で充電される。
同様に、第２スルーレート設定部６２１で、第１、２デジタル入力信号ＩＮ１、ＩＮ２が「００」である初期時間区間（Ｔ＝０）で第２充電用スイッチＳ２１は前記「００」に決定されるターンオン制御信号によってターンオンされる。これによって、電源電圧ＶＤＤが前記第２充電用スイッチＳ２１を介して第２充電用キャパシタＣ２１に初期値で充電される。

その後、前記第１、２デジタル入力信号ＩＮ１、ＩＮ２のうち１つがシフト（例えば、１０）された時間区間（例えば、０＜Ｔ＜Ｔ１）で、前記「１０」に決定されるターンオフ制御信号によって第１スルーレート設定部６１１の第１充電用スイッチＳ１１と第２スルーレート設定部６２１の第２充電用スイッチＳ２１がすべてターンオフされる。
この時、前記第１スルーレート設定部６１１の第１入力端子Ｉ１に供給されるデジタル入力信号が「０」から「１」にシフトされるが、これに基づいて生成されたターンオン制御信号によって前記第１放電用スイッチＳ１２がターンオンされる。これによって、前記第１充電用スイッチＳ１１と第１充電用キャパシタＣ１１の共通接続点である第１ノードＮ１１が前記第１放電用スイッチＳ１２を介して第１電流源ＩＢ１１に連結される。したがって、前記第１充電用キャパシタＣ１１に充電された初期の充電電圧ＶＤＤが第１スルーレートＳＲ１で低下され始める。

しかし、前記第２スルーレート設定部６２１の第３入力端子Ｉ３にはデジタル入力信号が「０」で供給され続ける。これによって、前記デジタル入力信号が「０」から「１」にシフトされたことに基づくターンオン制御信号が生成されない。これによって、前記第２スルーレート設定部６２１の第３放電用スイッチＳ２２はターンオフ状態を維持し続けるようになる。したがって、前記第２充電用キャパシタＣ２１は初期の充電電圧ＶＤＤを維持し続けるようになる。

その後、前記第１、２デジタル入力信号ＩＮ１、ＩＮ２のすべてがシフト（例えば、１１）された時間区間（例えば、Ｔ１＜Ｔ）で、これに基づいて生成されたターンオフ制御信号によって前記第１放電用スイッチＳ１２がターンオフされる。しかし、この時、前記第１、２デジタル入力信号ＩＮ１、ＩＮ２のすべてが「１１」にシフトされることに基づいて生成されたターンオン制御信号によって第１スルーレート設定部６１１の第２放電用スイッチＳ１３と第２スルーレート設定部６２１の第４放電用スイッチＳ２３がすべてターンオンされる。

これによって、前記第１スルーレート設定部６１１の第１充電用キャパシタＣ１１で初期の充電電圧ＶＤＤより低いレベルに放電された充電電圧が継続して第２スルーレートＳＲ２で基準電圧Ｖｒｅｆに向かって低下され始める。

これに対して、前記第２スルーレート設定部６２１の第２充電用キャパシタＣ２１には初期の充電電圧ＶＤＤが維持されていたので、その充電電圧ＶＤＤが前記第２スルーレートＳＲ２で基準電圧Ｖｒｅｆに向かって低下され始める。

したがって、基準電圧Ｖｒｅｆを「ＶＤＤ／２」とすると、上記式２乃至式５は下記式６乃至に式９で表すことができる。前記第１、２充電用キャパシタＣ１１、Ｃ２１は互いに同じキャパシタンスを、第１、３電流源ＩＢ１１、ＩＢ２１は同じ電流値を、そして、第２、４電流源ＩＢ１２、ＩＢ２２は同じ電流値であると仮定する。

上記式９は第１スルーレート設定部６１１に適用されることを例としたものであり、ここで「Ｃ」は第１充電用キャパシタＣ１１を意味する。上記式９は第２スルーレート設定部６２１にも同様に適用される。

上記式６乃至式９のように時間差増幅器６００の時間利得は前記電流源ＩＢ１１、ＩＢ１２の間の電流値の割合と、前記電流源ＩＢ２１、ＩＢ２２の間の電流値の割合で決定されることがわかる。

前記時間差増幅器６００の外部で前記電流源ＩＢ１１、ＩＢ１２、ＩＢ２１、ＩＢ２２の電流値を制御できるようにする場合、前記時間差増幅器６００の時間利得を時間差増幅器６００の外部で制御できる。

既存のポジティブフィードバックループ構造を有する時間差増幅器の場合、時間差増幅器を具現する時に使用されるトランジスタのサイズによって時間利得値が決められるようになり、時間差増幅器が製作された後時間利得を変更することが困難であった。それに対して、本発明による時間差増幅器６００の場合、前述の説明のように外部で第１、３電流源ＩＢ１１、ＩＢ２１第２、４電流源ＩＢ１２、ＩＢ２２の電流値を制御可能にすることによって、時間差増幅器６００が製作された後に様々な目的と用途に応じてより便利に時間利得を変更できる。

図９で、Ｇ１は従来のＳＲラッチに基づく時間差増幅器の特性グラフで、Ｇ２は従来のＮＡＮＤゲートに基づく時間差増幅器の特性グラフである。そして、図９におけるＧ３は本発明による時間差増幅器の特性グラフである。従来のＳＲラッチに基づく時間差増幅器の場合、最大入力時間区間は±４０ｐｓで最大時間利得は２０にすぎない。そして、従来のＮＡＮＤゲートに基づく時間差増幅器は補正回路を使用する場合、最大±１００ｐｓの入力時間区間で使用可能であるが、時間利得が２に固定される。

これに対して、本発明による時間差増幅器の場合、上記の式８と式９によって第１、２スルーレート設定部６１１、６２１の第１、２充電用キャパシタＣ１１、Ｃ２１と第１、３電流源ＩＢ１１、ＩＢ２１及び第２、４電流源ＩＢ１２、ＩＢ２２の値から最大入力時間区間と時間利得を得ることができるが、前記第１、２充電用キャパシタＣ１１、Ｃ２１の容量を２ｐＦとし、第１、３電流源ＩＢ１１、ＩＢ２１を０．６ｍＡから１．２ｍＡまで可変し、第２、４電流源ＩＢ１２、ＩＢ２２を１０μＡから５０μＡまで可変した場合、最大入力時間区間は±２０００ｐｓ、時間利得は１２から１２０まで可変可能である。
図１０Ａ乃至図１０Ｄは、本発明による時間差増幅器６００の第１、２充電用キャパシタＣ１１、Ｃ２１の容量を２ｐＦと設定し、第１、３電流源ＩＢ１１、ＩＢ２１を０．６ｍＡから１．２ｍＡまで可変し、第２、４電流源ＩＢ１２、ＩＢ２２を１０μＡから５０μＡまで可変する場合、第１、２デジタル入力信号ＩＮ１、ＩＮ２の変化エッジ時間差に対する第１、２デジタル出力信号ＯＵＴ１、ＯＵＴ２の変化エッジ時間差を示すグラフである。記号１〜６はＨＳＰＩＣＥシミュレーションの結果を示し、点線（Ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔ）は上記式８から求めた計算値を示す。全てのグラフで式８の結果とシミュレーション結果とが類似であることがわかる。

図１１は、上記式８から求めた時間利得の計算結果に対するＨＳＰＩＣＥシミュレーション結果の平均誤差と最大誤差とを示す図である。記号１〜４はＩＢ１、ＩＢ２電流源による時間利得の計算結果に対するＨＳＰＩＣＥシミュレーション結果の誤差率を示し点線は平均誤差を示す。

第１、３電流源ＩＢ１１、ＩＢ２１と第２、４電流源ＩＢ１２、ＩＢ２２の４つの組み合わせ（１：ＩＢ１＝１２０７μＡ、ＩＢ２＝５０．０μＡ、２：ＩＢ１＝１２０７μＡ、ＩＢ２＝１０．１μＡ、３：ＩＢ１＝６１５μＡ、ＩＢ２＝５０．０μＡ、４：ＩＢ１＝６１５μＡ、ＩＢ２＝１０．１μＡ）で平均誤差範囲は−２．０３％から５．３２％まで、最大誤差範囲は−７．３％から８．２％までであることが確認できる。

図１２の表は本発明による時間差増幅器と従来の時間差増幅器の性能を比較したものである。従来のＳＲラッチに基づく時間差増幅器の最大誤差率４．５％、ＮＡＮＤゲートに基づく時間差増幅器の最大誤差率１５％と比較した時に本発明による時間差増幅器が優れた性能を示すことがわかる。

前述の説明では初期状態で第１、２充電用キャパシタＣ１１、Ｃ２１に電源圧ＶＤＤのレベルで電圧を充電させた後、前記第１充電用キャパシタＣ１１の充電電圧を先ずは第１、２スルーレートＳＲ１、ＳＲ２で低下させ、その後前記充電電圧をすべて第１、２スルーレートＳＲ１、ＳＲ２で低下させながら基準電圧Ｖｒｅｆと比較してそれによる第１、２デジタル出力信号ＯＵＴ１、ＯＵＴ２を発生することを例に挙げて説明したが、本発明がこれに限定されるものではない。例えば、上記とは反対に、初期状態で第１、２充電用キャパシタＣ１１、Ｃ２１の電圧を基底電圧ＶＳＳに放電させた後、前記第１、２スルーレートＳＲ１、ＳＲ２で充電させながら基準電圧Ｖｒｅｆと比較してそれによる第１、２デジタル出力信号ＯＵＴ１、ＯＵＴ２を発生することもできる。

以上で本発明の好ましい実施形態に対して詳細に説明したが、本発明の権利範囲がこれに限定されるものではなく、次の請求範囲で定義する本発明の基本概念に基づいて様々な実施形態に具現されることができ、このような実施形態も本発明の権利範囲に属するものである。

以上詳述したように、本発明は時間差増幅器の時間利得はデジタル入力信号の状態組み合わせによって変わる出力電圧のスルーレート間の割合で決定され、前記出力電圧のスルーレートを外部で調節可能にして時間差増幅器が製作された後に様々な目的と用途に応じてより便利に時間利得を変更できる効果がある。

また、時間差増幅器をオープンループ（ｏｐｅｎｌｏｏｐ）構造で設計することによって、既存の時間差増幅器に比べて広い入力時間区間で一定の値の時間利得を得ることができる利点がある。

６００：時間差増幅器
６１０：第１デジタル信号出力部
６１１：第１スルーレート設定部
６１２：第１電圧比較器
６２０：第２デジタル信号出力部
６２１：第２スルーレート設定部
６２２：第２電圧比較器

前述の説明のように時間差増幅器はタイムデジタルコンバータと直列に連結されて使用されるが、図２は、その一例を示したものである。図２を参照すると、時間差増幅器２１０の２つの出力端がタイムデジタルコンバータ２２０の２つの入力端に連結される方式で直列接続される。このような場合、タイムデジタルコンバータ２２０に入力される２つのデジタル信号は時間差増幅器２１０によって変化エッジ時間差が増幅されているので結果的にタイムデジタルコンバータ２２０の時間分解能が向上する効果をもたらす。

Claims (11)

1. 第１入力端子に入力される第１デジタル入力信号がシフトされる時、第１充電用キャパシタに電源電圧のレベルで充電された電圧に対して第１スルーレートを設定して前記第１スルーレートで低下される第１出力電圧を発生した後、第２入力端子に入力される第２デジタル入力信号がシフトされて第１デジタル入力信号と第２デジタル入力信号の状態がすべて初期状態から変わる時、前記第１スルーレートを第２スルーレートに変更して前記第２スルーレートで低下される第１出力電圧を発生する第１スルーレート設定部及び前記第１スルーレート設定部から出力される第１出力電圧を基準電圧と比較してそれによる第１デジタル信号を出力する第１電圧比較器を具備する第１デジタル信号出力部；並びに
   第３入力端子に入力される前記第２デジタル入力信号がシフトされないことに基づいて第２充電用キャパシタに充電された電源電圧レベルの電圧をそのまま第２出力電圧として出力し、第３入力端子に入力される前記第２デジタル入力信号がシフトされて第１デジタル入力信号と第２デジタル入力信号の状態がすべて初期状態から変わる時、電源電圧のレベルで充電された電圧に対して第２スルーレートを設定して前記第２スルーレートで低下される第２出力電圧を発生する第２スルーレート設定部及び前記第２スルーレート設定部から出力される第２出力電圧を前記基準電圧と比較してそれによる第２デジタル信号を出力する第２電圧比較器を具備する第２デジタル信号出力部；を含むことを特徴とするスルーレート制御を利用した時間差増幅器。
2. 前記第１スルーレート設定部は、
   電源端子ＶＤＤと接地端子ＶＳＳの間に直列接続された第１充電用スイッチＳ１１、第１充電用キャパシタＣ１１及び
   直列接続されて前記第１充電用スイッチＳ１１と前記第１充電用キャパシタＣ１１の共通接続点である第１ノードＮ１１と接地端子ＶＳＳの間にそれぞれ直列接続された第１放電用スイッチＳ１２及び第１電流源ＩＢ１１、第２放電用スイッチＳ１３及び第２電流源ＩＢ１２を具備し、
   前記第１ノードＮ１１が前記第１電圧比較器の反転入力端子に接続されたことを特徴とする請求項１に記載のスルーレート制御を利用した時間差増幅器。
3. 前記第１電流源ＩＢ１１及び第２電流源ＩＢ１２は時間差増幅器の外部で調節可能であることを特徴とする請求項２に記載のスルーレート制御を利用した時間差増幅器。
4. 前記第１スルーレートを前記第２スルーレートに変更して前記第２スルーレートで低下され始める初期の第１出力電圧は前記基準電圧より高いことを特徴とする請求項１に記載のスルーレート制御を利用した時間差増幅器。
5. 前記第２スルーレート設定部は、
   電源端子ＶＤＤと接地端子ＶＳＳの間に直列接続された第２充電用スイッチＳ２１及び第２充電用キャパシタＣ２１及び、
   前記第２充電用スイッチＳ２１と前記第２充電用キャパシタＣ２１の共通接続点である第２ノードＮ２１１と接地端子ＶＳＳの間にそれぞれ直列接続された第３放電用スイッチＳ２２及び第３電流源ＩＢ２１、第４放電用スイッチＳ２３及び第４電流源ＩＢ２２を具備し、
   前記第２ノードＮ２１が前記第２電圧比較器の正転入力端子に接続されたことを特徴とする請求項１に記載のスルーレート制御を利用した時間差増幅器。
6. 前記時間差増幅器の時間利得は前記第１スルーレートを前記第２スルーレートで除したもので決定されることを特徴とする請求項１に記載のスルーレート制御を利用した時間差増幅器。
7. 前記第１出力電圧及び第２出力電圧は前記第１デジタル入力信号及び第２デジタル入力信号によってのみ決定され、フィードバック電圧と無関係であることを特徴とする請求項１に記載のスルーレート制御を利用した時間差増幅器。
8. 前記第１スルーレートは前記第１電流源の値を前記第１充電用キャパシタの静電容量値で除した値で決定されることを特徴とする請求項１に記載のスルーレート制御を利用した時間差増幅器。
9. 前記第２スルーレートは前記第２電流源の値を前記第２充電用キャパシタの静電容量値で除した値で決定されることを特徴とする請求項１に記載のスルーレート制御を利用した時間差増幅器。
10. 第１入力端子に入力される第１デジタル入力信号がシフトされる時、第１充電用キャパシタに基底電圧のレベルに放電された電圧に対して第１スルーレートを設定して前記第１スルーレートで上昇される第１出力電圧を発生した後、第２入力端子に入力される第２デジタル入力信号がシフトされて第１デジタル入力信号と第２デジタル入力信号の状態がすべて初期状態から変わる時、前記第１スルーレートを第２スルーレートに変更して前記第２スルーレートで上昇される第１出力電圧を発生する第１スルーレート設定部及び前記第１スルーレート設定部から出力される第１出力電圧を基準電圧と比較してそれによる第１デジタル信号を出力する第１電圧比較器を具備する第１デジタル信号出力部；並びに
    第３入力端子に入力される前記第２デジタル入力信号がシフトされないことに基づいて第２充電用キャパシタに放電された基底電圧レベルの電圧をそのまま第２出力電圧として出力し、第３入力端子に入力される前記第２デジタル入力信号がシフトされて第１デジタル入力信号と第２デジタル入力信号の状態がすべて初期状態から変わる時、基底電圧のレベルに放電された電圧に対して第２スルーレートを設定して前記第２スルーレートで上昇される第２出力電圧を発生する第２スルーレート設定部及び前記第２スルーレート設定部から出力される第２出力電圧を前記基準電圧と比較してそれによる第２デジタル信号を出力する第２電圧比較器を具備する第２デジタル信号出力部；を含むことを特徴とするスルーレート制御を利用した時間差増幅器。
11. （ａ）第１スルーレート設定部の第１入力端子に入力される第１デジタル入力信号がシフトされる時、第１充電用キャパシタに電源電圧のレベルで充電された電圧に対して第１スルーレートを設定してそれに応じて変化される第１出力電圧を発生した後、第２入力端子に入力される第２デジタル入力信号がシフトされて第１デジタル入力信号と第２デジタル入力信号の状態がすべて初期状態から変わる時、前記第１スルーレート設定部で前記第１スルーレートを第２スルーレートに変更してそれに応じて変化される第１出力電圧を発生するステップ；
    （ｂ）第１電圧比較器で前記第１出力電圧を基準電圧と比較してそれによる第１デジタル信号を出力するステップ；
    （ｃ）第２スルーレート設定部の第３入力端子に入力される前記第２デジタル入力信号がシフトされないことに基づいて前記第２スルーレート設定部の第２充電用キャパシタに電源電圧のレベルで充電された電圧又は基底電圧レベルの放電された電圧をそのまま第２出力電圧として出力し、前記第２スルーレート設定部の第３入力端子に入力される前記第２デジタル入力信号がシフトされて第１デジタル入力信号と第２デジタル入力信号の状態がすべて初期状態から変わる時、前記電源電圧のレベルで充電された電圧又は基底電圧のレベルに放電された電圧に対して第２スルーレートを設定してそれに応じて変化される第２出力電圧を発生するステップ；及び
    （ｄ）第２電圧比較器で前記第２スルーレート設定部から出力される第２出力電圧を前記基準電圧と比較してそれによる第２デジタル信号を出力するステップ；を含むことを特徴とするスルーレート制御を利用した時間差増幅方法。

Images