JP2013242517A - 表示装置およびその製造方法 - Google Patents

表示装置およびその製造方法 Download PDF

Info

Publication number
JP2013242517A
JP2013242517A JP2013002244A JP2013002244A JP2013242517A JP 2013242517 A JP2013242517 A JP 2013242517A JP 2013002244 A JP2013002244 A JP 2013002244A JP 2013002244 A JP2013002244 A JP 2013002244A JP 2013242517 A JP2013242517 A JP 2013242517A
Authority
JP
Japan
Prior art keywords
film
wiring
display device
mark
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013002244A
Other languages
English (en)
Other versions
JP2013242517A5 (ja
JP6288915B2 (ja
Inventor
Masami Hayashi
正美 林
Kenichi Miyamoto
賢一 宮本
Ichiji Yamayoshi
一司 山吉
Junichi Todo
淳一 土道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013002244A priority Critical patent/JP6288915B2/ja
Priority to US13/870,732 priority patent/US9040992B2/en
Publication of JP2013242517A publication Critical patent/JP2013242517A/ja
Priority to US14/678,814 priority patent/US9161439B2/en
Publication of JP2013242517A5 publication Critical patent/JP2013242517A5/ja
Application granted granted Critical
Publication of JP6288915B2 publication Critical patent/JP6288915B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/11—Anti-reflection coatings
    • G02B1/113—Anti-reflection coatings using inorganic layer materials only
    • G02B1/115—Multilayers
    • G02B1/116—Multilayers including electrically conducting layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Liquid Crystal (AREA)
  • Inorganic Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】屋外で使用するために配線表面からの反射を低減する構成を有する場合であっても、各種のＩＤパターンを安定して形成できる表示装置を提供する。
【解決手段】透明基板２０上に順に配設された低抵抗導電膜３１と、Ａｌを主成分とし反射防止膜として機能する低反射膜３２とで構成される積層配線と、積層配線の端部に設けられ、積層配線と同じ積層構造を有する配線端子部と、積層配線および配線端子部を覆う絶縁膜２１とを備え、絶縁膜側が表示面側となる表示装置であって、配線端子部において、絶縁膜２１を貫通すると共に、低反射膜３２を貫通して低抵抗導電膜３１に達するコンタクトホールＣＨ１が設けられ、コンタクトホールＣＨ１の外縁部は、少なくとも一部において、低抵抗導電膜３１、低反射膜３２と絶縁膜２１の積層構造を有する。
【選択図】図１８

Description

本発明は表示装置およびその製造方法に関し、特に屋外での使用に適した表示装置に関する。
屋外で用いられる表示装置においては、太陽光下での使用等、表示装置外部からの入射光量が高い環境においても良好な表示特性が求められている。一方、表示装置の配線は、低抵抗で加工が容易であることが求められ、当該要求を満たす金属としてアルミニウム（Ａｌ）合金を用いて形成されることが多くなっている。
しかし、アルミニウム合金は反射率が高く、表示装置外部からの入射光量が高い環境においては、入射した光がアルミニウム合金配線に反射し、良好な表示特性が得られないという問題がある。
表示面側から入射する光の反射を低減するために、アルミニウム合金配線上に反射防止膜を配設することが考えられており、例えば特許文献１にはアルミニウム膜と窒化アルミニウム膜とで構成される反射防止膜が開示されている。
また、特許文献２には、ニッケルおよび窒素を含むアルミニウム合金膜を上層膜とする導電体構造が開示されている。
一方、上記のように外部から入射する光の反射を低減するために配線上に反射防止膜を形成すると、当該配線の形成工程でパネルやアレイ基板を識別するための識別記号（ＩＤ）も同時に形成するような場合に、反射率が低く反射光の強度が低いためＩＤ形成用の露光装置ではフォーカス動作が行えず、各種のＩＤパターンを安定して形成できないという可能性がある。
例えば特許文献３においては、最上層に反射率が低いチタン層を有した配線層に形成されたアライメントマークの光学的な検出を行うために、アライメントマークの上層の層間絶縁膜を除去する構成が開示されている。
特開２０１０−７９２４０号公報 特開２００７−１２３６７２号公報 特開２００４−３１７７２８号公報
以上説明したように、表示装置外部からの入射光量が高い環境においても良好な表示特性を得るために、配線層上に反射防止膜を配設すると、当該配線層ではＩＤパターンを安定して形成できないという問題があった。
本発明は上記のような問題点を解消するためになされたもので、屋外で使用するために配線表面からの反射を低減する構成を有する場合であっても、各種のＩＤパターンを安定して形成できる表示装置を提供することを目的とする。
本発明に係る表示装置は、下地層上に順に配設された導電膜と、反射防止膜とで構成される積層配線と、前記積層配線の端部に設けられ、前記積層配線と同じ積層構造を有する配線端子部と、前記積層配線および前記配線端子部を覆う絶縁膜とを備え、前記絶縁膜側が表示面側となる表示装置であって、前記配線端子部において、前記絶縁膜を貫通すると共に、前記反射防止膜を貫通して前記導電膜に達する第１の開口部が設けられ、前記第１の開口部の外縁部は、少なくとも一部において、前記導電膜、前記反射防止膜および前記絶縁膜の積層構造を有している。
本発明に係る表示装置によれば、第１の開口部の外縁部が、少なくとも一部において、導電膜、反射防止膜および絶縁膜の積層構造を有しているので、第１の開口部の外縁部による弱い反射光と、第１の開口部の底部において露出する導電膜による強い反射光とで高いコントラストを確保することができる。この構成を、例えば後工程で用いるマークにも適用することで、マークの認識精度が向上でき、マザー基板の切断不良やＦＰＣの接続不良による歩留低下を防止できる。また、ＩＤパターンに適用した場合は、読取装置によるＩＤパターンの誤認を低減できるので、作業効率が高まり製造ラインの安定稼動を実現できる。
本発明に係る表示装置の全体構成を示す平面図である。 本発明に係る表示装置の断面図である。 アレイ基板の一例を示す図である。 本発明に係る表示装置のタッチパネルの断面図である。 本発明に係る表示装置のタッチパネルの断面図である。 マークおよびＩＤの構成を示す平面図である。 マークおよびＩＤの構成を示す断面図である。 本発明に係る実施の形態１のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態１のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態１のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態１のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態１のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態１のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態１のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態１のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態１のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態１のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態１のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態１のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態１のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態１のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態１のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態１のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態１のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態２のタッチパネルの構成を示す断面図である。 本発明に係る実施の形態２のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態２のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態２のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態２のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態２のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態２のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態２のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態２のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態３のタッチパネルの構成を示す断面図である。 本発明に係る実施の形態３のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態３のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態３のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態３のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態３のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態３のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態３のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態３のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態３のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態３のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態３のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態３のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態３のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態３のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態３のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態３のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態３のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態３のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態４のタッチパネルの構成を示す断面図である。 本発明に係る実施の形態４のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態４のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態４のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態４のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態４のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態４のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態５のタッチパネルの構成を示す断面図である。 本発明に係る実施の形態５のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態５のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態５のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態５のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態５のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態５のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態５のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態６のタッチパネルの構成を示す断面図である。 本発明に係る実施の形態６のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態６のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態６のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態６のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態６のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態６のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態６のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態６のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態６のタッチパネルの変形例の構成を示す断面図である。
＜表示装置の全体構成＞
図１は本発明に係る表示装置１００の全体構成を示す平面図であり、図２は、図１におけるＡ−Ａ線での断面図である。
図１および図２に示す表示装置１００は、屋外で使用することを前提としてタッチパネルによる入力が可能な構成となっており、手指等によるポインティング機能を有している。
図２に示すように表示装置１００は、例えば液晶ディスプレイ等の表示モジュール１１と、表示モジュール１１の表示面側に配置されたタッチパネル１２と、タッチパネル１２の表面をキズ等から保護するための保護ガラス１３と、これらを収納する筐体１４とを備えている。タッチパネル１２は、ＧＵＩ（グラフィカルユーザーインタフェース）機器を構成する表示モジュールと組み合わせて用いることで、表示装置にポインティング機能を持たせることができる。
タッチパネル１２は、投射容量方式のタッチパネルであり、ガラスやＰＥＴ（polyethylene terephthalate）等で構成される透明基板上に、列方向（図１のＹ方向）に延在するように配置されたＸ位置検知用配線２と、Ｘ位置検知用配線２の上方に配設され、Ｘ位置検知用配線２と立体的に交差するように行方向（図１のＸ方向）に延在して配置されたＹ位置検知用配線３とで構成されるマトリクス配線を有した構成となっている。
図１に示されるように、Ｘ位置検知用配線２およびＹ位置検知用配線３は、引き出し配線４を介してタッチパネル１２の端縁部に設けた外部との信号入出力用の端子部５に電気的に接続され、タッチパネル１２は、端子部５を介して図示されない制御基板などと電気的に接続されることとなる。
なお、以下の実施の形態ではＸ位置検知用配線２を下層配線（透明基板側）、Ｙ位置検知用配線３を上層配線として説明するが、上下逆に配置されていても良い。
また、タッチパネル１２の各部には、後工程用マークＭ１、ＦＰＣ重ね合わせ用マークＭ２およびパネル識別記号（パネルＩＤ）６などが形成されている。すなわち、図１の例では、タッチパネル１２のＹ方向上部の２つの角部にそれぞれ後工程プロセス認識用マークＭ１が形成され、Ｘ方向に延在する端子部５の両端部近傍にそれぞれＦＰＣ重ね合わせ用マークＭ２が形成され、タッチパネル１２のＹ方向下部の端縁部にはパネルＩＤ６が形成されている。
後工程プロセス認識用マークＭ１は、Ｘ位置検知用配線２およびＹ位置検知用配線３を形成した後の工程で使用されるマークであり、ＦＰＣ重ね合わせ用マークＭ２は、ＦＰＣ（Flexible Printed Circuit）を端子部５に接続する際の位置合わせのためのマークであり、パネルＩＤ６は、タッチパネル１２を識別するための記号である。
ここで、タッチパネルや液晶パネルの製造においては複数のパネルを１つのマザー基板上に配列形成して、それらの複数のパネルに対する各種工程を同時に行い、所定の工程が終了した後に、マザー基板を分割して個々のパネルに分離する方式を採る。
このように、複数のパネルを配置したマザー基板をアレイ基板と呼称し、アレイ基板での工程においては、パネルＩＤによりパネルを識別し、アレイ基板を識別するためにアレイ基板のどこかにシートＩＤを付与する。
図３にはアレイ基板の一例を示す。図３においては１枚のマザー基板ＭＢ上に６枚のタッチパネル１２が形成される例を示しており、６枚のタッチパネル１２は、Ｙ方向に３枚、Ｘ方向に２枚配列されている。そして、マザー基板ＭＢの各部には、シートＩＤ７の他に、下層配線パターンに対して上層配線パターンを重ねる際の写真製版処理および下層配線パターンおよび上層配線パターンに対して端子開口パターンを合わせる際の写真製版処理に用いるアライメントマークＭ３およびマザー基板ＭＢを切断してそれぞれのタッチパネル１２を分離する切断用マークＭ４が形成されている。すなわち、図３の例では、マザー基板ＭＢの２つの角部にそれぞれ切断用マークＭ４が形成され、４つの切断用マークＭ４の近傍にはアライメントマークＭ３が形成され、シートＩＤ７は、マザー基板ＭＢのＸ方向の端縁部のＹ方向下部の切断用マークＭ４の近傍に形成されている。
＜実施の形態１＞
以下、タッチパネル１２の断面構成を用いて、本発明に係る実施の形態１について説明する。図４は、図１に示すＢ−Ｂ線でのタッチパネル１２の断面構成を示す図である。
図４に示すように、タッチパネル１２は、ガラスやＰＥＴ等で構成される透明基板２０（マザー基板と等価）上に、下層側に低抵抗導電膜３１を、上層側に低反射膜３２を配設した積層膜で構成される下層配線３０が配設され、下層配線３０を覆うように層間絶縁膜２１が配設された構成となっている。下層配線３０が図１に示すＸ位置検知用配線２に相当する。なお、透明基板２０は、下層配線３０を形成するための下地とも言えるので、下地層と呼称する場合もある。また、低反射膜３２は反射防止膜と呼称する場合もある。
そして、層間絶縁膜２１上には、下層側に低抵抗導電膜４１を、上層側に低反射膜４２を配設した積層膜で構成される上層配線４０が配設され、上層配線４０を覆うように保護膜２２が配設された構成となっている。上層配線４０が図１に示すＹ位置検知用配線２に相当する。なお、層間絶縁膜２１は、上層配線４０を形成するための下地とも言えるので、下地層と呼称する場合もある。
低抵抗導電膜３１は、低抵抗材料であるＡｌ系合金、例えばＡｌＮｉＮｄで構成され、その厚さは例えば３００ｎｍである。
低反射膜３２は、例えば窒化度が窒素の組成比で３０〜５０ａｔ％（atomic％）である窒化度が高い窒化Ａｌ（アルミニウム）膜で構成され、その厚さは例えば５０ｎｍである。
層間絶縁膜２１は、例えばＳｉＯ２で構成され、その厚さは例えば６００ｎｍである。
低抵抗導電膜４１は、低抵抗材料であるＡｌ（アルミニウム）系合金、例えばＡｌＮｉＮｄで構成され、その厚さは例えば４００ｎｍである。
低反射膜４２は、例えば窒化度が窒素の組成比で３０〜５０ａｔ％（atomic％）である窒化度が高い窒化Ａｌ膜で構成され、その厚さは例えば５０ｎｍである。
なお、窒化Ａｌ膜は、窒化度を窒素の組成比で３０〜５０ａｔ％の条件より適宜選択することで、反射率を５０％以下とすることが可能であり、例えば窒化度を窒素の組成比で約４５ａｔ％とすることで、反射率を３０％以下にすることができる。また、窒化度に応じて膜厚を調整することで最適な低反射膜を得ることができる。
保護膜２２は、例えばＳｉＯ２で構成され、その厚さは例えば３００ｎｍである。
なお、上記では低反射膜３２および４２をＡｌＮで構成した例について説明したが、これに限定されるものではなく、Ａｌを主成分として他の金属を添加したＡｌ系合金を窒化した金属（窒化金属）であっても良い。他の金属としては、例えば８族遷移金属のＦｅ、Ｃｏ、Ｎｉや、希土類元素のＮｄなどが挙げられる。
なお、上記ではＹ位置検知用配線２である上層配線４０は、下層配線３０より配線長が長くなることから、配線抵抗低減のため、低抵抗導電膜４１は低抵抗導電膜３１より厚膜としているが、下層配線３０および上層配線４０の導電膜の膜厚は必要とする抵抗より任意に決定すれば良い。
また上記では、低抵抗導電膜３１および４１をＡｌ系合金で構成した例について説明したが、これに限定されるものではなく、例えばＡｇで構成しても良い。
また、プロセス完了時の低反射膜３２および４２の設定膜厚に対する膜厚分布を、最小膜厚／最大膜厚＞０．６程度に抑えることで反射分布のバラツキを小さくできる。
なお、本実施の形態においてはアレイ基板の状態での工程（アレイ工程）における下層配線等に対して上層配線の重ね合わせや端子部の開口のための写真製版工程において、アライメントマークを認識できる範囲の反射率に設定する。
層間絶縁膜２１の膜厚は、所望の静電容量等により任意に決定すれば良く、保護膜２２についてはドライエッチングプロセス処理時のレジスト膜との選択比および処理時間等により決定すれば良いが、厚い方が下層配線３０との色目および反射率の差が小さくなる場合が多いので、厚さは１μｍ前後、望ましくは１．３μｍ以上に設定する。
図５は、図１に示すタッチパネル１２の端子部５のＣ−Ｃ線での断面構成を示す図である。端子部５には、下層配線３０が接続される下層配線端子３０１と、上層配線４０が接続される上層配線端子４０１を有し、下層配線端子３０１は下層配線３０と同じ工程で形成され、上層配線端子４０１は上層配線４０と同じ工程で形成される。
図５に示すように、下層配線端子３０１は、透明基板２０上に配設された低抵抗導電膜３１と、その上に配設された低反射膜３２とで構成され、下層配線端子３０１の上部に該当する部分の層間絶縁膜２１および保護膜２２を貫通するコンタクトホールＣＨ１が形成されている。なお、コンタクトホールＣＨ１直下の低反射膜３２も除去され、コンタクトホールＣＨ１は低抵抗導電膜３１に達している。なお、コンタクトホールは開口部とも呼称する。
また、上層配線端子４０１は、層間絶縁膜２１上に配設された低抵抗導電膜４１と、その上に配設された低反射膜４２とで構成され、上層配線端子４０１の上部に該当する部分の保護膜２２を貫通するコンタクトホールＣＨ２が形成されている。なお、コンタクトホールＣＨ２直下の低反射膜４２も除去され、コンタクトホールＣＨ２は低抵抗導電膜４１に達している。このコンタクトホールＣＨ１およびＣＨ２を介して制御基板等がＦＰＣを介して電気的に接続される。
なお、低反射膜３２および４２を介してＦＰＣ等に接続した場合でも、接続抵抗が低くタッチパネルの動作に問題がなければ、コンタクトホールＣＨ１およびＣＨ２の直下の低反射膜３２および４２を完全に除去する必要はなく、反射膜３２および４２の膜厚を薄くすることで、低抵抗導電膜４１および４２の反射率に近づける構成としても良い。
次に、図６および図７を用いて切断用マークＭ４、ＦＰＣ重ね合わせ用マークＭ２およびパネルＩＤ６の構成について説明する。
図６は、切断用マークＭ４、ＦＰＣ重ね合わせ用マークＭ２およびパネルＩＤ６の平面形状の一例を示しており、図７は、図６におけるＤ−Ｄ線での断面構成を示す図である。
図６に示すように切断用マークＭ４は、平面視形状が十字形をなし、十字形の輪郭をなす端縁部は図７に示すように低反射膜３２、低抵抗導電膜３１、層間絶縁膜２１および保護膜２２の積層膜で構成され、十字形をなす中央部は、低抵抗導電膜３１で構成されるように、層間絶縁膜２１、保護膜２２および低反射膜３２を貫通するコンタクトホールＣＨ３の底部には低抵抗導電膜３１が露出している。
図６に示すようにＦＰＣ重ね合わせ用マークＭ２は、平面視形状が四角形をなし、四角形の輪郭をなす端縁部は図７に示すように低反射膜３２、低抵抗導電膜３１、層間絶縁膜２１および保護膜２２の積層膜で構成され、四角形をなす中央部は低抵抗導電膜３１で構成されるように、層間絶縁膜２１、保護膜２２および低反射膜３２を貫通するコンタクトホールＣＨ３の底部には低抵抗導電膜３１が露出している。
また、図６に示すようにパネルＩＤ６は、平面視形状が矩形をなす低反射膜３２に、数字の配列がパターニングされることで構成され、数字部分は図７に示すように低反射膜３２で構成され、その他の部分は低反射膜３２、低抵抗導電膜３１、層間絶縁膜２１および保護膜２２の積層膜で構成されている。なお、数字の形状は、図７に示すように層間絶縁膜２１、保護膜２２および低反射膜３２を貫通するコンタクトホールＣＨ３の平面視形状によって規定されている。
このように、コンタクトホールＣＨ３の底部に低抵抗導電膜３１を露出させることで、低抵抗導電膜３１による強い反射光と低反射膜３２による弱い反射光とで高いコントラストを確保することができ、後工程で用いるマークの認識精度が向上できるので、マザー基板の切断不良やＦＰＣの接続不良による歩留低下を防止できる。また、ＩＤパターンの読取装置によるＩＤパターンの誤認を低減できるので、作業効率が高まり製造ラインの安定稼動を実現できる。
なお、上記では、コンタクトホールＣＨ３の底部に低抵抗導電膜３１を露出させ、その周囲は低反射膜３２で囲むことでマークやＩＤパターンを構成したが、低反射膜３２の周囲に形成したコンタクトホールＣＨ３により露出した低抵抗導電膜３１によりマークやＩＤパターンを構成しても良い。前者と後者とではネガとポジのような関係となる。
次に、タッチパネル１２の製造工程を順に示す断面と図である図８〜図１８を用いて、本発明に係る実施の形態１の表示装置の製造方法について説明する。
まず、図８に示す工程において、ガラスやＰＥＴ等で構成される透明基板２０上に、スパッタリング法によりＡｌＮｉＮｄターゲットを用いて、ＡｌＮｉＮｄ膜３１１を３００ｎｍの厚さに成膜する。引き続き、同一の成膜装置を用いて、Ｎ２ガスを含んだ雰囲気中で、ＡｌＮｉＮｄ膜３１１の上に、スパッタリング法によりＡｌＮｉＮｄターゲットを用いて窒化度が高い窒化Ａｌ合金膜３２１を５０ｎｍの厚さに成膜する。
なお、窒化Ａｌ合金膜３２１の窒化度が低い場合は反射膜となり低反射膜が形成できず、また逆に窒化度が高い場合は透明膜となり低反射膜とならないので、使用する成膜装置でのＮ２分圧と反射特性との関係を事前に取得し、所望の反射率の低反射膜が得られるように成膜条件を決定することが望ましい。
さらに、窒化Ａｌ合金膜３２１の上に、スパッタリング法により非結晶質のＩＴＯ（インジウム酸化スズ）膜３３１を３０〜５０ｎｍの厚さに成膜する。なお、スパッタリング法の代わりに塗布等の方法を用いても良い。
次に、ＩＴＯ膜３３１上にレジスト材を塗布した後、下層配線、下層配線端子およびマークのパターンを露光し、現像することで、下層配線、下層配線端子およびマーク類（マークやＩＤなど）のパターンを有するレジストマスク（図９においてレジストマスクＲＭ１として示す）をパターニングする。なお、以下の図においては、下層配線が形成される領域を下層配線領域、下層配線端子が形成される領域を下層配線端子領域、マーク類が形成される領域をマーク領域と呼称する。また、図９〜図１８では、下層配線領域、下層配線端子領域およびマーク領域が並列して形成されるように示しているが、これは便宜的なものであり、発明の概念を判りやすく説明するための措置である。
次に、図９に示すように、レジストマスクＲＭ１をエッチングマスクとして、例えば蓚酸溶液を用いてＩＴＯ膜３３１をエッチングしてキャップ膜３３（エッチング保護膜として機能する膜）をパターニングする。引き続き、レジストマスクＲＭ１およびキャップ膜３３をエッチングマスクとして、例えば、燐酸と硝酸と酢酸との混酸を用いて、窒化Ａｌ合金膜３２１およびＡｌＮｉＮｄ膜３１１をエッチングして、それぞれ低反射膜３２および低抵抗導電膜３１をパターニングする。
なお、窒化Ａｌ合金膜３２１とＡｌＮｉＮｄ膜３１１とを同時にエッチングする場合は、窒化Ａｌ合金膜３２１の窒化度を、上記混酸でエッチング可能な範囲内に設定する。
次に、図１０に示すように、レジストマスクＲＭ１を、例えばモノエタノールアミンとジメチルスルホキシドの混合液等を用いて除去し、続いて、例えば蓚酸溶液を用いてキャップ膜３３を除去することにより、図１１に示す下層配線３０、下層配線端子３０１およびマーク類ＭＫが形成される。
次に、図１２に示すように、例えばＣＶＤ（chemical vapor deposition）法により下層配線３０、下層配線端子３０１およびマーク類ＭＫを覆うように厚さ６００ｎｍ程度のＳｉＯ２膜を成膜することで層間絶縁膜２１を形成する。
次に、図１３に示すように、層間絶縁膜２１上にスパッタリング法によりＡｌＮｉＮｄターゲットを用いて、ＡｌＮｉＮｄ膜４１１を４００ｎｍの厚さに成膜する。引き続き、同一の成膜装置を用いて、Ｎ２ガスを含んだ雰囲気中で、ＡｌＮｉＮｄ膜４１１の上に、スパッタリング法によりＡｌＮｉＮｄターゲットを用いて窒化度が高い窒化Ａｌ合金膜４２１を５０ｎｍの厚さに成膜する。なお、窒化Ａｌ合金膜４２１の窒化度は、窒化Ａｌ合金膜３２１と同様の条件より選択すれば良い。
さらに、窒化Ａｌ合金膜４２１の上に、スパッタリング法により非結晶質のＩＴＯ（インジウム酸化スズ）膜４３１を３０〜５０ｎｍの厚さに成膜する。なお、スパッタリング法の代わりに塗布等の方法を用いても良い。
次に、ＩＴＯ膜４３１上にレジスト材を塗布した後、上層配線および上層配線端子のパターンを露光し、現像することで、層配線および上層配線端子のパターンを有するレジストマスク（図１４においてレジストマスクＲＭ２として示す）をパターニングする。
その後、図１４に示すようにレジストマスクＲＭ２をエッチングマスクとして、例えば蓚酸溶液を用いてＩＴＯ膜４３１をエッチングしてキャップ膜４３（エッチング保護膜として機能する膜）をパターニングする。引き続き、レジストマスクＲＭ２およびキャップ膜４３をエッチングマスクとして、例えば、燐酸と硝酸と酢酸との混酸を用いて、窒化Ａｌ合金膜４２１およびＡｌＮｉＮｄ膜４１１をエッチングして、それぞれ低反射膜４２および低抵抗導電膜４１をパターニングする。
なお、窒化Ａｌ合金膜４２１とＡｌＮｉＮｄ膜４１１とを同時にエッチングする場合は、窒化Ａｌ合金膜４２１の窒化度を、上記混酸でエッチング可能な範囲内に設定する。
次に、図１５に示すように、レジストマスクＲＭ２を、例えばモノエタノールアミンとジメチルスルホキシドの混合液等を用いて除去し、続いて、例えば蓚酸溶液を用いてキャップ膜４３を除去することにより、図１６に示す上層配線４０および上層配線端子４０１が形成される。なお、以下の図においては、上層配線が形成される領域を上層配線領域、上層配線端子が形成される領域を上層配線端子領域と呼称する。
次に、図１７に示すように、例えばＣＶＤ法により上層配線４０および上層配線端子４０１を覆うように厚さ３００ｎｍ程度のＳｉＯ２膜を成膜することで保護膜２２を形成する。
保護膜２２上にレジスト材を塗布した後、下層配線端子３０１、上層配線端子４０１およびマーク類ＭＫの開口パターンを露光し、現像することで、下層配線端子３０１、上層配線端子４０１、マーク類ＭＫの開口パターンを有するレジストマスク（図１８においてレジストマスクＲＭ３として示す）をパターニングする。なお、レジストマスクＲＭ３の形成においては、マーク類ＭＫに含まれるアライメントマークを用いて写真製版処理を行う。
その後、レジストマスクＲＭ３をエッチングマスクとして、図１８に示すように下層配線端子３０１およびマーク類ＭＫの上方の保護膜２２および層間絶縁膜２１をドライエッチングにより除去し、低反射膜３２に達するコンタクトホールＣＨ１およびＣＨ３を形成すると共に、上層配線端子４０１の上方の保護膜２２を除去して、低反射膜４２に達するコンタクトホールＣＨ２を形成する。
その後、コンタクトホールＣＨ１およびＣＨ３の底部に露出する低反射膜３２をドライエッチングにより除去すると共に、コンタクトホールＣＨ２の底部に露出する低反射膜４２も除去することで、コンタクトホールＣＨ１およびＣＨ３の底部には低抵抗導電膜３１を露出させ、コンタクトホールＣＨ２の底部には低抵抗導電膜４１を露出させる。これにより、下層配線端子３０１およびマーク類ＭＫでは、低抵抗導電膜３１による強い反射光と低反射膜３２による弱い反射光とで高いコントラストを確保することができ、上層配線端子４０１では、低抵抗導電膜４１による強い反射光と低反射膜４２による弱い反射光とで高いコントラストを確保することができる。
最後に、レジストマスクＲＭ３を除去することでタッチパネルが形成される。なお、下層配線端子３０１および上層配線端子４０１には、それぞれコンタクトホールＣＨ１およびＣＨ２を介してＦＰＣ等が接続されることとなるが、ＦＰＣ等は低反射膜３２および４２を介さずに直接に低抵抗導電膜３１および低抵抗導電膜４１に接続されるので、接続抵抗を低減できるという効果もある。ここで、保護膜２２および層間絶縁膜２１をドライエッチングにより除去する際に、低反射膜３２および４２も同時にエッチングすることも可能である。このドライエッチングでは、例えばＣＦ４とＯ２の混合ガスを用いる。
以上説明したような製造方法を採用することで、新たに工程を追加することなく、高いコントラストを有するマーク類および配線端子を形成することが可能となる。
以上の説明では、非結晶質のＩＴＯ膜でキャップ膜を構成する例を示したが、これに限定されるものではなく、キャップ膜除去時に低反射膜と低抵抗導電膜がダメージを受けない方法で除去できる材質のキャップ膜を選択すれば良い。例えば、キャップ膜として非結晶質のＩＺＯ（Indium Zinc Oxide）を用いた場合は蓚酸系の液で除去することができ、Ｃｒ（クロム）を用いた場合は、硝酸第２セリウムアンモニウム系の液で除去することができ、何れも低反射膜と低抵抗導電膜にダメージを与えない。
また、以上の説明では、窒化Ａｌ合金膜のエッチングを燐酸と硝酸と酢酸との混酸で行う例を示したが、アルカリ液を用いてエッチングしても良く、ドライエッチングを用いても良い。窒化Ａｌ合金膜を、低抵抗導電膜をエッチング不可能な溶液でエッチングする場合は、上記混酸を用いる場合よりも、高い窒化度で窒化Ａｌ合金膜を形成することができ、さらなる低反射化も可能である。
また、上記ではレジストマスクを用いて低反射膜と低抵抗導電膜をパターニングする構成を示したが、キャップ膜が低反射膜および低抵抗導電膜に対するエッチング選択性が高い材質で構成される場合は、キャップ膜のパターニング後にレジストマスクを除去し、パターニングされたキャップ膜をエッチングマスクとして低反射膜および低抵抗導電膜をパターニングしても良い。
また、キャップ膜が低抵抗導電膜のみに対してエッチング選択性が高い材質で構成される場合は、低反射膜のパターニング後にレジストマスクを除去し、パターニングされたキャップ膜をエッチングマスクとして低抵抗導電膜をパターニングしても良い。
また、上記においては低反射膜として窒化Ａｌ合金を適用した場合について説明し、窒化Ａｌ合金のレジスト剥離時の保護膜としてキャップ膜を設けたが、別の低反射材料を適用しキャップ膜を用いない製造方法を適用しても良い。
＜変形例１＞
以上説明した実施の形態１では、キャップ膜は、最終的には低反射膜上から除去される構成を示したが、キャップ膜を透明な材料で構成する場合には、低反射膜上に残した構成としても良い。以下、この構成について図１９〜図２１を用いて説明する。
図１９は、実施の形態１の図１８からレジストマスクを除去した状態に対応する図であり、低反射膜３２の上には透明キャップ膜３３Ａ（エッチング保護膜として機能する膜）が残され、低反射膜４２の上には透明キャップ膜４３Ａ（エッチング保護膜として機能する膜）が残された構成となっている。なお、図１８と同一の構成については同一の符号を付し、重複する説明は省略する。
透明キャップ膜３３Ａは、層間絶縁膜２１（上層配線の場合は保護膜）よりも高い屈折率、例えば屈折率が約１．７〜２．４の材料を選択し、膜厚を３０ｎｍ〜７０ｎｍとすることで、光路長を０．０５〜０．１７μｍに設定し、積層配線の反射率をさらに低下させることが可能となる。
図１９に示すように、下層配線端子３０１およびマーク類ＭＫ１の上部に設けられたコンタクトホールＣＨ１およびＣＨ３は、透明キャップ膜３３Ａおよび低反射膜３２を貫通して低抵抗導電膜３１に達し、上層配線端子４０１の上部に設けられたコンタクトホールＣＨ２は、透明キャップ膜４３Ａおよび低反射膜４２を貫通して低抵抗導電膜４１に達している。透明キャップ膜３３Ａおよび４３Ａは例えば、非結晶質のＩＺＯ（Indium Zinc Oxide）で５０ｎｍ程度の厚さに構成されている。
この構成の製造方法について図２０および図２１を用いて説明する。図８を用いて説明した工程で、窒化Ａｌ合金膜３２１の上に形成するＩＴＯ膜３３１の代わりにスパッタリング法によりＩＺＯ膜を形成する。次に、当該ＩＺＯ膜上にレジスト材を塗布した後、図８を用いて説明したようにレジストマスクをパターニングし、当該レジストマスクをエッチングマスクとして、ウエットエッチングによりＩＺＯ膜をエッチングして透明キャップ膜３３Ａをパターニングする。
その後、レジストマスクと透明キャップ膜３３Ａをエッチングマスクとして、窒化Ａｌ合金膜３２１およびＡｌＮｉＮｄ膜３１１をエッチングして、それぞれ低反射膜３２および低抵抗導電膜３１をパターニングすることで、下層配線３０Ａ、下層配線端子３０１Ａおよびマーク類ＭＫ１を得る。
下層配線３０Ａ、下層配線端子３０１Ａおよびマーク類ＭＫ１を覆うようにＳｉＯ２膜を成膜することで層間絶縁膜２１を形成する。
次に、図１３を用いて説明した工程で、窒化Ａｌ合金膜４２１の上に形成するＩＴＯ膜４３１の代わりにスパッタリング法を用いてＩＺＯ膜を形成する。次に、当該ＩＺＯ膜上にレジスト材を塗布した後、図１４を用いて説明したようにレジストマスクをパターニングし、当該レジストマスクをエッチングマスクとして、ウエットエッチングによりＩＺＯ膜をエッチングして透明キャップ膜４３Ａをパターニングする。
その後、レジストマスクと透明キャップ膜４３Ａをエッチングマスクとして、窒化Ａｌ合金膜４２１およびＡｌＮｉＮｄ膜４１１をエッチングして、それぞれ低反射膜４２および低抵抗導電膜４１をパターニングすることで、上層配線４０Ａおよび上層配線端子４０１Ａを得る。
次に、図１７を用いて説明したように、上層配線４０Ａおよび上層配線端子４０１Ａを覆うように厚さ３００ｎｍ程度のＳｉＯ２膜を成膜することで保護膜２２を形成し、保護膜２２上にレジスト材を塗布した後、下層配線端子３０１Ａ、上層配線端子４０１Ａおよびマーク類ＭＫ１の開口パターンを露光し、現像することで、下層配線端子３０１Ａ、上層配線端子４０１Ａ、マーク類ＭＫ１の開口パターンを有するレジストマスク（図２０においてレジストマスクＲＭ３として示す）をパターニングする。なお、レジストマスクＲＭ３の形成においては、マーク類ＭＫ１に含まれるアライメントマークを用いて写真製版処理を行う。
その後、図２０に示すようにレジストマスクＲＭ３をエッチングマスクとして、下層配線端子３０１Ａおよびマーク類ＭＫ１の上方の保護膜２２および層間絶縁膜２１をドライエッチングにより除去し、透明キャップ膜３３Ａに達するコンタクトホールＣＨ１およびＣＨ３を形成すると共に、上層配線端子４０１Ａの上方の保護膜２２を除去して、透明キャップ膜４３Ａに達するコンタクトホールＣＨ２を形成する。
次に、例えば蓚酸溶液を用いて、コンタクトホールＣＨ１およびＣＨ３の底部に露出する透明キャップ膜３３Ａを除去すると共に、コンタクトホールＣＨ２の底部に露出する透明キャップ膜４３Ａを除去することで、図２１に示すように、コンタクトホールＣＨ１およびＣＨ３の底部には低反射膜３２を露出させ、コンタクトホールＣＨ２の底部には低反射膜４２を露出させる。
その後、コンタクトホールＣＨ１およびＣＨ３の底部に露出する低反射膜３２をドライエッチングにより除去すると共に、コンタクトホールＣＨ２の底部に露出する低反射膜４２も除去することで、コンタクトホールＣＨ１およびＣＨ３の底部には低抵抗導電膜３１を露出させ、コンタクトホールＣＨ２の底部には低抵抗導電膜４１を露出させる。
これにより、下層配線端子３０１およびマーク類ＭＫ１では、低抵抗導電膜３１による強い反射光と低反射膜３２による弱い反射光とで高いコントラストを確保することができ、上層配線端子４０１では、低抵抗導電膜４１による強い反射光と低反射膜４２による弱い反射光とで高いコントラストを確保することができる。また、ＦＰＣ等は低反射膜３２および４２を介さずに直接に低抵抗導電膜３１および低抵抗導電膜４１に接続されるので、接続抵抗を低減できるという効果もある。
透明キャップ膜は除去しないので、窒化Ａｌ合金膜および低抵抗導電膜とのエッチングの選択性を透明キャップ膜に持たせる必要はなく、透明キャップ膜の材料および加工プロセスの選択肢が広がり、製造コストを低減することが可能となる。
なお、上記では、透明キャップ膜３３Ａおよび４３ＡとしてＩＺＯ膜を用いた例を示したが、ＳｉＮ膜等の高屈折率の絶縁膜を用いても良く、この場合は保護膜２２および層間絶縁膜２１のドライエッチングと同時に透明キャップ膜３３Ａおよび４３Ａをエッチング可能であり、同一のエッチング装置内で処理ができるので製造工程の削減が可能となる。
＜変形例２＞
また、キャップ膜を透明な材料で構成し、低反射膜上に残した構成の例としては、以下に図２２〜図２４を用いて説明する構成を採っても良い。なお、図１９と同一の構成については同一の符号を付し、重複する説明は省略する。
図２２は、コンタクトホールＣＨ１およびＣＨ３が、透明キャップ膜３３Ａを貫通し低反射膜３２に達し、コンタクトホールＣＨ２が、透明キャップ膜４３Ａを貫通して低反射膜４２に達した構成を示しており、コンタクトホールＣＨ１およびＣＨ３は低反射膜３２を貫通せず、コンタクトホールＣＨ２は低反射膜４２を貫通しない構成となっている。
このような構成を採ることで、低抵抗導電膜３１および４１が低反射膜に覆われた下層配線端子３０１Ａおよび上層配線端子４０１Ａ端子を得ることができる。
この構成の製造方法について図２３を用いて説明する。図２０を用いて説明した工程を経て、透明キャップ膜３３Ａに達するコンタクトホールＣＨ１およびＣＨ３を形成すると共に、透明キャップ膜４３Ａに達するコンタクトホールＣＨ２を形成した後、レジストマスクＲＭ３をレジスト剥離液により除去する。この状態を図２３に示す。
次に、例えば蓚酸溶液を用いて、コンタクトホールＣＨ１およびＣＨ３をマスクとしてコンタクトホールＣＨ１およびＣＨ３の底部に露出する透明キャップ膜３３Ａを除去すると共に、コンタクトホールＣＨ２をマスクとしてコンタクトホールＣＨ２の底部に露出する透明キャップ膜４３Ａを除去することで、図２２に示す構成を得る。
また、図２２では、コンタクトホールＣＨ１、ＣＨ３およびＣＨ２のそれぞれの周辺の非開口部の低反射膜３２および４２の厚さと、コンタクトホール開口部の低反射膜３２および４２の厚さとは同じ膜厚となった構成であったが、図２４に示すように、コンタクトホールＣＨ１、ＣＨ３およびＣＨ２の底部において、それぞれ低反射膜３２および４２が貫通されない程度に除去された構成を採っても良い。
このような構成を採ることで、コンタクトホールＣＨ１およびＣＨ３の周辺の非開口部や下層配線領域の低反射膜３２の膜厚ｔ１２よりもコンタクトホールＣＨ１およびＣＨ３の底部の低反射膜３２の膜厚ｔ１１の方が薄くなり、また、コンタクトホールＣＨ２の周辺の非開口部や上層配線領域の低反射膜４２の膜厚ｔ２２よりもコンタクトホールＣＨ２の底部の低反射膜４２の膜厚ｔ２１の方が薄くなる。
このような構成の製造方法は、図２１を用いて説明した工程を経て、コンタクトホールＣＨ１およびＣＨ３の底部に低反射膜３２を露出させ、コンタクトホールＣＨ２の底部に低反射膜４２を露出させた後、レジストマスクＲＭ３をレジスト剥離液により除去する。
ここで、低反射膜をアルカリ性溶液に溶解する材質、例えば窒化度が高い窒化Ａｌ合金で形成することで、レジストマスクＲＭ３の除去時にレジスト剥離液によりコンタクトホールＣＨ１およびＣＨ３の底部に露出する低反射膜３２、コンタクトホールＣＨ２の底部に露出する低反射膜４２の表層を除去し配線上の低反射膜より薄膜化することができる。
なお、低反射膜の膜厚を更に薄くする場合やアルカリ性溶液に溶解しない低反射膜の場合はドライエッチングを使用し、低抵抗導電膜が露出する前にエッチングを停止させる方法を採っても良い。
以上説明したように、低抵抗導電膜３１および４１が低反射膜に覆われた端子の構成を採ることで、以下に説明する効果が得られる。
すなわち、低抵抗導電膜３１および４１を、例えばＮｉ等を含有するＡｌ合金などの金属間化合物や共晶構造をとる材質で形成した場合、端子開口部を水などで洗浄すると局所電池反応による孔食が発生しやすくなるが、低抵抗導電膜の表面を低反射膜で覆うことで、局所電池反応を抑制し孔食の発生に起因するＦＰＣと配線間の導通不良を防止できる。
また、透明キャップ膜と低反射膜との積層構造に比べて、底部の透明キャップ膜を除去したコンタクトホールＣＨ３を持つマーク類の反射率は上昇するので、後工程でのマーク認識が容易になる。また、ＦＰＣと低抵抗導電膜間の抵抗値としては、透明キャップ膜と低反射膜との接触抵抗分を低減できるという効果も得られる。
＜実施の形態２＞
次に、図２５〜図３０を用いて、本発明に係る実施の形態２について説明する。図２５は、実施の形態１の図１８からレジストマスクを除去した状態に対応する図である。なお、図１８と同一の構成については同一の符号を付し、重複する説明は省略する。
図２５に示すように、下層配線端子３０１Ｂおよびマーク類ＭＫ２は低反射膜３２を有さない構成となっている。下層配線端子３０１Ｂの上部に設けられたコンタクトホールＣＨ１は、層間絶縁膜２１および保護膜２２を貫通して低抵抗導電膜３１に達し、上層配線端子４０１の上部に設けられたコンタクトホールＣＨ２は、保護膜２２を貫通して低抵抗導電膜４１に達している。なお、マーク類ＭＫ２の上部にはコンタクトホールは設けられていない。マーク類ＭＫ２がアライメントマークなど、低抵抗導電膜３１の平面視形状だけで構成され、パネルＩＤなどの識別記号を必要としないのであれば、マーク類ＭＫ２に達するコンタクトホールは設けなくても良い。
低抵抗導電膜３１は、低抵抗材料であるＡｌ系合金、例えばＡｌＮｉＮｄで構成され、その厚さは例えば３００ｎｍである。
低反射膜３２は、例えば窒化度が窒素の組成比で３０〜５０ａｔ％（atomic％）である窒化度が高い窒化Ａｌ（アルミニウム）膜で構成され、その厚さは例えば５０ｎｍである。
層間絶縁膜２１は、例えばＳｉＯ２で構成され、その厚さは例えば６００ｎｍである。
低抵抗導電膜４１は、低抵抗材料であるＡｌ（アルミニウム）系合金、例えばＡｌＮｉＮｄで構成され、その厚さは例えば４００ｎｍである。
低反射膜４２は、例えば窒化度が窒素の組成比で３０〜５０ａｔ％（atomic％）である窒化度が高い窒化Ａｌ膜で構成され、その厚さは例えば５０ｎｍである。
保護膜２２は、例えばＳｉＯ２で構成され、その厚さは例えば３００ｎｍである。
このように、マーク類ＭＫ２は低抵抗導電膜３１で構成され、低反射膜３２を有さないので、高反射の低抵抗導電膜３１で例えばアライメントマークを形成した場合には、コントラストが高くなるのでアライメントマークの認識を安定して行うことができる。
一方、下層配線３０や上層配線４０では、それぞれ低反射膜３２や低反射膜４２を有するので外部からの入射光の反射を抑制して、画像の視認性を高めることができる。
また、マーク類ＭＫ２は、層間絶縁膜２１および保護膜２２に覆われているので、後工程でのリペア処理時のダメージを受け難く、パターン消失による歩留の低下を抑制できる。
次に、図２６〜図３０を用いて、本発明に係る実施の形態２の表示装置の製造方法について説明する。
まず、図２６に示す断面図の状態に至るまでの工程において、ガラスやＰＥＴ等で構成される透明基板２０上に、スパッタリング法によりＡｌＮｉＮｄターゲットを用いて、ＡｌＮｉＮｄ膜３１１を３００ｎｍの厚さに成膜する。引き続き、同一の成膜装置を用いて、Ｎ２ガスを含んだ雰囲気中で、ＡｌＮｉＮｄ膜３１１の上に、スパッタリング法によりＡｌＮｉＮｄターゲットを用いて窒化度が高い窒化Ａｌ合金膜３２１を５０ｎｍの厚さに成膜する。
さらに、窒化Ａｌ合金膜３２１の上に、スパッタリング法により非結晶質のＩＴＯ（インジウム酸化スズ）膜３３１を３０〜５０ｎｍの厚さに成膜する。なお、スパッタリング法の代わりに塗布等の方法を用いても良い。
次に、図２６に示すように、ＩＴＯ膜３３１上にレジスト材を塗布した後、多段階露光（ハーフトーン露光あるいはグレートーン露光）を用いて、下層配線領域には厚膜のレジストマスクＲＭ１１を、下層配線端子領域上およびマーク領域上には薄膜のレジストマスクＲＭ１２をパターニングする。
その後、レジストマスクＲＭ１１およびＲＭ１２をエッチングマスクとして、例えば蓚酸溶液を用いてＩＴＯ膜３３１をエッチングしてキャップ膜３３をパターニングする。引き続き、レジストマスクＲＭ１１、ＲＭ１２およびキャップ膜３３をエッチングマスクとして、例えば、燐酸と硝酸と酢酸との混酸を用いて、窒化Ａｌ合金膜３２１およびＡｌＮｉＮｄ膜３１１をエッチングして、それぞれ低反射膜３２および低抵抗導電膜３１をパターニングすることで、図２７に示す状態となる。
次に、図２８に示すように、アッシング法等を用いて厚膜のレジストマスクＲＭ１１がパターンとして残存する処理条件で、薄膜のレジストマスクＲＭ１２を除去する。
次に、図２９に示すように、例えば蓚酸溶液を用いてレジストマスクで覆われないキャップ膜３３を除去し、引き続き、ドライエッチング法を用いて、キャップ膜３３で覆われない低反射膜３２をエッチングにより除去する。
次に、レジストマスクＲＭ１１を、例えばモノエタノールアミンとジメチルスルホキシドの混合液等を用いて除去し、続いて、例えば蓚酸溶液を用いてキャップ膜３３を除去することにより、図３０に示す下層配線３０、下層配線端子３０１Ｂおよびマーク類ＭＫ２が形成される。
その後、ＣＶＤ法により下層配線３０、下層配線端子３０１Ｂおよびマーク類ＭＫ２を覆うように厚さ６００ｎｍ程度のＳｉＯ２膜を成膜することで層間絶縁膜２１を形成し、層間絶縁膜２１上に上層配線４０および上層配線端子４０１を形成するが、マーク類ＭＫ２に到達するコンタクトホールを設けないこと以外は、図１３〜図１８を用いて説明した実施の形態１の製造方法と同様であるので、説明は省略する。
以上説明した製造方法を採用することで、新たに工程を追加することなく、高い反射率を有するマーク類および配線端子を形成することが可能となるので、層間絶縁膜２１や保護膜２２の写真製版を安定に行うことができ、低コストの製造ラインの構築が可能となる。
また、下層配線端子３０１ＢではコンタクトホールＣＨ１の開口時に、保護膜２２と層間絶縁膜２１のエッチングで済み、下層配線端子３０１Ｂ上の低反射膜３２をエッチングする必要がなくなるので、端子部の開口処理におけるドライエッチング時間を短くすることが可能となり、製造工程を低減することが可能となる。
＜変形例＞
以上説明した実施の形態２においては、下層配線端子３０１Ｂおよびマーク類ＭＫ２では低反射膜３２を完全に除去した構成としたが、図３１に示すように厚みの薄い低反射膜３２Ａを低抵抗導電膜３１上に設けることで、反射率を低抵抗導電膜３１に近づけた構成としても良い。なお、低反射膜３２Ａは反射防止膜と呼称することもある。
このような構成とすることで、新たに工程を追加することなく、高い反射率を有するマーク類および配線端子を形成することが可能となるので、層間絶縁膜２１や保護膜２２の写真製版を安定に行うことができ、低コストの製造ラインの構築が可能となる。
図３１において、下層配線端子３０１Ｃおよびマーク類ＭＫ３においては、低抵抗導電膜３１上に厚みの薄い低反射膜３２Ａが設けられ、コンタクトホールＣＨ１は、低反射膜３２Ａを貫通して低抵抗導電膜３１に達している。なお、図２５と同一の構成については同一の符号を付し、重複する説明は省略する。
この構成の製造方法について図３２および図３３を用いて説明する。図２８を用いて説明したアッシングによる薄膜のレジストマスクＲＭ１２の除去の後に、例えば蓚酸溶液を用いてレジストマスクで覆われないキャップ膜３３を除去し、その後、レジストマスクＲＭ１１を除去する。この際、例えばモノエタノールアミンとジメチルスルホキシドの混合液等のアルカリ液を用いてレジストマスクＲＭ１１を除去することで、キャップ膜３３に覆われない低反射膜の厚さが薄くなり、図３２に示すように厚みの薄い低反射膜３２Ａとして低抵抗導電膜３１上に残る。
その後、下層配線３０上のキャップ膜３３を除去することで、図３３に示すように、下層配線３０は低反射膜３２と低抵抗導電膜３１との積層膜で構成され、下層配線端子３０１Ｃおよびマーク類ＭＫ３は、低反射膜３２より薄い低反射膜３２Ａと低抵抗導電膜３１との積層膜で構成されることとなる。なお、低反射膜３２Ａの厚みは３０ｎｍ以下、望ましくは２０ｎｍ以下とする。
なお、上記では、レジストマスクＲＭ１１の除去にアルカリ液を用いることで、同時に厚みの薄い低反射膜３２Ａを得る構成を示したが、低抵抗導電膜３１に影響を与えないのであれば、レジストマスクＲＭ１１をドライエッチングにより除去し、同時に厚みの薄い低反射膜３２Ａを得る構成としても良い。
また、保護膜２２および層間絶縁膜２１にコンタクトホールを形成する際のドライエッチングにおいて、低反射膜３２のエッチングレートが高い場合は、下層配線端子形成のためのレジストマスクＲＭ１２を厚膜のレジストマスクＲＭ１１とし、下層配線と同じ積層構造で作成し、コンタクトホールＣＨ１の開口後は、下層配線端子の輪郭をなす端縁部は低反射膜３２と低抵抗導電膜３１との積層膜で構成されていても良い。すなわち、マーク類ＭＫ３のみが、低抵抗導電膜３１上に厚みの薄い低反射膜３２Ａが設けられた構成となっていても良い。
＜実施の形態３＞
次に、図３４〜図４５を用いて、本発明に係る実施の形態３について説明する。図３４は、実施の形態１の図１８からレジストマスクを除去した状態に対応する図であり、下層配線３０Ａは、低反射膜３２の上部に透明キャップ膜３３Ａが配置され、上層配線４０Ａは、低反射膜４２の上部に透明キャップ膜４３Ａが配置された構成となっている。なお、図１８と同一の構成については同一の符号を付し、重複する説明は省略する。
下層配線端子３０１およびマーク類ＭＫの上部に設けられたコンタクトホールＣＨ１およびＣＨ３は、低反射膜３２を貫通して低抵抗導電膜３１に達し、上層配線端子４０１の上部に設けられたコンタクトホールＣＨ２は、低反射膜４２を貫通して低抵抗導電膜４１に達している。透明キャップ膜３３Ａおよび４３Ａは例えば、非結晶質のＩＺＯで５０ｎｍ程度の厚さに構成されている。
このように、コンタクトホールＣＨ３の底部に低抵抗導電膜３１を露出させることで、低抵抗導電膜３１による強い反射光と低反射膜３２による弱い反射光とで高いコントラストを確保することができ、後工程で用いるマークの認識精度が向上できるので、マザー基板の切断不良やＦＰＣの接続不良による歩留低下を防止できる。また、ＩＤパターンの読取装置によるＩＤパターンの誤認を低減できるので、作業効率が高まり製造ラインの安定稼動を実現できる。
次に、図３５〜図４５を用いて、本発明に係る実施の形態３の表示装置の製造方法について説明する。
まず、図３５に示す断面図の状態に至るまでの工程において、ガラスやＰＥＴ等で構成される透明基板２０上に、スパッタリング法によりＡｌＮｉＮｄターゲットを用いて、ＡｌＮｉＮｄ膜３１１を３００ｎｍの厚さに成膜する。引き続き、同一の成膜装置を用いて、Ｎ２ガスを含んだ雰囲気中で、ＡｌＮｉＮｄ膜３１１の上に、スパッタリング法によりＡｌＮｉＮｄターゲットを用いて窒化度が高い窒化Ａｌ合金膜３２１を５０ｎｍの厚さに成膜する。なお、窒化Ａｌ合金膜３２１の窒化度については実施の形態１と同じである。
さらに、窒化Ａｌ合金膜３２１の上に、スパッタリング法により非結晶質のＩＺＯ膜３３１Ａを３０〜５０ｎｍの厚さに成膜する。
次に、ＩＺＯ膜３３１Ａ上にレジスト材を塗布した後、多段階露光（ハーフトーン露光あるいはグレートーン露光）を用いて、下層配線領域には厚膜のレジストマスクＲＭ１１を、下層配線端子領域上およびマーク領域上には薄膜のレジストマスクＲＭ１２をパターニングすることで図３５に示す状態となる。
次に、図３６に示すように、レジストマスクＲＭ１１およびＲＭ１２をエッチングマスクとして、例えば蓚酸溶液を用いてＩＺＯ膜３３１Ａをエッチングして透明キャップ膜３３Ａをパターニングする。引き続き、レジストマスクＲＭ１１、ＲＭ１２および透明キャップ膜３３Ａをエッチングマスクとして、例えば、燐酸と硝酸と酢酸との混酸を用いて、窒化Ａｌ合金膜３２１およびＡｌＮｉＮｄ膜３１１をエッチングして、それぞれ低反射膜３２および低抵抗導電膜３１をパターニングする。
次に、図３７に示すように、アッシング法等を用いて厚膜のレジストマスクＲＭ１１がパターンとして残存する処理条件で、薄膜のレジストマスクＲＭ１２を除去する。
次に、図３８に示すように、例えば蓚酸溶液を用いてレジストマスクで覆われない透明キャップ膜３３Ａを除去する。
次に、図３９に示すように、レジストマスクＲＭ１１を、例えばモノエタノールアミンとジメチルスルホキシドの混合液等を用いて除去する。
次に、図４０に示すように、例えばＣＶＤ法により下層配線３０Ａ、下層配線端子３０１およびマーク類ＭＫを覆うように厚さ６００ｎｍ程度のＳｉＯ２膜を成膜することで層間絶縁膜２１を形成する。
次に、層間絶縁膜２１上にスパッタリング法によりＡｌＮｉＮｄターゲットを用いて、ＡｌＮｉＮｄ膜を４００ｎｍの厚さに成膜する。引き続き、同一の成膜装置を用いて、Ｎ２ガスを含んだ雰囲気中で、ＡｌＮｉＮｄ膜の上に、スパッタリング法によりＡｌＮｉＮｄターゲットを用いて窒化度が高い窒化Ａｌ合金膜を５０ｎｍの厚さに成膜する。なお、窒化Ａｌ合金膜の窒化度については実施の形態１と同じである。
さらに、窒化Ａｌ合金膜の上に、スパッタリング法により非結晶質のＩＺＯ膜を３０〜５０ｎｍの厚さに成膜する。
次に、ＩＺＯ膜上にレジスト材を塗布した後、多段階露光（ハーフトーン露光あるいはグレートーン露光）を用いて、上層配線領域には厚膜のレジストマスク（図４１においてレジストマスクＲＭ２１として示す）を、上層配線端子領域上およびマーク領域上には薄膜のレジストマスク（図４１においてレジストマスクＲＭ２２として示す）をパターニングする。
次に、図４１に示すように、レジストマスクＲＭ２１およびＲＭ２２をエッチングマスクとして、例えば蓚酸溶液を用いてＩＺＯ膜をエッチングして透明キャップ膜４３Ａをパターニングする。引き続き、レジストマスクＲＭ２１、ＲＭ２２および透明キャップ膜４３Ａをエッチングマスクとして、例えば、燐酸と硝酸と酢酸との混酸を用いて、窒化Ａｌ合金膜およびＡｌＮｉＮｄ膜をエッチングして、それぞれ低反射膜４２および低抵抗導電膜４１をパターニングする。
そして、図４２に示すようにアッシング法等を用いて厚膜のレジストマスクＲＭ２１がパターンとして残存する処理条件で、薄膜のレジストマスクＲＭ２２を除去する。
次に、図４３に示すように、例えば蓚酸溶液を用いてレジストマスクで覆われない透明キャップ膜４３Ａを除去する。
次に、図４４に示すように、レジストマスクＲＭ２１を、例えばモノエタノールアミンとジメチルスルホキシドの混合液等を用いて除去する。
次に、図４５に示すように、例えばＣＶＤ法により上層配線４０Ａおよび上層配線端子４０１を覆うように厚さ３００ｎｍ程度のＳｉＯ２膜を成膜することで保護膜２２を形成する。
次に、保護膜２２上にレジスト材を塗布した後、下層配線端子３０１、上層配線端子４０１およびマーク類ＭＫの開口パターンを露光し、現像することで、下層配線端子３０１、上層配線端子４０１、マーク類ＭＫ１の開口パターンを有するレジストマスクをパターニングする。そして、当該レジストマスクをエッチングマスクとして、下層配線端子３０１およびマーク類ＭＫの上方の保護膜２２、層間絶縁膜２１および低反射膜３２をドライエッチングにより除去し、低抵抗導電膜３１に達するコンタクトホールＣＨ１およびＣＨ３を形成すると共に、上層配線端子４０１の上方の保護膜２２および低反射膜４２を除去して、低抵抗導電膜４１に達するコンタクトホールＣＨ２を形成することで、図３４に示す構成を得る。
以上説明したように、下層配線３０Ａにおいては低反射膜３２の上部に透明キャップ膜３３Ａが配置され、上層配線４０Ａにおいては低反射膜４２の上部に透明キャップ膜４３Ａが配置され、透明キャップ膜は除去しないので、窒化Ａｌ合金膜および低抵抗導電膜とのエッチングの選択性を透明キャップ膜に持たせる必要はなく、透明キャップ膜の材料および加工プロセスの選択肢が広がり、製造コストを低減することが可能となる。
＜変形例１＞
以上説明した実施の形態３においては、マーク類ＭＫの上部にはコンタクトホールＣＨ３が設けられた構成としたが、図４６に示すようにマーク類ＭＫに達するコンタクトホールは設けない構成としても良い。マーク類ＭＫがアライメントマークなど、低抵抗導電膜３１等の平面視形状だけで構成され、パネルＩＤなどの識別記号を必要としないのであれば、マーク類ＭＫに達するコンタクトホールは設けなくても良い。
以上説明した実施の形態３においては、上層配線端子４０１は、低反射膜４２の上部には透明キャップ膜を有さない構成であったが、図４７に示すように、低反射膜４２の上部に透明キャップ膜４３Ａを有した上層配線端子４０１Ａとし、コンタクトホールＣＨ２は、透明キャップ膜４３Ａおよび低反射膜４２を貫通して低抵抗導電膜４１に達する構成としても良い。
この場合、透明キャップ膜４３Ａは、透明キャップ膜３３Ａと同様にＩＺＯで構成しても良いが、ＳｉＮ等の高屈折率でドライエッチング可能な材料で構成した場合は、複数のプロセスによる加工は必要なく１回のエッチング工程でコンタクトホールＣＨ２を形成可能であるので製造コストを低減する効果がある。
また、上層配線端子にも透明キャップ膜４３Ａを形成することで、レジストマスクの形成に多段階露光を用いる必要がなくなり、プロセスコストを低減できる。
また、図４８に示すように、低反射膜３２の上部に透明キャップ膜３３Ａを有した下層配線端子３０１Ａとし、コンタクトホールＣＨ１は、透明キャップ膜３３Ａおよび低反射膜３２を貫通して低抵抗導電膜３１に達する構成としても良い。
この場合も、透明キャップ膜の材料および加工プロセスの選択肢が広がり、製造コストを低減することが可能となる。
＜変形例２＞
以上説明した実施の形態３においては、図３７を用いて説明したように、アッシング法等を用いて厚膜のレジストマスクＲＭ１１がパターンとして残存する処理条件で、薄膜のレジストマスクＲＭ１２を除去し、レジストマスクＲＭ１１で覆われない透明キャップ膜３３Ａを除去する構成について説明したが、図４９に示されるように、レジストマスクＲＭ１１で覆われない低反射膜３２も除去する構成としても良い。図５０には、この方法で得られた構成を示す。
図５０は、実施の形態３の図４６に対応する図であり、下層配線端子３０１Ｂおよびマーク類ＭＫ２は、低反射膜３２を有さない構成となっている。また、上層配線端子４０１Ｂは、低反射膜４２を有さない構成となっている。
これにより、マーク類ＭＫ２の反射率を高めて、後工程で用いるマークの認識精度を向上させることができ、マザー基板の切断不良やＦＰＣの接続不良による歩留低下を防止できる。また、ＩＤパターンの読取装置によるＩＤパターンの誤認を低減できるので、作業効率が高まり製造ラインの安定稼動を実現できる。
下層配線端子３０１Ｂの上部に設けられたコンタクトホールＣＨ１は、層間絶縁膜２１および保護膜２２を貫通して低抵抗導電膜３１に達し、上層配線端子４０１Ｂの上部に設けられたコンタクトホールＣＨ２は、保護膜２２を貫通して低抵抗導電膜４１に達している。なお、マーク類ＭＫ２の上部にはコンタクトホールは設けられていない。なお、図４６と同一の構成については同一の符号を付し、重複する説明は省略する。
また、図５０では、下層配線端子３０１Ｂ、マーク類ＭＫ２および上層配線端子４０１Ｂでは低反射膜３２を完全に除去した構成としたが、図５１に示すように厚みの薄い低反射膜３２Ａを低抵抗導電膜３１上に設けたマーク類ＭＫ３とし、厚みの薄い低反射膜４２Ａを低抵抗導電膜４１上に設けた上層配線端子４０１Ｃとすることで、反射率を低抵抗導電膜３１および４１に近づけた構成としても良い。
これにより、マーク類ＭＫ３の反射率を高めて、後工程で用いるマークの認識精度を向上させることができ、マザー基板の切断不良やＦＰＣの接続不良による歩留低下を防止できる。また、ＩＤパターンの読取装置によるＩＤパターンの誤認を低減できるので、作業効率が高まり製造ラインの安定稼動を実現できる。
図５１において、下層配線端子３０１Ｃおよびマーク類ＭＫ３においては、低抵抗導電膜３１上に厚みの薄い低反射膜３２Ａが設けられ、コンタクトホールＣＨ１は、低反射膜３２Ａを貫通して低抵抗導電膜３１に達している。また、コンタクトホールＣＨ２は、低反射膜４２Ａを貫通して低抵抗導電膜４１に達している。なお、図４６と同一の構成については同一の符号を付し、重複する説明は省略する。
この構成の製造方法について図５２を用いて説明する。図３７を用いて説明したように、アッシング法等を用いて厚膜のレジストマスクＲＭ１１がパターンとして残存する処理条件で、薄膜のレジストマスクＲＭ１２を除去し、レジストマスクＲＭ１１で覆われない透明キャップ膜３３Ａを除去し、その後、レジストマスクＲＭ１１を除去する際に、例えばモノエタノールアミンとジメチルスルホキシドの混合液等のアルカリ液を用いてレジストマスクＲＭ１１を除去することで、キャップ膜３３に覆われない低反射膜の厚さが薄くなり、図５２に示すように厚みの薄い低反射膜３２Ａとして低抵抗導電膜３１上に残るようにする。
これにより、下層配線端子３０１Ｃ、マーク類ＭＫ３は、低反射膜３２より薄い低反射膜３２Ａと低抵抗導電膜３１との積層膜で構成されることとなる。また、上層配線端子４０１Ｃについても、同様の工程を経ることで、低反射膜４２より薄い低反射膜４２Ａと低抵抗導電膜４１との積層膜で構成されることとなる。なお、低反射膜３２Ａおよび４２Ａの厚みは３０ｎｍ以下、望ましくは２０ｎｍ以下とする。
＜実施の形態４＞
次に、図５３〜図５８を用いて、本発明に係る実施の形態４について説明する。図５３は、実施の形態１の図１８からレジストマスクを除去した状態に対応する図であり、下層配線端子３０１の上部に設けられたコンタクトホールＣＨ１は、低反射膜３２を貫通して低抵抗導電膜３１に達し、上層配線端子４０１の上部に設けられたコンタクトホールＣＨ２は、低反射膜４２を貫通して低抵抗導電膜４１に達している。また、マーク類ＭＫ４は、低抵抗導電膜３１、低反射膜３２、キャップ膜３３および非低反射膜３４との積層膜で構成され、マーク類ＭＫ４の上部にはコンタクトホールは設けられていない。なお、図１８と同一の構成については同一の符号を付し、重複する説明は省略する。
低抵抗導電膜３１は、低抵抗材料であるＡｌ系合金、例えばＡｌＮｉＮｄで構成され、その厚さは例えば３００ｎｍである。
低反射膜３２は、例えば窒化度が窒素の組成比で３０〜５０ａｔ％（atomic％）である窒化度が高い窒化Ａｌ（アルミニウム）膜で構成され、その厚さは例えば５０ｎｍである。
層間絶縁膜２１は、例えばＳｉＯ２で構成され、その厚さは例えば６００ｎｍである。
上層配線４０の低抵抗導電膜４１は、低抵抗材料であるＡｌ（アルミニウム）系合金、例えばＡｌＮｉＮｄで構成され、その厚さは例えば４００ｎｍである。
低反射膜４２は、例えば窒化度が窒素の組成比で３０〜５０ａｔ％（atomic％）である窒化度が高い窒化Ａｌ膜で構成され、その厚さは例えば５０ｎｍである。
保護膜２２は、例えばＳｉＯ２で構成され、その厚さは例えば３００ｎｍである。
キャップ膜３３は例えば、非結晶質のＩＴＯで５０ｎｍ程度の厚さに構成され、非低反射膜３４は、例えばＣｒ（クロム）で５０ｎｍ程度の厚さに構成される。
なお、キャップ膜３３は、非低反射膜３４との選択エッチングが可能な材料であり、かつキャップ膜３３のエッチング時に低反射膜３２および低抵抗導電膜３１とエッチング選択性が高いエッチングが可能な材料あればＩＴＯに限定されない。
また、非低反射膜３４は、低反射膜３２および低抵抗導電膜３１とのエッチング選択性が高いエッチングが可能な材料であり、形成時の反射率として３０％以上で、さらには層間絶縁膜２１および保護膜２２を形成した後に、低反射膜の反射率より高く、レジスト塗布状態でのアライメントマークの認識が可能で、ＩＤ形成用の露光装置のフォーカス動作用の光源の波長に対する反射率が２０％以上である材質であることが望ましい。
次に、図５４〜図５８を用いて、本発明に係る実施の形態４の表示装置の製造方法について説明する。
まず、図５４に示す断面図の状態に至るまでの工程において、ガラスやＰＥＴ等で構成される透明基板２０上に、スパッタリング法によりＡｌＮｉＮｄターゲットを用いて、ＡｌＮｉＮｄ膜３１１を３００ｎｍの厚さに成膜する。引き続き、同一の成膜装置を用いて、Ｎ２ガスを含んだ雰囲気中で、ＡｌＮｉＮｄ膜３１１の上に、スパッタリング法によりＡｌＮｉＮｄターゲットを用いて窒化度が高い窒化Ａｌ合金膜３２１を５０ｎｍの厚さに成膜する。なお、窒化Ａｌ合金膜３２１の窒化度については実施の形態１と同じである。
さらに、窒化Ａｌ合金膜３２１の上に、スパッタリング法により非結晶質のＩＴＯ膜３３１を５０ｎｍの厚さに成膜する。
次に、ＩＴＯ膜３３１上に、スパッタリング法により厚さ１０〜３０ｎｍのＣｒ膜３４１を成膜する。
次に、Ｃｒ膜３４１上にレジスト材を塗布した後、多段階露光（ハーフトーン露光あるいはグレートーン露光）を用いて、マーク領域上には厚膜のレジストマスクＲＭ１１を、下層配線領域上および下層配線端子領域上には薄膜のレジストマスクＲＭ１２をパターニングすることにより図５４に示す状態となる。
次に、図５５に示すように、レジストマスクＲＭ１１およびＲＭ１２をエッチングマスクとして、例えば硝酸と硝酸セリウムアンモニウムの混合液を用いてＣｒ膜３４１をエッチングして非低反射膜３４をパターニングする。ここで、「非低反射」とはＩＤ形成用の露光装置でのフォーカス動作が可能な最低反射率よりも高い反射率のことを指すものと定義する。
引き続き、レジストマスクＲＭ１１、ＲＭ１２および非低反射膜３４をエッチングマスクとして例えば蓚酸溶液を用いてＩＴＯ膜３３１をエッチングしてキャップ膜３３をパターニングする。
さらに、レジストマスクＲＭ１１、ＲＭ１２、非低反射膜３４およびキャップ膜３３をエッチングマスクとして、例えば、燐酸と硝酸と酢酸との混酸を用いて、窒化Ａｌ合金膜３２１およびＡｌＮｉＮｄ膜３１１をエッチングして、それぞれ低反射膜３２および低抵抗導電膜３１をパターニングする。
そして、図５６に示すように、アッシング法等を用いて厚膜のレジストマスクＲＭ１１がパターンとして残存する処理条件で、薄膜のレジストマスクＲＭ１２を除去する。
次に、図５７に示すように、例えば硝酸と硝酸セリウムアンモニウムの混合液を用いてレジストマスクで覆われない非低反射膜３４を除去する。
次に、図５８に示すように、レジストマスクＲＭ１１を、例えばモノエタノールアミンとジメチルスルホキシドの混合液等を用いて除去した後、例えば蓚酸溶液を用いて非低反射膜３４で覆われないキャップ膜３３を除去する。
その後、ＣＶＤ法により下層配線３０、下層配線端子３０１およびマーク類ＭＫ４を覆うように厚さ６００ｎｍ程度のＳｉＯ２膜を成膜することで層間絶縁膜２１を形成し、層間絶縁膜２１上に上層配線４０および上層配線端子４０１を形成するが、マーク類ＭＫ４に到達するコンタクトホールを設けないことを以外は、図１３〜図１８を用いて説明した実施の形態１の製造方法と同様であるので、説明は省略する。
以上説明した製造方法を採用することで、新たに工程を追加することなく、高い反射率を有するマーク類を形成することが可能となるので、層間絶縁膜２１や保護膜２２の写真製版を安定に行うことができ、低コストのライン構築が可能となる。
また、シートＩＤ等を下層レイヤーで形成することで、アレイプロセス中のマザー基板単位での識別が可能となり、プロセス不良の原因究明に役立てることができる。
＜変形例＞
以上説明した実施の形態４では、配線および配線端子は低抵抗導電膜と低反射膜との積層で構成される例について説明したが、低抵抗導電膜と低反射膜と透明キャップ膜との積層膜としても良い。
すなわち、図５９に示すように低反射膜３２の上には透明キャップ膜３３Ａが配置され、低反射膜４２の上には透明キャップ膜４３Ａが配置された構成となっている。なお、図５３と同一の構成については同一の符号を付し、重複する説明は省略する。
図５９に示すように、下層配線端子３０１Ａの上部に設けられたコンタクトホールＣＨ１は、透明キャップ膜３３Ａおよび低反射膜３２を貫通して低抵抗導電膜３１に達し、上層配線端子４０１Ａの上部に設けられたコンタクトホールＣＨ２は、透明キャップ膜４３Ａおよび低反射膜４２を貫通して低抵抗導電膜４１に達している。透明キャップ膜３３Ａおよび４３Ａは例えば、非結晶質のＩＺＯで５０ｎｍ程度の厚さに構成されている。
また、マーク類ＭＫ４は、低抵抗導電膜３１、低反射膜３２、キャップ膜３３Ａおよび非低反射膜３４との積層膜で構成されている。
このような構成を採ることで、実施の形態４と同様の効果が得られると共に、透明キャップ膜は除去しないので、窒化Ａｌ合金膜および低抵抗導電膜とのエッチングの選択性を透明キャップ膜に持たせる必要はなく、透明キャップ膜の材料および加工プロセスの選択肢が広がり製造コストを低減することが可能となる。
＜実施の形態５＞
次に、図６０〜図６４を用いて、本発明に係る実施の形態５について説明する。図６０は、実施の形態３の変形例の図４６の状態に対応する図であり、下層配線３０Ｂおよび下層配線端子３０１Ｄは、低抵抗導電膜３１の上部に透過膜３５および半透過膜３６を順に積層した積層膜で構成され、マーク類ＭＫ６は、低抵抗導電膜３１の上部に透過膜３５を積層した積層膜で構成されている。また、上層配線４０Ｂおよび上層配線端子４０１Ｄは、低抵抗導電膜４１の上部に透過膜４５および半透過膜４６を順に積層した積層膜で構成されている。
下層配線端子３０１Ｄの上部に設けられたコンタクトホールＣＨ１は、半透過膜３６および透過膜３５を貫通して低抵抗導電膜３１に達し、上層配線端子４０１Ｄの上部に設けられたコンタクトホールＣＨ２は、半透過膜４６および透過膜４５を貫通して低抵抗導電膜４１に達している。なお、マーク類ＭＫ６の上部にはコンタクトホールは設けられていない。マーク類ＭＫ６がアライメントマークなど、低抵抗導電膜３１等の平面視形状だけで構成され、パネルＩＤなどの識別記号を必要としないのであれば、マーク類ＭＫ６に達するコンタクトホールは設けなくても良い。なお、図４６と同一の構成については同一の符号を付し、重複する説明は省略する。
低抵抗導電膜３１は、低抵抗材料であるＡｌ系合金、例えばＡｌＮｉＮｄで構成され、その厚さは例えば３００ｎｍである。
透過膜３５は、例えばＩＺＯで５０ｎｍ程度の厚さに構成され、半透過膜３６は、例えばＭｏ（モリブデン）で５ｎｍ程度の厚さに構成される。
層間絶縁膜２１は、例えばＳｉＯ２で構成され、その厚さは例えば６００ｎｍである。
低抵抗導電膜４１は、低抵抗材料であるＡｌ（アルミニウム）系合金、例えばＡｌＮｉＮｄで構成され、その厚さは例えば４００ｎｍである。
透過膜４５は、例えばＩＺＯで５０ｎｍ程度の厚さに構成され、半透過膜４６は、例えばＭｏ（モリブデン）で５ｎｍ程度の厚さに構成される。
保護膜２２は、例えばＳｉＯ２で構成され、その厚さは例えば３００ｎｍである。
以上説明したような低抵抗導電膜、透過膜および半透過膜の積層膜で配線を形成することで、外部から入射し、半透過膜を透過し低抵抗導電膜で反射して出射する光と、半透過膜表面で反射する光とを、光干渉効果により相殺することができるので、反射防止効果をさらに高めることができる。なお、透過膜および半透過膜の積層膜は、光干渉効果により反射を抑制するので反射抑制膜と呼称することができる。
一方、低抵抗導電膜および透過膜の積層膜でマーク類を構成するので、マーク類上の反射率を高めることができ、端子開口工程等におけるアライメント動作を安定して行うことができる。
なお、低抵抗導電膜と透過膜、透過膜と半透過膜の接続抵抗がタッチパネルの動作に対して問題ない範囲であれば、各端子上の透過膜および半透過膜をコンタクトホールが貫通しない構成としても良い。
また、マーク類において半透過膜３６および透過膜３５をコンタクトホールが貫通する構成としても良い。
次に、図６１〜図６４を用いて、本発明に係る実施の形態５の表示装置の製造方法について説明する。
まず、図６１に示す断面図の状態に至るまでの工程においてガラスやＰＥＴ等で構成される透明基板２０上に、スパッタリング法によりＡｌＮｉＮｄターゲットを用いて、ＡｌＮｉＮｄ膜を３００ｎｍの厚さに成膜する。
次に、例えば、スパッタリング法によりＡｌＮｉＮｄ膜上にＩＺＯ膜を５０ｎｍの厚さに成膜し、例えばスパッタリング法によりＩＺＯ膜上にＭｏ膜を５ｎｍの厚さに成膜する。
次に、Ｍｏ膜上にレジスト材を塗布した後、多段階露光（ハーフトーン露光あるいはグレートーン露光）を用いて、下層配線領域および下層配線端子領域上には厚膜のレジストマスク（図６１においてレジストマスクＲＭ１１として示す）をパターニングし、マーク領域上には薄膜のレジストマスク（図６１においてレジストマスクＲＭ１２として示す）をパターニングする。
そして、レジストマスクＲＭ１１およびＲＭ１２をエッチングマスクとして、例えば燐酸と硝酸と酢酸の混酸を用いてＭｏ膜をエッチングして半透過膜３６をパターニングする。
引き続き、レジストマスクＲＭ１１、ＲＭ１２および半透過膜３６をエッチングマスクとして、例えば蓚酸溶液を用いてＩＺＯ膜をエッチングして透過膜３５をパターニングする。
さらに、レジストマスクＲＭ１１、ＲＭ１２、半透過膜３６および透過膜３５をエッチングマスクとして、例えば、燐酸と硝酸と酢酸との混酸を用いて、ＡｌＮｉＮｄ膜をエッチングして、低抵抗導電膜３１をパターニングすることにより図６１に示す状態となる。
そして、図６２に示すように、アッシング法等を用いて厚膜のレジストマスクＲＭ１１がパターンとして残存する処理条件で、薄膜のレジストマスクＲＭ１２を除去する。
次に、図６３に示すように、例えば燐酸と硝酸と酢酸の混合液を用いてレジストマスクで覆われない半透過膜３６を除去する。
次に、図６４に示すように、レジストマスクＲＭ１１を、例えばモノエタノールアミンとジメチルスルホキシドの混合液等を用いて除去する。
その後、ＣＶＤ法により下層配線３０Ｂ、下層配線端子３０１Ｄおよびマーク類ＭＫ６を覆うように厚さ６００ｎｍ程度のＳｉＯ２膜を成膜することで層間絶縁膜２１を形成し、層間絶縁膜２１上に上層配線４０Ｂおよび上層配線端子４０１Ｄを形成するが、これらの形成方法は、下層配線３０Ｂおよび下層配線端子３０１Ｄの形成方法と同様であるので、説明は省略する。
その後、例えばＣＶＤ法により上層配線４０Ｂおよび上層配線端子４０１Ｄを覆うように厚さ３００ｎｍ程度のＳｉＯ２膜を成膜することで保護膜２２を形成する。
なお、図６２を用いて説明したアッシング法等を用いて厚膜のレジストマスクＲＭ１１を薄膜化する工程において、レジストマスクで覆われなくなった半透過膜３６の一部を酸化させて、図６５に示されるように、酸化Ｍｏ膜とＭｏ膜の積層膜となった半透過膜３７を有するマーク類ＭＫ７を形成しても良い。
また、レジストマスクのアッシング処理時に、半透過膜３６の表面も若干エッチングし、膜厚を薄くすることで図６６に示されるように、透過率を変化させた半透過膜３８を有するマーク類ＭＫ８を形成しても良い。なお、この際のエッチングでは、半透過膜３８の膜厚ｔ１が半透過膜３６の厚さｔ２の約半分の２〜３ｎｍとなるようにエッチングする。
このように、半透過膜の一部を酸化する、あるいは半透過膜を薄膜化することで、半透過膜を透過し低抵抗導電膜で反射して出射する光と、半透過膜表面で反射する光との干渉のバランスが崩れることで、マーク類での反射率をさらに高めることができる。
なお、酸化Ｍｏ膜とＭｏ膜の積層膜となった半透過膜３７を有するマーク類ＭＫ７を備えた表示装置の断面構成を図６７に示す。
半透過膜の一部を酸化する方法として、アッシング法以外に、例えばレジスト材が硬化しない温度範囲でアニールすることで酸化させる等の方法を用いても良く、また酸化したＭｏ膜を除去することで薄膜化しても良い。
＜実施の形態６＞
次に、図６８〜図７３を用いて、本発明に係る実施の形態６について説明する。図６８は、実施の形態３の変形例の図４６の状態に対応する図であり、下層配線３０Ｃおよび下層配線端子３０１Ｅは、低抵抗導電膜３１の上部に透過膜３５Ａ、半透過膜３６および透過膜３５Ｂを順に積層した積層膜で構成され、マーク類ＭＫ６は、低抵抗導電膜３１の上部に透過膜３５Ａを積層した積層膜で構成されている。また、上層配線４０Ｂおよび上層配線端子４０１Ｅは、低抵抗導電膜４１の上部に透過膜４５Ａ、半透過膜４６および透過膜４５Ｂを順に積層した積層膜で構成されている。
下層配線端子３０１Ｅの上部に設けられたコンタクトホールＣＨ１は、透過膜３５Ｂ、半透過膜３６および透過膜３５Ａを貫通して低抵抗導電膜３１に達し、上層配線端子４０１Ｅの上部に設けられたコンタクトホールＣＨ２は、透過膜４５Ｂ、半透過膜４６および透過膜４５Ａを貫通して低抵抗導電膜４１に達している。なお、マーク類ＭＫ６の上部にはコンタクトホールは設けられていない。なお、図４６と同一の構成については同一の符号を付し、重複する説明は省略する。
低抵抗導電膜３１は、低抵抗材料であるＡｌ系合金、例えばＡｌＮｉＮｄで構成され、その厚さは例えば３００ｎｍである。
透過膜３５Ａは、例えばＩＺＯで５０ｎｍ程度の厚さに構成され、半透過膜３６は、例えばＭｏで８ｎｍ程度の厚さに構成され、透過膜３５Ｂは、例えばＩＺＯで６０ｎｍ程度の厚さに構成される。
層間絶縁膜２１は、例えばＳｉＯ２で構成され、その厚さは例えば６００ｎｍである。
低抵抗導電膜４１は、低抵抗材料であるＡｌ系合金、例えばＡｌＮｉＮｄで構成され、その厚さは例えば４００ｎｍである。
透過膜４５Ａは、例えばＩＺＯで５０ｎｍ程度の厚さに構成され、半透過膜４６は、例えばＭｏで８ｎｍ程度の厚さに構成され、透過膜４５Ｂは、例えばＩＺＯで６０ｎｍ程度の厚さに構成される。
保護膜２２は、例えばＳｉＯ２で構成され、その厚さは例えば３００ｎｍである。
以上説明したような低抵抗導電膜、透過膜、半透過膜および透過膜の積層膜で配線を形成することで、層間絶縁膜（保護膜）、透過膜および半透過膜による干渉効果と、半透過膜および透過膜による光干渉効果との相乗効果により反射防止効果をさらに高めることができる。なお、半透過膜の上下にそれぞれ透過膜を配設した積層膜は、光干渉効果により反射を抑制するので反射抑制膜と呼称することができる。
一方、低抵抗導電膜および透過膜の積層膜でマーク類を構成するので、マーク類上の反射率を高めることができ、端子開口工程等におけるアライメント動作を安定して行うことができる。
なお、低抵抗導電膜と透過膜、透過膜と半透過膜、半透過膜と透過膜の接続抵抗がタッチパネルの動作に対して問題ない範囲であれば、各端子上の透過膜、半透過膜および透過膜をコンタクトホールが貫通しない構成としても良い。
次に、図６９〜図７３を用いて、本発明に係る実施の形態６の表示装置の製造方法について説明する。
まず、図６９に示す断面図の状態に至るまでの工程において、ガラスやＰＥＴ等で構成される透明基板２０上に、スパッタリング法によりＡｌＮｉＮｄターゲットを用いて、ＡｌＮｉＮｄ膜を３００ｎｍの厚さに成膜する。
次に、例えば、スパッタリング法によりＡｌＮｉＮｄ膜上にＩＺＯ膜を５０ｎｍの厚さに成膜し、次に、ＩＺＯ膜上に例えばスパッタリング法によりＭｏ膜を８ｎｍの厚さに成膜する。さらに、Ｍｏ膜上に、例えばスパッタリング法によりＩＺＯ膜を６０ｎｍの厚さに成膜する。
次に、ＩＺＯ膜上にレジスト材を塗布した後、多段階露光（ハーフトーン露光あるいはグレートーン露光）を用いて、下層配線領域および下層配線端子領域上には厚膜のレジストマスクＲＭ１１をパターニングし、マーク領域上には薄膜のレジストマスクＲＭ１２をパターニングする。
そして、レジストマスクＲＭ１１およびＲＭ１２をエッチングマスクとして、例えば蓚酸溶液を用いてＩＺＯ膜をエッチングして透過膜３５Ｂをパターニングする。
次に、レジストマスクＲＭ１１、ＲＭ１２および透過膜３５Ｂをエッチングマスクとして、例えば燐酸と硝酸と酢酸の混酸を用いてＭｏ膜をエッチングして半透過膜３６をパターニングする。
引き続き、レジストマスクＲＭ１１、ＲＭ１２、透過膜３５Ｂおよび半透過膜３６をエッチングマスクとして、例えば蓚酸溶液を用いてＩＺＯ膜をエッチングして透過膜３５Ａをパターニングする。
さらに、レジストマスクＲＭ１１、ＲＭ１２、透過膜３５Ｂ、半透過膜３６および透過膜３５をエッチングマスクとして、例えば、燐酸と硝酸と酢酸との混酸を用いて、ＡｌＮｉＮｄ膜をエッチングして、低抵抗導電膜３１をパターニングすることにより、図６９に示す状態となる。
そして、図７０に示すように、アッシング法等を用いて厚膜のレジストマスクＲＭ１１がパターンとして残存する処理条件で、薄膜のレジストマスクＲＭ１２を除去する。
次に、図７１に示すように、例えば蓚酸溶液を用いてレジストマスクで覆われない透過膜３５Ｂを除去する。
次に、図７２に示すように、例えば燐酸と硝酸と酢酸の混合液を用いてレジストマスクで覆われない半透過膜３６を除去する。
次に、図７３に示すように、レジストマスクＲＭ１１を、例えばモノエタノールアミンとジメチルスルホキシドの混合液等を用いて除去する。
その後、ＣＶＤ法により下層配線３０Ｃ、下層配線端子３０１Ｅおよびマーク類ＭＫ６を覆うように厚さ６００ｎｍ程度のＳｉＯ２膜を成膜することで層間絶縁膜２１を形成し、層間絶縁膜２１上に上層配線４０Ｃおよび上層配線端子４０１Ｅを形成するが、これらの形成方法は、下層配線３０Ｃおよび下層配線端子３０１Ｅの形成方法と同様であるので、説明は省略する。
その後、例えばＣＶＤ法により上層配線４０Ｃおよび上層配線端子４０１Ｅを覆うように厚さ３００ｎｍ程度のＳｉＯ２膜を成膜することで保護膜２２を形成する。
なお、図７１を用いて説明した透過膜３５Ｂの除去後に、レジスト材が硬化しない温度範囲でアニールすることで半透過膜３６表面を酸化させる等の方法を用いて半透過膜３６を同時に酸化させて、図７４に示されるように、半透過膜が酸化Ｍｏ膜となった半透過膜３７Ａを有するマーク類ＭＫ９を形成しても良い。
また、図７１を用いて説明した透過膜３５Ｂの除去後に、半透過膜３６の表面を若干エッチングし、膜厚を薄くすることで図７５に示されるように、透過率を変化させた半透過膜３８を有するマーク類ＭＫ８を形成しても良い。なお、この際のエッチングでは、半透過膜３８の膜厚ｔ１が半透過膜３６の膜厚ｔ２の約半分の４〜５ｎｍとなるようにエッチングする。
このように、半透過膜の一部を酸化する、あるいは半透過膜を薄膜化することで、半透過膜を透過し低抵抗導電膜で反射して出射する光と、半透過膜表面で反射する光との干渉のバランスが崩れることで、マーク類での反射率をさらに高めることができる。
なお、半透過膜３７Ａを有するマーク類ＭＫ９を備えた表示装置の断面構成を図７６に示す。
また、図７１を用いて説明した透過膜３５Ｂの除去工程の後は、半透過膜３６を除去せず、低抵抗導電膜３１、透過膜３５Ａおよび半透過膜３６で構成されるマーク類ＭＫ７を備える構成としても良い。当該構成を図７７に示す。
なお、実施の形態１〜４では、層間絶縁膜２１や保護膜２２をＳｉＯ２で構成する例を示したが、配線部以外の光透過部において透過光の色づきが問題ない絶縁膜を用いれば良く、例えば塗布型のＳＯＧ（spin on glass）膜などを用いても良い。なお、ＳＯＧ膜を層間絶縁膜２１に用いることで上層配線が下層配線と交差する場所での断線が抑制できる。
また、低反射膜として窒化Ａｌ合金を使用するものとしたので、キャップ膜を用いてレジスト除去時の低反射膜のダメージを抑制する構成としたが、レジスト除去時にダメージを受けない低反射膜であれば、キャップ膜を有さない構成としても良い。
また、実施の形態２、３、５および６において、パネルＩＤ等を後工程で形成する場合、パッドをマーク類と同様な手法で反射率の高い状態にしても良く、さらには端子開口部と同じ状態にしても良い。
また、以上説明した実施の形態１〜６では、タッチパネルの配線やマーク類に本発明を適用した例を示したが、液晶ディスプレイの配線やマーク類に適用しても良く、さらには液晶ディスプレイの表示面側の反射を低減する遮光層に適用しても良い。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
３０，３０Ａ〜３０Ｃ 下層配線、３４ 非低反射膜、３５，３５Ａ，３５Ｂ 透過膜、３６ 半透過膜、４０，４０Ａ〜４０Ｃ 上層配線、３０１，３０１Ａ〜３０１Ｃ 下層配線端子、４０１，４０１Ａ〜４０１Ｃ 上層配線端子、ＭＫ，ＭＫ１〜ＭＫ９ マーク類。

Claims (35)

  1. 下地層上に順に配設された導電膜と、反射防止膜とで構成される積層配線と、
    前記積層配線の端部に設けられ、前記積層配線と同じ積層構造を有する配線端子部と、
    前記積層配線および前記配線端子部を覆う絶縁膜と、を備え、前記絶縁膜側が表示面側となる表示装置であって、
    前記配線端子部において、
    前記絶縁膜を貫通すると共に、前記反射防止膜を貫通して前記導電膜に達する第１の開口部が設けられ、
    前記第１の開口部の外縁部は、
    少なくとも一部において、前記導電膜、前記反射防止膜および前記絶縁膜の積層構造を有する表示装置。
  2. 前記表示装置は、
    前記絶縁膜で覆われ、製造工程で使用されるマークおよび識別記号の少なくとも一方を備え、
    前記マークおよび前記識別記号は、
    前記導電膜および前記反射防止膜の積層膜と、前記絶縁膜を貫通すると共に、前記反射防止膜を貫通して前記導電膜に達する第２の開口部とで構成され、
    前記第２の開口部の外縁部は、
    少なくとも一部において、前記導電膜、前記反射防止膜および前記絶縁膜の積層構造を有する、請求項１記載の表示装置。
  3. 前記表示装置は、
    前記絶縁膜で覆われ、製造工程で使用されるマークを有し、
    前記マークは、
    前記導電膜および前記反射防止膜の積層膜で構成され、
    前記積層膜を構成する前記反射防止膜の膜厚は、前記積層配線を構成する前記反射防止膜の膜厚よりも薄く形成される、請求項１記載の表示装置。
  4. 前記配線端子部は、
    前記反射防止膜の膜厚が、前記マークを構成する前記反射防止膜の膜厚と同じ厚さに形成される、請求項１記載の表示装置。
  5. 前記表示装置は、
    前記絶縁膜で覆われ、製造工程で使用されるマークを有し、
    前記マークは、
    前記導電膜、前記反射防止膜、エッチング保護膜として機能するキャップ膜および反射率が３０％以上の非低反射膜の積層膜で構成される、請求項１記載の表示装置。
  6. 下地層上に順に配設された導電膜と、反射防止膜とで構成される積層配線と、
    前記積層配線の端部に設けられた配線端子部と、
    前記積層配線および前記配線端子部を覆う絶縁膜と、を備え、前記絶縁膜側が表示面側となる表示装置であって、
    前記配線端子部は、前記導電膜で構成され、
    前記配線端子部において、
    前記絶縁膜を貫通して前記導電膜に達する第１の開口部が設けられ、
    前記第１の開口部の外縁部は、
    少なくとも一部において、前記導電膜および前記絶縁膜の積層構造を有する表示装置。
  7. 前記表示装置は、
    前記絶縁膜で覆われ、製造工程で使用されるマークを有し、
    前記マークは、
    前記導電膜で構成される、請求項６記載の表示装置。
  8. 下地層上に順に配設された導電膜と、光干渉効果による反射抑制効果を有する多層膜の反射抑制膜とで構成される積層配線と、
    前記積層配線の端部に設けられ、前記積層配線と同じ積層構造を有する配線端子部と、
    前記積層配線および前記配線端子部を覆う絶縁膜と、を備え、前記絶縁膜側が表示面側となる表示装置であって、
    前記配線端子部において、
    前記絶縁膜を貫通すると共に、前記反射抑制膜を貫通して前記導電膜に達する第１の開口部が設けられ、
    前記第１の開口部の外縁部は、
    少なくとも一部において、前記導電膜、前記反射抑制膜および前記絶縁膜の積層構造を有する表示装置。
  9. 前記表示装置は、
    前記絶縁膜で覆われ、製造工程で使用されるマークを有し、
    前記マークは、
    前記導電膜と、前記反射抑制膜の少なくとも一層が除去あるいは薄膜化された積層膜で形成される、請求項８記載の表示装置。
  10. 前記反射抑制膜は、
    前記導電膜上に順に配設された透過膜および半透過膜で構成される、請求項８記載の表示装置。
  11. 前記反射抑制膜は、
    前記導電膜上に順に配設された透過膜、半透過膜および透過膜で構成される、請求項８記載の表示装置。
  12. 下地層上に順に配設された導電膜、反射防止膜および透明膜とで構成される積層配線と、
    前記積層配線の端部に設けられ、前記積層配線と同じ積層構造を有する配線端子部と、
    前記積層配線および前記配線端子部を覆う絶縁膜と、を備え、前記絶縁膜側が表示面側となる表示装置であって、
    前記配線端子部において、
    前記絶縁膜を貫通すると共に、前記透明膜および前記反射防止膜を貫通して前記導電膜に達する第１の開口部が設けられ、
    前記第１の開口部の外縁部は、
    少なくとも一部において、前記導電膜、前記反射防止膜、前記透明膜および前記絶縁膜の積層構造を有する表示装置。
  13. 前記表示装置は、
    前記絶縁膜で覆われ、製造工程で使用されるマークおよび識別記号の少なくとも一方を備え、
    前記マークおよび前記識別記号は、
    前記導電膜、前記反射防止膜および前記透明膜の積層膜と、前記絶縁膜を貫通すると共に、前記反射防止膜および前記透明膜を貫通して前記導電膜に達する第２の開口部とで構成され、
    前記第２の開口部の外縁部は、
    少なくとも一部において、前記導電膜、前記反射防止膜、前記透明膜および前記絶縁膜の積層構造を有する、請求項１２記載の表示装置。
  14. 前記表示装置は、
    前記絶縁膜で覆われ、製造工程で使用されるマークを有し、
    前記マークは、
    前記導電膜および前記反射防止膜の積層膜で構成される、請求項１２記載の表示装置。
  15. 前記表示装置は、
    前記絶縁膜で覆われ、製造工程で使用されるマークを有し、
    前記マークは、
    前記導電膜、前記反射防止膜、透明膜および反射率が３０％以上の非低反射膜の積層膜で構成される、請求項１２記載の表示装置。
  16. 下地層上に順に配設された導電膜、反射防止膜および透明膜とで構成される積層配線と、
    前記積層配線の端部に設けられた配線端子部と、
    前記積層配線および前記配線端子部を覆う絶縁膜と、を備え、前記絶縁膜側が表示面側となる表示装置であって、
    前記配線端子部は、前記導電膜と前記反射防止膜との積層膜で構成され、
    前記配線端子部において、
    前記絶縁膜を貫通すると共に、前記反射防止膜を貫通して前記導電膜に達する第１の開口部が設けられ、
    前記第１の開口部の外縁部は、
    少なくとも一部において、前記導電膜、前記反射防止膜および前記絶縁膜の積層構造を有する表示装置。
  17. 前記表示装置は、
    前記絶縁膜で覆われ、製造工程で使用されるマークおよび識別記号の少なくとも一方を備え、
    前記マークおよび前記識別記号は、
    前記導電膜および前記反射防止膜の積層膜と、前記絶縁膜を貫通すると共に、前記反射防止膜を貫通して前記導電膜に達する第２の開口部とで構成され、
    前記第２の開口部の外縁部は、
    少なくとも一部において、前記導電膜、前記反射防止膜および前記絶縁膜の積層構造を有する、請求項１６記載の表示装置。
  18. 前記表示装置は、
    前記絶縁膜で覆われ、製造工程で使用されるマークを有し、
    前記マークは、
    前記導電膜および前記反射防止膜の積層膜で構成される、請求項１６記載の表示装置。
  19. 前記マークは、
    前記積層膜を構成する前記反射防止膜の膜厚が、前記積層配線を構成する前記反射防止膜の膜厚よりも薄く形成される、請求項１８記載の表示装置。
  20. 前記配線端子部は、
    前記反射防止膜の膜厚が、前記マークを構成する前記反射防止膜の膜厚と同じ厚さに形成される、請求項１９記載の表示装置。
  21. 下地層上に順に配設された導電膜、反射防止膜および透明膜とで構成される積層配線と、
    前記積層配線の端部に設けられた配線端子部と、
    前記積層配線および前記配線端子部を覆う絶縁膜と、を備え、前記絶縁膜側が表示面側となる表示装置であって、
    前記配線端子部は、前記導電膜で構成され、
    前記配線端子部において、
    前記絶縁膜を貫通して前記導電膜に達する第１の開口部が設けられ、
    前記第１の開口部の外縁部は、
    少なくとも一部において、前記導電膜および前記絶縁膜の積層構造を有する表示装置。
  22. 前記表示装置は、
    前記絶縁膜で覆われ、製造工程で使用されるマークを有し、
    前記マークは、
    前記導電膜で構成される、請求項２１記載の表示装置。
  23. 前記透明膜は、前記絶縁膜よりも屈折率が高い、請求項１２、１６および２１の何れか１項に記載の表示装置。
  24. 前記透明膜は、屈折率が１．７〜２．４の材料から選択され、膜厚が３０〜７０ｎｍに設定される、請求項２３記載の表示装置。
  25. 下地層上に順に配設された導電膜、反射防止膜および透明膜とで構成される積層配線と、
    前記積層配線の端部に設けられ、前記積層配線と同じ積層構造を有する配線端子部と、
    前記積層配線および前記配線端子部を覆う絶縁膜と、を備え、前記絶縁膜側が表示面側となる表示装置であって、
    前記配線端子部において、
    前記絶縁膜を貫通すると共に、前記透明膜を貫通して前記反射防止膜に達する第１の開口部が設けられ、
    前記第１の開口部の外縁部は、
    少なくとも一部において、前記導電膜、前記反射防止膜、前記透明膜および前記絶縁膜の積層構造を有する表示装置。
  26. 前記表示装置は、
    前記絶縁膜で覆われ、製造工程で使用されるマークおよび識別記号の少なくとも一方を備え、
    前記マークおよび前記識別記号は、
    前記導電膜、前記反射防止膜および前記透明膜の積層膜と、前記絶縁膜を貫通すると共に、前記透明膜を貫通して前記反射防止膜に達する第２の開口部とで構成され、
    前記第２の開口部の外縁部は、
    少なくとも一部において、前記導電膜、前記反射防止膜、前記透明膜および前記絶縁膜の積層構造を有する、請求項２５記載の表示装置。
  27. 前記第１および第２の開口部の底部の前記反射防止膜の厚みは、前記第１および第２の開口部の前記外縁部の前記反射防止膜の厚みより薄い、請求項２６記載の表示装置。
  28. （ａ）下地層上に導電膜と、Ａｌを主成分とし反射防止膜として機能する窒化金属膜と、キャップ膜とを順に形成する工程と、
    （ｂ）前記キャップ膜上に所定の第１のパターンを有する第１のレジストマスクを形成する工程と、
    （ｃ）前記第１のレジストマスクをエッチングマスクとして、前記キャップ膜、前記窒化金属膜および前記導電膜をエッチングによりパターニングする工程と、
    （ｄ）前記工程（ｃ）の後に、前記第１のレジストマスクを除去する工程と、
    （ｅ）前記工程（ｄ）の後に、前記キャップ膜を除去する工程と、
    （ｆ）前記キャップ膜を除去した後、前記下地層上を絶縁膜で覆う工程と、
    （ｇ）前記絶縁膜上に所定の第２のパターンを有する第２のレジストマスクを形成する工程と、
    （ｈ）前記第２のレジストマスクをエッチングマスクとして、少なくとも前記絶縁膜を貫通する開口部を形成する工程と、を備え、
    前記所定の第１のパターンは、配線パターンおよびマークパターンを含み、
    前記配線パターンによってパターニングされることで前記反射防止膜および前記導電膜を含む積層配線および該積層配線の端部の配線端子部が形成され、
    前記マークパターンによってパターニングされることで前記反射防止膜および前記導電膜を含むマークが形成され、
    前記所定の第２のパターンは、
    前記配線端子部の上部に第１の開口部を設けるパターンであって、
    前記第２のレジストマスクは、前記マークをアライメントマークとして参照して形成される、表示装置の製造方法。
  29. （ａ）下地層上に導電膜と、Ａｌを主成分とし反射防止膜として機能する窒化金属膜と、キャップ膜とを順に形成する工程と、
    （ｂ）前記キャップ膜上に所定の第１のパターンを有する第１のレジストマスクを形成する工程と、
    （ｃ）前記第１のレジストマスクをエッチングマスクとして、前記キャップ膜、前記窒化金属膜および前記導電膜をエッチングによりパターニングする工程と、
    （ｄ）前記工程（ｃ）の後に、前記第１のレジストマスクを除去する工程と、
    （ｅ）前記下地層上を絶縁膜で覆う工程と、
    （ｆ）前記絶縁膜上に所定の第２のパターンを有する第２のレジストマスクを形成する工程と、
    （ｇ）前記第２のレジストマスクをエッチングマスクとして、少なくとも前記絶縁膜を貫通する開口部を形成する工程と、を備え、
    前記所定の第１のパターンは、配線パターンおよびマークパターンを含み、
    前記配線パターンによってパターニングされることで前記キャップ膜、前記反射防止膜および前記導電膜を含む積層配線および該積層配線の端部の配線端子部が形成され、
    前記マークパターンによってパターニングされることで前記キャップ膜、前記反射防止膜および前記導電膜を含むマークが形成され、
    前記所定の第２のパターンは、
    前記配線端子部の上部に第１の開口部を設けるパターンであって、
    前記第２のレジストマスクは、前記マークをアライメントマークとして参照して形成される、表示装置の製造方法。
  30. （ａ）下地層上に導電膜と、光干渉効果による反射抑制効果を有する多層膜で構成される反射抑制膜とを順に形成する工程と、
    （ｂ）前記反射抑制膜上に所定の第１のパターンを有する第１のレジストマスクを形成する工程と、
    （ｃ）前記第１のレジストマスクをエッチングマスクとして、前記反射抑制膜および前記導電膜をエッチングによりパターニングする工程と、
    （ｄ）前記工程（ｃ）の後に、前記第１のレジストマスクの一部を除去する工程と、
    （ｅ）前記第１のレジストマスクが除去された部分の前記反射抑制膜の少なくとも一層を除去あるいは薄膜化する工程と、
    （ｆ）前記下地層上を絶縁膜で覆う工程と、
    （ｇ）前記絶縁膜上に所定の第２のパターンを有する第２のレジストマスクを形成する工程と、
    （ｈ）前記第２のレジストマスクをエッチングマスクとして、少なくとも前記絶縁膜を貫通する開口部を形成する工程と、を備え、
    前記所定の第１のパターンは、配線パターンおよびマークパターンを含み、
    前記配線パターンによってパターニングされることで前記反射抑制膜および前記導電膜を含む積層配線および該積層配線の端部の配線端子部が形成され、
    前記マークパターンによってパターニングされることで少なくとも一層が除去あるいは薄膜化された前記反射抑制膜および前記導電膜を含むマークが形成され、
    前記所定の第２のパターンは、
    前記配線端子部の上部に第１の開口部を設けるパターンであって、
    前記第２のレジストマスクは、前記マークをアライメントマークとして参照して形成される、表示装置の製造方法。
  31. 前記工程（ａ）は、
    前記導電膜上に透過膜および半透過膜を順に形成することで前記反射抑制膜を形成する工程を含む、請求項３０記載の表示装置の製造方法。
  32. 前記工程（ａ）は、
    前記導電膜上に透過膜、半透過膜および透過膜を順に形成することで前記反射抑制膜を形成する工程を含む、請求項３０記載の表示装置の製造方法。
  33. （ａ）下地層上に導電膜と、Ａｌを主成分とし反射防止膜として機能する窒化金属膜と、キャップ膜と、反射率が３０％以上の非低反射膜とを順に形成する工程と、
    （ｂ）前記非低反射膜上に所定の第１のパターンを有する第１のレジストマスクを形成する工程と、
    （ｃ）前記第１のレジストマスクをエッチングマスクとして、前記非低反射膜、前記キャップ膜、前記反射防止膜および前記導電膜をエッチングによりパターニングする工程と、
    （ｄ）前記工程（ｃ）の後に、前記第１のレジストマスクの一部を除去する工程と、
    （ｅ）前記第１のレジストマスクが除去された部分の前記非低反射膜および前記キャップ膜を除去する工程と、
    （ｆ）前記下地層上を絶縁膜で覆う工程と、
    （ｇ）前記絶縁膜上に所定の第２のパターンを有する第２のレジストマスクを形成する工程と、
    （ｈ）前記第２のレジストマスクをエッチングマスクとして、少なくとも前記絶縁膜を貫通する開口部を形成する工程と、を備え、
    前記所定の第１のパターンは、配線パターンおよびマークパターンを含み、
    前記配線パターンによってパターニングされ、前記非低反射膜および前記キャップ膜が除去されることで前記反射防止膜および前記導電膜を含む積層配線および該積層配線の端部の配線端子部が形成され、
    前記マークパターンによってパターニングされることで、前記非低反射膜、前記キャップ膜、前記反射防止膜および前記導電膜を含むマークが形成され、
    前記所定の第２のパターンは、
    前記配線端子部の上部に第１の開口部を設けるパターンであって、
    前記第２のレジストマスクは、前記マークをアライメントマークとして参照して形成される、表示装置の製造方法。
  34. （ａ）下地層上に導電膜と、Ａｌを主成分とし反射防止膜として機能する窒化金属膜と、キャップ膜と、反射率が３０％以上の非低反射膜とを順に形成する工程と、
    （ｂ）前記非低反射膜上に所定の第１のパターンを有する第１のレジストマスクを形成する工程と、
    （ｃ）前記第１のレジストマスクをエッチングマスクとして、前記非低反射膜、前記キャップ膜、前記反射防止膜および前記導電膜をエッチングによりパターニングする工程と、
    （ｄ）前記工程（ｃ）の後に、前記第１のレジストマスクの一部を除去する工程と、
    （ｅ）前記第１のレジストマスクが除去された部分の前記非低反射膜を除去する工程と、
    （ｆ）前記下地層上を絶縁膜で覆う工程と、
    （ｇ）前記絶縁膜上に所定の第２のパターンを有する第２のレジストマスクを形成する工程と、
    （ｈ）前記第２のレジストマスクをエッチングマスクとして、少なくとも前記絶縁膜を貫通する開口部を形成する工程と、を備え、
    前記所定の第１のパターンは、配線パターンおよびマークパターンを含み、
    前記配線パターンによってパターニングされ、前記非低反射膜が除去されることで前記キャップ膜、前記反射防止膜および前記導電膜を含む積層配線および該積層配線の端部の配線端子部が形成され、
    前記マークパターンによってパターニングされることで、前記非低反射膜、前記キャップ膜、前記反射防止膜および前記導電膜を含むマークが形成され、
    前記所定の第２のパターンは、
    前記配線端子部の上部に第１の開口部を設けるパターンであって、
    前記第２のレジストマスクは、前記マークをアライメントマークとして参照して形成される、表示装置の製造方法。
  35. 前記工程（ａ）は、
    前記キャップ膜を透明膜で形成する工程を含む、請求項２９または請求項３４記載の表示装置の製造方法。
JP2013002244A 2012-04-26 2013-01-10 表示装置 Active JP6288915B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013002244A JP6288915B2 (ja) 2012-04-26 2013-01-10 表示装置
US13/870,732 US9040992B2 (en) 2012-04-26 2013-04-25 Display device
US14/678,814 US9161439B2 (en) 2012-04-26 2015-04-03 Display device and method for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012101193 2012-04-26
JP2012101193 2012-04-26
JP2013002244A JP6288915B2 (ja) 2012-04-26 2013-01-10 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018016269A Division JP6469268B2 (ja) 2012-04-26 2018-02-01 表示装置

Publications (3)

Publication Number Publication Date
JP2013242517A true JP2013242517A (ja) 2013-12-05
JP2013242517A5 JP2013242517A5 (ja) 2016-02-12
JP6288915B2 JP6288915B2 (ja) 2018-03-07

Family

ID=49476522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013002244A Active JP6288915B2 (ja) 2012-04-26 2013-01-10 表示装置

Country Status (2)

Country Link
US (2) US9040992B2 (ja)
JP (1) JP6288915B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015118982A (ja) * 2013-12-17 2015-06-25 三菱電機株式会社 導電膜構造およびそれを用いた半導体装置、アクティブマトリックス基板、タッチパネル基板およびタッチパネル付表示装置、並びに配線または電極の形成方法
JP2016009419A (ja) * 2014-06-26 2016-01-18 三菱電機株式会社 タッチパネル構造及びその製造方法並びに表示装置及びその製造方法
JP2016110380A (ja) * 2014-12-05 2016-06-20 三菱電機株式会社 タッチパネル構造及びその製造方法並びに表示装置及びその製造方法
JP2017116821A (ja) * 2015-12-25 2017-06-29 株式会社ジャパンディスプレイ 液晶表示装置
KR20170107123A (ko) * 2016-03-14 2017-09-25 삼성디스플레이 주식회사 표시 장치
WO2023238272A1 (ja) * 2022-06-08 2023-12-14 シャープディスプレイテクノロジー株式会社 タッチセンサ、表示装置、タッチセンサの製造方法、および表示装置の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6140970B2 (ja) 2012-10-12 2017-06-07 三菱電機株式会社 表示装置およびその製造方法
TWI511005B (zh) * 2013-12-20 2015-12-01 Qisda Corp 顯示裝置及其紅外線觸控模組
US9354659B2 (en) * 2014-03-07 2016-05-31 Lg Innotek Co., Ltd. Touch window
TWI686899B (zh) * 2014-05-02 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、觸控感測器、顯示裝置
JP2016081480A (ja) * 2014-10-22 2016-05-16 株式会社ジャパンディスプレイ タッチセンサ及びそのタッチセンサを備えた表示装置
CN105047775A (zh) * 2015-05-29 2015-11-11 华灿光电股份有限公司 一种紫外发光二极管外延片及其制作方法
CN105867689B (zh) * 2016-04-07 2018-06-05 京东方科技集团股份有限公司 一种触控显示基板的制作方法及触控显示装置的阵列基板
CN106873835B (zh) * 2017-02-23 2020-05-05 武汉华星光电技术有限公司 触控面板及其制作方法、触控显示屏
JP7271081B2 (ja) * 2017-10-18 2023-05-11 日東電工株式会社 配線回路基板
JP2022047385A (ja) * 2020-09-11 2022-03-24 キオクシア株式会社 プリント配線基板およびメモリシステム
US11934076B2 (en) * 2020-10-29 2024-03-19 Fuzhou Boe Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof, and display panel

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001305569A (ja) * 2000-04-21 2001-10-31 Hitachi Ltd 液晶表示装置
JP2004296499A (ja) * 2003-03-25 2004-10-21 Seiko Epson Corp 半導体装置及びその製造方法
JP2007086276A (ja) * 2005-09-21 2007-04-05 Seiko Epson Corp 電気光学装置、電子機器及び電気光学装置の製造方法
JP2009075566A (ja) * 2007-08-30 2009-04-09 Seiko Epson Corp 電気光学装置、及びこれを備えた電子機器
JP2011191606A (ja) * 2010-03-16 2011-09-29 Casio Computer Co Ltd 発光装置及びその製造方法並びに電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004317728A (ja) 2003-04-15 2004-11-11 Seiko Epson Corp アライメントマーク付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
JP2007123672A (ja) * 2005-10-31 2007-05-17 Mitsubishi Electric Corp 導電体構造、導電体構造の製造方法、素子基板および素子基板の製造方法
JP5197418B2 (ja) 2008-08-26 2013-05-15 三菱電機株式会社 反射防止膜及びその製造方法、並びに表示装置
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001305569A (ja) * 2000-04-21 2001-10-31 Hitachi Ltd 液晶表示装置
JP2004296499A (ja) * 2003-03-25 2004-10-21 Seiko Epson Corp 半導体装置及びその製造方法
JP2007086276A (ja) * 2005-09-21 2007-04-05 Seiko Epson Corp 電気光学装置、電子機器及び電気光学装置の製造方法
JP2009075566A (ja) * 2007-08-30 2009-04-09 Seiko Epson Corp 電気光学装置、及びこれを備えた電子機器
JP2011191606A (ja) * 2010-03-16 2011-09-29 Casio Computer Co Ltd 発光装置及びその製造方法並びに電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015118982A (ja) * 2013-12-17 2015-06-25 三菱電機株式会社 導電膜構造およびそれを用いた半導体装置、アクティブマトリックス基板、タッチパネル基板およびタッチパネル付表示装置、並びに配線または電極の形成方法
JP2016009419A (ja) * 2014-06-26 2016-01-18 三菱電機株式会社 タッチパネル構造及びその製造方法並びに表示装置及びその製造方法
JP2016110380A (ja) * 2014-12-05 2016-06-20 三菱電機株式会社 タッチパネル構造及びその製造方法並びに表示装置及びその製造方法
JP2017116821A (ja) * 2015-12-25 2017-06-29 株式会社ジャパンディスプレイ 液晶表示装置
KR20170107123A (ko) * 2016-03-14 2017-09-25 삼성디스플레이 주식회사 표시 장치
KR102602083B1 (ko) 2016-03-14 2023-11-14 삼성디스플레이 주식회사 표시 장치
WO2023238272A1 (ja) * 2022-06-08 2023-12-14 シャープディスプレイテクノロジー株式会社 タッチセンサ、表示装置、タッチセンサの製造方法、および表示装置の製造方法

Also Published As

Publication number Publication date
US20130285079A1 (en) 2013-10-31
US20150216041A1 (en) 2015-07-30
US9040992B2 (en) 2015-05-26
US9161439B2 (en) 2015-10-13
JP6288915B2 (ja) 2018-03-07

Similar Documents

Publication Publication Date Title
JP6288915B2 (ja) 表示装置
JP6140970B2 (ja) 表示装置およびその製造方法
TWI485598B (zh) 觸控面板及其製造方法
US10716218B2 (en) Display device and method for manufacturing the same
JP6448338B2 (ja) タッチパネル構造の製造方法及び表示装置の製造方法
JP2008033330A (ja) 多重トーン光マスク、これの製造方法及びこれを用いる薄膜トランジスタ基板の製造方法
US20220285406A1 (en) Full-reflection display substrate, manufacturing method thereof and full-reflection display device
US20250031532A1 (en) Display panel and display device
CN101131965A (zh) 制造显示基底的方法
JP6469268B2 (ja) 表示装置
JP2011186506A (ja) 中間調フォトマスク
JP4468922B2 (ja) 液晶表示素子及びその製造方法
US9727189B2 (en) Touch panel structure, method for manufacturing touch panel structure and method for manufacturing display apparatus
JP4809752B2 (ja) 中間調フォトマスク及びその製造方法
JP5044262B2 (ja) 多階調フォトマスク及びその製造方法
JP2014211663A (ja) タッチパネルおよびタッチパネルの製造方法
KR20050110368A (ko) 액정표시장치용 어레이 기판과 제조방법
US11888009B2 (en) Sensing apparatus having light-transmitting adhesive layer
TWI540479B (zh) 觸控顯示裝置及其製造方法
CN108878454B (zh) 显示面板、其制作方法及显示装置
CN120891681A (zh) 阵列基板及显示面板
JP6464711B2 (ja) タッチパネルセンサの製造方法およびタッチパネルセンサ
CN120891680A (zh) 阵列基板及显示面板
KR20070052398A (ko) 포토 마스크 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180206

R150 Certificate of patent or registration of utility model

Ref document number: 6288915

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250