JP2013247695A - 電力変換装置 - Google Patents

Abstract

【課題】シャント抵抗が接続されたインバータ回路を有する電力変換装置において、このインバータ回路に接続されたモータの制御性を向上させる。
【解決手段】電力変換装置に、各スイッチング素子（Sup,…,Swn）に逆並列で接続されて、電圧パルスのパルス幅をＰ、リカバリ時間をＲとしたときに、０＜Ｒ≦（１／１０）Ｐとなる特性を有する還流ダイオード（12）を設ける。
【選択図】図１

Description

本発明は、インバータ回路を備えた電力変換装置に関し、特にインバータ回路の出力交流の相電流を検出する技術に関するものである。

空気調和機では圧縮機を駆動するモータに交流電力を供給するために、直流を交流に変換するインバータ回路が用いられることが多い。そして、このインバータ回路には、モータに流れる電流を制御するためなどの目的で、出力交流の相電流を検出する相電流検出部が設けられる。この相電流検出部としては、ＤＣＣＴを用いるのが一般的であるが、高価であることから、シャント抵抗を用いた方法も提案されている（例えば、特許文献１を参照）。特許文献１の相電流検出部は、ＤＣリンクに設けたシャント抵抗と、シャント抵抗の両端の電圧を入力した増幅器とを有し、ＰＷＭ制御（ＰＷＭ：Pulse Width Modulation）を行っている際にシャント抵抗に生じた電圧パルスを用いて相電流を検出している。

ところで、シャント抵抗が接続されているインバータ回路のＤＣリンクにはパルス状の電流が流れるため、その波形の立ち上がり時にリンギングが発生する。このリンギングの影響を受けずに上記相電流検出部で正確に電流を検知できるようにするためには、上記電圧パルスのパルス幅をリンギングの収束時間よりも長く設定し、この収束時間後における上記相電流検出部の検出時間を十分に確保する必要がある。

特開２００４−１３５４４０号公報

しかしながら、このパルス幅はインバータの出力電圧の大きさに関係するが、出力電圧の大きさから設定されるパルス幅に対して、検出時間の制約上そのパルス幅よりも長くする必要がある。この場合には、上記インバータ回路の出力電圧に係る誤差電圧が大きくなってしまう。そして、誤差電圧が大きくなればなるほど、上記モータに対するインバータ回路の制御性が悪くなってしまうという問題がある。

本発明は、かかる点に鑑みてなされたものであり、その目的は、シャント抵抗が接続されたインバータ回路を有する電力変換装置において、このインバータ回路に接続されたモータの制御性を向上させることにある。

第１の発明の電力変換装置は、複数のスイッチング素子（Sup,…,Swn）のスイッチング状態をそれぞれ変化させて直流を交流に変換するインバータ回路（3）と、上記インバータ回路（3）における出力交流の相電流に応じた電圧の電圧パルスを出力するシャント抵抗（R）と、上記電圧パルスに基いて上記相電流を検出する検出部（5）と、上記各スイッチング素子（Sup,…,Swn）に逆並列で接続されて、上記電圧パルスのパルス幅をＰ、リカバリ時間をＲとしたときに、０＜Ｒ≦（１／１０）Ｐとなる特性を有する還流ダイオード（12）とを備えていることを特徴としている。

第１の発明では、上記リンギング時間を短くすることによって上記検出部（5）の検出時間を確保している。そして、このリンギング時間を短くするため、従来よりもリカバリ時間が短い特性を有する還流ダイオード（12）を上記スイッチング素子（Sup,…,Swn）に逆並列で接続している。これにより、上記検出部（5）の検出時間が十分に確保される。

第２の発明は、第１の発明において、上記インバータ回路（3）には圧縮機用モータ（6）が接続される一方、上記インバータ回路（3）の出力電圧指令に応じて設定されるパルス幅設定値をパルス幅制限値で制限するパルス幅制限部（8）と、上記圧縮機用モータ（6）が最低回転数のときの上記インバータ回路（3）の出力電圧をＶｍとし、上記パルス幅制限部（8）でパルス幅を制限したときに生じる誤差電圧をＶｅとしたしたときに、０＜（Ｖｅ／Ｖｍ）≦（１／１０）の関係を満たすように、最低回転数又はパルス幅制限値が設定されていることを特徴としている。

第２の発明では、上記パルス幅を制限すると誤差電圧が生じることから、上記圧縮機用モータ（6）の最低回転時に、誤差電圧Ｖｅと出力電圧Ｖｍとの関係が、０＜（Ｖｅ／Ｖｍ）≦（１／１０）となるように、パルス幅制限値又は上記圧縮機用モータ（6）の最低回転を決定している。これにより、誤差電圧を許容範囲内に抑えた状態で、上記検出部（5）の検出時間が確保される。

第３の発明は、第２の発明において、上記パルス幅制限値をＴ’とし、上記スイッチング素子（Sup,…,Swn）に係るキャリア周期をＴ１とし、上記インバータ回路（3）の入力電圧をＶｄｃとしたときに、上記誤差電圧であるＶｅを、Ｖｅ＝（Ｔ’）／（Ｔ１／２）×Ｖｄｃとして、上記最低回転数又は上記パルス幅制限値が設定されていることを特徴としている。

第３の発明では、上記誤差電圧であるＶｅを、Ｖｅ＝（Ｔ’）／（Ｔ１／２）×Ｖｄｃとして、上記パルス幅制限値、又は上記圧縮機用モータ（6）の最低回転数が設定されている。

第４の発明は、第１から第３の何れか１つの発明において、上記シャント抵抗（R）は、上記インバータ回路（3）における負側の直流母線（N）と、上記直流を出力する直流電源（2）との間に設けられていることを特徴としている。

第４の発明では、負側の直流母線（N）と直流電源（2）との間にシャント抵抗（R）が設けられているので、このシャント抵抗（R）には、各相（U相,V相,W相）の相電流が流れる。すなわち、１つのシャント抵抗（R）で各相の相電流（Iu,Iv,Iw）を検出することができる。

第５の発明は、第１から第３の何れか１つの発明において、上記シャント抵抗（R1,R2,R3）は、上記インバータ回路（3）を構成する複数のスイッチングレグ（leg1,leg2,leg3）にそれぞれ直列に接続されていることを特徴としている。

第５の発明では、シャント抵抗（R1,R2,R3）が各スイッチングレグ（leg1,leg2,leg3）に設けられているので、相電流の検出を各相同時に行うことが可能になる。

第６の発明は、第１から第５の何れか１つの発明において、上記還流ダイオード（12）はＳｉＣ−ＳＢＤであることを特徴としている。

第７の発明は、第１から第５の何れか１つの発明において、上記スイッチング素子（Sup,…,Swn）はＳｉＣ−ＭＯＳＦＥＴであり、上記還流ダイオード（12）はＳｉＣ−ＭＯＳＦＥＴの寄生ダイオードであることを特徴としている。

第８の発明は、第１から第５の何れか１つの発明において、上記スイッチング素子（Sup,…,Swn）はＳｉＣ−ＪＦＥＴであり、上記還流ダイオード（12）はＳｉＣ−ＪＦＥＴの寄生ダイオードであることを特徴としている。

第９の発明は、第１から第５の何れか１つの発明において、上記スイッチング素子（Sup,…,Swn）はＳｉ−ＩＧＢＴであり、上記還流ダイオード（12）はＳｉ−ＦＲＤであることを特徴としている。

第６から第９の発明では、このような還流ダイオード（12）と上記スイッチング素子（Sup,…,Swn）との組み合わせによって、上記パルス幅の制限値を短くしても、上記検出部（5）の検出時間が確実に確保される。

本発明によれば、リカバリ時間の短い還流ダイオード（12）を用いることによって上記リンギング時間を短くすることができる。そして、このリンギング時間が短くなった分だけ、上記電圧パルスのパルス幅の制限値を短くできるので、上述した誤差電圧が低減され上記インバータ回路（3）の電圧をより正確に検知することができる。これにより、上記インバータ回路（3）の制御性を向上させることができる。

また、上記第２の発明によれば、上記圧縮機用モータ（6）の最低回転時に、誤差電圧Ｖｅと出力電圧Ｖｍとの関係が、０＜（Ｖｅ／Ｖｍ）≦（１／１０）となるようにパルス幅制限値又は上記圧縮機用モータ（6）の最低回転数を決定している。これにより、誤差電圧を許容範囲内に抑えた状態で、上記検出部（5）の検出時間を確保することができ、上記圧縮機用モータ（6）における低速域での制御性を向上させることができる。

また、上記第３の発明によれば、上記パルス幅制限値をＴ’とし、上記スイッチング素子（Sup,…,Swn）に係るキャリア周期をＴ１とし、上記インバータ回路（3）の入力電圧をＶｄｃとしたときに、上記誤差電圧であるＶｅを、Ｖｅ＝（Ｔ’）／（Ｔ１／２）×Ｖｄｃとして、上記パルス幅制限値又は上記圧縮機用モータ（6）の最低回転数を設定することができる。

また、上記第４の発明によれば、１つのシャント抵抗（R）で各相の相電流を検出することができるので、上記検出部（5）を安価に設計することが可能になる。

また、上記第５の発明によれば、相電流の検出を各相同時に行うことが可能になるので、上記検出部（5）の検出精度が向上する。

また、上記第６から第９の発明によれば、このような還流ダイオード（12）と上記スイッチング素子（Sup,…,Swn）との組み合わせによって、上記パルス幅を短くしても、上記検出部（5）の検出時間が確実に確保される。これにより、上記電圧パルスのパルス幅の制限値を長くしないので、上述した誤差電圧を大きくせずに上記インバータ回路（3）の電圧を正確に検知することができる。これにより、上記インバータ回路（3）の制御性を向上させることができる。

本発明の実施形態に係る電力変換装置の構成を示すブロック図である。 電力変換装置に係る検出部の構成例を示すブロック図である。 上アーム側の各スイッチング素子のゲートにそれぞれ与えるゲート信号の波形とシャント抵抗における電圧パルスを説明する図である。 図３の電圧パルスを拡大した図である。 本実施形態の変形例に係る電力変換装置の構成を示すブロック図である。

図１は、本発明の実施形態に係る電力変換装置（10）の構成を示すブロック図である。この電力変換装置（10）は、検出制御部（1）、コンバータ回路（直流電源）（2）、及びインバータ回路（3）を備えている。又、上記検出制御部（1）は、シャント抵抗（R）、制御部（4）、検出部（5）、及びパルス幅制限部（8）を備えている。

そして、電力変換装置（10）には交流電源（7）が接続されており、交流電源（7）が出力した交流（以下、入力交流という）を三相交流（以下、出力交流という）に変換し、負荷である圧縮機用モータ（6）に供給するようになっている。この圧縮機用モータ（6）は、例えば空気調和機の冷媒回路に設けられた圧縮機を駆動するものである。

上記コンバータ回路（2）は、ブリッジ接続された４つのダイオード（D1,…,D4）、リアクトル（2a）、及び平滑コンデンサ（2b）を備え、上記入力交流を全波整流する。このコンバータ回路（2）の出力はインバータ回路（3）に設けられた正負１対の直流母線（P,N）（後述）に接続されている。具体的に、このコンバータ回路（2）では、図１に示すように、リアクトル（2a）は、コンバータ回路（2）の正側の出力と、インバータ回路（3）の正側の直流母線（P）とに接続され、平滑コンデンサ（2b）は、インバータ回路（3）の２つの直流母線（P,N）間に接続されている。

上記インバータ回路（3）は、複数のスイッチング素子に係るスイッチング状態をそれぞれ変化させて、コンバータ回路（2）が出力した直流を交流に変換して圧縮機用モータ（6）（負荷）に供給するようになっている。具体的には、本実施形態のインバータ回路（3）は、図１に示すように、上アームを構成する３つのスイッチング素子（Sup,Svp,Swp）及び３つの還流ダイオード（Dup,Dvp,Dwp）、下アームを構成する３つのスイッチング素子（Sun,Svn,Swn）及び３つの還流ダイオード（Dun,Dvn,Dwn）を備えている。また、このインバータ回路（3）には、正負１対の直流母線（P,N）が設けられており、これらの直流母線（P,N）には、コンバータ回路（2）が出力した直流が供給されている。

そして、このインバータ回路（3）では、上アームのスイッチング素子（Sup,Svp,Swp）と下アームのスイッチング素子（Sun,Svn,Swn）とが、１対１に対応して直列接続されている。以下では、直列接続されたスイッチング素子（Sup,…,Swn）の対をスイッチングレグと呼ぶことにする。この例では、スイッチング素子（Sup）とスイッチング素子（Sun）の対で形成されたスイッチングレグ（leg1）、スイッチング素子（Svp）とスイッチング素子（Svn）の対で形成されたスイッチングレグ（leg2）、スイッチング素子（Swp）とスイッチング素子（Swn）の対で形成されたスイッチングレグ（leg3）がある。

これらのスイッチングレグ（leg1,leg2,leg3）は、正側の直流母線（P）と負側の直流母線（N）との間にそれぞれ接続されている。また、それぞれのスイッチングレグ（leg1,leg2,leg3）の各中間点（M1,M2,M3）が出力交流の各相（U相,V相,W相）の相電圧（Vu,Vv,Vw）を出力するノードであり、各中間点（M1,M2,M3）は圧縮機用モータ（6）の各相にそれぞれ接続されている。

このインバータ回路（3）では、スイッチング素子（Sup,…,Swn）は、Ｓｉ−ＩＧＢＴ（Ｓｉ：Silicon、ＩＧＢＴ：Insulated Gate Bipolar Transistor）である。又、このインバータ回路（3）では、上記還流ダイオード（1）が、Ｓｉ−ＦＲＤ（Ｓｉ：Silicon、ＦＲＤ：Fast Recovery Diode）である。尚、この還流ダイオード（1）は、上記電圧パルスのパルス幅をＰ、リカバリ時間をＲとしたときに、０＜Ｒ≦（１／１０）Ｐとなる特性を有するものである。

上記検出制御部（1）は、上記出力交流の各相電流（Iu,Iv,Iw）を検出し、それぞれの検出結果（相電流値）を示す電流値信号を出力するようになっている。この電流値信号は、電力変換装置（10）の制御や、インバータ回路（3）を過電流から保護するためなどの目的に使用することができる。上述したように、上記検出制御部（1）は、シャント抵抗（R）、制御部（4）、検出部（5）、及びパルス幅制限部（8）を備えている。

上記シャント抵抗（R）は、負荷（圧縮機用モータ（6））からの電流が流れ込む位置に配置されている。この例では、シャント抵抗（R）は、インバータ回路（3）の負側の直流母線（N）とコンバータ回路（2）の負側ノード（より詳しくは平滑コンデンサ（2b）よりも圧縮機用モータ（6）寄りのノード）との間に設けられている。このシャント抵抗（R）に圧縮機用モータ（6）からの電流が流れると、シャント抵抗（R）の両端には電位差が生じ、この両端間の電圧を検出することで相電流（Iu,Iv,Iw）を算出することができる。

上記制御部（4）は、インバータ回路（3）の各スイッチング素子（Sup,…,Swn）のゲートに印加するゲート信号（Gup,…,Gwn）を生成する。そして、各スイッチング素子（Sup,…,Swn）のスイッチング状態を遷移させることによって、上記出力交流の電流又は電圧を制御する。この制御部（4）は、上記インバータ制御を所定期間（T1）単位で繰り返す。具体的には、制御部（4）が行うインバータ制御はＰＷＭ制御であり、キャリア信号に同期して上記出力交流の電圧を制御する。上記所定期間（T1）は、キャリア信号の周期（キャリア周期）と同じ長さの期間である。

上記検出部（5）は、上記シャント抵抗（R）に生じた電圧パルスが立ち上がってから、該電圧パルスに生じたリンギングが収束した後の検知時間（図４を参照）内に電圧パルスの電圧値を検出し、検出値とシャント抵抗（R）の抵抗値から相電流を求めてその検出結果を出力する。図２は、検出部（5）の構成例を示すブロック図である。この例では、検出部（5）は、シャント抵抗（R）が出力した電圧パルスを入力とした差動増幅器（5a）と該作動増幅器（5a）の出力をＡ／Ｄ変換するＡ／Ｄ変換器（5b）によって構成している。

上記パルス幅制限部（8）は、上記インバータ回路（3）の出力電圧に応じて設定されるパルス幅設定値をパルス幅制限値へ制限するものである。上記パルス幅制限値は、上記圧縮機用モータ（6）が最低回転数のときの上記インバータ回路（3）の出力電圧をＶｍとし、上記パルス幅制限部（8）でパルス幅を制限したときに生じる誤差電圧をＶｅとしたしたときに、０＜（Ｖｅ／Ｖｍ）≦（１／１０）の関係を満たすように設定されている。具体的には、上記スイッチング素子（Sup,…,Swn）に係るキャリア周期をＴ１とし、上記インバータ回路（3）の入力電圧をＶｄｃとし、上記パルス幅設定値がＴのときに、上記パルス幅制限値Ｔ’でパルス幅を制限したときの誤差電圧は，（Ｔ’−Ｔ）／（Ｔ１／２）×Ｖｄｃで求めることができる。このとき誤差電圧が最大となる条件としてはＴ＝０であるため，誤差電圧はＶｅ＝Ｔ’／（Ｔ１／２）×Ｖｄｃで算出できる。よって，０＜（Ｖｅ／Ｖｍ）≦（１／１０）の関係を満たすように、上記パルス幅制限値又は上記圧縮機用モータ（6）が最低回転数が設定される。

−運転動作−
図３は、上アーム側の各スイッチング素子（Sup,Svp,Swp）のゲートにそれぞれ与えるゲート信号（Gup,Gvp,Gwp）の波形とシャント抵抗（R）における電圧波形を説明する図である。この図では、ゲート信号（Gup,Gvp,Gwp）がハイレベルに表示されている場合には、その信号に対応した上アーム側のスイッチング素子がオン、それと対になる下アーム側のスイッチング素子がオフであることを示している。逆に、ゲート信号（Gup,Gvp,Gwp）がローレベルに表示されている場合には、そのゲート信号に対応した上アーム側のスイッチング素子がオフ、それと対になる下アーム側のスイッチング素子がオンであることを示している。

図３の例では、制御部（4）は、Ｕ相に対応したスイッチングレグ（leg1）に関し、所定期間（T1）内のｔ３〜ｔ５の期間に、矩形波状のゲート信号（Gup）を出力して上アーム側のスイッチング素子（Sup）をオンに制御し、所定期間（T1）内の他の期間にはオフに制御する。また、Ｖ相に対応したスイッチングレグ（leg2）に関し、所定期間（T1）内のｔ２〜ｔ６の期間に、上アーム側のスイッチング素子（Svp）をオンに制御し、所定期間（T1）内の他の期間にはオフに制御する。また、Ｗ相に対応したスイッチングレグ（leg3）に関し、所定期間（T1）内のｔ１〜ｔ７の期間に、上アーム側のスイッチング素子（Swp）をオンに制御し、所定期間（T1）内の他の期間にはオフに制御する。

なお、このインバータ制御では、下アーム側の各スイッチング素子（Sun,Svn,Swn）は、オンオフの状態が、対応した上アーム側のスイッチング素子とは逆の関係にある。例えば、制御部（4）は、Ｕ相の下アーム側のスイッチング素子（Sun）を、スイッチング素子（Sup）がオンの場合にはオフ、スイッチング素子（Sup）がオフの場合にはオンに制御する。

上記の制御により、図３に示すように、ｔ０〜ｔ１の期間には、上アーム側のすべてのスイッチング素子（Sup,Svp,Swp）がオフになり、この場合はシャント抵抗（R）における電流の大きさはゼロである。したがって、シャント抵抗（R）の両端に電圧は発生しない。

また、ｔ１〜ｔ２の期間には、上アーム側のスイッチング素子（Swp）と下アーム側の２つのスイッチング素子（Sun,Svn）がオン、上アーム及び下アームのその他のスイッチング素子（Sup,…,Swn）がオフに制御される。これにより、シャント抵抗（R）には相電流（Iw）が流れる。上述したように、上記検出部（5）が、上記リンギングが収束した後で電圧パルスの電圧値を検出し、この検出値とシャント抵抗（R）の抵抗値から相電流（Iw）を求めた後、その検出結果を出力する。上記リンギングが収束した後の正確な電圧パルスの電圧値を検出できるように，パルス幅（ｔ２−ｔ１）はパルス幅制限値以上になるように制限されている。

ｔ２〜ｔ３の期間には、上アーム側の２つスイッチング素子（Svp,Swp）と下アーム側のスイッチング素子（Sun）がオン、上アーム及び下アームのその他のスイッチング素子（Sup,…,Swn）がオフに制御される。これにより、シャント抵抗（R）には、大きさが（Ｉｖ＋Ｉｗ）の電流が流れる。上記検出部（5）が、上記リンギングが収束した後で電圧パルスの電圧値を検出し、この検出値とシャント抵抗（R）の抵抗値から相電流（Iv＋Iw）を求める。そして、この相電流（Iv＋Iw）から上述した相電流（Iw）を差し引いて相電流（Iv）を求めた後、その検出結果を出力する。上記同様に，パルス幅（ｔ３−ｔ２）はパルス幅制限値以上になるように制限されている。

そして、Ｖ相、Ｗ相のそれぞれの相電流（Iv,Iw）を検出し終わると、検出部（5）は、Ｕ相の相電流（Iu）をＩｕ＝−（Ｉｗ＋Ｉｖ）の関係式から算出し、その値を出力する。これにより、３相分の相電流（Iu,Iv,Iw）が検出される。

−実施形態の効果−
本実施形態によれば、リカバリ時間の短い還流ダイオード（12）を用いることによって上記リンギング時間を短くすることができる。そして、このリンギング時間が短くなった分だけ、上記検出部（5）の検出時間を十分に確保することができる。これにより、上記インバータ回路（3）の電圧を正確に検知することができ、上記圧縮機用モータ（6）に対するインバータ回路（3）の制御性を向上させることができる。

又、本実施形態によれば、上記圧縮機用モータ（6）の最低回転時に、誤差電圧Ｖｅと出力電圧Ｖｍとの関係が、０＜（Ｖｅ／Ｖｍ）≦（１／１０）となるようにパルス幅制限値又は上記圧縮機用モータ（6）の最低回転数を決定している。これにより、誤差電圧を許容範囲内に抑えた状態で、上記検出部（5）の検出時間を確保することができ、上記圧縮機用モータ（6）における低速域での制御性を向上させることができる。

又、本実施形態によれば、上記パルス幅制限値をＴ’とし、上記スイッチング素子（Sup,…,Swn）に係るキャリア周期をＴ１とし、上記インバータ回路（3）の入力電圧をＶｄｃとしたときに、上記誤差電圧であるＶｅを、Ｖｅ＝（Ｔ’）／（Ｔ１／２）×Ｖｄｃとして、上記パルス幅制限値又は上記圧縮機用モータ（6）の最低回転数を設定することができる。

−実施形態の変形例−
図５に示す実施形態の変形例では、上記検出制御部（1）に係るシャント抵抗の数と配置が上記実施形態とは異なる。変形例の検出制御部（1）は、３つのシャント抵抗（R1,R2,R3）を有している。各シャント抵抗（R1,R2,R3）は、各スイッチングレグ（leg1,leg2,leg3）に１つずつ配置されている。より詳しくは、スイッチングレグ（leg1）にはスイッチング素子（Sun）と直流母線（N）の間にシャント抵抗（R1）が、スイッチングレグ（leg2）にはスイッチング素子（Svn）と直流母線（N）の間にシャント抵抗（R2）が、スイッチングレグ（leg3）にはスイッチング素子（Swn）と直流母線（N）の間にシャント抵抗（R3）がそれぞれ配置されている。すなわち、シャント抵抗（R1）にはＵ相の相電流（Iu）、シャント抵抗（R2）にはＶ相の相電流（Iv）、シャント抵抗（R3）にはＷ相の相電流（Iw）がそれぞれ流れることになる。

また、各シャント抵抗（R1,R2,R3）に対応して３つの検出部（5）が設けられている。それぞれの検出部（5）は、上記実施形態の検出部（5）と同じ構成であり、各検出部（5）は対応したシャント抵抗（R1,R2,R3）の電圧パルスを検出し、対応した相の相電流（Iu,Iv,Iw）を求めるようになっている。このように、相電流の検出を各相同時に行うことが可能になるので、上記検出制御部（1）の検出精度が向上する。

《その他の実施形態》
上記実施形態については、以下のような構成としてもよい。

上記実施形態では、スイッチング素子（Sup,…,Swn）としてＳｉ−ＩＧＢＴを用い、還流ダイオード（1）としてＳｉ−ＦＲＤを用いていたが、これに限定されず、例えばＳｉ−ＦＲＤに代えてＳｉＣ−ＳＢＤ（ＳｉＣ：Silicon Carbide，ＳＢＤ：Schottky Barrier Diode）を用いてもよい。又、スイッチング素子（Sup,…,Swn）としてＳｉＣ ＭＯＳＦＥＴを用い、還流ダイオード（1）としてＳｉＣ−ＳＢＤを用いてもよい。又、スイッチング素子（Sup,…,Swn）としてＳｉＣ−ＭＯＳＦＥＴを用い、還流ダイオード（1）としてＳｉＣ ＭＯＳＦＥＴが有する寄生ダイオードを用いてもよい。又、スイッチング素子（Sup,…,Swn）としてＳｉＣ−ＪＦＥＴを用い、還流ダイオード（1）としてＳｉＣ−ＪＦＥＴの寄生ダイオードを用いてもよい。何れの場合でも、本発明と同様の効果を得ることができる。

なお、以上の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。

以上説明したように、本発明は、インバータ回路を備えた電力変換装置に関し、特にインバータ回路の出力交流の相電流を検出する技術について有用である。

１ 検出制御部
２ コンバータ回路
３ インバータ回路
４ 制御部
５ 検出部
６ モータ（負荷）
８ パルス幅制限部
１０ 電力変換装置
１２ 還流ダイオード
ｌｅｇ１ スイッチングレグ
ｌｅｇ２ スイッチングレグ
ｌｅｇ３ スイッチングレグ
Ｍ１，Ｍ２，Ｍ３ 中間点
Ｎ，Ｐ 直流母線
Ｒ，Ｒ１，Ｒ２，Ｒ３ シャント抵抗
Ｓｕｐ，…，Ｓｗｎ スイッチング素子

Claims (9)

1. 複数のスイッチング素子（Sup,…,Swn）のスイッチング状態をそれぞれ変化させて直流を交流に変換するインバータ回路（3）と、
   上記インバータ回路（3）における出力交流の相電流に応じた電圧の電圧パルスを出力するシャント抵抗（R）と、
   上記電圧パルスに基いて上記相電流を検出する検出部（5）と、
   上記各スイッチング素子（Sup,…,Swn）に逆並列で接続されて、上記電圧パルスのパルス幅をＰ、リカバリ時間をＲとしたときに、０＜Ｒ≦（１／１０）Ｐとなる特性を有する還流ダイオード（12）と、
   を備えていることを特徴とする電力変換装置。
2. 請求項１において、
   上記インバータ回路（3）には圧縮機用モータ（6）が接続される一方、
   上記インバータ回路（3）の出力電圧指令に応じて設定されるパルス幅設定値をパルス幅制限値で制限するパルス幅制限部（8）と、
   上記圧縮機用モータ（6）が最低回転数のときの上記インバータ回路（3）の出力電圧をＶｍとし、上記パルス幅制限部（8）でパルス幅を制限したときに生じる誤差電圧をＶｅとしたしたときに、０＜（Ｖｅ／Ｖｍ）≦（１／１０）の関係を満たすように、最低回転数又はパルス幅制限値が設定されていることを特徴とする電力変換装置。
3. 請求項２において、
   上記パルス幅制限値をＴ’とし、上記スイッチング素子（Sup,…,Swn）に係るキャリア周期をＴ１とし、上記インバータ回路（3）の入力電圧をＶｄｃとしたときに、上記誤差電圧であるＶｅを、
   Ｖｅ＝（Ｔ’）／（Ｔ１／２）×Ｖｄｃとして、上記最低回転数又は上記パルス幅制限値が設定されていることを特徴とする電力変換装置。
4. 請求項１から３の何れか１つにおいて、
   上記シャント抵抗（R）は、上記インバータ回路（3）における負側の直流母線（N）と、上記直流を出力する直流電源（2）との間に設けられていることを特徴とする電力変換装置。
5. 請求項１から３の何れか１つにおいて、
   上記シャント抵抗（R1,R2,R3）は、上記インバータ回路（3）を構成する複数のスイッチングレグ（leg1,leg2,leg3）にそれぞれ直列に接続されていることを特徴とする電力変換装置。
6. 請求項１から５の何れか１つにおいて、
   上記還流ダイオード（12）はＳｉＣ−ＳＢＤであることを特徴とする電力変換装置。
7. 請求項１から５の何れか１つにおいて、
   上記スイッチング素子（Sup,…,Swn）はＳｉＣ−ＭＯＳＦＥＴであり、上記還流ダイオード（12）はＳｉＣ−ＭＯＳＦＥＴの寄生ダイオードであることを特徴とする電力変換装置。
8. 請求項１から５の何れか１つにおいて、
   上記スイッチング素子（Sup,…,Swn）はＳｉＣ−ＪＦＥＴであり、上記還流ダイオード（12）はＳｉＣ−ＪＦＥＴの寄生ダイオードであることを特徴とする電力変換装置。
9. 請求項１から５の何れか１つにおいて、
   上記スイッチング素子（Sup,…,Swn）はＳｉ−ＩＧＢＴであり、上記還流ダイオード（12）はＳｉ−ＦＲＤであることを特徴とする電力変換装置。

Images