JP2013258407A - ダイヤモンド半導体装置及びその製造方法 - Google Patents

ダイヤモンド半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2013258407A
JP2013258407A JP2013141218A JP2013141218A JP2013258407A JP 2013258407 A JP2013258407 A JP 2013258407A JP 2013141218 A JP2013141218 A JP 2013141218A JP 2013141218 A JP2013141218 A JP 2013141218A JP 2013258407 A JP2013258407 A JP 2013258407A
Authority
JP
Japan
Prior art keywords
diamond
plane
substrate
diamond semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013141218A
Other languages
English (en)
Other versions
JP5717150B2 (ja
Inventor
Hiromitsu Kato
宙光 加藤
Toshiharu Makino
俊晴 牧野
Masahiko Ogura
政彦 小倉
Hideyo Ogushi
秀世 大串
Satoshi Yamazaki
聡 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2013141218A priority Critical patent/JP5717150B2/ja
Publication of JP2013258407A publication Critical patent/JP2013258407A/ja
Application granted granted Critical
Publication of JP5717150B2 publication Critical patent/JP5717150B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3406—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2903—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/826—Materials of the light-emitting regions comprising only Group IV materials

Landscapes

  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】製造工程を簡素化するとともに、良好なｐｎ接合界面を備えるダイヤモンド半導体装置及びその製造方法を提供する。
【解決手段】｛１００｝面を有するダイヤモンド基板１０と基板上に形成したｐ型ダイヤモンド層２０と基板に形成した側面｛１１０｝、底面が｛１００｝面を有する段差形状の底角５０を起点に成長したｎ型ダイヤモンド層３０とを備えるダイヤモンド半導体素子と、ダイヤモンド素子間を分離するため、基板に形成した側面｛１００｝、底面｛１００｝面を有する段差形状の底角を起点に成長した分離領域とを備える。
【選択図】図３

Description

本発明は、横型ｐｎ接合を有するダイヤモンド半導体装置及びその製造方法に関するものである。
ダイヤモンドは、ワイドバンドギャップであり、熱伝導度が物質の中で最高、化学的安定性も高く、半導体装置への応用研究が遂行されている。ダイヤモンドを用いた半導体デバイスは、高温環境下、宇宙環境下でも安定に動作し、高速、高出力な動作にも耐え得るため、その必要性は高い。また、ダイヤモンドの特異な特徴を生かした深紫外線発光素子、電子放出源など、他の材料で成し得ない高性能な電子デバイスの作製が可能となる。
ダイヤモンドは室温で５.４７ｅＶという大きなバンドギャップを持ち、室温以上の高温下でも自由励起子による波長２３５ｎｍの深紫外線を発光することが可能である。また、ＡｌＧａＮといった化合物半導体で困難とされているｐ型ドーピングはもちろんのこと、ダイヤモンドで困難とされてきたｎ型ドーピングについても、近年キャリア移動度の高いものが実現している。これより、ｐｎ接合型、ｐｉｎ接合型などの半導体素子に関する研究開発が進展し、整流比が６桁以上の良好な電気特性を兼ね備えたものが既に報告されている（非特許文献１、２参照）。
ダイヤモンド半導体は単元素から構成されていることより、ＡｌＧａＮ系化合物半導体に特有な構造欠陥などの問題がない。さらに、ダイヤモンドは、その機械的、化学的、及び熱的特性（物質中で最高の熱伝導率）に加え、優れた半導体特性や光学特性を兼ね備えている。さらに、室温でも安手に存在できる励起子を発光に用いることで、間接遷移半導体でありながら、直接遷移半導体と同程度の高い内部量子効率を持つ、紫外線発光素子の作製ができることが知られている（特許文献１、非特許文献３参照）。
一方で、ダイヤモンド半導体を用いた深紫外線発光素子において、外部量子効率、すなわち光の取り出し効率に関して課題が残されている。これまでの報告によれば、ダイヤモンドを用いた発光素子構造として、図１に示すような積層型（縦型）ｐｎ接合が実施構造として用いられている。（１０）はダイヤモンド基板、（２０）はｐ型半導体領域、（３０）はｎ型半導体領域、（４０）は電極金属をそれぞれ表す。このような縦型ｐｎ接合構造では、電流注入による光は横方向にのみ強く放射されることになり、上方への発光は金属電極により妨げられ、絶対的照度を得ることが極めて困難とされている。一方で、図２に示すように、基板面内方向にｐｎ接合（横型ｐｎ接合）を作製することにより、金属電極に妨げられることなく、上方へ光を取り出すことが容易となる。しかしながら、現状のダイヤモンド半導体合成技術及びドーピング技術では、良好なｐｎ接合界面を有する横型ｐｎ接合素子を製造することは不可能である。
一般の半導体合成技術において、特定の場所に半導体を形成する技術や選択成長技術は極めて重要となる。シリコンを代表とする他の半導体材料は、熱拡散法、イオン注入法によるｐ型、ｎ型半導体の合成が可能であり、成長後に選択的に埋め込み半導体領域の形成が可能となっている。このため、縦型ｐｎ接合、横型ｐｎ接合、又は埋め込みドーピング層など、種々のデバイス構造の作製が容易となる。一方で、ダイヤモンド半導体においては、イオン注入した際に発生する欠陥を熱処理により回復させることが困難なこと、注入した不純物が置換位置に取り込まれないことなどから、選択的に半導体領域の作製は、不可能とされている。イオン注入で不純物を注入できたとしても電気的に不純部が活性化しｎ型半導体として振る舞うといった報告例はない。また、製造工程が複雑になることやｐｎ接合界面が粗悪になるといった問題点がある。
特開２００８−７８６１１号公報
S.Koizumi, et. al.: Science 292, 1899(2001). T.Makino, et. al.: Jpn. J. Appl. Phys. 44, L1190(2005). T.Makino, et. al.: Jpn. J. Appl. Phys. 45, L1045(2006).
本発明は、上記の問題点を解決し、ダイヤモンド半導体装置の製造工程を簡素化するとともに良好なｐｎ接合界面を得ることを課題とする。
上記課題は次のような手段により解決される。
（１）｛１００｝面を有するダイヤモンド基板と該基板上に形成したｐ型ダイヤモンド層と該基板に形成した側面｛１１０｝、底面が｛１００｝面を有する段差形状の底角を起点に＜１１１＞方向へ成長したｎ型ダイヤモンド層とを有する横型ｐｎダイヤモンド半導体素子を備えるダイヤモンド半導体装置。
（２）｛１００｝面を有するダイヤモンド基板と該基板上に形成したｐ型ダイヤモンド層と該基板に形成した側面｛１００｝、底面が｛１００｝面を有する段差形状の底角を起点に＜１１０＞方向へ成長した絶縁分離領域を備えるダイヤモンド半導体装置。
（３）｛１００｝面ダイヤモンド半導体基板に、ｐ型ダイヤモンド層を形成する工程と、底面が｛１００｝面、側面が｛１１０｝面の段差形状を選択的に形成する工程と、該段差形状の底角を起点に不純物をドープしながらダイヤモンドを＜１１１＞方向へエピタキシャル成長させ不純物ドープダイヤモンド領域を形成させる工程とを含むダイヤモンド半導体装置の製造方法。
（４）｛１００｝面ダイヤモンド半導体基板に、ｐ型ダイヤモンド層を形成する工程と、底面｛１００｝、側面｛１００｝面の段差形状を選択的に形成する工程と、該段差形状の底角を起点に不純物をドープしながらダイヤモンドを＜１１０＞方向へエピタキシャル成長させ絶縁分離領域を形成させる工程とを含むダイヤモンド半導体装置の製造方法。
（５）前記不純物は、リンであることを特徴とする(３)乃至(４)のいずれかに記載のダイヤモンド半導体装置の製造方法。
半導体領域の選択成長技術は、半導体装置を作製する際に必須であり、その有無によって、半導体装置応用の幅が大きく異なってくる。
本発明のダイヤモンド半導体装置及びその製造方法によれば、ダイヤモンド基板に形成した段差形状の底角を起点に、選択された領域に不純物ドープダイヤモンド半導体を成長させることができる。
このため製造工程を簡素化できるだけでなく、ｐｎ接合界面がエピタキシャル成長により形成されるため、良好な界面が得られる。また、例えば、横型ｐｎ接合素子を作製することで、光の取り出し方向を上方に変えることができ、光取り出し効率の改善が期待できる。逆に、紫外線受光素子の場合においても、受光面となるｐｎ接合界面が金属電極などで妨害されないため、その受光効率改善が望める。
この他、横型接合を用いたＪＦＥＴなどパワーデバイスにおいても、電流経路に基板（厚さ５００μｍ前後）を含まない構造が作製できることから、オン抵抗の低減が望める。
縦型ｐｎ接合半導体装置の構造 横型ｐｎ接合半導体装置の構造 横型ｐｎ接合ダイヤモンド半導体装置の構造 横型ｐｎ接合ダイヤモンド半導体装置の光学顕微鏡像 横型ｐｎ接合ダイヤモンド半導体装置の概略図(ａ)平面図、(ｂ)Ａ−Ａ’間の断面図 本発明に係る実施例の工程説明図 本発明に係る実施例の工程説明図 本発明に係る実施例の工程説明図 本発明に係る実施例の工程説明図 本発明に係る実施例の工程説明図 本発明に係る実施例の工程説明図 本発明に係る実施例の工程説明図 本発明に係る実施例の工程説明図 本発明に係る実施例の工程説明図 本発明に係る実施例の工程説明図 横型ｐｎ接合ダイヤモンド半導体装置の電流電圧特性 横型ｐｎ接合ダイヤモンド半導体装置の電流注入発光特性
本発明の説明図を図３に示す。
本発明は、ダイヤモンド基板（１０）及び（２０）上に、選択的に形成した段差形状の底角を起点に成長した不純物ドープダイヤモンド領域（３０）を有するダイヤモンド半導体装置及びその製造方法に係るものである。
本発明の好ましい実施例では、ダイヤモンド｛１００｝面単結晶基板（１０）にまずボロンドープｐ型ダイヤモンド半導体領域（２０）を形成する。その後に、ｐ型半導体層（２０）を含むダイヤモンド｛１００｝面単結晶基板（１０）を加工し、段差形状を形成する。この形成した段差形状の底角（５０）からダイヤモンド半導体を＜１１１＞方向へ成長させ、かつ不純物ドーピングを同時に行うことで、断面が三角形状のリンドープダイヤモンド領域（３０）を形成する。
ダイヤモンド基板（１０）は、ノンドープ、ボロンドープ、リンドープ、窒素ドープ、ｐ型、ｎ型のいずれかの｛１００｝面基板、又は｛１００｝面成長膜である。選択成長する不純物ドープダイヤモンド領域（３０）は、リンを代表とするＶ族元素、及びその他ｎ型ダイヤモンド半導体ができる不純物元素を有する。
本発明のダイヤモンド半導体基板製造方法は、｛１００｝面ダイヤモンド半導体上の特定の領域に、側面が｛１１０｝面、底面が｛１００｝面で挟まれる段差形状を形成する工程と、不純物をドープしながらダイヤモンドを＜１１１＞方向へエピタキシャル成長させることにより、横型ｐｎ接合を形成する工程を有する。ここで、｛１００｝面基板上で＜１１１＞方向へ成長させる際に、｛１００｝面と｛１１０｝面で交わる底角（５０）が成長の起点となる。
ドープ不純物として、ここではリン元素を例に挙げるが、この取り込み効率は、基板の面方位に強く依存する。｛１１１｝面基板を用いた｛１１１｝面成長の際（＜１１１＞方向への成長）、リンの取り込み効率は０.０２％程度であるのに対して、｛１１０｝面基板を用いた｛１１０｝面成長の際は（＜１１０＞方向への成長）、０.０００２％、｛１００｝面基板を用いた｛１００｝面成長の際は（＜１００＞方向への成長）、０.００００１％未満となる。この成長方向に対する取り込み効率の圧倒的な差を利用することで、選択的に｛１００｝面上の特定領域にｎ型半導体領域を形成可能にした。
なおリンの取り込み効率は、次の数式により算出される。
リンの取り込み効率＝ダイヤモンド中の炭素原子に対するリン原子濃度（［Ｐ］／［Ｃ］）／気相中のメタンに対するホスフィン濃度（［ＰＨ3］／［ＣＨ４］）
本発明の不純物ドープダイヤモンド半導体は、｛１００｝面ダイヤモンド単結晶基板上に形成された段差形状の底角を起点に、選択的に成長することを特徴とする。段差形状側面の面方位を｛１１０｝面にすることで、＜１１１＞方向へエピタキシャル成長させているため、リンの取り込み効率が比較的高く、リン濃度を１０16ｃｍ-3〜１０20ｃｍ-3レベルの広い範囲で制御可能となる。一方、段差形状側面の面方位を｛１００｝にすることで、＜１１０＞方向へのエピタキシャル成長が生じ、リン濃度を抑えた領域（絶縁層）の形成が可能となる。つまり、段差形状の側面方向を制御することで、選択的にリンドープｎ型ダイヤモンド半導体領域を形成することも、リン濃度が低い絶縁層を形成することも可能となる。
これら全て、ダイヤモンド半導体を用いたデバイス開発で必須とされている｛１００｝面方位基板上での不純物ドープダイヤモンド半導体合成技術であるため、実用性が極めて高い。
加工する｛１００｝面ダイヤモンド単結晶基板は、高温高圧法により形成された｛１００｝面基板、化学気相成長（ＣＶＤ）法で形成された基板及び成長膜のいずれでもよく、また不純物がドープされた導電性基板上の成長膜でもよい。
なお、上記の選択成長した不純物ドープダイヤモンド領域の識別は、適当な領域を劈開し、ＳＩＭＳ測定又はカソードルミネセンス測定などを用いた面内分布測定により容易に確認することができる。また、横型ｐｎ接合の段差形状又はリンドープｎ型ダイヤモンド半導体領域の断面構造が三角形であることが特徴的となるため、その識別は容易である。
＜実施例＞
以下図４乃至図１７を引用して、本発明の実施例を詳細に説明する。
図６乃至図１５において、それぞれ左図はダイヤモンド半導体装置の平面図、右図はその断面図である。
実際に作製した横型ｐｎ接合を有するダイヤモンド半導体装置の光学顕微鏡写真を図４に、概略図を図５に示す。本装置は、ダイヤモンド基板上（１０）に形成したｐ型ダイヤモンド領域（２０）と段差形状の底角（５０）を起点に成長したｎ型ダイヤモンド領域（３０）と横型ｐｎダイヤモンド半導体素子間を絶縁分離するための成長した分離領域（３１）と金属電極（４０）とコンタクトアシスト領域（６０）から構成されている。コンタクトアシスト領域とは、ｎ型ダイヤモンド半導体領域を拡張するために形成されるｐ型ダイヤモンド半導体領域であり、成長の起点を供給する役割を果たす。電極形成プロセスの精度が上がれば、コンタクトアシスト領域は無くてもよい。
段差形状の底角（５０）を起点に成長したｎ型ダイヤモンド領域（３０）の形成法、及び横型ｐｎダイヤモンド半導体素子間を絶縁分離するための成長した分離領域（３１）の形成法をそれぞれ以下に記す。
段差形状の底角を起点に成長したｎ型ダイヤモンド領域（３０）の形成法である。図６に示すような表面が｛１００｝面を有するダイヤモンド単結晶基板（１０）を用意する。マイクロ波プラズマＣＶＤ装置を使用して、Ｈ2：３９７ｓｃｃｍ、ＣＨ4：１.２ｓｃｃｍ、Ｂ2Ｈ6／Ｈ2ガス＝１００ｐｐｍ：０.６ｓｃｃｍ、圧力：３.２５×１０3Ｐａ、マイクロ波パワー：７５０Ｗ、基板ヒータ温度：８００℃、成長時間２時間の条件で、ボロンドープダイヤモンドの合成を行った。
図７のように、約７００ｎｍ程度の膜厚のボロンドープｐ型ダイヤモンド半導体（２０）を形成した。ホール効果測定から、室温から７００℃付近まで安定してｐ型判定が得られ、温度依存性の傾きからボロンアクセプターの３７０ｍｅＶの活性化エネルギーが見積もられ、｛１００｝面ダイヤモンド単結晶基板上にボロンドープｐ型ダイヤモンド半導体が形成されたことを確認した。
図８に示すように、フォトリソグラフィ法及びリフトオフ法により、｛１００｝面ダイヤモンド単結晶基板の表面の一部にＡｕ／Ｔｉ薄膜マスク（Ａｕ３００ｎｍ／Ｔｉ１０ｎｍ）（４０）を形成した。マスクの方向は以下に述べる段差形状の側面が｛１１０｝面、底面が｛１００｝面となるように配置した。
図８に示すＡｕ／Ｔｉ薄膜マスクをパターニングした｛１００｝面ダイヤモンド単結晶基板を誘導結合プラズマエッチング装置によりエッチングした。エッチングガスの条件は、Ｏ2：９５ｓｃｃｍ、ＣＦ4：２ｓｃｃｍ、ＲＦパワー：３００Ｗ、バイアス：５０Ｗ、圧力：２Ｐａであり、エッチング深さは１μｍである。この時の｛１００｝面ダイヤモンド単結晶基板とＡｕのエッチングの選択比は１：８程度である。その後、熱王水処理（ＨＮＯ3：ＨＣｌ＝１：３、８０℃）、硫酸加水（Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2０＝３：１：１、１２０℃）、熱混酸（ＨＮＯ3：Ｈ2ＳＯ4＝１：３、２４０℃）処理を施し、Ａｕ／Ｔｉマスクを除去した。これにより図９の断面図に示すように、｛１００｝面ダイヤモンド単結晶基板の表層に段差形状が形成された。この側面は｛１１０｝面、底面は｛１００｝である。
マイクロ波プラズマＣＶＤ装置を使用して、Ｈ2：３９８ｓｃｃｍ、ＣＨ4：０.２ｓｃｃｍ、ＰＨ3：０.１ｓｃｃｍ、圧力：９.７５×１０3Ｐａ、マイクロ波パワー：７５０Ｗ、基板ヒータ温度：８００℃、成長時間２時間の条件で、リンドープダイヤモンドの合成を行った。図１０に示すように、段差形状の周囲に、選択的にリンドープダイヤモンド領域（３０）が形成された。この時、リンドープダイヤモンドは段差形状の底角（５０）（｛１１０｝面と｛１００｝面の交わる角）を起点に＜１１１＞方向へ成長している。
図１０に示すように、選択的に形成されたリンドープダイヤモンド半導体層（３０）により、横型ｐｎ接合を有するダイヤモンド半導体素子が形成できる。選択成長されたリンドープダイヤモンド半導体領域（３０）のリン濃度は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定から、５×１０19ｃｍ-3程度となった。
この横型ｐｎ接合の電気伝導性を測るために、Ｔｉ（３０ｎｍ）／Ｐｔ（３０ｎｍ）／（Ａｕ１００ｎｍ）の電極を図１１のように蒸着した。その２電極間の電流―電圧特性から明瞭なｐｎ接合に起因する明瞭な整流特性が得られ、その整流比は８桁程度であった。
次に横型ｐｎダイヤモンド半導体素子間を絶縁分離するための成長した分離領域（３１）の形成法を記す。上述の図６に示すような表面が｛１００｝面を有するダイヤモンド単結晶基板（１０）を用意する。マイクロ波プラズマＣＶＤ装置を使用して、Ｈ2：３９７ｓｃｃｍ、ＣＨ4：１.２ｓｃｃｍ、Ｂ2Ｈ6／Ｈ2ガス＝１００ｐｐｍ：０.６ｓｃｃｍ、圧力：３.２５×１０3Ｐａ、マイクロ波パワー：７５０Ｗ、基板ヒータ温度：８００℃、成長時間２時間の条件で、ボロンドープダイヤモンドの合成を行った。図７のように、約７００ｎｍ程度の膜厚のボロンドープｐ型ダイヤモンド半導体（２０）を形成した。ホール効果測定から、室温から７００℃付近まで安定してｐ型判定が得られ、温度依存性の傾きからボロンアクセプターの３７０ｍｅＶの活性化エネルギーが見積もられ、｛１００｝面ダイヤモンド単結晶基板上にボロンドープｐ型ダイヤモンド半導体が形成されたことを確認した。
図１２に示すように、フォトリソグラフィ法及びリフトオフ法により、｛１００｝面ダイヤモンド単結晶基板の表面の一部にＡｕ／Ｔｉ薄膜マスク（Ａｕ３００ｎｍ／Ｔｉ１０ｎｍ）（４０）を形成した。マスクの方向は以下に述べる段差形状の側面が｛１００｝面、底面が｛１００｝面となるように配置した。
図１２に示すＡｕ／Ｔｉ薄膜マスクをパターニングした｛１００｝面ダイヤモンド単結晶基板を誘導結合プラズマエッチング装置によりエッチングした。エッチングガスの条件は、Ｏ2：９５ｓｃｃｍ、ＣＦ4：２ｓｃｃｍ、ＲＦパワー：３００Ｗ、バイアス：５０Ｗ、圧力：２Ｐａであり、エッチング深さは１μｍである。この時の｛１００｝面ダイヤモンド単結晶基板とＡｕのエッチングの選択比は１：８程度である。
その後、熱王水処理（ＨＮＯ3：ＨＣｌ＝１：３、８０℃）、硫酸加水（Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2０＝３：１：１、１２０℃）、熱混酸（ＨＮＯ3：Ｈ2ＳＯ4＝１：３、２４０℃）処理を施し、Ａｕ／Ｔｉマスクを除去した。これにより図１３の断面図に示すように、｛１００｝面ダイヤモンド単結晶基板の表層に段差形状が形成された。この側面は｛１００｝面、底面も｛１００｝面である。
マイクロ波プラズマＣＶＤ装置を使用して、Ｈ2：３９８ｓｃｃｍ、ＣＨ4：０.２ｓｃｃｍ、ＰＨ3：０.１ｓｃｃｍ、圧力：９.７５×１０3Ｐａ、マイクロ波パワー：７５０Ｗ、基板ヒータ温度：８００℃、成長時間２時間の条件で、リンドープダイヤモンドの合成を行った。
図１４に示すように、段差形状の周囲に、選択的にリンドープダイヤモンド領域（３１）が形成された。この時、リンドープダイヤモンドは段差形状の底角（５０）（側面｛１００｝面と底面｛１００｝面の交わる角）を起点に＜１１０＞方向へ成長している。
図１４に示すように、選択的に形成されたリンドープダイヤモンド半導体層（３１）により、横型ｐｎ接合が形成できる。選択成長されたリンドープダイヤモンド半導体領域（３１）のリン濃度は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定から、１×１０17ｃｍ-3程度となった。成長方向が＜１１０＞方向であるため、リンの取り込み効率が悪い。
この横型ｐｎ接合の電気伝導性を測るために、Ｔｉ（３０ｎｍ）／Ｐｔ（３０ｎｍ）／（Ａｕ１００ｎｍ）の電極を図１５のように蒸着した。その２電極間からは、明瞭な電流―電圧特性が得られず、選択成長した低濃度リンドープ領域が絶縁体であることを確認した。
このように、段差形状の側面面方位を制御することで、導電性のあるリンドープｎ型ダイヤモンド半導体領域と絶縁分離領域とを作り分けることが可能となる。これらの組み合わせにより図５に記す横型ｐｎ接合ダイヤモンド半導体装置が製造できる。
実際にこの横型ｐｎ接合ダイヤモンド半導体装置の動作確認を行ったところ、図１６に記すような綺麗なダイオード特性が得られた。整流比８桁程度、最大電流密度１Ａ／ｃｍ2、逆方向リーク電流もかなり抑えられており、良好な横型ｐｎ接合が形成されていることがわかる。
さらに、図１７に示すように、順方向電圧を３０Ｖ以上に印加し、電流を数μＡ以上にあげると微弱ながら発光を検出することができた。発光が検出されることは、この横型ｐｎ接合素子において両極性のキャリアが電極より注入されていることを示唆している。現状の系において、発光領域が５×０.７μｍ2程度と非常に小さな領域であるため、絶対的な発光強度は弱い。横型ｐｎ接合素子の特徴として集積化が容易なことであり、集積化により発光強度の改善は可能となる。
以上好ましい実施例を説明したが、本発明はこれに限定されないことはいうまでもない。
例えば本発明に係るダイヤモンド半導体基板には、セラミック等の基板上、あるいはダイヤモンド基板上にダイヤモンド膜が形成された基板も含まれる。
また、｛１００｝面等の面方位には、製造上の精度の問題により、オフ面となることもあるが、このオフ面も含まれる。
本発明のダイヤモンド半導体装置は、パワー半導体素子、高周波半導体素子などの半導体装置のみならず、紫外発光デバイス、電子放出源、Ｘ線・粒子線センサー、Ｘ線・粒子位置センサーなど、各種電子デバイスに応用することができる。

Claims (5)

  1. ｛１００｝面を有するダイヤモンド基板と該基板上に形成したｐ型ダイヤモンド層と該基板に形成した側面｛１１０｝、底面が｛１００｝面を有する段差形状の底角を起点に＜１１１＞方向へ成長したｎ型ダイヤモンド層とを有する横型ｐｎダイヤモンド半導体素子を備えるダイヤモンド半導体装置。
  2. ｛１００｝面を有するダイヤモンド基板と該基板上に形成したｐ型ダイヤモンド層と該基板に形成した側面｛１００｝、底面が｛１００｝面を有する段差形状の底角を起点に＜１１０＞方向へ成長した絶縁分離領域を備えるダイヤモンド半導体装置。
  3. ｛１００｝面ダイヤモンド半導体基板に、ｐ型ダイヤモンド層を形成する工程と、底面が｛１００｝面、側面が｛１１０｝面の段差形状を選択的に形成する工程と、該段差形状の底角を起点に不純物をドープしながらダイヤモンドを＜１１１＞方向へエピタキシャル成長させ不純物ドープダイヤモンド領域を形成させる工程とを含むダイヤモンド半導体装置の製造方法。
  4. ｛１００｝面ダイヤモンド半導体基板に、ｐ型ダイヤモンド層を形成する工程と、底面｛１００｝、側面｛１００｝面の段差形状を選択的に形成する工程と、該段差形状の底角を起点に不純物をドープしながらダイヤモンドを＜１１０＞方向へエピタキシャル成長させ絶縁分離領域を形成させる工程とを含むダイヤモンド半導体装置の製造方法。
  5. 前記不純物は、リンであることを特徴とする請求項３乃至４のいずれか１項に記載のダイヤモンド半導体装置の製造方法。
JP2013141218A 2008-07-01 2013-07-05 ダイヤモンド半導体装置及びその製造方法 Active JP5717150B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013141218A JP5717150B2 (ja) 2008-07-01 2013-07-05 ダイヤモンド半導体装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008172202 2008-07-01
JP2008172202 2008-07-01
JP2013141218A JP5717150B2 (ja) 2008-07-01 2013-07-05 ダイヤモンド半導体装置及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010518975A Division JP5419101B2 (ja) 2008-07-01 2009-06-12 ダイヤモンド半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014183208A Division JP5846458B2 (ja) 2008-07-01 2014-09-09 ダイヤモンド半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013258407A true JP2013258407A (ja) 2013-12-26
JP5717150B2 JP5717150B2 (ja) 2015-05-13

Family

ID=41465808

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2010518975A Active JP5419101B2 (ja) 2008-07-01 2009-06-12 ダイヤモンド半導体装置及びその製造方法
JP2013141218A Active JP5717150B2 (ja) 2008-07-01 2013-07-05 ダイヤモンド半導体装置及びその製造方法
JP2014183208A Active JP5846458B2 (ja) 2008-07-01 2014-09-09 ダイヤモンド半導体装置及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010518975A Active JP5419101B2 (ja) 2008-07-01 2009-06-12 ダイヤモンド半導体装置及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014183208A Active JP5846458B2 (ja) 2008-07-01 2014-09-09 ダイヤモンド半導体装置及びその製造方法

Country Status (2)

Country Link
JP (3) JP5419101B2 (ja)
WO (1) WO2010001705A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019047096A (ja) * 2017-09-07 2019-03-22 株式会社東芝 ダイヤモンド半導体素子

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5967572B2 (ja) * 2012-08-17 2016-08-10 国立研究開発法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法
JP6104575B2 (ja) 2012-11-28 2017-03-29 株式会社東芝 半導体装置
JP6124373B2 (ja) * 2015-12-25 2017-05-10 国立研究開発法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法
JP7327920B2 (ja) 2018-09-28 2023-08-16 株式会社ディスコ ダイヤモンド基板生成方法
WO2025188695A1 (en) * 2024-03-07 2025-09-12 Board Of Trustees Of Michigan State University High power diamond transistors with electrical and optical gate control

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152604A (ja) * 1991-11-29 1993-06-18 Canon Inc ダイヤモンド半導体装置及びその製造方法
JP2001274455A (ja) * 2000-03-28 2001-10-05 Natl Inst Of Advanced Industrial Science & Technology Meti ダイヤモンド半導体およびダイヤモンド半導体発光素子
WO2003106743A1 (ja) * 2002-06-01 2003-12-24 住友電気工業株式会社 ｎ型半導体ダイヤモンド製造方法及び半導体ダイヤモンド
JP2005079196A (ja) * 2003-08-28 2005-03-24 Sumitomo Electric Ind Ltd ｎ型半導体ダイヤモンド及びその製造方法
JP2005075681A (ja) * 2003-08-29 2005-03-24 Sumitomo Electric Ind Ltd ダイヤモンド素子及びダイヤモンド素子製造方法
JP2006240983A (ja) * 2005-02-03 2006-09-14 National Institute Of Advanced Industrial & Technology リン原子がドープされたｎ型（１００）面方位ダイヤモンド半導体単結晶膜及びその製造方法
JP2007045667A (ja) * 2005-08-10 2007-02-22 Sumitomo Electric Ind Ltd ドーパント原子の大きさを補償したダイヤモンド
JP2008078611A (ja) * 2006-08-25 2008-04-03 National Institute Of Advanced Industrial & Technology 高効率間接遷移型半導体紫外線発光素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687691A (ja) * 1992-09-04 1994-03-29 Sumitomo Electric Ind Ltd ダイヤモンドの製造方法およびダイヤモンドの製造方法に使用するダイヤモンド単結晶基材
US7323812B2 (en) * 2003-09-30 2008-01-29 Sumitomo Electric Industries, Ltd. Process for producing diamond electron emission element and electron emission element

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152604A (ja) * 1991-11-29 1993-06-18 Canon Inc ダイヤモンド半導体装置及びその製造方法
JP2001274455A (ja) * 2000-03-28 2001-10-05 Natl Inst Of Advanced Industrial Science & Technology Meti ダイヤモンド半導体およびダイヤモンド半導体発光素子
WO2003106743A1 (ja) * 2002-06-01 2003-12-24 住友電気工業株式会社 ｎ型半導体ダイヤモンド製造方法及び半導体ダイヤモンド
JP2005079196A (ja) * 2003-08-28 2005-03-24 Sumitomo Electric Ind Ltd ｎ型半導体ダイヤモンド及びその製造方法
JP2005075681A (ja) * 2003-08-29 2005-03-24 Sumitomo Electric Ind Ltd ダイヤモンド素子及びダイヤモンド素子製造方法
JP2006240983A (ja) * 2005-02-03 2006-09-14 National Institute Of Advanced Industrial & Technology リン原子がドープされたｎ型（１００）面方位ダイヤモンド半導体単結晶膜及びその製造方法
JP2007045667A (ja) * 2005-08-10 2007-02-22 Sumitomo Electric Ind Ltd ドーパント原子の大きさを補償したダイヤモンド
JP2008078611A (ja) * 2006-08-25 2008-04-03 National Institute Of Advanced Industrial & Technology 高効率間接遷移型半導体紫外線発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019047096A (ja) * 2017-09-07 2019-03-22 株式会社東芝 ダイヤモンド半導体素子

Also Published As

Publication number Publication date
JP5717150B2 (ja) 2015-05-13
WO2010001705A1 (ja) 2010-01-07
JPWO2010001705A1 (ja) 2011-12-15
JP5846458B2 (ja) 2016-01-20
JP2015057824A (ja) 2015-03-26
JP5419101B2 (ja) 2014-02-19

Similar Documents

Publication Publication Date Title
JP5846458B2 (ja) ダイヤモンド半導体装置及びその製造方法
JP4218639B2 (ja) ｎ型半導体ダイヤモンド製造方法及び半導体ダイヤモンド
US8592824B2 (en) High efficiency indirect transition semiconductor ultraviolet light emitting device
CN109920857B (zh) 一种肖特基二极管及其制备方法
Shi et al. Semi-transparent all-oxide ultraviolet light-emitting diodes based on ZnO/NiO-core/shell nanowires
CN101689523B (zh) 电子器件的制作方法、外延衬底的制作方法、ⅲ族氮化物半导体元件及氮化镓外延衬底
US8624263B2 (en) Diamond semiconductor device and method of manufacturing the same
ZA200806479B (en) Buried contact devices for nitride-based films and manufacture thereof
JP6139340B2 (ja) 半導体装置およびその製造方法
JP2014038953A (ja) ダイヤモンド半導体装置及びその製造方法
CN100485977C (zh) 发光二极管
Wu et al. Tuning the field emission properties of AlN nanocones by doping
EP3035390A1 (en) Semiconductor device
US10388751B2 (en) Semiconductor device and method for forming n-type conductive channel in diamond using heterojunction
JP4835157B2 (ja) ダイヤモンドｎ型半導体、その製造方法、半導体素子、及び電子放出素子
US20100212728A1 (en) Diode and Photovoltaic Device Using Carbon Nanostructure
JP4019136B2 (ja) ダイヤモンド紫外光発光素子
Patil et al. High performance polycrystalline β Ga2O3/GaN solar blind photodetector realized via simple one step air ambient thermal oxidation process
JP2009158702A (ja) 発光デバイス
CN114927576A (zh) 一种低漏电耐高温氧化镓异质结二极管及制备方法
Tavares et al. {111}-oriented diamond films and p/n junctions grown on B-doped type Ib substrates
Sledz et al. Electrical excitation of color centers in phosphorus-doped diamond Schottky diodes
CN103854998A (zh) 内透明集电极绝缘栅双极晶体管及其制作方法
JP2007043016A (ja) 結晶シリコン素子、およびその製造方法
US10312133B2 (en) Method of manufacturing silicon on insulator substrate

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150311

R150 Certificate of patent or registration of utility model

Ref document number: 5717150

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250