JP2013509697A - 半導体・オン・絶縁体型構造における応力の分布を制御するための方法およびこの方法に関連した構造 - Google Patents

Abstract

本発明は、半導体・オン・絶縁体型の構造における応力の分布をその製造中に制御するための方法において、この構造は、支持基板（１）上に存在する半導体材料の薄層（３）を含み、絶縁層（２、４）が、それぞれ、支持基板（１）の前面および裏面上に存在し、前面（２）上に存在する絶縁層は、厚い埋め込み絶縁体（ＢＯＸ）の少なくとも一部分を形成し、この方法による製造方法は、前記薄層（３）を前記支持基板（１）上に付着結合するステップに進み、付着結合に先立って、前記支持基板の裏面上に存在する絶縁層（４）を脱酸に耐える個別材料（５）によって被覆するステップに進み、支持基板（１）の裏面上に存在するこの絶縁層（４）と組み合わせられたこの個別材料は、埋め込み絶縁体（ＢＯＸ）によって支持基板（１）に加えられる応力を少なくとも部分的に補償することを特徴とする方法に関する。
【選択図】 図１

Description

技術分野及び背景技術

本発明は、半導体・オン・絶縁体型の構造を製造するときに、この半導体・オン・絶縁体型の構造における応力の分布を制御するための方法に関する。

本発明は、また、そのような構造に関し、この構造は、マイクロエレクトロニクス、オプトエレクトロニクス、集積フォトニクス（ｉｎｔｅｇｒａｔｅｄ ｐｈｏｔｏｎｉｃｓ）、などの分野で使用されてもよい。

分子付着によって結合するならば、機械的支持基板と活性半導体層との間に絶縁層を埋め込むことによって、ＳＯＩ（シリコン・オン・絶縁体）型の基板を作成することができる。

一般的には、ＳＯＩ基板は、単結晶シリコンからなる活性層および機械的支持基板を含み、絶縁体は、多くの場合、シリコン酸化膜である。

「Ｓｍａｒｔ Ｃｕｔ」という商標として、または、「ＢＥＳＯＩ」（「Ｂｏｎｄｅｄ ａｎｄ Ｅｔｃｈｅｄ−Ｂａｃｋ Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ」）という頭字語として、それぞれ、知られているような方法は、２つの基板を付着結合することを含み、一方の基板はレシーバー（将来の機械的支持基板）であり、他方の基板はドナーであり、このドナーから活性層が得られる。埋め込み絶縁体を形成するために、絶縁体の全部または一部が、結合されるべき２つの基板のいずれか一方の基板上に形成または堆積されてもよい。

現在、特に、最終的な埋め込み絶縁体が薄い（＜５００ｎｍ）場合、絶縁体全体は、ドナー基板上に形成される。その他の場合、特に、埋め込み絶縁体が厚い（＞２０００ｎｍ）場合、ドナー基板は、将来の埋め込み絶縁体のほんの一部分（例えば、２００ｎｍ）だけをもたらしてもよく、残りの部分（例えば、１８００ｎｍ）は、支持基板によって提供される。

埋め込み絶縁体の存在は、最終的なＳＯＩが変形することをもたらす。実際に、例えば、厚さが４００〜８００μｍの支持基板と厚さが１０〜１０，０００ｎｍのＳｉからなる活性層との間に存在する埋め込みＳｉ酸化膜（１００〜１０００ｎｍ）の場合、構造は、対称的なものではなく、かつ、酸化膜はシリコンと同じ熱膨張係数を有していないので、変形する。これは、また、応力を受けた状態でも見られ、「たわみ（ｄｅｆｌｅｃｔｉｏｎ）」すなわち変形を最終的なＳＯＩ基板に与えるために、応力は緩和する。絶縁体は厚いので、このたわみは、それだけますます大きくなる。

そのようにして作成されたウェーハのわずかな変形は、ユーザには許容できるものである。他方において、変形がある程度の大きさ（変形量＜５０μｍ）を超えると、ＳＯＩ上に作成されるコンポーネントの微細度に依存して、焦点合わせ問題（ｆｏｃｕｓｉｎｇ ｐｒｏｂｌｅｍ）が、フォトリソグラフィー・ステップ中に発生し、あるいは、極端な場合には、ロボットによってウェーハを操作するときに問題が発生する。

このように、埋め込み絶縁体の厚さが所望の厚さを備えているＳＯＩウェーハを提供することが要求されているが、それらのＳＯＩの変形は、大きいものであってはならない。したがって、厚い埋め込み絶縁体を備えかつわずかなたわみしか備えていないＳＯＩを製造することは、難しいことであり、かつ、特別の対策および方法に頼らなければならない。

今日まで、応力すなわちたわみを制限するために、第１の解決方法は、酸化膜のほんの一部分しか提供しないドナー基板と、将来の埋め込み酸化膜の大部分、あるいは、それどころか、酸化膜の全体を含むレシーバーとを付着結合することによって、厚い埋め込み絶縁体を備えたＳＯＩを製造することからなる。

最終的なＳＯＩが変形するのを防止するために、レシーバーは、酸化膜を前面上だけでなく裏面上にも含まなければならない（これは、例えば、熱酸化の場合である）。

この裏面酸化膜は、ＳＯＩ製造方法が終了するまで、維持されなければならず、これは、異なる脱酸ステップが前面にだけ実行されなければならないので、制約となる（安定化ステップの後に少なくとも１回の脱酸ステップ、そして、恐らくは、薄化ステップの後に第２の脱酸ステップ）。

この種の方法は、実行できそうなものであるが、コストがかかり、かつ、特別な装置（前面上だけに限られた脱酸、など）によって厚い埋め込み酸化膜ＳＯＩを製造することを強いる。

さらにまた、電子部品の製造業者に供給される裏面上にそのような酸化膜を備えたＳＯＩは、同様に、ユーザ自身が前面上だけに脱酸を実行することをそれらのユーザに強いる。

裏面上に存在する酸化膜構造の変形は、厚い埋め込み酸化膜ＳＯＩが同じ酸化膜厚さをレシーバー基板の裏面上に含む場合、ゼロになるはずである。

ＳＯＩまたはこのＳＯＩ上のコンポーネントを製造するための方法中に、裏面酸化膜が部分的に除去されるならば、変形が、同様に、埋め込み酸化膜の厚さと裏面上の酸化膜の厚さとの差に依存した量で現れる。

例えば、厚さが１，０００ｎｍの埋め込み酸化膜（ＢＯＸ）を備えたＳＯＩは、酸化膜が裏面に存在しなければ、約８５μｍの変形量を特徴とする。この変形量は、５００ｎｍの酸化膜が裏面に残されるならば、約４０μｍにまで減少させることができる。

したがって、本発明は、半導体・オン・絶縁体を製造しているときにこの半導体・オン・絶縁体型構造における応力の分布を制御するための方法を提案することによって、この問題を解決することを目的とし、この方法は、単純なものであり、かつ、適用するのが容易なものであり、そして、この方法によれば、得られた構造の変形は、要求に応じて「管理」されることが可能である。

したがって、半導体・オン・インシュレータ型の構造における応力の分布を前記構造の製造中に制御するための方法であって、前記構造は、支持基板上に存在する半導体材料の薄層を含み、絶縁層が、前記支持基板の前面および裏面のそれぞれの上に存在し、前記前面上に存在する前記絶縁層が、厚い埋め込み絶縁体の少なくとも一部分を形成し、この方法による製造方法が、前記薄層を前記支持基板上に付着結合するステップに進む、方法は、結合に先立って、前記支持基板の前記裏面上に存在する前記絶縁層を脱酸に耐える個別材料によって被覆するステップに進み、前記支持基板の前記裏面上に存在するこの絶縁層と組み合わせられた材料が、前記埋め込み絶縁体によって前記支持基板に加えられる応力を少なくとも部分的に補償する、ことを特徴とする。

このようにして、支持基板の裏面上に存在する絶縁層は、埋め込み絶縁体によって支持基板に加えられる応力を少なくとも部分的に補償するだけでなく、脱酸に耐える材料によって保護されもする。

本明細書全体において、用語および表現は、以下において、対応づけられた定義を有する。
・厚い埋め込み絶縁体：少なくとも５００ｎｍ、それどころか、少なくとも８００ｎｍの厚さを備えた埋め込み絶縁体。
・脱酸に耐える材料：フッ化水素酸（ＨＦ、０．５％から５０％までの範囲、好ましくは、１０％から２０％までの範囲に存在する濃度、および、一般的には、２０°Ｃから２５°Ｃまでの範囲に存在する温度において）によるエッチング速度が、シリコン酸化物のエッチング速度の１／１０未満である材料。

その他の利点および限定するものではない特徴によれば、
・前記絶縁層は、特に、酸化物を含む。
・前記厚い埋め込み絶縁体は、薄層上に付加された絶縁体層からなり、かつ／または、支持層上に付加された絶縁体層からなる。
・厚い埋め込み絶縁体と支持基板の裏面上に存在する絶縁層とが、等しい応力レベルをこの基板に加える。
・厚い埋め込み絶縁体と支持基板の裏面上に存在する絶縁層とが、異なる応力レベルをこの基板に加える。
・脱酸に耐える前記材料によって、支持基板全体を封入するために、前記支持基板の裏面を被覆するステップに進むだけでなく、前記支持基板の他の面も被覆するステップにも進む。
・前記支持基板の前面上に存在する脱酸に耐える前記材料の層は、除去される。
・脱酸に耐える前記材料は、例えばホウ素またはリンを特にドーピングされた多結晶シリコン、恐らくはドーピングされたであろうアモルファス・シリコン、または、シリコン窒化物から選択される。
・脱酸に耐える前記材料が、多結晶シリコンであり、前記支持基板の裏面上に存在する絶縁層を被覆することに先立って、前記支持基板の前面上に存在する中間絶縁層を除去するステップに進む。
・前記中間絶縁層は、前記支持基板の裏面上に存在する絶縁層を形成中に得られた層である。
・前記支持基板の前面上に存在する前記絶縁層は、多結晶シリコン上においておよび／または前記薄層と一体化したドナー基板上において、熱酸化によって、または、酸化物を堆積することによって、形成される。
・前記支持基板が、高い抵抗率、すなわち、少なくとも５００Ω・ｃｍよりも大きい抵抗率、好ましくは、１，０００Ω・ｃｍよりも大きい抵抗率を支持基板に与えることのできる処理を施される。

さらにまた、本発明は、支持基板上に存在する半導体材料の薄層を含み、絶縁層が、支持基板の前面および裏面のそれぞれの上に存在し、前面上に存在する層は、厚い埋め込み絶縁体の少なくとも一部分を形成する、半導体・オン・絶縁体型の構造に関し、この構造は、前記支持基板の裏面上に存在する絶縁層を被覆するための脱酸に耐える個別材料からなる層を含み、支持基板の裏面上に存在するこの絶縁層と組み合わせられた材料は、埋め込み絶縁体によって支持基板に加えられる応力を少なくとも部分的に補償することを特徴とする。

有利には、支持基板の前面上に存在する絶縁層の厚さと支持基板の裏面上に存在する絶縁層の厚さとの差が、２００ナノメートルよりも小さいかまたは２００ナノメートルに等しい。

様々な応力状態で示される本発明による構造の断面図である。 様々な応力状態で示される本発明による構造の断面図である。 様々な応力状態で示される本発明による構造の断面図である。 さらに別の構造の断面図である。 図１に示される構造が得られるステップの概略図である。 図１に示される構造が得られるステップの概略図である。 図１に示される構造が得られるステップの概略図である。 図１に示される構造が得られるステップの概略図である。 図１に示される構造が得られるステップの概略図である。 図１に示される構造が得られるステップの概略図である。 図１に示される構造が得られるステップの概略図である。 図１に示される構造が得られるステップの概略図である。 図１に示される構造が得られるステップの概略図である。 図１に示される構造が得られるステップの概略図である。

本発明のその他の特徴および利点が、ある特定の実施形態に関する以下の説明を理解することによって明らかとなる。この説明は、添付の図面を参照してなされる。

本発明による構造が、図１からわかる。機械的支持基板１の上方において、ＳＯＩは、厚さがＥＢＯＸである埋め込み酸化膜２と活性層３とを備える。

支持基板の下方において、厚さがＥＢＳである封入絶縁体（ｅｎｃａｐｓｕｌａｔｅｄ ｉｎｓｕｌａｔｏｒ）４が、この支持基板と絶縁体４をエッチングまたは脱酸から保護する層５との間に配置される。

そのようにして形成されたＳＯＩの変形は、絶縁体層２および絶縁体層４の厚さと応力を選択することによって管理される。応力が等しい場合、ＥＢＳ＝ＥＢＯＸであれば、変形はゼロにより近い（図１）。

その後にコンポーネントをＳＯＩ上に製造するための方法において発生する変形を防止するために、オペレータは、非ゼロ変形を備えたＳＯＩ、すなわち、正のたわみ（図２に示されるように、ＳＯＩが凸状である場合、ＥＢＳ＜ＥＢＯＸ）または負のたわみ（図３に示されるように、ＳＯＩが凹状である場合、ＥＢＳ＞ＥＢＯＸ）を備えたＳＯＩを必要とするかもしれない。

絶縁体層２および絶縁体層４が、同じ応力レベルを有していない場合、所望の変形を達成するように層４の厚さを調節するために、この応力を考慮に入れることになるかもしれない。また、裏面上の絶縁体内に封入された層５が、ＳＯＩの変形に寄与するのであれば、層４および層５の厚さも補正されてもよい。

図１に示される構造を得ることのできる方法の様々なステップが、図５Ａ〜図５Ｊに示される。

ここで、この構造は、支持基板およびドナー基板の両方がシリコン酸化膜絶縁体を備えたシリコンの形態を有する構造である。

シリコンの形態を有する支持基板１が、図５Ａに示され、この支持基板１の前面および裏面は、符号１０および符号１１によって識別される。

絶縁体４０を形成するステップが、図５Ｂに示され、この絶縁体４０は、典型的には、支持基板を熱酸化することによって、あるいは、さらに、薄層を堆積することによって、特に、低圧化学蒸着（Ｌｏｗ ｃｈｅｍｉｃａｌ Ｐｒｅｓｓｕｒｅ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ（ＬＰＣＶＤ））技術によって、形成される。

このステップにおいて支持基板１の裏面上に形成された酸化膜は、将来の活性層の下方に形成される将来の埋め込み酸化膜に等しい厚さを有する。

図５Ｃに示されるように、支持基板１の前面１０上だけにおける脱酸に進む。

図５Ｄに示されるように、その後に、封入層５０の堆積が、例えば、前記ＬＰＣＶＤ技術によって、支持基板のすべての表面において実行され、その後に、図５Ｅに示されるように、支持基板の前面上におけるこの封入層の除去に進む。

封入層５０に使用される材料は、例えば、多結晶シリコンの層、アモルファス・シリコンの層、あるいは、さらに、シリコン窒化物の層であってもよい。

ドナー基板３０が、図５Ｆに示される。

図５Ｇに示されるように、支持基板１の下方に存在する埋め込み酸化膜と同じ厚さを備えた酸化膜２０を形成し、それによって、擬似ゼロ変形（ｑｕａｓｉ−ｚｅｒｏ ｄｅｆｏｒｍａｔｉｏｎ）を備えた最終的な構造を得るために、熱酸化に進む。

脆化領域（ｅｍｂｒｉｔｔｌｅｍｅｎｔ ａｒｅａ）３００を形成するためにドナー基板内にイオン注入するステップが、図５Ｈに示される。

その後に、ドナー基板３０を裏返しにすること、および、分子付着によって支持基板１上に貼り合わせることに進む。

その後に、支持基板１、半導体材料層３およびその絶縁体２０上にドナー基板３０を転写するために、脆化領域３００に沿ってドナー基板３０を劈開することに進む。

最後に、図５Ｊに示される構造を得るために、特に、フッ化水素酸（ＨＦ）の１つかまたは複数の鍋に浸すことによって脱酸を施すことによって構造を仕上げるステップに進む。

ＳＯＩを仕上げるためのこれらのステップ（薄層を転写した後のいくつかのステップ）中、支持基板の前面上に存在する酸化膜を除去するために、ＨＦ浴を備えた１つかまたはそれ以上の洗浄処理が、使用される。

これらの浸漬中、支持基板の裏面もＨＦによるエッチングに曝される。

しかしながら、封入層が存在するために、裏面が、エッチングされることはなくまたは実質的にエッチングされない。

したがって、ＬＰＣＶＤによって得られた窒化物層をＨＦによってエッチングする速度は、熱酸化する速度よりも約１／３０だけ遅い。アモルファス・シリコン層または多結晶シリコン層のエッチング速度は、同じ条件下においては擬似ゼロである。１０に少なくとも等しい選択比によって、上述したように、材料は、脱酸に耐えると考えることができる。

本発明による別の構造が、図４に示され、この構造は、高い抵抗率を有する。この構造は、埋め込み酸化膜２の下方に多結晶シリコン層５’を含み、１，０００ｎｍの厚さを備えた埋め込み酸化膜にもかかわらず、ゼロに等しい変形を有し、これは、支持基板１の裏面上に存在する酸化物層４によるものであり、この酸化物層４は、多結晶シリコン層５によって封入される。

この構造の製造技術は、上述した製造技術とほぼ同じものである。

しかしながら、支持基板は、事前に、この支持基板を高い抵抗を有するものにする熱処理を施されたものである（５００Ω・ｃｍよりも大きい抵抗率、好ましくは、１，０００Ω・ｃｍよりも大きい抵抗率）。

さらにまた、８００ｎｍの厚さを備えた酸化膜を支持基板のすべての面に生成するために、支持基板は、熱酸化を施される。

この支持基板の前面を脱酸した後、支持基板のすべての面に多結晶シリコンを１μｍを超える厚さにまでＬＰＣＶＤ堆積することに進む。

それによって、擬似ゼロ変形を備えた仕上げられた構造を得るために、ドナー基板の熱酸化は、８００ｎｍの酸化物層、すなわち、支持基板の下方にすでに形成されている酸化膜の厚さに等しい厚さを備えた酸化物層が形成されるように、達成される。

そのようにして得られた構造は、最小限の変形を保証する裏面上に存在する埋め込み酸化膜４から利益を得ることができ、この埋め込み酸化膜４は、活性層３の下方に存在する埋め込み酸化膜２によって発生する応力を補償する。

無線周波数帯域において構造の電気的性能をさらに改善する層５’を埋め込み酸化膜２の下方に提供するために、堆積された多結晶シリコン５および多結晶シリコン５’は、実質的に純粋なものである（１×１０^１５原子／ｃｍ^２よりも小さい残留ドーピング・レベル）。

さらに、支持基板の裏面上に存在する多結晶シリコン層５によって、構造を仕上げるときに酸化物層４をエッチングから保護することが可能であり、かつ、構造のコンポーネントを製造するための方法が終了するまで、酸化物層４を保護し続けることが可能である。

図面には示されない別の例示的実施形態においては、１，８００ｎｍの厚さを超える支持基板の熱酸化に進む。

その後に、支持基板のすべての面におけるアモルファス・シリコンの堆積（１μｍ）に進み、その後に、支持基板の前面上に存在するこのアモルファス・シリコンの除去に進む。

２００ｎｍの厚さを有する熱酸化が、ドナー基板に施される。

最後に、これらの基板の両方を用いて、上述したＳｍａｒｔ−Ｃｕｔ技術によってＳＯＩを作成することに進む。

２μｍの総厚さを備えた埋め込み酸化膜と、アモルファス・シリコンによって封入された、裏面上に存在する１．８μｍの酸化膜とを特徴とする。このようにして得られたＳＯＩは、典型的には、２０μｍのたわみ（わずかに凸状の）を有する。この変形は、酸化膜が支持基板の裏面上において封入されなければ、２００μｍ程度のものである。

Claims (14)

1. 半導体・オン・インシュレータ型の構造における応力の分布を前記構造の製造中に制御するための方法において、
   前記構造は、支持基板（１）上に存在する半導体材料の薄層（３）を含み、絶縁層（２、４）が、前記支持基板（１）の前面（１０）および裏面（１１）のそれぞれの上に存在し、前記前面上に存在する前記絶縁層（２）が、厚い埋め込み絶縁体（ＢＯＸ）の少なくとも一部分を形成し、
   この方法による製造方法が、前記薄層（３）を前記支持基板（１）上に付着結合するステップに進み、
   前記付着結合に先立って、前記支持基板の前記裏面上に存在する前記絶縁層（４）を脱酸に耐える個別材料（５）によって被覆するステップに進み、前記支持基板の前記裏面（１１）上に存在するこの絶縁層（４）と組み合わせられた材料が、前記埋め込み絶縁体（ＢＯＸ）によって前記支持基板（１）に加えられる応力を少なくとも部分的に補償する、
   ことを特徴とする方法。
2. 前記絶縁層（２、４）が、特に、酸化物を含むことを特徴とする請求項１に記載の方法。
3. 前記厚い埋め込み絶縁体（ＢＯＸ）が、前記薄層（３）上に付加された絶縁体層（２）からなり、かつ／または、前記支持層（１）上に付加された絶縁体層からなることを特徴とする請求項１又は２に記載の方法。
4. 前記厚い埋め込み絶縁体（ＢＯＸ）と前記支持基板（１）の前記裏面（１１）上に存在する前記絶縁層（４）とが、等しい応力レベルを前記基板（１）に加えることを特徴とする請求項１〜３のいずれか一項に記載の方法。
5. 前記厚い埋め込み絶縁体（ＢＯＸ）と前記支持基板（１）の前記裏面（１１）上に存在する前記絶縁層（４）とが、異なる応力レベルを前記基板（１）に加えることを特徴とする請求項１〜３のいずれか一項に記載の方法。
6. 脱酸に耐える前記材料（５）によって、前記支持基板（１）の前記裏面（１１）を被覆するステップに進むだけでなく、前記支持基板（１）の他の面も被覆するステップに進み、それによって、前記支持基板（１）全体を封入することを特徴とする請求項１〜５のいずれか一項に記載の方法。
7. 前記支持基板（１）の前記前面（１０）上に存在する脱酸に耐える前記材料（５）の層が除去されることを特徴とする請求項６に記載の方法。
8. 脱酸に耐える前記材料（５）が、例えばホウ素またはリンを特にドーピングされた多結晶シリコン、恐らくはドーピングされたであろうアモルファス・シリコン、または、シリコン窒化物から選択されることを特徴とする請求項１〜７のいずれか一項に記載の方法。
9. 脱酸に耐える前記材料（５）が多結晶シリコンである請求項８に記載の方法において、前記支持基板（１）の前記裏面（１１）上に存在する前記絶縁層（４）を被覆することに先立って、前記支持基板（１）の前記前面（１０）上に存在する中間絶縁層を除去するステップに進むことを特徴とする方法。
10. 前記中間絶縁層が、前記支持基板（１）の前記裏面上に存在する前記絶縁層（４）を形成中に得られた層であることを特徴とする請求項９に記載の方法。
11. 前記支持基板（１）の前記前面上に存在する前記絶縁層（２）が、前記多結晶シリコン上においておよび／または前記薄層（３）と一体化したドナー基板（３０）上において、熱酸化または酸化物の堆積によって形成されることを特徴とする請求項９又は１０に記載の方法。
12. 前記支持基板（１）が、高い抵抗率、すなわち、少なくとも５００Ω・ｃｍよりも大きい抵抗率、好ましくは、１，０００Ω・ｃｍよりも大きい抵抗率を前記支持基板（１）に与えることのできる処理を施されることを特徴とする請求項１〜１１のいずれか一項に記載の方法。
13. 支持基板（１）上に存在する半導体材料の薄層（３）を含み、絶縁層（２、４）が、前記支持基板（１）の前面（１０）および裏面（１１）のそれぞれの上に存在し、前記前面（１１）上に存在する前記層が、厚い埋め込み絶縁体（ＢＯＸ）の少なくとも一部分を形成する、半導体・オン・絶縁体型の構造において、
    前記支持基板（１）の前記裏面（１１）上に存在する前記絶縁層（４）を被覆するための脱酸に耐える個別材料からなる層（５）を含み、前記支持基板（１）の前記裏面上に存在する前記絶縁層（４）と組み合わせられた材料が、前記埋め込み絶縁体（ＢＯＸ）によって前記支持基板（１）に加えられる応力を少なくとも部分的に補償する、
    ことを特徴とする構造。
14. 前記支持基板（１）の前記前面（１０）上に存在する絶縁層（２）の厚さと前記支持基板（１）の前記裏面（１１）上に存在する絶縁層の厚さとの差が、２００ナノメートル以下であることを特徴とする請求項１３に記載の構造。

Images