JP2014003541A

JP2014003541A - 半導体集積回路、および、スイッチ装置

Info

Publication number: JP2014003541A
Application number: JP2012138917A
Authority: JP
Inventors: Takayuki Teraguchi; 口貴之寺
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2012-06-20
Filing date: 2012-06-20
Publication date: 2014-01-09
Also published as: US20130342259A1

Abstract

【課題】スイッチ回路の切換性を向上することが可能な半導体集積回路、および、スイッチ装置を提供する。
【解決手段】半導体集積回路は、第１の場合には、第１の出力の電圧を第１の電位から第１の電位よりも高い第２の電位に変化させ且つ第２の出力の電圧を第２の電位から第１の電位に変化させ、一方、第２の場合には、第１の出力電圧を第２の電位から第１の電位に変化させ且つ第２の出力の電圧を第１の電位から第２の電位に変化させる第１のレベルシフト回路を備える。半導体集積回路は、第１の場合には、第１の出力の電圧が第１の電位から上昇するのを補助し且つ第２の出力の電圧が第２の電位から降下するのを補助し、一方、第２の場合には、第１の出力の電圧が第２の電位から降下するのを補助し且つ第２の出力の電圧が第１の電位から上昇するのを補助する補助回路を備える。
【選択図】図１

Description

半導体集積回路、および、スイッチ装置に関する。

従来、レベルシフト回路は、昇圧・降圧回路によって生成された内部電圧が供給される。そして、素子耐圧の関係上、ロジック回路は、例えば、0Ｖ〜1.5Ｖの範囲の電圧で駆動している。レベルシフト回路は、この0Ｖ〜1.5Ｖの範囲の電圧を、例えば、−1.5Ｖ〜3Ｖの範囲の電圧に変換する。

特開２００３−１４３００４号公報

スイッチ回路の切換性を向上することが可能な半導体集積回路、および、スイッチ装置を提供する。

実施形態に従った半導体集積回路は、制御信号に応じて、スイッチ回路を制御する信号を出力から出力する。半導体集積回路は、前記制御信号が第１の信号レベルから第２の信号レベルに変化する第１の場合には、第１の出力の電圧を第１の電位から前記第１の電位よりも高い第２の電位に変化させ且つ第２の出力の電圧を前記第２の電位から前記第１の電位に変化させ、一方、前記制御信号が前記第２の信号レベルから前記第１の信号レベルに変化する第２の場合には、前記第１の出力電圧を第２の電位から前記第１の電位に変化させ且つ前記第２の出力の電圧を前記第１の電位から前記第２の電位に変化させる第１のレベルシフト回路を備える。半導体集積回路は、前記第１の場合には、前記第１の出力の電圧が前記第１の電位から上昇するのを補助し且つ前記第２の出力の電圧が前記第２の電位から降下するのを補助し、一方、前記第２の場合には、前記第１の出力の電圧が前記第２の電位から降下するのを補助し且つ前記第２の出力の電圧が前記第１の電位から上昇するのを補助する補助回路を備える。

図１は、第１の実施形態に係る半導体集積回路１００の構成の一例を示す回路図である。図２は、制御信号Ｖｃｔｌが“Ｌｏｗ”レベルである半導体集積回路１００の動作状態の一例を示す回路図である。図３は、制御信号Ｖｃｔｌが“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化した半導体集積回路１００の動作状態の一例を示す回路図である。図４は、制御信号Ｖｃｔｌが“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化した半導体集積回路１００の動作状態の一例を示す回路図である。図５は、比較例の出力電圧と入力電圧との関係の一例を示す特性図である。図６は、比較例の入力電圧端子に流れる電流と入力電圧との関係の一例を示す特性図である。図７は、第１の実施形態に係る半導体集積回路１００の出力電圧ＯＵＴＡと電圧Ｖｐとの関係の一例を示す特性図である。図８は、第１の実施形態に係る半導体集積回路１００の第２の入力電圧端子Ｔｉｎ２に流れる電流と電圧Ｖｐとの関係の一例を示す特性図である。図９は、図１に示す半導体集積回路１００が適用されるスイッチ装置１０００の回路構成の一例を示す回路図である。図１０は、第２の実施形態に係る半導体集積回路２００の構成の一例を示す回路図である。

以下、実施形態について図面に基づいて説明する。

第１の実施形態

図１は、第１の実施形態に係る半導体集積回路１００の構成の一例を示す回路図である。

図１に示すように、半導体集積回路１００は、第１のインバータＩＮＶ１と、第２のインバータＩＮＶ２と、第１のレベルシフト回路Ｌ１と、第２のレベルシフト回路Ｌ２と、補助回路Ａと、を備える。

この半導体集積回路１００は、制御信号Ｖｃｔｌに応じて、スイッチ回路（図示せず）を制御する信号を第１、第２の出力端子Ｔｏｕｔ１、Ｔｏｕｔ２から出力するようになっている。

なお、第１の電源端子ＴＶ１は、電源電圧Ｖｄｄが供給されるようになっている。

また、第１の入力電圧端子Ｔｉｎ１は、電源電圧Ｖｄｄを昇圧した電圧（すなわち、電源電圧Ｖｄｄより高い電圧）Ｖｐが供給されるようになっている。なお、電圧Ｖｐは、ここでは、例えば、３Ｖである。

また、第２の電源端子ＴＶ２は、接地電圧ＧＮＤが供給されるようになっている。

また、第２の入力電圧端子Ｔｉｎ２は、接地電圧ＧＮＤを降圧した電圧Ｖｎ（すなわち、接地電圧ＧＮＤより低い電圧）が供給されるようになっている。なお、電圧Ｖｎは、ここでは、例えば、−１．５Ｖである。

ここで、図１に示すように、第１のインバータＩＮＶ１は、入力が制御端子ＴＣに接続されている。この第１のインバータＩＮＶ１は、制御信号Ｖｃｔｌが制御端子ＴＣを介して入力され、第１の信号Ｓ１を出力するようになっている。

第２のインバータＩＮＶ２は、入力が第１のインバータＩＮＶ１の出力に接続されている。この第２のインバータＩＮＶ２は、第１の信号Ｓ１が入力され、第２の信号Ｓ２を出力するようになっている。

なお、これらの第１および第２のインバータＩＮＶ１、ＩＮＶ２は、電源電圧Ｖｄｄにより駆動するようになっている。

また、第２のレベルシフト回路Ｌ２は、第１、第２の信号Ｓ１、Ｓ２が入力されるようになっている。そして、第２のレベルシフト回路Ｌ２は、第１の信号Ｓ１のレベルをシフトした第３の信号Ｓ３を出力し且つ第２の信号Ｓ２のレベルをシフトした第４の信号Ｓ４を出力するようになっている。

例えば、第２のレベルシフト回路Ｌ２は、制御信号Ｖｃｔｌが第１の信号レベルから第２の信号レベルに変化する第１の場合には、第３の信号Ｓ３を“Ｈｉｇｈ”レベル（３Ｖ）から“Ｌｏｗ”レベル（０Ｖ）に変化させ且つ第４の信号Ｓ４を“Ｌｏｗ”レベル（０Ｖ）から“Ｈｉｇｈ”レベル（３Ｖ）に変化させる。

一方、第２のレベルシフト回路Ｌ２は、制御信号Ｖｃｔｌが第２の信号レベルから第１の信号レベルに変化する第２の場合には、第３の信号Ｓ３を“Ｌｏｗ”レベル（０Ｖ）から“Ｈｉｇｈ”レベル（３Ｖ）に変化させ且つ第４の信号Ｓ４を“Ｈｉｇｈ”レベル（３Ｖ）から“Ｌｏｗ”レベル（０Ｖ）に変化させる。

なお、既述の第１の信号レベルは、“Ｌｏｗ”レベル（例えば、接地電圧ＧＮＤ、すなわち０Ｖ）である。また、既述の第２の信号レベルは、“Ｈｉｇｈ”レベル（電源電圧Ｖｄｄ、例えば、１．５Ｖ）である。

また、第１のレベルシフト回路Ｌ１は、第３、第４の信号Ｓ３、Ｓ４が入力されるようになっている。

そして、この第１のレベルシフト回路Ｌ１は、制御信号Ｖｃｔｌが第１の信号レベルから第２の信号レベルに変化する第１の場合には、第１の出力端子Ｔｏｕｔ１の電圧を第１の電位から第１の電位よりも高い第２の電位に変化させ且つ第２の出力端子Ｔｏｕｔ２の電圧を第２の電位から第１の電位に変化させるようになっている。

一方、第１のレベルシフト回路Ｌ１は、制御信号Ｖｃｔｌが第２の信号レベルから第１の信号レベルに変化する第２の場合には、第１の出力電圧を第２の電位から第１の電位に変化させ且つ第２の出力端子Ｔｏｕｔ２の電圧を第１の電位から第２の電位に変化させるようになっている。

すなわち、第１のレベルシフト回路Ｌ１は、第３および第４の信号Ｓ３、Ｓ４に応じて、第１および第２の出力端子Ｔｏｕｔ１、Ｔｏｕｔ２の電圧を変化させる。

なお、既述の第１の電位は、例えば、−１．５Ｖである。また、既述の第２の電位は、例えば、３Ｖである。

また、補助回路Ａは、第１、第２の信号Ｓ１、Ｓ２が入力されるようになっている。そして、補助回路Ａは、第１の電源端子ＴＶ１と第２の電源端子ＴＶ２との間に接続されている。すなわち、補助回路Ａは、電源電圧Ｖｄｄが供給されるようになっている。

そして、この補助回路Ａは、既述の第１の場合には、第１の出力端子Ｔｏｕｔ１の電圧が第１の電位から上昇するのを補助し且つ第２の出力端子Ｔｏｕｔ２の電圧が第２の電位から降下するのを補助するようになっている。

一方、補助回路Ａは、既述の第２の場合には、第１の出力端子Ｔｏｕｔ１の電圧が第２の電位から降下するのを補助し且つ第２の出力端子Ｔｏｕｔ２の電圧が第１の電位から上昇するのを補助するようになっている。

すなわち、補助回路Ａは、第１および第２の信号Ｓ１、Ｓ２に応じて、第１および第２の出力端子Ｔｏｕｔ１、Ｔｏｕｔ２の電圧の変化を補助する。

ここで、図１に示すように、補助回路Ａは、例えば、第１導電型の第１の補助ＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍａ１と、第１導電型の第２の補助ＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍａ２と、第２導電型の第３の補助ＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍａ３と、第２導電型の第４の補助ＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍａ４と、第１のダイオードＤ１と、第２のダイオードＤ２と、第３のダイオードＤ３と、第４のダイオードＤ４と、を有する。

第１の補助ＭＯＳトランジスタＭａ１は、ソースが第１の電源端子ＴＶ１に接続され、ゲートが第１のインバータＩＮＶ１の出力に接続されている。

第１のダイオードＤ１は、アノードが第１の補助ＭＯＳトランジスタＭａ１のドレインに接続され、カソードが第１の出力端子Ｔｏｕｔ１に接続されている。

第２の補助ＭＯＳトランジスタＭａ２は、ソースが第１の電源端子ＴＶ１に接続され、ゲートが第２のインバータＩＮＶ２の出力に接続されている。

第２のダイオードＤ２は、アノードが第２の補助ＭＯＳトランジスタＭａ２のドレインに接続され、カソードが第２の出力端子Ｔｏｕｔ２に接続されている。

第３の補助ＭＯＳトランジスタＭａ３は、ソースが第２の電源端子ＴＶ２に接続され、ゲートが第１のインバータＩＮＶ１の出力に接続されている。

第３のダイオードＤ３は、カソードが第３の補助ＭＯＳトランジスタＭａ３のドレインに接続され、アノードが第１の出力端子Ｔｏｕｔ１に接続されている。

第４の補助ＭＯＳトランジスタＭａ４は、ソースが第２の電源端子ＴＶ２に接続され、ゲートが第２のインバータＩＮＶ２の出力に接続されている。

第４のダイオードＤ４は、カソードが第４の補助ＭＯＳトランジスタＭａ４のドレインに接続され、アノードが第２の出力端子Ｔｏｕｔ２に接続されている。

また、図１に示すように、第１のレベルシフト回路Ｌ１は、例えば、第１導電型の第１のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ１と、第１導電型の第２のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ２と、第１導電型の第３のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ３と、第１導電型の第４のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ４と、第２導電型の第５のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ５と、第２導電型の第６のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ６と、第２導電型の第７のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ７と、第２導電型の第８のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ８と、を有する。

第１のＭＯＳトランジスタＭ１は、ソースが第１の入力電圧端子Ｔｉｎ１に接続されている。

第２のＭＯＳトランジスタＭ２は、ソースが第１のＭＯＳトランジスタＭ１のドレインに接続され、ドレインが第１の出力端子Ｔｏｕｔ１に接続され、ゲートが第２の電源端子ＴＶ２に接続されている。

第３のＭＯＳトランジスタＭ３は、ソースが第１の入力電圧端子Ｔｉｎ１に接続されている。

第４のＭＯＳトランジスタＭ４は、ソースが第３のＭＯＳトランジスタＭ３のドレインに接続され、ドレインが第２の出力端子Ｔｏｕｔ２に接続され、ゲートが第２の電源端子ＴＶ２に接続されている。

第５のＭＯＳトランジスタＭ５は、ドレインが第１の出力端子Ｔｏｕｔ１に接続され、ゲートが第１の電源端子ＴＶ１に接続されている。

第６のＭＯＳトランジスタＭ６は、ドレインが第５のＭＯＳトランジスタＭ５のソースに接続され、ソースが第２の電源端子ＴＶ２に接続されている。

第７のＭＯＳトランジスタＭ７は、ドレインが第２の出力端子Ｔｏｕｔ２に接続され、ソースが第６のＭＯＳトランジスタＭ６のゲートに接続され、ゲートが第５のＭＯＳトランジスタＭ５のゲートに接続されている。

第８のＭＯＳトランジスタＭ８は、ドレインが第７のＭＯＳトランジスタＭ７のソースに接続され、ソースが第２の電源端子ＴＶ２に接続され、ゲートが第５のＭＯＳトランジスタＭ５のソースに接続されている。

また、図１に示すように、第２のレベルシフト回路Ｌ２は、例えば、第１導電型の第９のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ９と、第１導電型の第１０のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ１０と、第１導電型の第１１のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ１１と、第１導電型の第１２のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ１２と、第２導電型の第１３のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ１３と、第２導電型の第１４のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ１４と、を有する。

第９のＭＯＳトランジスタＭ９は、ソースが第１の入力電圧端子Ｔｉｎ１に接続され、ゲートが第３のＭＯＳトランジスタＭ３のゲートに接続されている。

第１０のＭＯＳトランジスタＭ１０は、ソースが第９のＭＯＳトランジスタＭ９のドレインに接続され、ドレインが第１のＭＯＳトランジスタＭ１のゲートに接続され、ゲートが第２のインバータＩＮＶ２の出力に接続されている。

第１１のＭＯＳトランジスタＭ１１は、ソースが第１の入力電圧端子Ｔｉｎ１に接続され、ゲートが第１のＭＯＳトランジスタＭ１のゲートに接続されている。

第１２のＭＯＳトランジスタＭ１２は、ソースが第１１のＭＯＳトランジスタＭ１１のドレインに接続され、ドレインが第９のＭＯＳトランジスタＭ９のゲートに接続され、ゲートが第１のインバータＩＮＶ１の出力に接続されている。

第１３のＭＯＳトランジスタＭ１３は、ドレインが第１０のＭＯＳトランジスタＭ１０のドレインに接続され、ソースが第２の電源端子ＴＶ２に接続され、ゲートが第２のインバータＩＮＶ２の出力に接続されている。

第１４のＭＯＳトランジスタＭ１４は、ドレインが第１２のＭＯＳトランジスタＭ１２のドレインに接続され、ソースが第２の電源端子ＴＶ２に接続され、ゲートが第１のインバータＩＮＶ１の出力に接続されている。

なお、図１に示すように、第１ないし第４の補助ＭＯＳトランジスタＭａ１〜Ｍａ４、第１ないし第１４のＭＯＳトランジスタＭ１〜Ｍ１４は、バッグゲートがソースに接続されている。

次に、以上のような構成を有する半導体集積回路１００の動作の一例について説明する。

ここで、図２は、制御信号Ｖｃｔｌが“Ｌｏｗ”レベルである半導体集積回路１００の動作状態の一例を示す回路図である。また、図３は、制御信号Ｖｃｔｌが“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化した半導体集積回路１００の動作状態の一例を示す回路図である。また、図４は、制御信号Ｖｃｔｌが“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化した半導体集積回路１００の動作状態の一例を示す回路図である。

先ず、通常状態では、図２に示すように、“Ｌｏｗ”レベル（ここでは、０Ｖ）の制御信号Ｖｃｔｌが制御端子Ｔｃに入力される。

このとき、第１のインバータＩＮＶ１は、“Ｈｉｇｈ”レベル（ここでは、１．５Ｖ）の第１の信号Ｓ１を出力する。さらに、第２のインバータＩＮＶ２は、“Ｌｏｗ”レベル（ここでは、０Ｖ）の第２の信号Ｓ２を出力する。

そして、第２のレベルシフト回路Ｌ２は、この第１、第２の信号Ｓ１、Ｓ２に応じて、“Ｈｉｇｈ”レベル（３Ｖ）の第３の信号Ｓ３を出力し且つ“Ｌｏｗ”レベル（０Ｖ）の第４の信号Ｓ４を出力する。

そして、第１のレベルシフト回路Ｌ１は、この第３、第４の信号Ｓ３、Ｓ４に応じて、第１の出力端子Ｔｏｕｔ１の電圧を第１の電位（−１．５Ｖ）にするとともに第２の出力端子Ｔｏｕｔ２の電圧を第２の電位（３Ｖ）にする。

さらに、補助回路Ａは、既述の第１、第２の信号Ｓ１、Ｓ２に応じて、第１、第４の補助ＭＯＳトランジスタＭａ１、Ｍａ４がオフし、第２、第３の補助ＭＯＳトランジスタＭａ２、Ｍａ３がオンする。すなわち、補助回路Ａは、第１の出力端子Ｔｏｕｔ１の電圧を第１の電位（−１．５Ｖ）にするとともに第２の出力端子Ｔｏｕｔ２の電圧を第２の電位（３Ｖ）にするように機能する。
次に、図３に示すように、制御信号Ｖｃｔｌが“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化する。

このとき、第１のインバータＩＮＶ１は、第１の信号Ｓ１を“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化させる。さらに、第２のインバータＩＮＶ２は、第２の信号Ｓ２を“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化させる。

そして、第２のレベルシフト回路Ｌ２は、この第１、第２の信号Ｓ１、Ｓ２に応じて、第３の信号Ｓ３を“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化させ且つ第４の信号Ｓ４を“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化させる。

そして、第１のレベルシフト回路Ｌ１は、この第３、第４の信号Ｓ３、Ｓ４に応じて、第１の出力端子Ｔｏｕｔ１の電圧を第１の電位から第２の電位に変化させるとともに第２の出力端子Ｔｏｕｔ２の電圧を第２の電位から第１の電位に変化させる。

さらに、補助回路Ａは、既述の第１、第２の信号Ｓ１、Ｓ２に応じて、第１、第４の補助ＭＯＳトランジスタＭａ１、Ｍａ４をオンし、第２、第３の補助ＭＯＳトランジスタＭａ２、Ｍａ３をオフする。

これにより、補助回路Ａは、第１の出力端子Ｔｏｕｔ１の電圧を、第１の電位から、第１の電位と第２の電位との間の第３の電位（電源電圧Ｖｄｄ−順電圧Ｖｆ）まで、上昇させ、且つ、第２の出力端子Ｔｏｕｔ２の電圧を、第２の電位から、第１の電位と第２の電位との間の第４の電位（順電圧Ｖｆ）まで、降下させる。

すなわち、補助回路Ａは、第１の出力端子Ｔｏｕｔ１の電圧が第１の電位から上昇するのを補助し且つ第２の出力端子Ｔｏｕｔ２の電圧が第２の電位から降下するのを補助する。

次に、図４に示すように、制御信号Ｖｃｔｌが“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化する。

このとき、第１のインバータＩＮＶ１は、第１の信号Ｓ１を“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化させる。さらに、第２のインバータＩＮＶ２は、第２の信号Ｓ２を“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化させる。

そして、第２のレベルシフト回路Ｌ２は、この第１、第２の信号Ｓ１、Ｓ２に応じて、第３の信号Ｓ３を“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化させ且つ第４の信号Ｓ４を“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化させる。

そして、第１のレベルシフト回路Ｌ１は、この第３、第４の信号Ｓ３、Ｓ４に応じて、第１の出力端子Ｔｏｕｔ１の電圧を第２の電位から第１の電位に変化させるとともに第２の出力端子Ｔｏｕｔ２の電圧を第１の電位から第２の電位に変化させる。

さらに、補助回路Ａは、既述の第１、第２の信号Ｓ１、Ｓ２に応じて、第１、第４の補助ＭＯＳトランジスタＭａ１、Ｍａ４をオフし、第２、第３の補助ＭＯＳトランジスタＭａ２、Ｍａ３をオンする。

これにより、補助回路Ａは、第１の出力端子Ｔｏｕｔ１の電圧を、第２の電位から、第４の電位（順電圧Ｖｆ）まで、降下させ、且つ、第２の出力端子Ｔｏｕｔ２の電圧を、第１の電位から、第３の電位（電源電圧Ｖｄｄ−順電圧Ｖｆ）まで、上昇させる。

すなわち、補助回路Ａは、第１の出力端子Ｔｏｕｔ１の電圧が第２の電位から降下するのを補助し且つ第２の出力端子Ｔｏｕｔ２の電圧が第１の電位から上昇するのを補助する。

以上の半導体集積回路１００の動作により、入力電圧端子の電位に拘わらず、第１、第２の出力端子Ｔｏｕｔ１、Ｔｏｕｔ２の出力電圧ＯＵＴＡ、ＯＵＴＢをより確実に所定の値に切り替えることができる。すなわち、出力電圧ＯＵＴＡ、ＯＵＴＢにより制御されるスイッチ回路の切換性を向上することができる。

ここで、図５は、比較例の出力電圧と入力電圧との関係の一例を示す特性図である。また、図６は、比較例の入力電圧端子に流れる電流と入力電圧との関係の一例を示す特性図である。また、図７は、第１の実施形態に係る半導体集積回路１００の出力電圧ＯＵＴＡと電圧Ｖｐとの関係の一例を示す特性図である。また、図８は、第１の実施形態に係る半導体集積回路１００の第２の入力電圧端子Ｔｉｎ２に流れる電流と電圧Ｖｐとの関係の一例を示す特性図である。なお、図５から図８において、１０μｓのときに制御信号Ｖｃｔｌが変化している。また、比較例は、半導体集積回路１００から補助回路が省略された構成である。

図５、図６に示すように、補助回路を有さない比較例は、電圧Ｖｐが低下した場合（例えば、Ｖｐ＝１．０Ｖ、１．２Ｖの場合）、制御信号Ｖｃｔｌの変化による出力電圧の切り替わりが不十分である。

一方、図７、図８に示すように、第１の実施形態に係る半導体集積回路１００は、電圧Ｖｐが低下した場合（例えば、Ｖｐ＝１．０Ｖ、１．２Ｖの場合）においても、制御信号Ｖｃｔｌの変化により出力電圧が所定値以上に切り替わる。

ここで、図１に示す半導体集積回路１００が適用されるスイッチ装置の回路構成の一例について説明する。図９は、図１に示す半導体集積回路１００が適用されるスイッチ装置１０００の回路構成の一例を示す回路図である。

図９に示すように、スイッチ装置１０００は、複数の第１のスイッチ回路ＳＷ１と、複数の第２のスイッチ回路ＳＷ２と、複数の抵抗Ｒ１ａ、Ｒ１ｂ、Ｒ２ａ、Ｒ２ｂと、複数の半導体集積回路１００と、を備える。

複数の第１のスイッチ回路ＳＷ１は、共通端子ＴＡと入出力端子Ｔ１との間との間に直列に接続されている。同様に、複数の第１のスイッチ回路ＳＷ１は、共通端子ＴＡと入出力端子Ｔ２との間との間に直列に接続されている。同様に、複数の第１のスイッチ回路ＳＷ１は、共通端子ＴＡと入出力端子Ｔ４との間との間に直列に接続されている。

第１のスイッチ回路ＳＷ１は、図９に示すように、例えば、ｎＭＯＳトランジスタである。

抵抗Ｒ１ａは、第１のスイッチ回路ＳＷ１のソースとドレインとの間に接続されている。
抵抗Ｒ１ｂは、第１のスイッチ回路ＳＷ１のゲートと第１の出力端子Ｔｏｕｔ１との間に接続されている。
複数の第２のスイッチ回路ＳＷ２は、接地端子ＴＶ３と入出力端子Ｔ１との間に直列に接続されている。同様に、複数の第２のスイッチ回路ＳＷ２は、接地端子ＴＶ３と入出力端子Ｔ２との間に直列に接続されている。同様に、複数の第２のスイッチ回路ＳＷ２は、接地端子ＴＶ３と入出力端子Ｔ４との間に直列に接続されている。

第２のスイッチ回路ＳＷ２は、図９に示すように、例えば、ｎＭＯＳトランジスタである。

抵抗Ｒ２ａは、第２のスイッチ回路ＳＷ２のソースとドレインとの間に接続されている。
抵抗Ｒ２ｂは、第２のスイッチ回路ＳＷ２のゲートと第２の出力端子Ｔｏｕｔ２との間に接続されている。
各半導体集積回路１００は、制御信号Ｖｃｔｌ１〜Ｖｃｔｌ４に応じて、複数の第１のスイッチ回路ＳＷ１を制御する信号を第１の出力端子Ｔｏｕｔ１から複数の第１のスイッチ回路ＳＷ１のそれぞれのゲートに出力し且つ複数の第２のスイッチ回路ＳＷ２を制御する信号を第２の出力端子Ｔｏｕｔ２から複数の第２のスイッチ回路ＳＷ２のそれぞれのゲートに出力する。

ここで、既述のように、半導体集積回路１００は、入力電圧端子の電位に拘わらず、第１、第２の出力端子Ｔｏｕｔ１、Ｔｏｕｔ２の出力電圧ＯＵＴＡ、ＯＵＴＢをより確実に所定の値に切り替えることができる。

すなわち、スイッチ装置１０００に半導体集積回路１００を適用することにより、入力電圧（昇圧・降圧された電圧）Ｖｐ、Ｖｎの変動が発生した際にも高速に各スイッチ回路ＳＷ１、ＳＷ２の切り替え可能となる。

以上のように、本実施形態に係る半導体集積回路、および、スイッチ装置によれば、スイッチ回路の切換性を向上することができる。

第２の実施形態

この第２の実施形態では、第１の入力電圧端子Ｔｉｎ１が第１の電源端子ＴＶ１と共通である構成の一例について説明する。

図１０は、第２の実施形態に係る半導体集積回路２００の構成の一例を示す回路図である。なお、図１０において、図１の符号と同じ符号は、第１の実施形態と同様の構成を示す。上述のように、図１０においては、第１の入力電圧端子Ｔｉｎ１が第１の電源端子ＴＶ１と共通となっている。この図１０に示す半導体集積回路２００は、第１の実施形態に示す半導体集積回路１００と同様に、図９に示すスイッチ回路１０００に適用される。

図１０に示すように、この半導体集積回路２００は、第１のインバータＩＮＶ１と、第２のインバータＩＮＶ２と、第１のレベルシフト回路Ｌ１と、補助回路Ａとを備える。この半導体集積回路２００は、第１の実施形態と比較して、第２のレベルシフト回路Ｌ２が省略されている。

既述のように、第１の入力電圧端子Ｔｉｎ１は、第１の電源端子ＴＶ１と共通である。

第１の電源端子ＴＶ１は、第１の実施形態と同様に、電源電圧Ｖｄｄが供給されている。

また、第２の電源端子ＴＶ２は、第１の実施形態と同様に、接地電圧ＧＮＤが供給されている。

また、第１のインバータＩＮＶ１は、第１の実施形態と同様に、入力が制御端子ＴＣに接続されている。この第１のインバータＩＮＶ１は、制御信号Ｖｃｔｌが制御端子ＴＣを介して入力され、第１の信号Ｓ１を出力するようになっている。

また、第２のインバータＩＮＶ２は、第１の実施形態と同様に、入力が第１のインバータＩＮＶ１の出力に接続されている。この第２のインバータＩＮＶ２は、第１の信号Ｓ１が入力され、第２の信号Ｓ２を出力するようになっている。
第１のレベルシフト回路Ｌ１は、第１および第２の信号Ｓ１、Ｓ２に応じて、第１および第２の出力端子Ｔｏｕｔ１、Ｔｏｕｔ２の電圧を変化させるようになっている。

この補助回路Ａは、第１および第２の信号Ｓ１、Ｓ２に応じて、第１および第２の出力端子Ｔｏｕｔ１、Ｔｏｕｔ２の電圧の変化を補助するようになっている。

ここで、図１０に示すように、第１のレベルシフト回路Ｌ１は、第１の実施形態と同様に、第１導電型の第１のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ１と、第１導電型の第２のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ２と、第１導電型の第３のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ３と、第１導電型の第４のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ４と、第２導電型の第５のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ５と、第２導電型の第６のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ６と、第２導電型の第７のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ７と、第２導電型の第８のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ８と、を有する。

第１のＭＯＳトランジスタＭ１は、ソースが第１の入力電圧端子Ｔｉｎ１に接続され、ゲートが第１のインバータＩＮＶ１の出力に接続されている。

第２のＭＯＳトランジスタＭ２は、ソースが第１のＭＯＳトランジスタＭ１のドレインに接続され、ドレインが第１の出力端子Ｔｏｕｔ１に接続され、ゲートが第２のインバータＩＮＶ２の出力に接続されている。

第３のＭＯＳトランジスタＭ３は、ソースが第１の入力電圧端子Ｔｉｎ１に接続され、ゲートが第２のインバータＩＮＶ２の出力に接続されている。

第１ないし第４の補助ＭＯＳトランジスタＭａ１〜Ｍａ４、第１ないし第８のＭＯＳトランジスタＭ１〜Ｍ８は、それぞれ、バッグゲートがソースに接続されている。

半導体集積回路２００のその他の構成・機能は、第１の実施形態の半導体集積回路１００と同様である。

ここで、半導体集積回路２００の動作は、既述の第１の実施形態と同様である。

すなわち、第１のレベルシフト回路Ｌ１は、第１の実施形態と同様に、制御信号Ｖｃｔｌが第１の信号レベルから第２の信号レベルに変化する第１の場合には、第１の出力端子Ｔｏｕｔ１の電圧を第１の電位から第１の電位よりも高い第２の電位に変化させ且つ第２の出力端子Ｔｏｕｔ２の電圧を第２の電位から第１の電位に変化させる。

さらに、補助回路Ａは、既述の第１の場合には、第１の実施形態と同様に、第１の出力端子Ｔｏｕｔ１の電圧が第１の電位から上昇するのを補助し且つ第２の出力端子Ｔｏｕｔ２の電圧が第２の電位から降下するのを補助する。

一方、第１のレベルシフト回路Ｌ１は、制御信号Ｖｃｔｌが第２の信号レベルから第１の信号レベルに変化する第２の場合には、第１の実施形態と同様に、第１の出力電圧を第２の電位から第１の電位に変化させ且つ第２の出力端子Ｔｏｕｔ２の電圧を第１の電位から第２の電位に変化させる。

このように、第１のレベルシフト回路Ｌ１は、第１および第２の信号Ｓ１、Ｓ２に応じて、第１および第２の出力端子Ｔｏｕｔ１、Ｔｏｕｔ２の電圧を変化させる。

さらに、補助回路Ａは、既述の第２の場合には、第１の実施形態と同様に、第１の出力端子Ｔｏｕｔ１の電圧が第２の電位から降下するのを補助し且つ第２の出力端子Ｔｏｕｔ２の電圧が第１の電位から上昇するのを補助する。

以上の半導体集積回路２００の動作により、第１の実施形態と同様に、入力電圧端子の電位に拘わらず、第１、第２の出力端子Ｔｏｕｔ１、Ｔｏｕｔ２の出力電圧ＯＵＴＡ、ＯＵＴＢをより確実に所定の値に切り替えることができる。すなわち、出力電圧ＯＵＴＡ、ＯＵＴＢにより制御されるスイッチ回路の切換性を向上することができる。

すなわち、本実施形態に係る半導体集積回路、および、スイッチ装置によれば、第１の実施形態と同様に、スイッチ回路の切換性を向上することができる。

なお、実施形態は例示であり、発明の範囲はそれらに限定されない。

１００、２００半導体集積回路
１０００スイッチ装置
ＩＮＶ１第１のインバータ
ＩＮＶ２第２のインバータ
Ｌ１第１のレベルシフト回路
Ｌ２第２のレベルシフト回路
Ａ補助回路

Claims

制御信号に応じて、スイッチ回路を制御する信号を出力する半導体集積回路であって、
前記制御信号が第１の信号レベルから第２の信号レベルに変化する第１の場合には、第１の出力の電圧を第１の電位から前記第１の電位よりも高い第２の電位に変化させ且つ第２の出力の電圧を前記第２の電位から前記第１の電位に変化させ、一方、前記制御信号が前記第２の信号レベルから前記第１の信号レベルに変化する第２の場合には、前記第１の出力電圧を第２の電位から前記第１の電位に変化させ且つ前記第２の出力の電圧を前記第１の電位から前記第２の電位に変化させる第１のレベルシフト回路と、
前記第１の場合には、前記第１の出力の電圧が前記第１の電位から上昇するのを補助し且つ前記第２の出力の電圧が前記第２の電位から降下するのを補助し、一方、前記第２の場合には、前記第１の出力の電圧が前記第２の電位から降下するのを補助し且つ前記第２の出力の電圧が前記第１の電位から上昇するのを補助する補助回路と、を備えることを特徴とする半導体集積回路。
前記制御信号が入力され、第１の信号を出力する第１のインバータと、
前記第１の信号が入力され、第２の信号を出力する第２のインバータと、
前記第１の信号のレベルをシフトした第３の信号を出力し且つ前記第２の信号のレベルをシフトした第４の信号を出力する第２のレベルシフト回路と、をさらに備え、
前記第１のレベルシフト回路は、前記第３および第４の信号に応じて、前記第１および第２の出力の電圧を変化させ、
前記補助回路は、前記第１および第２の信号に応じて、前記第１および第２の出力の電圧の変化を補助することを特徴とする請求項１に記載の半導体集積回路。
前記制御信号が入力され、第１の信号を出力する第１のインバータと、
前記第１の信号が入力され、第２の信号を出力する第２のインバータと、
前記第１のレベルシフト回路は、前記第１および第２の信号に応じて、前記第１および第２の出力の電圧を変化させ、
前記補助回路は、前記第１および第２の信号に応じて、前記第１および第２の出力の電圧の変化を補助することを特徴とする請求項１に記載の半導体集積回路。
前記補助回路は、
ソースが第１の電源端子に接続され、ゲートが前記第１のインバータの出力に接続された第１導電型の第１の補助ＭＯＳトランジスタと、
アノードが前記第１の補助ＭＯＳトランジスタのドレインに接続され、カソードが前記第１の出力に接続された第１のダイオードと、
ソースが前記第１の電源端子に接続され、ゲートが前記第２のインバータの出力に接続された第１導電型の第２の補助ＭＯＳトランジスタと、
アノードが前記第２の補助ＭＯＳトランジスタのドレインに接続され、カソードが前記第２の出力に接続された第２のダイオードと、
ソースが第２の電源端子に接続され、ゲートが前記第１のインバータの出力に接続された第２導電型の第３の補助ＭＯＳトランジスタと、
カソードが前記第３の補助ＭＯＳトランジスタのドレインに接続され、アノードが前記第１の出力に接続された第３のダイオードと、
ソースが前記第２の電源端子に接続され、ゲートが前記第２のインバータの出力に接続された第２導電型の第４の補助ＭＯＳトランジスタと、
カソードが前記第４の補助ＭＯＳトランジスタのドレインに接続され、アノードが前記第２の出力に接続された第４のダイオードと、を有することを特徴とする請求項２または３に記載の半導体集積回路。
前記第１のレベルシフト回路は、
ソースが第１の入力電圧端子に接続された第１導電型の第１のＭＯＳトランジスタと、
ソースが前記第１のＭＯＳトランジスタのドレインに接続され、ドレインが前記第１の出力に接続され、ゲートが前記第２の電源端子に接続された第１導電型の第２のＭＯＳトランジスタと、
ソースが第１の入力電圧端子に接続された第１導電型の第３のＭＯＳトランジスタと、
ソースが前記第３のＭＯＳトランジスタのドレインに接続され、ドレインが前記第２の出力に接続され、ゲートが前記第２の電源端子に接続された第１導電型の第４のＭＯＳトランジスタと、
ドレインが前記第１の出力に接続され、ゲートが前記第１の電源端子に接続された第２導電型の第５のＭＯＳトランジスタと、
ドレインが前記第５のＭＯＳトランジスタのソースに接続され、ソースが前記第２の電源端子に接続された第２導電型の第６のＭＯＳトランジスタと、
ドレインが前記第２の出力に接続され、ソースが前記第６のＭＯＳトランジスタのゲートに接続され、ゲートが前記第５のＭＯＳトランジスタのゲートに接続された第２導電型の第７のＭＯＳトランジスタと、
ドレインが前記第７のＭＯＳトランジスタのソースに接続され、ソースが前記第２の電源端子に接続され、ゲートが前記第５のＭＯＳトランジスタのソースに接続された第２導電型の第８のＭＯＳトランジスタと、を有し、
前記第２のレベルシフト回路は、
ソースが前記第１の入力電圧端子に接続され、ゲートが前記第３のＭＯＳトランジスタのゲートに接続された第１導電型の第９のＭＯＳトランジスタと、
ソースが前記第９のＭＯＳトランジスタのドレインに接続され、ドレインが前記第１のＭＯＳトランジスタのゲートに接続され、ゲートが前記第２のインバータの出力に接続された第１導電型の第１０のＭＯＳトランジスタと、
ソースが前記第１の入力電圧端子に接続され、ゲートが前記第１のＭＯＳトランジスタのゲートに接続された第１導電型の第１１のＭＯＳトランジスタと、
ソースが前記第１１のＭＯＳトランジスタのドレインに接続され、ドレインが前記第９のＭＯＳトランジスタのゲートに接続され、ゲートが前記第１のインバータの出力に接続された第１導電型の第１２のＭＯＳトランジスタと、
ドレインが前記第１０のＭＯＳトランジスタのドレインに接続され、ソースが前記第２の電源端子に接続され、ゲートが前記第２のインバータの出力に接続された第２導電型の第１３のＭＯＳトランジスタと、
ドレインが前記第１２のＭＯＳトランジスタのドレインに接続され、ソースが前記第２の電源端子に接続され、ゲートが前記第１のインバータの出力に接続された第２導電型の第１４のＭＯＳトランジスタと、を有することを特徴とする請求項４に記載の半導体集積回路。
前記第１のレベルシフト回路は、
ソースが第１の入力電圧端子に接続され、ゲートが前記第１のインバータの出力に接続された第１導電型の第１のＭＯＳトランジスタと、
ソースが前記第１のＭＯＳトランジスタのドレインに接続され、ドレインが前記第１の出力に接続され、ゲートが前記第２のインバータの出力に接続された第１導電型の第２のＭＯＳトランジスタと、
ソースが第１の入力電圧端子に接続され、ゲートが前記第２のインバータの出力に接続された第１導電型の第３のＭＯＳトランジスタと、
ソースが前記第３のＭＯＳトランジスタのドレインに接続され、ドレインが前記第２の出力に接続され、ゲートが前記第２の電源端子に接続された第１導電型の第４のＭＯＳトランジスタと、
ドレインが前記第１の出力に接続され、ゲートが前記第１の電源端子に接続された第２導電型の第５のＭＯＳトランジスタと、
ドレインが前記第５のＭＯＳトランジスタのソースに接続され、ソースが前記第２の電源端子に接続された第２導電型の第６のＭＯＳトランジスタと、
ドレインが前記第２の出力に接続され、ソースが前記第６のＭＯＳトランジスタのゲートに接続され、ゲートが前記第５のＭＯＳトランジスタのゲートに接続された第２導電型の第７のＭＯＳトランジスタと、
ドレインが前記第７のＭＯＳトランジスタのソースに接続され、ソースが前記第２の電源端子に接続され、ゲートが前記第５のＭＯＳトランジスタのソースに接続された第２導電型の第８のＭＯＳトランジスタと、を有し、
前記第１の入力電圧端子は、前記第１の電源端子と共通であることを特徴とする請求項４に記載の半導体集積回路。
前記第１および第２の補助ＭＯＳトランジスタ、前記第１ないし第４のＭＯＳトランジスタ、前記第９ないし第１２のＭＯＳトランジスタは、ｐＭＯＳトランジスタであり、
前記第３および第４の補助ＭＯＳトランジスタ、前記第５ないし第８のＭＯＳトランジスタ、前記第１３および第１４のＭＯＳトランジスタは、ｎＭＯＳトランジスタであり、
前記第１の電源端子は、電源電圧が供給され、
前記第１の入力電圧端子は、前記電源電圧より高い電圧が供給され、
前記第２の電源端子は、接地電圧が供給され、
前記第２の入力電圧端子は、前記接地電圧より低い電圧が供給されることを特徴とする請求項５に記載の半導体集積回路。
前記第１および第２の補助ＭＯＳトランジスタ、前記第１ないし第４のＭＯＳトランジスタは、ｐＭＯＳトランジスタであり、
前記第３および第４の補助ＭＯＳトランジスタ、前記第５ないし第８のＭＯＳトランジスタは、ｎＭＯＳトランジスタであり、
前記第１の電源端子は、電源電圧が供給され、
前記第２の電源端子は、接地電圧が供給され、
前記第２の入力電圧端子は、前記接地電圧より低い電圧が供給されることを特徴とする請求項６に記載の半導体集積回路。
前記第１の信号レベルは、前記接地電圧であり、
前記第２の信号レベルは、前記電源電圧であることを特徴とする請求項１ないし８のいずれか一項に記載の半導体集積回路。
前記第１ないし第４の補助ＭＯＳトランジスタ、前記第１ないし第１４のＭＯＳトランジスタは、バッグゲートがソースに接続されていることを特徴とする請求項５または７に記載の半導体集積回路。
前記第１ないし第４の補助ＭＯＳトランジスタ、前記第１ないし第８のＭＯＳトランジスタは、バッグゲートがソースに接続されていることを特徴とする請求項６または８に記載の半導体集積回路。
前記第１および第２のインバータは、前記電源電圧により駆動することを特徴とする請求項２または３に記載の半導体集積回路。
補助回路は、
前記第１の場合には、前記第１および第２の信号に応じて、前記第１の出力の電圧を前記第１の電位から前記第１の電位と前記第２の電位との間の第３の電位まで上昇させ且つ前記第２の出力の電圧を前記第２の電位から前記第１の電位と前記第２の電位との間の第４の電位まで降下させ、
一方、前記第２の場合には、前記第１および第２の信号に応じて、前記第１の出力の電圧を前記第２の電位から前記第４の電位まで降下させ且つ前記第２の出力の電圧を前記第１の電位から前記第３の電位まで上昇させることを特徴とする請求項２または３に記載の半導体集積回路。
共通端子と入出力端子との間に直列に接続された複数の第１のスイッチ回路と、
接地端子と前記入出力端子との間に直列に接続された複数の第２のスイッチ回路と、
制御信号に応じて、前記複数の第１のスイッチ回路を制御する信号を第１の出力から前記複数の第１のスイッチ回路のそれぞれのゲートに出力し且つ前記複数の第２のスイッチ回路を制御する信号を第２の出力から前記複数の第２のスイッチ回路のそれぞれのゲートに出力する半導体集積回路と、を備え、
前記半導体集積回路は、
前記制御信号が第１の信号レベルから第２の信号レベルに変化する第１の場合には、前記第１の出力の電圧を第１の電位から前記第１の電位よりも高い第２の電位に変化させ且つ前記第２の出力の電圧を前記第２の電位から前記第１の電位に変化させ、一方、前記制御信号が前記第２の信号レベルから前記第１の信号レベルに変化する第２の場合には、前記第１の出力電圧を第２の電位から前記第１の電位に変化させ且つ前記第２の出力の電圧を前記第１の電位から前記第２の電位に変化させる第１のレベルシフト回路と、
前記第１の場合には、前記第１の出力の電圧が前記第１の電位から上昇するのを補助し且つ前記第２の出力の電圧が前記第２の電位から降下するのを補助し、一方、前記第２の場合には、前記第１の出力の電圧が前記第２の電位から降下するのを補助し且つ前記第２の出力の電圧が前記第１の電位から上昇するのを補助する補助回路と、を備えることを特徴とするスイッチ装置。