JP2014007252A - 半導体発光素子、および、半導体発光素子の製造方法 - Google Patents

Abstract

【課題】
本発明の目的は、従来よりも光取り出し効率が高い半導体発光素子を提供することにある。
【解決手段】
光取り出し効率が高い半導体発光素子は、支持基板上に形成され、所定の平面パターンを有する土手部を含む光反射層と、前記光反射層上に該光反射層の土手部を取り囲むように形成される、透光性を有する第１の電極と、前記第１の電極上に形成され、少なくとも、第１導電型を有する第１の半導体層、発光性を有する活性層、および、第２導電型を有する第２の半導体層が順次積層する半導体積層と、前記第２の半導体層上に選択的に形成される第２の電極と、を備え、前記光反射層の土手部は、平面視において前記第２の電極と重なる部分を含み、断面視において前記第１の電極から突出する部分を含み、前記活性層から放出させる光を、前記第２の半導体層の前記第２の電極が形成されていない領域へ反射する側壁面を有する。
【選択図】 図２

Description

本発明は、半導体発光素子、および、その製造方法に関する。

ＧａＮ（ガリウム・窒素）等の窒化物半導体を用いた発光ダイオード（ＬＥＤ）は、紫外光ないし青色光を発光でき、蛍光体を利用することにより白色光を出射することができる。高出力の白色光を出射することができるＬＥＤは、たとえば車両用灯具等、照明用光源として用いられる。

このような半導体発光素子は、少なくともｐ型半導体層、発光のための活性層、および、ｎ型半導体層が順次積層する半導体積層を有している。また、ｐ型半導体層表面には、発光領域のほぼ全域にわたってｐ側電極および光反射層が形成され、ｎ型半導体層表面には、選択的にｎ側電極が形成される。

ｎ側電極から注入される電子は、ｎ型半導体層中を平面方向に拡散しながら活性層に到達し、活性層においてｐ側電極から注入される正孔と再結合する。そして、この再結合にかかるエネルギが光（および熱）として放出される。活性層で発光した光は、一部は直接ｎ型半導体層表面に到達し、一部はｐ型半導体層側に配設された光反射層に反射した後、ｎ型半導体層表面に到達する。ｎ型半導体層表面に到達した光は、ｎ型半導体層表面のｎ側電極が配置されていない領域から半導体発光素子の外部に出射し、ｎ型半導体層表面のｎ側電極が配置されている領域ではｎ側電極によって吸収される。活性層で発光する光の強度に対するｎ型半導体層から取り出される光の強度の比率は、光取り出し効率と呼ばれる。半導体発光素子の光取り出し効率は、より高いことが望ましい。

半導体積層中を断面方向に流れる電流は、ｎ側電極とｐ側電極とが対向する領域（ｎ側電極の下方）に集中的に流れる。このため、ｎ側電極の下方で、活性層から発光する光の強度が最も大きくなる。しかしながら、この領域で発光する光の大部分は、ｎ側電極によって吸収されてしまうため、半導体発光素子の光取り出し効率向上に貢献しない可能性がある。

ｎ側電極の下方の位置にはｐ側電極を配置せずに、ｎ側電極の下方に電流が流れないようにした電極構造が、たとえば特許文献１，２において提案されている。このような電極構造を採用することにより、活性層における発光強度が比較的高くなる位置が、ｎ側電極の下方からその側方へずれる。そのため、当該位置から発光する光の大部分が、ｎ型半導体層のｎ側電極が配置されていない領域から取り出され、半導体発光素子の光取り出し効率が向上すると考えられる。

特開２００３−１３３５８８号公報 特開２０１１−１２９９２１号公報

本発明の目的は、従来よりも光取り出し効率が高い半導体発光素子を提供することにある。

本発明の主な観点によれば、支持基板上に形成され、所定の平面パターンを有する土手部を含む光反射層と、前記光反射層上に該光反射層の土手部を取り囲むように形成される、透光性を有する第１の電極と、前記第１の電極上に形成され、少なくとも、第１導電型を有する第１の半導体層、発光性を有する活性層、および、第２導電型を有する第２の半導体層が順次積層する半導体積層と、前記第２の半導体層上に選択的に形成される第２の電極と、を備え、前記光反射層の土手部は、平面視において前記第２の電極と重なる部分を含み、断面視において前記第１の電極から突出する部分を含み、前記活性層から放出させる光を、前記第２の半導体層の前記第２の電極が形成されていない領域へ反射する側壁面を有する半導体発光素子、が提供される。

本発明の他の観点によれば、ａ）成長基板上に、少なくとも、第１導電型を有する第１の半導体層、発光性を有する活性層、および、第２導電型を有する第２の半導体層が順次積層する半導体積層を成長する工程と、ｂ）前記半導体積層の第２の半導体層表面に、透光性を有し、所定の平面パターンを有する第１の電極を形成する工程と、ｃ）前記半導体積層の第２の半導体層表面の、前記第１の電極が形成されていない領域をエッチングして、該第２の半導体層表面に溝部を形成する工程と、ｄ）前記溝部を埋めるとともに、前記第１の電極を覆って光反射層を形成する工程と、ｅ）前記光反射層を、接合部材を介して支持基板上に固定し、前記半導体積層の第１の半導体層から前記成長基板を分離して、該第１の半導体層表面を露出する工程と、ｆ）露出した前記第１の半導体層表面に、平面視において前記溝部と重なる部分を有して、第２の電極を選択的に形成する工程と、を含む半導体発光素子の製造方法、が提供される。

従来よりも光取り出し効率が高い半導体発光素子が提供される。

および、 図１Ａおよび図１Ｂは、従来例による半導体発光素子を示す断面図および平面図であり、図１Ｃは、従来例による半導体発光素子の発光状態における表面観察写真であり、図１Ｄは、従来例による半導体発光素子のｎ側電極層近傍を示す断面図である。 図２Ａおよび図２Ｂは、第１の実施例による半導体発光素子を示す断面図、および、第１の実施例による半導体発光素子のｎ側電極層近傍を示す断面図である。 、 、 および、 図３Ａ〜図３Ｋは、第１の実施例による半導体発光素子を製造する様子を示す断面図である。 図４Ａ〜図４Ｃは、第２および第３の実施例による半導体発光素子、および、第３の実施例による半導体発光素子の変形例を示す断面図である。

図１Ａおよび図１Ｂは、従来例による半導体発光素子を示す断面図および平面図である。従来例による半導体発光素子は、図１Ａに示すように、主に、ｎ側電極層６０と、たとえばＧａＮ（ガリウム・窒素）系の半導体部材から構成される半導体積層５０と、ｐ側電極層４０と、光反射層３０と、を含む構成である。半導体積層５０は、少なくとも第１導電型であるｐ型の半導体層５１と、発光性を有する活性層５２と、第２導電型であるｎ型の半導体層５３と、を含む。なお、このような構成を有する半導体発光素子は、接合層２１，２２を介して、裏面にコンタクト層７０が形成された導電性を有する支持基板１２に支持される。

半導体積層５０は、活性層５２を挟むように、ｐ型半導体層５１とｎ型半導体層５３とが配置される構造を有する。ｐ型半導体層５１には、ｐ型ＧａＮが用いられ、ｐ型ドーパントとして、たとえばＭｇ（マグネシウム）が添加される。また、ｎ型半導体層５３には、ｎ型ＧａＮが用いられ、ｎ型ドーパントとして、たとえばＳｉ（シリコン）が添加される。なお、半導体積層５０の構成は、上記の３種類に限らず、発光効率を向上させるためにクラッド層、コンタクト層などを任意に挿入することも可能である。また、活性層２３を多層膜（多重量子井戸構造）で構成することも可能である。

ｎ型半導体層５３の外側（上側）表面には、光取り出し効率を向上させるため、微細凸凹構造層、いわゆるマイクロコーン構造層（ＭＣ層）５３ａが形成される場合もある。この場合、ＭＣ層５３ａを保護するため、ボンディングパッド部以外の領域に、透光性を有する保護膜６１が形成される。

ｐ型半導体層５１の外側（下側）表面には、ｐ側電極層４０および光反射層３０が形成される。ｐ側電極層４０は、ｐ型半導体層５１表面の、ｎ側電極層６０の下方領域を除く領域に形成される。ｐ側電極層４０は、透光性を有する部材、たとえばインジウム錫酸化物（ＩＴＯ）により構成される。

光反射層３０は、ｐ側電極層４０を覆うように形成され、活性層５２から放出される光を上方（ｎ型半導体層５３表面方向）へ反射する。光反射層３０は、ｐ側電極層４０が形成されていない領域（ｎ側電極層６０の下方領域）に配置される凸部３１ｚ、および、凸部３１ｚ以外の平坦部３２を含む。光反射層３０は、活性層５２で発光する光の波長に対して高反射率を有する部材、たとえばＡｇ（銀）ないしＡｇ合金により構成される。

光反射層３０の外側（下側）表面および側面には、光反射層３０のマイグレーションを抑制するため、キャップ層（ないし拡散防止層）が形成される場合もある。キャップ層は、光反射層３０のマイグレーションを抑制するとともに、自身によるマイグレーションが発生しにくい部材、たとえばＴｉ（チタン）やＰｔ（白金）等を含む積層構造により構成される。

ｎ側電極層６０は、ｎ型半導体層５３の外側（上側）表面に形成され、たとえば図１Ｂに示すように、全体的平面形状が梯子状になるように形成される。ｎ側電極層６０は、たとえばＴｉ（チタン）やＡｌ（アルミニウム）等を含む積層構造により構成される。なお、図１Ｂにおいて、ｎ側電極層６０は斜線模様で示されている。また、ｐ側電極層４０（図１Ａ参照）が形成されていない領域、ないし光反射層３０の凸部３１ｚは破線によって示されている。光反射層３０の凸部３１ｚは、平面視において、ｎ側電極層６０を包含するように形成される。または、少なくともｎ側電極層６０と重なる部分を有して形成される。

図１Ｃは、従来例による半導体発光素子の発光状態における表面観察写真である。図中において、梯子状に示される陰がｎ側電極層６０（図１Ｂ参照）に対応する。また、半導体積層５０上（ないしｎ型半導体層５３上，図１Ｂ参照）の、相対的に白く示されている領域が、発光強度が高い（輝度が明るい）領域に相当し、相対的に黒く示されている領域が、発光強度が低い（輝度が暗い）領域に相当している。この観察写真から、半導体積層表面のｎ側電極層に近い領域で比較的発光強度が高く、ｎ側電極層から離れている領域で比較的発光強度が低いことがわかる。

図１Ｄは、従来例による半導体発光素子のｎ側電極層６０近傍を示す断面図である。なお、図１Ｄでは、図１ＡにおけるＭＣ層５３ａおよび保護膜６１を省略している。

ｎ側電極層６０から注入される電子は、ｎ型半導体層５３中を平面方向に拡散しながら活性層５２に到達し、活性層５２においてｐ側電極層４０から注入される正孔と再結合する。そして、この再結合にかかるエネルギが光（および熱）として放出される。

このとき、半導体積層５０中をｐ側電極層４０からｎ側電極層６０に向かって電流Ｃが流れる。活性層５２における電流密度は、ｎ側電極層６０に近い位置で相対的に大きく、ｎ側電極層６０から離れるにしたがって小さくなる。すなわち、活性層５２における発光強度は、ｎ側電極層６０に近い位置で相対的に大きく、ｎ側電極層６０から離れるにしたがって小さくなる。活性層５２において、発光強度が最も大きくなる（電流密度が最も大きくなる）位置をＰ１とする。

活性層５２における位置Ｐ１で発光した光は、一部はｎ型半導体層５３表面側（図中上方）へ放出され、一部はｐ型半導体層５１表面側（図中下方）へ放出される。ｎ型半導体層５３表面側へ放出された光は、ｎ型半導体層５３表面のｎ側電極層６０に覆われていない領域から出射される（光Ｌ１）。

ｐ型半導体層５１表面側へ放出された光の一部は、たとえば光反射層３０の平坦部３２に反射された後に、ｎ型半導体層５３表面のｎ側電極層６０に覆われていない領域から出射される（光Ｌ２）。また、ｐ型半導体層５１表面側へ放出された光の一部は、たとえば光反射層３０の凸部３１ｚ上面に反射された後に、ｎ側電極層６０に吸収される（光Ｌ３ｃ）。

半導体発光素子の光取り出し効率を向上させるためには、発光強度が相対的に大きい光、特に位置Ｐ１から放出される光Ｌ３ｃを、ｎ側電極層６０に覆われていないｎ型半導体層５３表面からより多く出射させることが望ましい。本発明者は、ｎ側電極層６０によって吸収されてしまう光Ｌ３ｃを、ｎ側電極層６０に覆われていないｎ型半導体層５３表面からより多く取り出すことができる半導体発光素子の構造、特に光反射層の構造について検討を行った。

図２Ａは、第１の実施例による半導体発光素子を示す断面図である。この半導体発光素子は、光反射層３０の構造を除いて、従来例による半導体発光素子とほぼ同等の構成を有する。

第１の実施例による光反射層３０は、凸部３１ｚがｐ側電極層４０から突出するように形成される。つまり、光反射層３０の凸部３１ｚは、ｐ側電極層４０から突出する部分（突出部）３１ａを含む。突出部３１ａは、たとえば上方（ｎ型半導体層５３表面方向）に向かって徐々に幅が狭くなるテーパ状の断面形状を有する。ここで、凸部３１ｚおよび突出部３１ａを含む構成を土手部３１と呼ぶこことする。

図２Ｂは、第１の実施例による半導体発光素子のｎ側電極層６０近傍を示す断面図である。なお、図２Ｂでは、図２ＡにおけるＭＣ層５３ａおよび保護膜６１を省略している。

第１の実施例において、活性層５２における位置Ｐ１からｐ型半導体層５１表面側へ放出された光の一部は、土手部の突出部３１ａ側壁面に反射された後に、ｎ型半導体層５３表面のｎ側電極層６０に覆われていない領域から出射される（光Ｌ３ｅ）。第１の実施例による光反射層３０は、土手部にｐ側電極層４０から突出する突出部３１ａを含むため、従来例では土手部の凸部上面に反射してｎ側電極層に吸収される光（Ｌ３ｃ，図１Ｄ参照）が、土手部の突出部側壁面に反射してｎ型半導体層のｎ側電極が配置されていない領域から取り出される（光Ｌ３ｅ）。このような構造を有する光反射層を設けることにより、半導体発光素子の光取り出し効率を向上させることができると考えられる。

以下に、図３Ａ〜図３Ｋを参照して、第１の実施例による半導体発光素子の製造方法について説明する。なお、図中における各構成部材のサイズは、実際の比率とは異なっている。

最初に、半導体積層形成工程を行う。ＭＯＣＶＤ（有機金属化学気相成長）法を用いてＣ面サファイア成長基板１１上に、バッファ層および下地層を含む積層体５４と、第１の半導体層（ｎ型半導体層）５３、活性層５２、および第２の半導体層（ｐ型半導体層）５１で構成される半導体積層５０と、を積層し、図３Ａに示す光半導体エピウエハを得る。各層はＡｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１，０≦ｙ≦１）で表される窒化物半導体から成り、必要に応じてｎ型ドーパントとしてＳｉ、ｐ型ドーパントとしてＭｇなどを添加する。なお、半導体積層５０の構成は、上記の３種類に限らず、発光効率を向上させるためにクラッド層、コンタクト層などを任意に挿入することも可能である。また、活性層５２を多層膜（多重量子井戸構造）で構成することもできる。

次に、半導体エピウエハの素子化工程を行う。はじめにｐ型半導体層５１の活性化を行う。ｐ型半導体層５１は、成長過程に於いて膜中に水素が混入し、Ｍｇ−Ｈ（マグネシウム―水素）結合となっている。この様な状態では、ドーパントとしての機能を果たす事が出来ず、ｐ型半導体層５１は高抵抗化している。その為、ｐ型半導体層５１の水素を膜中より追い出す活性化工程が必要となる。具体的には、熱処理炉を用いて真空又は不活性ガス雰囲気中にて４００℃以上の熱処理を行う。

次に、図３Ｂに示すように、ｐ型半導体層５１表面全面に、ＲＦスパッタ法を用いて膜厚約１５ｎｍ程度のＩＴＯ膜４０を形成する。その後、ＩＴＯ膜４０表面全面に、スピンコート法などを用いてレジスト材料を塗布し、９０℃・９０秒間の熱処理を行って、レジスト膜４１を形成する。実施例では、レジスト材料に東京応化工業社製ＯＦＰＲ８００を使用した。

次に、所望パターンのフォトマスクを用いて、レジスト膜４１の露光・現像処理を行う。その後、１１０℃・５分間のポストベーク処理を行い、図３Ｃに示すパターニングされたレジスト膜４１を形成する。実施例では、パターニングされたレジスト膜４１が、上方に向かって徐々に幅が狭くなるテーパ状の断面形状になるように形成した。また、そのレジスト膜４１のテーパ角θ（レジスト膜４１の底面に対する側壁面の角度）が、約６０°になるように形成した。なお、本実施例の条件において、たとえば１３０℃・５分間のポストベーク処理を行うと、レジスト膜４１のテーパ角θは約４０°程度となる。また、レジスト膜４１の断面形状は、レジスト材料やパターンサイズ等によって変わってくるため、適宜ポストベーク処理条件を調整することが好ましい。

次に、図３Ｄに示すように、一般的に用いられるＩＴＯ用エッチャントを用いて、ＩＴＯ膜４０をウエットエッチングし、レジスト膜４１のパターンに対応するパターンにＩＴＯ膜４０を成形する。なお、この際、ＩＴＯ膜４０のサイドエッチングも進行するため、ＩＴＯ膜４０のパターンサイズは、レジスト膜４１のパターンサイズよりも小さくなる。そして、レジスト膜４１の周縁部は、ＩＴＯ膜４０から庇状にはみ出した状態（庇部４１ａ）となる。実施例では、ＩＴＯ膜４０のサイドエッチング幅（レジスト膜４１の庇部４１ａの長さ）を、約０．１５μｍ程度とした。以上により、パターニングされたＩＴＯ膜、つまりｐ側電極層４０が形成される。

続けて、図３Ｅに示すように、反応性イオンエッチング（ＲＩＥ）法を用いて、ｐ型半導体層５１をエッチングし、ｐ型半導体層５１表面に溝部５１ａを形成する。実施例では、ＲＩＥ条件を、反応ガスＣｌ_２（塩素），反応ガス流量約１００ＳＣＣＭ，反応容器内圧力約１Ｐａ，ソース／バイアス電力約５００Ｗ／５０Ｗ，エッチング時間約５０秒とした。このＲＩＥ条件におけるｐ型半導体層５１のエッチングレートは約１６０ｎｍ／ｍｉｎ程度であり、エッチングされるｐ型半導体層５１（溝部５１ａ）の深さは約１３０ｎｍ程度となる。なお、エッチングによりｐ型半導体層５１表面に形成された溝部５１ａの底面および側面の表面粗さ（表面モフォロジ）は、ｐ型半導体層５１のエッチングされていない領域の表面粗さよりも改善されている。

このようなＲＩＥ処理では、ｐ型半導体層５１がエッチングされるとともに、レジスト膜４１も同時にエッチングされる。図３Ｅでは、エッチングされる前のレジスト膜が破線によって示されている。実施例のＲＩＥ条件におけるレジスト膜４１のエッチングレートは、ｐ型半導体層５１のエッチングレートとほぼ同等の約１６０ｎｍ／ｍｉｎである。

このようなＲＩＥ処理において、最初に、ｐ型半導体層５１のレジスト膜４１（特に庇部４１ａ）によりマスクされていない領域（庇部４１ａの陰になっていない領域）がエッチングされる。ＲＩＥ処理が進行するにしたがって、レジスト膜４１もエッチングされ、ｐ型半導体層５１の庇部４１ａによりマスクされていた領域が徐々に露わになる。そして、ｐ型半導体層５１の庇部４１ａによるマスクから露わになった領域が順次エッチングされていく。

実施例において、レジスト膜４１のエッチングレートと、ｐ型半導体層５１のエッチングレートとはほぼ同等である。したがって、エッチングにより残されたｐ型半導体層５１は、レジスト膜４１のテーパ角とほぼ同等のテーパ角θ（約６０°）を有するテーパ状の断面形状となる。逆に、ｐ型半導体層５１表面に形成される溝部５１ａは、下方（成長基板１１表面方向）に向かって徐々に幅が狭くなるテーパ状の断面形状となる。

なお、ＲＩＥ処理における反応ガス流量ないしバイアス電力等を制御することにより、エッチングにより残されるｐ型半導体層５１の断面形状、ないし、溝部５１ａの断面形状を調整することができる。たとえば、反応ガス流量を増やす、ないし、バイアス電力を下げると、ｐ型半導体層のエッチングレートがレジスト膜のエッチングレートよりも大きくなり、エッチングにより残されるｐ型半導体層５１のテーパ角が、レジスト膜４１のテーパ角よりも大きくなる。また、反応ガス流量を減らす、ないし、バイアス電力を上げると、ｐ型半導体層のエッチングレートがレジスト膜のエッチングレートよりも小さくなり、エッチングにより残されるｐ型半導体層５１のテーパ角が、レジスト膜４１のテーパ角よりも小さくなる。さらに、ＲＩＥ処理中に、反応ガス流量ないしバイアス電力を連続的に変化させることにより、エッチングにより残されるｐ型半導体層５１の側壁面を円弧状に膨らませて（ないし窪ませて）形成することも可能である。

以上より、ｐ型半導体層５１表面に溝部５１ａが形成される。なお、レジスト膜４１は、ｐ型半導体層５１表面に溝部５１ａが形成された後に、除去される。

次に、図３Ｆに示すように、電子ビーム蒸着法を用いて、ｐ型半導体層５１の溝部を埋めるとともに、ｐ側電極層４０を覆うように、光反射層３０を形成する。実施例では、光反射層３０に銀を用い、ｐ型半導体層５１の溝部底面からの膜厚が約１５０ｎｍになるように形成した。なお、ｐ型半導体層５１の溝部に埋め込まれた光反射層３０は、最終的に製造される半導体発光素子の、光反射層３０における土手部３１（ないし突出部３１ａ,図２Ａ参照）に対応する。

続けて、電子ビーム蒸着法を用いて、Ｔｉ（チタン）５０ｎｍ／Ｐｔ（白金）２００ｎｍ／Ａｕ（金）１２００ｎｍの積層構造からなる接合層２２を形成する。その後、たとえばＲＩＥ法を用いて、成長基板１１上に形成された、半導体積層５０、ｐ側電極層４０、および光反射層３０が順次積層する積層構造体を、所望の半導体発光素子サイズに区画し、素子分離を行う。

次に、図３Ｇに示すように、成長基板１１上に形成された積層構造体と、支持基板１２とを貼り合わせる。支持基板１２としては、例えば、ｎ型のＳｉ，ＳｉＣ（シリコン・炭素）を用いることができる。支持基板１２の一方の面には、接合層２１が形成されている。接合層２１としては、Ａｕ（金）およびＳｎ（錫）の交互積層を用いることができる。なお、接合層２１は、金および錫に限るものではない。

一方の面に接合層２１が形成された支持基板１２を準備し、成長基板１１側の接合層２２と支持基板１２側の接合部材２１とを重ねあわせ、ウエハーボンダー装置を用いて加熱加圧し、接合界面をＡｕＳｎ共晶化して接合する。実施例では、例えば、３５０ｋｇの加圧、３２０℃の加熱にて、５分間接合を行う（熱圧着）。これにより、支持基板１２上に、光反射層３０、ｐ側電極層４０、および半導体積層５０が順次積層する積層構造体が固定される。

次に、成長基板剥離工程を行う。この工程では、半導体積層が成長していない側の成長基板１１裏面より、例えば、エキシマレーザ光の様なＧａＮが分解するエネルギを有する高出力パルスレーザ光を照射して、成長基板１１を半導体積層５０より分離するＬＬＯ（レーザリフトオフ）法を用いる。レーザには、たとえば、照射エネルギが約８００ｍＪ／ｃｍ^２であり、波長が約２４８ｎｍであるＫｒＦ（クリプトン・フッ素）エキシマレーザを用いる。

図３Ｈに示すように、成長基板１１の裏面よりエキシマレーザを照射して、バッファ層および下地層からなる積層体５４の一部を分解させ、成長基板１１と半導体積層５０とを分離し、図３Ｉに示す状態とする。レーザリフトオフにより発生したＧａ（ガリウム）を熱水などで除去し、その後塩酸で表面処理する。これにより、ｎ型半導体層５３が露出する。表面処理には窒化物半導体をエッチングできるものであればよく、リン酸、硫酸、水酸化カリウム、水酸化ナトリウムなどの酸やアルカリなどの薬剤も用いることができる。また、表面処理はアルゴンプラズマや塩素系プラズマを用いたドライエッチングや、研磨などで行ってもよい。さらに、ｎ型半導体層５３の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）研磨装置等を用いて平滑化し、レーザ痕やレーザーダメージ層を除去する。

次に、図３Ｊに示すように、露出したｎ型半導体層５３表面に、ＭＣ層５３ａを形成する。ＭＣ層５３ａは、ＴＭＡＨ（水酸化フェニルトリメチルアンモニウム）やＫＯＨ（水酸化カリウム）等による薬液処理や、ＲＩＥ処理などで形成することができる。実施例では、ＴＭＡＨを用いて、厚さ約１μｍ程度のＭＣ層５３ａを形成した。

続けて、ｎ型半導体層５３（ＭＣ層５３ａ）表面に、所望パターンのｎ側電極６０、および、ｎ側電極６０が形成されない領域に保護膜６１を形成する。保護膜６１は、たとえばスパッタ法ないし電子ビーム蒸着法などにより形成することができる。実施例では、スパッタ法を用いて厚さ３００ｎｍ程度の二酸化シリコンを形成した。また、ｎ側電極層６０は、たとえばリフトオフ法等を用いて形成することができる。実施例では、チタン１ｎｍ／アルミニウム２００ｎｍ／チタン１００ｎｍ／白金２００ｎｍ／金２５００ｎｍの積層電極を形成した。なお、ｎ側電極層６０は、平面視において、少なくとも光反射層３０の土手部３１（ｐ型半導体層５１表面に形成した溝部５１ａに対応する部分）と重なるように形成される。より好ましくは、ｎ側電極層６０が、平面視において、光反射層３０の土手部３１に包含されるように形成する（図１Ｂ参照）。

次に、図３Ｋに示すように、支持基板１２を研削研磨処理により薄片化し、その後、薄片化した支持基板１２裏面にコンタクト層７０を形成する。コンタクト層７０は、例えば、電子ビーム真空蒸着法を用いて、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕを順次成膜することにより形成する。なお、それぞれの膜厚は、例えば、約８０／１２０／１５０／２００ｎｍとする。

最後に、支持基板１２をレーザスクライブ又は、ダイシングにより分割する。以上により、第１の実施例による半導体発光素子が完成する。なお、青色ＧａＮの発光素子を白色化するには発光素子を封止充填する樹脂に黄色の蛍光体を入れる。

図４Ａは、第２の実施例による半導体発光素子を示す断面図である。この半導体発光素子は、光反射層の土手部、特にその突出部の形状を除いて、第１の実施例による半導体発光素子とほぼ同等の構造を有する。

光反射層の土手部、特にその突出部の断面形状は、第１の実施例のような上方に向かって徐々に幅が狭くなるテーパ状に限らず、矩形状などであってもかまわない。つまり、光反射層の土手部が、活性層から放出させる光を、ｎ型半導体層のｎ側電極層が形成されていない領域へ反射する側壁面を有していれば、どのような形状であってもかまわない。

だたし、土手部の突出部の断面形状は、図４Ａに示すように、その側壁面が円弧状に窪んだ形状であることが望ましい。つまり、光反射層３０の土手部３１、特にその突出部３１ｂの側壁面の形状は、活性層５２において発光強度が最も大きくなる位置Ｐ１で発光した光の、ｎ型半導体層５３表面側へ放出される光（光Ｌ１と呼ぶこととする，図１Ｄ参照）と、ｐ型半導体層５１表面側へ放出される光が突出部３１ｂにより反射してｎ型半導体層５３表面側へ伝播する光（光Ｌ３ｅと呼ぶこととする，図２Ｂ参照）と、が強め合って干渉する形状であることが望ましい。ここで、活性層５２において発光強度が最も大きくなる位置Ｐ１から、突出部３１ｂの側壁面までの距離をＤとする。

本実施例において、活性層５２（窒化物半導体）から放出される光の波長λ_０は、約４５５ｎｍである。半導体積層５０（窒化物半導体）の実効的な屈折率ｎは約２．４であり、半導体積層５０中を伝播する、活性層５２から放出された光の波長λは、約１８９．６ｎｍ（＝λ_０／ｎ）である。光Ｌ１と光Ｌ３ｅとが強め合って干渉する条件は、Ｄ＝（２ｍ＋１）λ／４（ｍは０以上の整数）である。したがって、本実施例の場合には、位置Ｐ１から突出部３１ｂの側壁面までの距離Ｄが、４７．４ｎｍ（ｍ＝０の場合）ないし１４２．２ｎｍ（ｍ＝１の場合）等になるように、突出部３１ｂの側壁面を形成することが望ましい。突出部３１ｂ（土手部）をこのような形状にすることにより、活性層５２における位置Ｐ１で発光する光が、効率的にｎ型半導体層５３表面から出射されることになるであろう。

なお、突出部３１ｂの側壁面の形状は、第１の実施例で示した半導体発光素子の製造方法において、ｐ型半導体層５１にＲＩＥ処理を施して溝部５１ａを形成する際に、反応ガス流量やバイアス電力等を制御することにより調整することができる（図３Ｅ参照）。第２の実施例による溝部（突出部３１ｂ）は、たとえば、レジスト膜４１のエッチングレートに対するｐ型半導体層５１のエッチングレートの比率を、１．５から０．１に段階的に変化させることにより形成することができる。

図４Ｂは、第３の実施例による半導体発光素子を示す断面図である。この半導体発光素子は、光反射層の土手部、特にその突出部の形状を除いて、第１の実施例による半導体発光素子とほぼ同等の構造を有する。

図４Ｂに示すように、光反射層３０の土手部３１、特にその突出部３１ｃは、平坦部３２（たとえば銀）と異なる部材（たとえば二酸化シリコン）により構成されていてもかまわない。また、突出部３１ｃが、ｐ型半導体層５１および活性層５２を貫通するように形成されていてもかまわない。突出部３１ｃが、ｐ型半導体層５１および活性層５２を貫通して、より高く形成されることにより、活性層５２で発光するより多くの光が、ｎ側電極層６０に吸収されずに、ｎ型半導体層５３のｎ側電極層６０が形成されていない領域へ反射されることになるであろう。

本発明者は、第３の実施例による半導体発光素子の光取り出し効率と、光反射層に突出部が形成されていない従来例による半導体発光素子（図１Ａ参照）の光取り出し効率と、を測定し、それらの比較・検討を行った。その結果、第３の実施例の光取り出し効率が、従来例の光取り出し効率よりも４％程度高くなることがわかった。これらの測定結果から、従来例ではｎ側電極層に吸収されてしまう光が、第３の実施例ではｎ側電極層が配置されていないｎ型半導体表面から効率的に取り出せている、と考えることができる。

図４Ｃは、第３の実施例による半導体発光素子の変形例を示す断面図である。光反射層３０の突出部３１ｃは、図４Ｂに示す突出部よりもさらに高く形成されていてもかまわないし、一部のみがその他の部分とは異なる部材で構成されていてもかまわない。なお、突出部３１ｃが活性層５２を貫通して形成される場合には、活性層５２の電気的短絡を防止するため、少なくとも突出部３１ｃの活性層５２に対応する部分を絶縁部材３１ｄにより構成することが必要であろう。

以上、本発明を実施するための形態について説明したが、本発明はこれらに制限されるものではない。たとえば、第２の実施例と第３の実施例を組み合わせて、円弧状の側壁面を有する土手部が、ｐ型半導体層および活性層を貫通するように形成してもかまわない。その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

１１ 成長基板、
１２ 支持基板、
２１，２２ 接合部材、
３０ 光反射層、
３１ 土手部、
３１ａ〜３１ｃ 突出部、
３１ｄ 絶縁部材、
３１ｚ 凸部、
３２ 平坦部、
４０ ｐ側電極層、
４１ レジスト膜、
４１ａ 庇部、
５０ 半導体積層、
５１ ｐ型半導体層、
５１ａ 溝部、
５２ 活性層、
５３ ｎ型半導体層、
５３ａ マイクロコーン構造層、
５４ 積層体、
６０ ｎ側電極層、
６１ 保護膜、
７０ コンタクト層。

Claims (8)

1. 支持基板上に形成され、所定の平面パターンを有する土手部を含む光反射層と、
   前記光反射層上に該光反射層の土手部を取り囲むように形成される、透光性を有する第１の電極と、
   前記第１の電極上に形成され、少なくとも、第１導電型を有する第１の半導体層、発光性を有する活性層、および、第２導電型を有する第２の半導体層が順次積層する半導体積層と、
   前記第２の半導体層上に選択的に形成される第２の電極と、
   を備え、
   前記光反射層の土手部は、平面視において前記第２の電極と重なる部分を含み、断面視において前記第１の電極から突出する部分を含み、前記活性層から放出させる光を、前記第２の半導体層の前記第２の電極が形成されていない領域へ反射する側壁面を有する、
   半導体発光素子。
2. 前記光反射層の土手部は、断面視において上方に向かって徐々に幅が狭くなる形状を有する請求項１記載の半導体発光素子。
3. 前記光反射層の土手部は、円弧状に窪んだ側壁面を有する請求項２記載の半導体発光素子。
4. 前記光反射層の土手部は、断面視において、前記第１の半導体層および活性層を貫通する形状を有し、少なくとも前記活性層に対応する部分が絶縁部材を含む請求項１〜３いずれか１項記載の半導体発光素子。
5. 前記光反射層の土手部は、平面視において、前記第２の電極を包含する平面パターンを有する請求項１〜４いずれか１項記載の半導体発光素子。
6. ａ）成長基板上に、少なくとも、第１導電型を有する第１の半導体層、発光性を有する活性層、および、第２導電型を有する第２の半導体層が順次積層する半導体積層を成長する工程と、
   ｂ）前記半導体積層の第２の半導体層表面に、透光性を有し、所定の平面パターンを有する第１の電極を形成する工程と、
   ｃ）前記半導体積層の第２の半導体層表面の、前記第１の電極が形成されていない領域をエッチングして、該第２の半導体層表面に溝部を形成する工程と、
   ｄ）前記溝部を埋めるとともに、前記第１の電極を覆って光反射層を形成する工程と、
   ｅ）前記光反射層を、接合部材を介して支持基板上に固定し、前記半導体積層の第１の半導体層から前記成長基板を分離して、該第１の半導体層表面を露出する工程と、
   ｆ）露出した前記第１の半導体層表面に、平面視において前記溝部と重なる部分を有して、第２の電極を選択的に形成する工程と、
   を含む半導体発光素子の製造方法。
7. 前記工程ｂ）は、
   前記半導体積層の第２の半導体層表面に、前記第１の電極を一様に形成する工程と、
   前記第１の電極上に、所定の平面パターンを有するレジスト膜を形成する工程と、
   前記第１の電極の、前記レジスト膜に覆われていない領域、および、前記レジスト膜の周縁部にかかる領域をエッチングして、前記第１の電極を成形するとともに、該第１の電極から前記レジスト膜の周縁部がはみ出した状態にする工程と、
   を含み、
   前記工程ｃ）は、
   前記第１の電極からはみ出した前記レジスト膜の周縁部をエッチングしながら、前記第２の半導体層をエッチングすることにより、前記溝部を深さ方向に向かって徐々に幅が狭くなるように形成する工程と、
   を含む請求項６記載の半導体発光素子の製造方法。
8. 前記工程ｃ）において、エッチング条件を変化させながら、前記レジスト膜の周縁部、および、前記第２の半導体層をエッチングして、前記溝部を形成する請求項７記載の半導体発光素子の製造方法。