JP2014017731A - 電圧制御発振器およびｐｌｌ回路 - Google Patents

Abstract

【課題】 出力を広帯域に可変させた場合でも、位相雑音の劣化を防止する電圧制御発振器と、この電圧制御発振器を用いたＰＬＬ回路とを提供する。
【解決手段】 基準信号と出力信号との位相差に応じた信号を出力するＰＬＬ部２と、ＰＬＬ部２が出力する信号を基に生成された制御電圧を入力とすると共に、この制御電圧に応じた周波数の信号を発振する電圧制御発振器４とを含む構成のＰＬＬ回路であって、ＰＬＬ部２からのアンロック検出信号とスリーステート出力信号とを基に、発振の周波数バンドを切り替えるための切替信号を生成し、生成した切替信号を電圧制御発振器４に送る、積分器５および判定部６から成る判定手段を備える。
【選択図】 図１

Description

この発明は、外部から入力される制御電圧に応じて発振する電圧制御発振器と、この電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）を利用したＰＬＬ回路（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ：位相同期回路）に関する。

電圧制御発振器を内部に備えるＰＬＬ回路は、基準となる周波数との比較により所定周波数の信号を出力する。こうしたＰＬＬ回路は、携帯端末の周波数切り替え等に使用されている。

従来のＰＬＬ回路を図７に示す。図７のＰＬＬ回路は、基準信号発生部２０１と、ＰＬＬ部２０２と、ループフィルタ２０３と、電圧制御発振器（ＶＣＯ）２０４とを備えている。基準信号発生部２０１は、周波数の基準となる信号を生成し、ＲＥＦ信号として出力する。ＰＬＬ部２０２は、電圧制御発振器２０４からの出力信号（以下、「ＶＯＣ出力信号」という）と、基準信号発生部２０１からのＲＥＦ信号とを入力とする。そして、ＰＬＬ部２０２の位相検出器（図示を省略）は、ＲＥＦ信号とＶＣＯ出力信号との位相を比較する。位相比較器は、ＲＥＦ信号に比べてＶＯＣ出力信号の位相が進んでいる場合に、進相信号をハイレベルにし、逆の場合には遅相信号をハイレベルにする。この後、ＰＬＬ部２０２のチャージポンプ（図示を省略）は、位相比較器が出力する進相信号と遅相信号とを１つの信号とし、この信号をＣＰ出力信号として出力する。

ループフィルタ２０３は、ＰＬＬ部２０２のチャージポンプが出力するＣＰ出力信号の高周波成分を遮断して直流の制御電圧を生成する。そして、ループフィルタ２０３は、生成した制御電圧を電圧制御発振器２０４に出力する。電圧制御発振器２０４は、ループフィルタ２０３からの制御電圧に応じた周波数の信号を発振し、この信号をＶＯＣ出力信号として出力する。

こうしたＶＯＣ出力信号を出力する電圧制御発振器２０４は、例えば図８に示すように、可変容量ダイオード２０４Ａと、コンデンサ２０４Ｂ、２０４Ｃ、２０４Ｅと、コイル２０４Ｄと、発振部２０４Ｆとを備えている。

電圧制御発振器２０４の可変容量ダイオード２０４Ａは、ループフィルタ２０３から出力される制御電圧に応じて、容量を変える可変容量素子である。こうした可変容量ダイオード２０４Ａとして、バリキャップなどがある。電圧制御発振器２０４では、可変容量ダイオード２０４Ａと、コンデンサ２０４Ｂ、２０４Ｃとコイル２０４Ｄとにより共振回路が形成されている。発振部２０４Ｆは、この共振回路の共振周波数で発振する。そして、発振部２０４Ｆは、発振により生成した発振電圧をＶＯＣ出力信号として出力する。なお、コンデンサ２０４Ｅは、共振回路と発振部２０４Ｆとを接続する直流阻止用のコンデンサである。

通常、電圧制御発振器２０４とＰＬＬ部２０２との間には、分周器が接続されている。ＰＬＬ回路は、基準信号発生部２０１のＲＥＦ信号を基にして、分周比に応じた所定周波数の電圧を、ＶＯＣ出力信号として出力する。こうしたＰＬＬ回路には、位相雑音の劣化を防ぐものなど、各種のものがある（例えば、特許文献１参照。）。なお、位相雑音は、電圧制御発振器２０４が発振する周波数の信号に対して、不要成分の周波数がどの程度含まれるかを示す値である。

特開２０１０−２３３０７８号公報

ところで、先に述べたＰＬＬ回路（図８）の電圧制御発振器２０４や文献１で用いられている電圧制御発振器には、次の課題がある。従来の電圧制御発振器で、ＶＯＣ出力信号を広帯域に可変する場合には、可変容量ダイオードによる容量可変比を増加させるために、例えば図８のコンデンサ２０４Ｂに相当する固定容量値を増加させていた。このような広帯域化では、可変容量ダイオード２０４Ａの可変比で周波数可変幅が制約される上に、可変容量ダイオード２０４Ａの低Ｑ特性により、位相雑音が大幅に劣化する、という課題がある。

この発明の目的は、前記の課題を解決し、出力を広帯域に可変させた場合でも、位相雑音の劣化を防止する電圧制御発振器と、この電圧制御発振器を用いたＰＬＬ回路とを提供することにある。

前記の課題を解決するために、請求項１の発明は、制御電圧に応じて共振周波数を調整する共振回路と、前記共振回路の共振周波数の信号で発振する発振回路とを備えている電圧制御発振器において、前記共振回路のコンデンサおよび前記発振回路の帰還用コンデンサの中で、前記共振回路のインダクタンス素子に対して並列に接続されているコンデンサを少なくとも含むコンデンサを、容量値が変わる可変コンデンサにし、前記可変コンデンサの容量値を、入力された切替信号に応じて切り替える、ことを特徴とする電圧制御発振器である。

請求項１の発明では、電圧制御発振器は共振回路と発振回路とを備えている。この電圧制御発振器において、共振回路のコンデンサおよび発振回路の帰還用コンデンサの中で、共振回路のインダクタンス素子に並列に接続されているコンデンサを少なくとも含むコンデンサを、容量値が変わる可変コンデンサにして、可変コンデンサの容量値を、入力された切替信号に応じて切り替える。

請求項２の発明は、請求項１に記載の電圧制御発振器において、前記共振回路の中で、前記制御電圧で容量が変化する可変容量ダイオードに対して直列に接続されている可変コンデンサと、前記共振回路のインダクタンス素子に対して並列に接続されている可変コンデンサとは高いＱ値を持つ、ことを特徴とする。

請求項３の発明は、基準信号と出力信号との位相差に応じた信号を出力するＰＬＬ部と、前記ＰＬＬ部が出力する信号を基に生成された制御電圧を入力とすると共に、この制御電圧に応じた周波数の信号を発振する、請求項１または２に記載の電圧制御発振器とを含む構成のＰＬＬ回路であって、前記ＰＬＬ部からのアンロック検出信号とスリーステート出力信号とを基に、発振の周波数バンドを切り替えるための切替信号を生成し、生成した切替信号を前記電圧制御発振器に送る判定手段を備えることを特徴とするＰＬＬ回路である。

請求項３の発明では、ＰＬＬ回路は、ＰＬＬ部と電圧制御発振器とを含む構成である。このＰＬＬ回路において、判定手段は、ＰＬＬ部からのアンロック検出信号とスリーステート出力信号とを基に、発振の周波数バンドを切り替えるための切替信号を生成する。この後、判定手段は、生成した切替信号を電圧制御発振器に送る。

請求項４の発明は、請求項３に記載のＰＬＬ回路において、前記判定手段は、前記ＰＬＬ部からのアンロック検出信号がアンロックの状態の場合に、スリーステート出力信号を基に周波数バンドを切り上げるか切り下げるかの切替信号を生成する、ことを特徴とする。

請求項１の発明によれば、少なくとも共振回路のインダクタンス素子に対して並列に接続されているコンデンサを可変コンデンサにしたことにより、制御電圧に応じて容量値が変わる共振回路の可変容量ダイオードの可変比によらずに、電圧制御発振器の広帯域化が可能である。

請求項２の発明によれば、共振回路の可変容量ダイオードに直列に接続されている可変コンデンサと、共振回路のインダクタンス素子に並列に接続されている可変コンデンサに
高いＱ値のものを用いることで、低位相雑音特性を実現することができる。

請求項３の発明によれば、電圧制御発振器の周波数バンドを切り替えることにより、ＰＬＬ回路の広帯域化を可能にする。また、この発明によれば、ＰＬＬループだけで、周波数バンドの制御が可能である。

請求項４の発明によれば、ＰＬＬ部からのアンロック検出信号がアンロックの状態の場合にだけ、スリーステート出力信号を基に切替信号を生成するので、処理の簡単化が可能である。

この発明の実施の形態１によるＰＬＬ回路を示すブロック図である。 判定処理の一例を示すフローチャートである。 電圧制御発振器の一例を示す回路図である。 共振回路と発振回路とを示す回路図である。 可変コンデンサの一例を示す回路図である。 周波数バンドと容量値との関係を示す図である。 従来のＰＬＬ回路を示すブロック図である。 従来の電圧制御発振器を示す回路図である。

次に、この発明の各実施の形態について、図面を用いて詳しく説明する。
（実施の形態１）
この実施の形態によるＰＬＬ回路を図１に示す。図１のＰＬＬ回路は、基準信号発生部１と、ＰＬＬ部２と、ループフィルタ３と、電圧制御発振器４と、積分器５と、判定部６とを備えている。基準信号発生部１とループフィルタ３とは、図７の基準信号発生部２０１とループフィルタ２０３と同じであるので、これらの説明を省略する。

ＰＬＬ回路のＰＬＬ部２は図７と基本的に同じであるが、この実施の形態では、ＰＬＬ部２の次の機能も利用している。ＰＬＬ部２は、スリーステート出力信号を出力する機能を持つ。スリーステート出力信号は、ＰＬＬ部２の先に述べたチャージポンプが出力するＣＰ出力信号と同じであるか、または同等である。スリーステート出力信号は、基準信号発生部１からのＲＥＦ信号に比べて、電圧制御発振器４からのＶＯＣ出力信号の位相が進んでいるときにロウレベルになり、逆に、ＲＥＦ信号に比べてＶＯＣ出力信号の位相が遅れているときにハイレベルになる。また、両方の位相が一致しているときに、スリーステート出力信号はハイインピーダンスの状態になる。ＰＬＬ部２は、こうしたスリーステート出力信号を積分器５に出力する。

また、ＰＬＬ部２はロック検出機能を持つ。つまり、ＲＥＦ信号とＶＯＣ出力信号との位相差が所定範囲から外れると、ＰＬＬ部２は、ロック検出機能により、
アンロック検出信号をハイレベルにする。ＰＬＬ部２は、こうしたアンロック検出信号を判定部６に出力する。

積分器５は、ＰＬＬ部２からスリーステート出力信号を受け取ると、この信号の高周波成分を除去する。そして、積分器５は、発振周波数が設定周波数より低ければハイレベルの低周波成分を判定部６に送り、発振周波数が設定周波数より高ければロウレベルの低周波成分を判定部６に送る。また、ロックしてれば、積分器５は出力をハイインピーダンスにする。

ＰＬＬ回路の判定部６は、ＰＬＬ部２からのアンロック検出信号と積分器５からのスリーステート出力信号とを基に、図２に示す判定処理を定期的に行う。判定部６は、判定処理を開始すると、ＰＬＬ部２が出力するアンロック検出信号が、ハイレベルであるかどうかを調べる（ステップＳ１）。判定部６は、アンロック検出信号がアンロックであると判定すると（ステップＳ２）、積分器５からのスリーステート出力信号を調べる（ステップＳ３）。

判定部６は、スリーステート出力信号がハイレベルであると判定すると（ステップＳ４）、電圧制御発振器４に対してバンドアップの切替信号を送る（ステップＳ５）。また、判定部６は、ステップＳ４でスリーステート出力信号がロウレベルであると判定すると、電圧制御発振器４に対してバンドダウンの切替信号を送る（ステップＳ６）。なお、バンドアップおよびバンドダウンの切替信号については、後述する。

ステップＳ５またはステップＳ６が終了すると、判定部６は、バンドアップまたはバンドダウンの切替信号を送ってからの経過時間を調べる（ステップＳ７）。判定部６は、所定時間が経過したと判定すると（ステップＳ７）、処理をステップＳ１に戻す。また、所定時間が経過してないと判定すると、判定部６は、処理をステップＳ７に戻し、所定時間が経過するまで処理を繰り返す。

一方、ステップＳ２で、アンロック検出信号がアンロックではないと判定すると、判定部６は判定処理を終了する。

ＰＬＬ回路の電圧制御発振器４は、ループフィルタ３からの制御電圧に応じた周波数の信号を発振し、生成した信号をＶＯＣ出力信号として出力する。また、電圧制御発振器４は、判定部６からのバンドアップ信号またはバンドダウン信号を受け取ると、発振周波数のバンド（以下、「周波数バンド」という）を切り替える。こうした電圧制御発振器４の一例を図３に示す。この電圧制御発振器４は、共振回路４１と、発振回路４２と、切替回路４３とで構成されている。

電圧制御発振器４の切替回路４３は、判定部６が出力する切替信号を基にして、バンド選択信号を生成する。バンド選択信号は、電圧制御発振器４が出力するＶＯＣ出力信号の周波数の粗調整をするためのものである。この実施の形態では、ＶＯＣ出力信号の周波数の粗調整をするために、４つの周波数バンド、つまり、周波数バンドＢ１、周波数バンドＢ２、周波数バンドＢ３、周波数バンドＢ４が設定されている。

切替回路４３は、判定部６からバンドアップの切替信号を受け取ると、現在の周波数バンドから１段上の周波数バンドに切り替えるためのバンド選択信号を生成する。なお、現在の周波数バンドから１段上の周波数バンドは、現在のＶＯＣ出力信号の周波数に比べて、さらに１段高い周波数帯域である。また、切替回路４３は、バンドダウンの切替信号を受け取ると、現在の周波数バンドから１段下の周波数バンドに切り替えるためのバンド選択信号を生成する。なお、現在の周波数バンドから１段下の周波数バンドは、現在のＶＯＣ出力信号の周波数に比べて、さらに１段低い周波数帯域である。このように、バンド選択信号は、周波数バンドＢ１〜Ｂ４の中から１つの周波数バンドを選択するための信号である。切替回路４３は、このように生成したバンド選択信号を、共振回路４１と発振回路４２とに送る。

電圧制御発振器４の共振回路４１と発振回路４２とを図４に示す。共振回路４１は、可変容量ダイオードＣＤ１と、可変コンデンサＣ１〜Ｃ３と、コイルＬ１とで構成されている。共振回路４１では、制御電圧により容量が変化する可変容量ダイオードＣＤ１と可変コンデンサＣ１との直列回路に対して、可変コンデンサＣ２とコイルＬ１とがそれぞれ並列に接続されて、共振用の並列回路が形成されている。この並列回路は、直流阻止用の可変コンデンサＣ３によって、次段の発振回路４２に接続されている。

この共振回路４１の可変コンデンサＣ１〜Ｃ３は、バンド切替信号に応じて、容量値を段階的に変える。例えば、可変コンデンサＣ１は、図５に示すように、スイッチＳＷ１１とコンデンサＣ１１とが直列に接続されている第１の直列回路と、スイッチＳＷ１２とコンデンサＣ１２とが直列に接続されている第２の直列回路と、スイッチＳＷ１３とコンデンサＣ１３とが直列に接続されている第３の直列回路と、スイッチＳＷ１４とコンデンサＣ１４とが直列に接続されている第４の直列回路とを備えている。第１の直列回路は周波数バンドＢ１に対応し、第２の直列回路は周波数バンドＢ２に対応する。また、第３の直列回路は周波数バンドＢ３に対応し、第４の直列回路は周波数バンドＢ４に対応する。さらに、可変コンデンサＣ１では、第１の直列回路〜第４の直列回路が並列に接続されている。

可変コンデンサＣ１は、切替回路４３からのバンド選択信号を受け取る。この後、可変コンデンサＣ１は、バンド選択信号に応じて、スイッチＳＷ１１〜ＳＷ１４の中から１つをオンにする。例えば、バンド選択信号が周波数バンドＢ１の選択を示す場合、可変コンデンサＣ１は、周波数バンドＢ１に対応する第１の直列回路のスイッチＳＷ１１をオンにし、残りのスイッチＳＷ１２〜ＳＷ１４をオフにする。この結果、可変コンデンサＣ１の容量値は値Ｃ１_Ｂ１となる。

同じように、バンド選択信号が周波数バンドＢ２の選択を示す場合、可変コンデンサＣ１の容量値は値Ｃ１_Ｂ２となり、バンド選択信号が周波数バンドＢ３の選択を示す場合、可変コンデンサＣ１の容量値は値Ｃ１_Ｂ３となる。また、バンド選択信号が周波数バンドＢ４の選択を示す場合、可変コンデンサＣ１の容量値は値Ｃ１_Ｂ４となる。この様子を図６に示す。図６に示すように、各周波数バンドＢ１〜Ｂ４に応じて、可変コンデンサＣ１の容量値Ｃ１_Ｂ１〜Ｃ１_Ｂ４を変えている。このように、可変コンデンサＣ１は、切替回路４３からのバンド選択信号に応じた容量値となる。共振回路４１の可変コンデンサＣ２、Ｃ３も同様であり、可変コンデンサＣ２_Ｂ１〜Ｃ２_Ｂ４、Ｃ３_Ｂ１〜Ｃ３_Ｂ４を変えている。さらに、この実施の形態では、共振回路４１の可変コンデンサＣ１、Ｃ２には、良好な共振特性を得るために、Ｃ３〜Ｃ５に比べて高いＱ値（Ｑｕａｌｉｔｙ ｆａｃｔｏｒ）のものを用いて、低位相雑音特性を得ている。

電圧制御発振器４の発振回路４２は、抵抗Ｒ１、Ｒ２、Ｒ３と、可変コンデンサＣ４、Ｃ５と、トランジスタＴＲ１と、コンデンサＣ６、Ｃ７とで構成され、共振回路４１の共振周波数で発振する。電源Ｖｃｃとグランドとの間に、抵抗Ｒ１と抵抗Ｒ２との直列回路が接続され、抵抗Ｒ１とグランドとの間にはコンデンサＣ６が接続されている。また、抵抗Ｒ１、Ｒ２の接続点とグランドとの間には、可変コンデンサＣ４と可変コンデンサＣ５との直列回路が接続されている。可変コンデンサの接続点には、コンデンサＣ７が接続され、この接続点とグランドとの間には抵抗Ｒ３が接続されている。抵抗Ｒ１、Ｒ２の接続点には、トランジスタＴＲ１のベースが接続され、抵抗Ｒ１とコンデンサＣ６との接続点には、トランジスタＴＲ１のコレクタが接続されている。また、可変コンデンサＣ４、Ｃ５の接続点には、トランジスタＴＲ１のエミッタが接続されている。

この発振回路４２では、トランジスタＴＲ１に対して抵抗Ｒ１〜Ｒ３によりバイアス電圧が加えられ、可変コンデンサＣ４、Ｃ５による直列回路によりＶＯＣ出力信号が分圧されて、トランジスタＴＲ１のベースに加えられている。つまり、可変コンデンサＣ４、Ｃ５による直列回路は帰還回路である。また、コンデンサＣ６はトランジスタＴＲ１のコレクタを交流的にアースし、コンデンサＣ７は直流阻止用である。そして、発振回路４２では、可変コンデンサＣ４、Ｃ５が図５の可変コンデンサＣ１と同様である。つまり、可変コンデンサＣ４、Ｃ５は切替回路４３からのバンド選択信号を受け取ると、先の図６に示すように、可変コンデンサＣ４、Ｃ５の容量値Ｃ４_Ｂ１〜Ｃ４_Ｂ４、Ｃ５_Ｂ１〜Ｃ５_Ｂ４はバンド選択信号に応じた値となる。

このように、電圧制御発振器４では、切替回路４３からのバンド選択信号に応じて、共振回路４１と発振回路４２の可変コンデンサＣ１〜Ｃ５の容量値が切り替えられる。つまり、可変コンデンサＣ１〜Ｃ５の容量値が切り替えられることにより、各周波数バンドに応じた最適な共振回路４１および発振回路４２が形成される。逆に、周波数バンドに応じた最適な共振回路４１および発振回路４２を形成するために、可変コンデンサＣ１〜Ｃ５の容量値が決められている。

次に、この実施の形態の動作について説明する。例えば、図示を省略した分周器の分周比を変えることにより設定周波数が変更された場合、ＰＬＬ部２はアンロック検出信号をハイレベルにする。同時に、ＰＬＬ部２は、例えば、基準信号発生部１からのＲＥＦ信号に比べて、電圧制御発振器４からのＶＯＣ出力信号の位相が遅れていると、スリーステート出力信号をハイレベルにする。ＰＬＬ部２からのスリーステート出力信号は、積分器５を経て判定部６に加えられる。

判定部６は、判定処理のステップＳ１〜Ｓ６により、周波数バンドをアップする切替信号を電圧制御発振器４に送る。これにより、電圧制御発振器４は、共振回路４１および発振回路４２の可変コンデンサＣ１〜Ｃ５の容量値を変えて、周波数バンドを切り替えて、周波数バンドの粗調整を行う。

この後、判定部６の判定処理のステップＳ７、Ｓ８により、所定時間が経過するまで、ＰＬＬ部２とループフィルタ３と電圧制御発振器４とで形成されるＰＬＬループにより、電圧制御発振器４は、共振回路４１の可変容量ダイオードＣＤ１により、ＶＯＣ出力信号の周波数が設定周波数になるように、発振周波数の微調整を行う。もし、微調整によりＶＯＣ出力信号の周波数が設定周波数にならなければ、ＰＬＬ部２は先の動作を繰り返す。また、微調整によりＶＯＣ出力信号の周波数が設定周波数になると、ＰＬＬ部２はアンロック検出信号をロウレベルにする。これにより、判定部６は、判定処理を終了する。

こうして、この実施の形態によれば、電圧制御発振器４の共振回路４１に用いられている全てのコンデンサＣ１〜Ｃ３を可変コンデンサにすると共に、電圧制御発振器４の発振回路４２に用いられている帰還回路のコンデンサＣ４、Ｃ５を可変コンデンサにすることにより、電圧制御発振器４の周波数バンドを切り替えるために、周波数の粗調整と微調整とを行い、ＰＬＬ回路の広帯域化を可能にする。

また、この実施の形態によれば、可変コンデンサＣ１、Ｃ２に高いＱ値の素子を用いることで、低位相雑音特性を実現することができる。かつ、周波数バンド毎に最適に設計した容量値Ｃ１〜Ｃ５を用いることで、広帯域に位相雑音特性を最適に保つことを可能にする。

さらに、この実施の形態によれば、可変容量ダイオードＣＤ１の可変比によらずに、電圧制御発振器およびＰＬＬ回路の広帯域化が可能であり、ＰＬＬループだけで、周波数バンドの制御が可能である。
（実施の形態２）
実施の形態１では、可変コンデンサＣ１〜Ｃ５として、図５に示すものを用いた。この実施の形態では、可変コンデンサＣ１〜Ｃ５の代わりに、電圧制御で容量値を変えるものや、シリアルデータで不連続に容量値を変える回路や素子を用いる。これにより、実施の形態１と同様の作用効果を得ることができる。

１ 基準信号発生部
２ ＰＬＬ部
３ ループフィルタ
４ 電圧制御発振器
４１ 共振回路
４２ 発振回路
４３ 切替回路
５ 積分器（判定手段）
６ 判定部（判定手段）

Claims (4)

1. 制御電圧に応じて共振周波数を調整する共振回路と、前記共振回路の共振周波数の信号で発振する発振回路とを備えている電圧制御発振器において、
   前記共振回路のコンデンサおよび前記発振回路の帰還用コンデンサの中で、前記共振回路のインダクタンス素子に対して並列に接続されているコンデンサを少なくとも含むコンデンサを、容量値が変わる可変コンデンサにし、
   前記可変コンデンサの容量値を、入力された切替信号に応じて切り替える、
   ことを特徴とする電圧制御発振器。
2. 前記共振回路の中で、前記制御電圧で容量が変化する可変容量ダイオードに対して直列に接続されている可変コンデンサと、前記共振回路のインダクタンス素子に対して並列に接続されている可変コンデンサとは高いＱ値を持つ、
   ことを特徴とする請求項１に記載の電圧制御発振器。
3. 基準信号と出力信号との位相差に応じた信号を出力するＰＬＬ部と、前記ＰＬＬ部が出力する信号を基に生成された制御電圧を入力とすると共に、この制御電圧に応じた周波数の信号を発振する、請求項１または２に記載の電圧制御発振器とを含む構成のＰＬＬ回路であって、
   前記ＰＬＬ部からのアンロック検出信号とスリーステート出力信号とを基に、発振の周波数バンドを切り替えるための切替信号を生成し、生成した切替信号を前記電圧制御発振器に送る判定手段を備えることを特徴とするＰＬＬ回路。
4. 前記判定手段は、前記ＰＬＬ部からのアンロック検出信号がアンロックの状態の場合に、スリーステート出力信号を基に周波数バンドを切り上げるか切り下げるかの切替信号を生成する、
   ことを特徴とする請求項３に記載のＰＬＬ回路。