JP2014123767A - 半導体装置用エピタキシャル基板および半導体装置用エピタキシャル基板の製造方法 - Google Patents
半導体装置用エピタキシャル基板および半導体装置用エピタキシャル基板の製造方法 Download PDFInfo
- Publication number
- JP2014123767A JP2014123767A JP2014038629A JP2014038629A JP2014123767A JP 2014123767 A JP2014123767 A JP 2014123767A JP 2014038629 A JP2014038629 A JP 2014038629A JP 2014038629 A JP2014038629 A JP 2014038629A JP 2014123767 A JP2014123767 A JP 2014123767A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- barrier layer
- supply
- epitaxial substrate
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Chemical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【解決手段】半導体装置用エピタキシャル基板の製造方法が、基板の上にAly1Gaz1N(0≦y1≦0.3)からなるチャネル層をエピタキシャル成長させるチャネル層形成工程と、チャネル層の上に少なくともInとAlを含みInx2Aly2Gaz2N({y2−(0.45+y1)}/4.56≦x2≦{y2−(0.27+0.51y1)}/1.78,0≦z2≦0.4)からなる障壁層をエピタキシャル成長させる障壁層形成工程と、障壁層形成工程における加熱状態から連続して、アンモニアガスと窒素ガスからなる雰囲気中で、最高温度が障壁層形成工程における加熱温度よりも100℃以上高くなるように障壁層が形成された基板を昇温し、その後最高温度を維持する加熱工程と、を備えるようにした。
【選択図】図6
Description
図12は、MOCVD法によりエピタキシャル成長させたInAlN膜及びその表面に付着したパーティクルの断面を透過電子顕微鏡(TEM;Transmission Electron Microscope)で観察することにより得られた像を示す図である。図12に示すように、InAlN膜の表面に付着したパーティクルは、略半球形状を有している。また、表面へのパーティクルの付着にもかかわらず、InAlN膜は略均一であってその表面も略平坦であり、InAlN膜に顕著な窪み等は見られない。
<2−1 半導体装置100の構成>
図1は、本発明の第1参考形態に係る半導体装置100の概略構成を示す模式図である。図1は、半導体装置100の断面図となっている。半導体装置100は、高電子移動度トランジスタ(HEMT;High Electron Mobility Transistor)である。なお、下述する半導体装置100の構成、気相成長装置130の構成及びエピタキシャル基板101の製造方法を高電子移動度トランジスタ以外の半導体装置において採用してもよい。
基板102を構成する材料並びに基板102の方位及び極性は、III族窒化物の膜をエピタキシャル成長させることができるものから選択する。例えば、基板102を構成する材料は、炭化シリコン(SiC)・サファイア(Al2O3)・シリコン(Si)・スピネル(MgAl2O4)・ガリウムヒ素(GaAs)・フェライト(MnO−ZnO−Fe2O3)等の単結晶から選択する。中でも、基板102を構成する材料として6H−SiC又はサファイアの単結晶を選択し、III族窒化物の膜を(0001)面にエピタキシャル成長させれば、結晶品質が良好なIII族窒化物の膜を得ることができる。
バッファ層104は、基板102とチャネル層106との格子不整合によるチャネル層106の結晶品質の低下を抑制する。バッファ層104は、結晶性が低いIII族窒化物の膜であることが望ましい。バッファ層104を構成するIII族窒化物は、例えば、窒化ガリウム(GaN)・窒化アルミニウム(AlN)等から選択する。
チャネル層106の内部のスペーサ層108との界面118の近傍には、界面118と略平行に広がる2次元電子ガス120が生成している。これにより、チャネル層106は、電子が移動するチャネルとなる。
障壁層110としてInAlN膜を用いた場合、障壁層110は、主として自発分極効果により、チャネル層106の内部に2次元電子ガス120を生成させる。
スペーサ層108は、チャネル層106の内部のスペーサ層108との界面118の近傍に2次元電子ガス120を閉じ込めることにより、2次元電子ガス120の濃度及びチャネル層106における移動度を向上する。ただし、スペーサ層108は必ずしも必須ではなく、省略してもよい。
ゲート電極112を構成する材料は、障壁層110とショットキー接合する金属から選択する。例えば、パラジウム(Pd)及び金(Au)の膜を積層したPd/Au電極をゲート電極112として好適に使用することができる。
図2は、上述した半導体積層構造を有するエピタキシャル基板101の製造に使用する気相成長装置130の概略構成を示す模式図である。気相成長装置130は、MOCVD法によりIII族窒化物の膜を基板の表面にエピタキシャル成長させるMOCVD装置である。
図3は、上述した半導体積層構造を有するエピタキシャル基板101の製造方法を説明するフローチャートである。また、図4は、第1参考形態に係るパーティクル抑制処理を説明するタイムチャートである。図4は、障壁層110を形成し(タイミングt1〜t2)、パーティクル抑制処理を行う(タイミングt2〜t3)ときの気相成長装置130の状態、すなわち、制御部136の制御により行われる、窒素ガスの供給の有無(図4(a))、窒素ガスによりバブリングしたTMIの供給の有無(図4(b))、窒素ガスによりバブリングしたTMI以外の原料の供給の有無(図4(c))、アンモニアガスの供給の有無(図4(d))、水素ガスの供給の有無(図4(e))、基板198の温度(図4(f))を示している。
エピタキシャル基板101の製造にあたっては、まず、図3に示すように、リアクタ132の内部に基板102を収容し、基板102の表面をサーマルクリーニングする(ステップS101)。サーマルクリーニングは、サセプタ138に基板102を保持させ、リアクタ132の内部に水素ガスを供給してリアクタ132の内部を水素雰囲気にするとともに、基板102の温度を1000〜1300℃まで上げて5〜30分維持することにより行う。なお、入手した基板102の表面が十分に清浄かつ平坦であれば、サーマルクリーニングを省略してもよい。また、サーマルクリーニングと他のクリーニング方法とを併用してもよいし、サーマルクリーニングに代えて他のクリーニング方法を採用してもよい。
続いて、バッファ層104を形成する(ステップS102)。バッファ層104の形成は、基板102の温度を500〜700℃まで下げて、必要なIII族元素の原料を水素ガスでバブリングしてから当該水素ガスをリアクタ132の内部に供給するとともに、水素ガス及びアンモニアガスをリアクタ132の内部に供給することにより行う。これにより、バッファ層104を構成するIII族窒化物を構成する全ての元素の原料が水素ガスとともにリアクタ132の内部に供給され、リアクタ132の内部に供給された原料が反応して基板102の表面にIII族窒化物の膜がエピタキシャル成長する。
さらに続いて、チャネル層106を形成する(ステップS103)。チャネル層106の形成は、基板102の温度を1050〜1150℃まで上げて、必要なIII族元素の原料を水素ガスでバブリングしてから当該水素ガスをリアクタ132の内部に供給するとともに、窒素ガス、水素ガス及びアンモニアガスをリアクタ132の内部に供給することにより行う。これにより、チャネル層106を構成するIII族窒化物を構成する全ての元素の原料が窒素ガス及び水素ガスとともにリアクタ132の内部に供給され、リアクタ132の内部に供給された原料が反応してバッファ層104の表面にIII族窒化物の膜がエピタキシャル成長する。
次に、スペーサ層108を形成する(ステップS104)。スペーサ層108の形成は、基板102の温度を維持したまま、必要なIII族元素の原料を水素ガスでバブリングしてから当該水素ガスをリアクタ132の内部に供給するとともに、水素ガス及びアンモニアガスをリアクタ132の内部に供給することにより行う。これにより、スペーサ層108を構成するIII族窒化物を構成する全ての元素の原料が水素ガスとともにリアクタ132の内部に供給され、リアクタ132の内部に供給された原料が反応してチャネル層106の表面にIII族窒化物の膜がエピタキシャル成長する。
続いて、インジウムを含有する障壁層110を形成する(ステップS105)。障壁層110の形成にあたっては、まず、水素ガスの供給を停止し、窒素ガスの供給を開始し、アンモニアガスの供給を継続しながら、基板102の温度を600〜900℃まで下げる。しかる後に、窒素ガス及びアンモニアガスの供給を継続しながら、必要なIII族元素の原料(TMI及びTMI以外のIII族元素の原料)を窒素ガスでバブリングしてから当該窒素ガスをリアクタ132の内部に供給する。これにより、障壁層110を構成するIII族窒化物を構成する全ての元素の原料が窒素ガスとともにリアクタ132の内部に供給され、リアクタ132の内部に供給された原料が反応してスペーサ層108の表面にIII族窒化物の膜がエピタキシャル成長する。
障壁層110を形成した後に、パーティクル抑制処理を行う(ステップS106)。第1参考形態に係るパーティクル抑制処理は、図4(b)に示すように、窒素ガスによりバブリングしたTMIの供給をタイミングt2で停止する一方で、図4(a)、図4(c)及び図4(d)に示すように、窒素ガス及びアンモニアガスの供給、窒素ガスによりバブリングしたTMI以外の原料の供給をタイミングt2の後も継続することにより行う。すなわち、第1参考形態に係るパーティクル抑制処理は、TMIの供給を停止した後に、TMI以外の原料(TMI以外のIII族元素の原料及びアンモニアガス)及び窒素ガスの供給を継続することにより行う。これにより、TMIが気相でTMI以外のIII族元素の原料と反応して除去され飽和蒸気圧に達しにくくなるので、障壁層110の表面にインジウムを含有するパーティクルが付着することを抑制することができる。また、TMI以外の原料の供給を継続することは、障壁層110の表面に欠陥が発生することを抑制し、障壁層110の表面の平坦性を損なわないようにすることにも寄与している。
第2参考形態は、第1参考形態に係るパーティクル抑制処理に代えて採用することができるパーティクル抑制処理に関する。図5は、第2参考形態に係るパーティクル抑制処理を説明するタイムチャートである。図5は、障壁層110を形成し(タイミングt1〜t2)、パーティクル抑制処理を行う(タイミングt2〜t3)ときの気相成長装置130の状態、すなわち、制御部136の制御により行われる、窒素ガスの供給の有無(図5(a))、窒素ガスによりバブリングしたTMIの供給の有無(図5(b))、窒素ガスによりバブリングしたTMI以外の原料の供給の有無(図5(c))、アンモニアガスの供給の有無(図5(d))、水素ガスの供給の有無(図5(e))及び基板の温度(図5(f))を示している。
本発明実施形態は、第1参考形態に係るパーティクル抑制処理に代えて採用することができるパーティクル抑制処理に関する。図6は、本発明実施形態に係るパーティクル抑制処理を説明するタイムチャートである。図6は、障壁層110を形成し(タイミングt1〜t2)、パーティクル抑制処理を行う(タイミングt2〜t3)ときの気相成長装置130の状態、すなわち、制御部136の制御により行われる、窒素ガスの供給の有無(図6(a))、窒素ガスによりバブリングしたTMIの供給の有無(図6(b))、窒素ガスによりバブリングしたTMI以外の原料の供給の有無(図6(c))、アンモニアガスの供給の有無(図6(d))、水素ガスの供給の有無(図6(e))及び基板の温度(図6(f))を示している。
第3参考形態は、第1参考形態に係るパーティクル抑制処理に代えて採用することができるパーティクル抑制処理に関する。図7は、第3参考形態に係るパーティクル抑制処理を説明するタイムチャートである。図7は、障壁層110を形成し(タイミングt1〜t2)、パーティクル抑制処理を行う(タイミングt2〜t3)ときの気相成長装置130の状態、すなわち、制御部136の制御により行われる、窒素ガスの供給の有無(図7(a))、窒素ガスによりバブリングしたTMIの供給の有無(図7(b))、窒素ガスによりバブリングしたTMI以外の原料の供給の有無(図7(c))、アンモニアガスの供給の有無(図7(d))、水素ガスの供給の有無(図7(e))、及び基板の温度(図7(f))を示している。
第4参考形態は、第1参考形態に係るパーティクル抑制処理に代えて採用することができるパーティクル抑制処理に関する。図8は、第4参考形態に係るパーティクル抑制処理を説明するタイムチャートである。図7は、障壁層110を形成し(タイミングt1〜t2)、パーティクル抑制処理を行う(タイミングt2〜t3)ときの気相成長装置130の状態、すなわち、制御部136の制御により行われる、窒素ガスの供給の有無(図7(a))、窒素ガスによりバブリングしたTMIの供給の有無(図7(b))、窒素ガスによりバブリングしたTMI以外の原料の供給の有無(図7(c))、アンモニアガスの供給の有無(図7(d))、水素ガスの供給の有無(図7(e))及び基板の温度(図7(f))を示している。
参考例1では、直径2インチのサファイア基板を1150℃で10分かけてサーマルクリーニングし、バッファ層104として膜厚が20nmの窒化ガリウム(GaN)の膜を500℃でエピタキシャル成長させ、チャネル層106として膜厚が2.0μmの窒化ガリウム(GaN)の膜を1100℃でエピタキシャル成長させた。
参考例1の場合と同様に窒化インジウムアルミニウム(In0.18Al0.82N)の膜のエピタキシャル成長までを行った後、30分かけて第2参考形態に係るパーティクル抑制処理を行った。
参考例1の場合と同様に窒化インジウムアルミニウム(In0.18Al0.82N)の膜のエピタキシャル成長までを行った後、本発明実施形態に係るパーティクル抑制処理を行った。このときの基板102の最高温度は1100℃、昇温速度は毎分300℃とした。
参考例1の場合と同様に窒化インジウムアルミニウム(In0.18Al0.82N)の膜のエピタキシャル成長までを行った後、第3参考形態に係るパーティクル抑制処理を行った。このときの基板102の最低温度は500℃、降温速度は毎分100℃とした。また、最低温度である500℃を維持する時間は60分とした。
参考例1の場合と同様に窒化インジウムアルミニウム(In0.18Al0.82N)の膜のエピタキシャル成長までを行った後、第4参考形態に係るパーティクル抑制処理を行った。
参考例1の場合と同様に窒化インジウムアルミニウム(In0.18Al0.82N)の膜のエピタキシャル成長までを行った。パーティクル抑制処理は行わなかった。
図9は、参考例1、参考例2、本発明実施例、参考例3、参考例4及び比較例1のエピタキシャル基板101の評価結果を示す図である。図9には、参考例1、参考例2、本発明実施例、参考例3、参考例4及び比較例1のエピタキシャル基板101の各々について、シートキャリア濃度、移動度、シート抵抗、2次元電子ガスの有無、2次元電子ガスの深さ、構成元素、結晶種、表面粗さ、ゲートリーク電流及びインジウムを含有するパーティクルの密度が示されている。これらのうち、シートキャリア濃度、移動度及びシート抵抗は、ホール測定により測定した。2次元電子ガスの有無及び2次元電子ガスの深さは、C−V測定により測定した。構成元素は、エピタキシャル基板101の表面をX線光電子分光装置(XPS;X-ray Photoelectron Spectrometer)で分析することにより特定し、結晶種は、エピタキシャル基板101の上面をX線回折装置(XRD;X-Ray Diffractometer)で2θ−ω走査して分析することにより特定し、インジウムを含有するパーティクルの密度は、障壁層の上面を原子間力顕微鏡で観察することにより特定した。ゲートリーク電流は、エピタキシャル基板101を加工して作製したゲート幅1nm、ゲート−ソース間隔0.5μm、ゲート−ドレイン間隔7.5μm、ゲート長1.5μmのトランジスタ素子にソース−ドレイン間電圧100V、ゲートバイアス−10Vを印加した状態での測定値である。
101 エピタキシャル基板
102 基板
104 バッファ層
106 チャネル層
108 スペーサ層
110 障壁層
112 ゲート電極
114 ドレイン電極
116 ソース電極
120 2次元電子ガス
130 気相成長装置
132 リアクタ
140 ヒータ
154,164,166 供給源
156,166,168 配管
148,150,152,158,160,162 バブリング部
198 基板
Claims (5)
- 半導体装置用のエピタキシャル基板を製造する方法であって、
基板の上に、Aly1Gaz1N(y1+z1=1、0≦y1≦0.3)なる組成のIII族窒化物からなるチャネル層をエピタキシャル成長させるチャネル層形成工程と、
前記チャネル層の上に、少なくともインジウムおよびアルミニウムを含みInx2Aly2Gaz2N(x2+y2+z2=1,{y2−(0.45+y1)}/4.56≦x2≦{y2−(0.27+0.51y1)}/1.78,0≦z2≦0.4)なる組成のIII族窒化物からなる障壁層をエピタキシャル成長させる障壁層形成工程と、
前記障壁層形成工程における加熱状態から連続して、アンモニアガスと窒素ガスからなる雰囲気中で、最高温度が前記障壁層形成工程における加熱温度よりも100℃以上高くなるように前記障壁層が形成された前記基板を昇温し、その後前記最高温度を一定時間維持する加熱工程と、
を備えることを特徴とする半導体装置用エピタキシャル基板の製造方法。 - 請求項1に記載の半導体装置用エピタキシャル基板の製造方法であって、
前記最高温度が1100℃以下である、
ことを特徴とする半導体装置用エピタキシャル基板の製造方法。 - 請求項1または請求項2に記載の半導体装置用エピタキシャル基板の製造方法であって、
前記加熱工程においては、最高温度が前記障壁層形成工程における加熱温度よりも300℃以上高くなるように前記障壁層が形成された前記基板を昇温し、その後前記最高温度を維持する、
ことを特徴とする半導体装置用エピタキシャル基板の製造方法。 - 請求項1ないし請求項3のいずれかに記載の半導体装置用エピタキシャル基板の製造方法であって、
前記チャネル層の上に、Inx3Aly3Gaz3N(x3+y3+z3=1,0≦z3≦0.05)なる組成のIII族窒化物からなるスペーサ層をエピタキシャル成長させるスペーサ層形成工程、
をさらに備え、前記スペーサ層の上に前記障壁層を形成する、
ことを特徴とする半導体装置用エピタキシャル基板の製造方法。 - 請求項1ないし請求項4のいずれかに記載の製造方法を用いて作製された半導体装置用エピタキシャル基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014038629A JP5671168B2 (ja) | 2008-03-31 | 2014-02-28 | 半導体装置用エピタキシャル基板の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008090709 | 2008-03-31 | ||
| JP2008090709 | 2008-03-31 | ||
| JP2014038629A JP5671168B2 (ja) | 2008-03-31 | 2014-02-28 | 半導体装置用エピタキシャル基板の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013058508A Division JP2013129597A (ja) | 2008-03-31 | 2013-03-21 | エピタキシャル基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014123767A true JP2014123767A (ja) | 2014-07-03 |
| JP5671168B2 JP5671168B2 (ja) | 2015-02-18 |
Family
ID=41392773
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009069894A Expired - Fee Related JP5249100B2 (ja) | 2008-03-31 | 2009-03-23 | エピタキシャル基板の製造方法 |
| JP2013058508A Pending JP2013129597A (ja) | 2008-03-31 | 2013-03-21 | エピタキシャル基板の製造方法 |
| JP2014038629A Expired - Fee Related JP5671168B2 (ja) | 2008-03-31 | 2014-02-28 | 半導体装置用エピタキシャル基板の製造方法 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009069894A Expired - Fee Related JP5249100B2 (ja) | 2008-03-31 | 2009-03-23 | エピタキシャル基板の製造方法 |
| JP2013058508A Pending JP2013129597A (ja) | 2008-03-31 | 2013-03-21 | エピタキシャル基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (3) | JP5249100B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017085051A (ja) * | 2015-10-30 | 2017-05-18 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| WO2020137667A1 (ja) * | 2018-12-27 | 2020-07-02 | 住友電気工業株式会社 | 窒化物半導体デバイスの製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2662942B2 (ja) | 1995-08-01 | 1997-10-15 | 大豊建設株式会社 | シールドトンネルにおけるセグメントの継手 |
| JP2662943B2 (ja) | 1995-08-01 | 1997-10-15 | 大豊建設株式会社 | シールドトンネルにおけるセグメントの止水兼耐震継手 |
| JP2011222969A (ja) * | 2010-03-26 | 2011-11-04 | Ngk Insulators Ltd | 半導体素子用エピタキシャル基板の製造方法、半導体素子用エピタキシャル基板、および半導体素子 |
| CN114293249A (zh) * | 2021-12-30 | 2022-04-08 | 广东省科学院半导体研究所 | Iii族氮化物半导体材料的制备方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088185A (ja) * | 1994-06-15 | 1996-01-12 | Furukawa Electric Co Ltd:The | GaN系化合物半導体薄膜の積層構造および成長方法 |
| JPH11354846A (ja) * | 1996-01-19 | 1999-12-24 | Matsushita Electric Ind Co Ltd | 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法 |
| JP2000223697A (ja) * | 1999-01-29 | 2000-08-11 | Nec Corp | ヘテロ接合電界効果トランジスタ |
| JP2003243424A (ja) * | 2002-02-21 | 2003-08-29 | Oki Electric Ind Co Ltd | ヘテロ接合電界効果トランジスタ |
| JP2004006556A (ja) * | 2001-06-08 | 2004-01-08 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体素子の製造方法 |
| JP2004063635A (ja) * | 2002-07-26 | 2004-02-26 | Hitachi Cable Ltd | 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス |
| JP2005235845A (ja) * | 2004-02-17 | 2005-09-02 | Toshiba Corp | 気相成長装置及び気相成長方法 |
| JP2005244209A (ja) * | 2004-01-29 | 2005-09-08 | Showa Denko Kk | 窒化ガリウム系化合物半導体積層物およびその製造方法 |
| JP2005268493A (ja) * | 2004-03-18 | 2005-09-29 | National Institute Of Information & Communication Technology | ヘテロ接合電界効果トランジスタ |
| JP2006318959A (ja) * | 2005-05-10 | 2006-11-24 | Hitachi Cable Ltd | Movpe成長方法 |
| JP2007158143A (ja) * | 2005-12-07 | 2007-06-21 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合型電界効果トランジスタ |
| JP2007165431A (ja) * | 2005-12-12 | 2007-06-28 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果型トランジスタおよびその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003133246A (ja) * | 1996-01-19 | 2003-05-09 | Matsushita Electric Ind Co Ltd | 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法 |
| JP2000183465A (ja) * | 1998-12-18 | 2000-06-30 | Pioneer Electronic Corp | 3族窒化物半導体素子製造方法 |
| JP2001077417A (ja) * | 1999-08-31 | 2001-03-23 | Sharp Corp | 窒素化合物半導体発光素子の製造方法 |
| CA2456662A1 (en) * | 2001-08-07 | 2003-02-20 | Jan Kuzmik | High electron mobility devices |
| JP2004040066A (ja) * | 2002-07-05 | 2004-02-05 | Toshiaki Sakaida | 窒化ガリウム系化合物半導体の製造方法 |
| JP2006128653A (ja) * | 2004-09-28 | 2006-05-18 | Sumitomo Chemical Co Ltd | 3−5族化合物半導体、その製造方法及びその用途 |
| DE112005002319T5 (de) * | 2004-09-28 | 2007-08-23 | Sumitomo Chemical Co., Ltd. | Gruppe-III-V-Verbindungshalbleiter und Verfahren zur Herstellung desselben |
-
2009
- 2009-03-23 JP JP2009069894A patent/JP5249100B2/ja not_active Expired - Fee Related
-
2013
- 2013-03-21 JP JP2013058508A patent/JP2013129597A/ja active Pending
-
2014
- 2014-02-28 JP JP2014038629A patent/JP5671168B2/ja not_active Expired - Fee Related
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088185A (ja) * | 1994-06-15 | 1996-01-12 | Furukawa Electric Co Ltd:The | GaN系化合物半導体薄膜の積層構造および成長方法 |
| JPH11354846A (ja) * | 1996-01-19 | 1999-12-24 | Matsushita Electric Ind Co Ltd | 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法 |
| JP2000223697A (ja) * | 1999-01-29 | 2000-08-11 | Nec Corp | ヘテロ接合電界効果トランジスタ |
| JP2004006556A (ja) * | 2001-06-08 | 2004-01-08 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体素子の製造方法 |
| JP2003243424A (ja) * | 2002-02-21 | 2003-08-29 | Oki Electric Ind Co Ltd | ヘテロ接合電界効果トランジスタ |
| JP2004063635A (ja) * | 2002-07-26 | 2004-02-26 | Hitachi Cable Ltd | 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス |
| JP2005244209A (ja) * | 2004-01-29 | 2005-09-08 | Showa Denko Kk | 窒化ガリウム系化合物半導体積層物およびその製造方法 |
| JP2005235845A (ja) * | 2004-02-17 | 2005-09-02 | Toshiba Corp | 気相成長装置及び気相成長方法 |
| JP2005268493A (ja) * | 2004-03-18 | 2005-09-29 | National Institute Of Information & Communication Technology | ヘテロ接合電界効果トランジスタ |
| JP2006318959A (ja) * | 2005-05-10 | 2006-11-24 | Hitachi Cable Ltd | Movpe成長方法 |
| JP2007158143A (ja) * | 2005-12-07 | 2007-06-21 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合型電界効果トランジスタ |
| JP2007165431A (ja) * | 2005-12-12 | 2007-06-28 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果型トランジスタおよびその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017085051A (ja) * | 2015-10-30 | 2017-05-18 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| WO2020137667A1 (ja) * | 2018-12-27 | 2020-07-02 | 住友電気工業株式会社 | 窒化物半導体デバイスの製造方法 |
| JPWO2020137667A1 (ja) * | 2018-12-27 | 2021-11-18 | 住友電気工業株式会社 | 窒化物半導体デバイスの製造方法 |
| JP7314960B2 (ja) | 2018-12-27 | 2023-07-26 | 住友電気工業株式会社 | 窒化物半導体デバイスの製造方法 |
| US11935744B2 (en) | 2018-12-27 | 2024-03-19 | Sumitomo Electric Industries, Ltd. | Method for manufacturing nitride semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013129597A (ja) | 2013-07-04 |
| JP5249100B2 (ja) | 2013-07-31 |
| JP5671168B2 (ja) | 2015-02-18 |
| JP2009267379A (ja) | 2009-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5671168B2 (ja) | 半導体装置用エピタキシャル基板の製造方法 | |
| EP2538434B1 (en) | Epitaxial substrate and method for producing same | |
| JP5580009B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法 | |
| JP5702058B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法 | |
| US20100243989A1 (en) | Semiconductor device | |
| CN104126223A (zh) | 半导体元件及半导体元件的制造方法 | |
| JP2015043437A (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
| JP5758880B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
| JP2014053639A (ja) | 半導体素子用エピタキシャル基板の作製方法 | |
| JP4457564B2 (ja) | 半導体装置の製造方法 | |
| JPWO2012026396A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法 | |
| JP2010267658A (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
| CN102822397A (zh) | 外延基板以及外延基板的制造方法 | |
| CN102024845B (zh) | 半导体元件用外延基板、肖特基接合结构以及肖特基接合结构的漏电流抑制方法 | |
| JP2011003882A (ja) | エピタキシャル基板の製造方法 | |
| CN113506777B (zh) | 半导体元件用外延基板和半导体元件 | |
| JP2013187461A (ja) | 半導体素子およびその製造方法 | |
| WO2012140915A1 (ja) | 半導体デバイス | |
| JP2013069935A (ja) | 半導体基板の製造方法 | |
| JP5844753B2 (ja) | 窒化物半導体成長用基板およびその製造方法 | |
| JP5583610B2 (ja) | 半導体素子用エピタキシャル基板および半導体素子 | |
| JP2011222969A (ja) | 半導体素子用エピタキシャル基板の製造方法、半導体素子用エピタキシャル基板、および半導体素子 | |
| JP2013069936A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5671168 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |