JP2014164577A - 駆動回路 - Google Patents

Abstract

【課題】回路規模を小型化しつつ出力振幅を安定して十分に確保すること。
【解決手段】光変調器駆動回路１は、前段増幅回路３に供給される前段電源１１からの電圧を昇圧して後段電源を生成して後段増幅回路７に供給する昇圧回路９と、バイアス制御回路３１と、を備え、後段増幅回路７は、後段電源と接地点との間に、抵抗素子２７Ａ，２７Ｂ、カスコードトランジスタ２３Ａ，２３Ｂ、スイッチングトランジスタ２５Ａ，２５Ｂ、及び駆動電流源２９を直列に接続された状態で有しており、バイアス制御回路３１は、前段電源がオンされてから後段電源がオンされる前に、カスコードトランジスタ２３Ａ，２３Ｂをオフに設定し、後段電源がオンされた後にカスコードトランジスタ２３Ａ，２３Ｂをオンに設定し、次いで駆動電流源２９のオンと同期してカスコードトランジスタ２３Ａ，２３Ｂを所定レベルにバイアスする。
【選択図】図１

Description

本発明は、光送信器に内蔵される駆動回路に関するものである。

近年、データ通信用の光送信モジュールに内蔵される駆動回路においては、高出力振幅が要求されている。このような要求に対応した駆動回路としては、例えば、下記特許文献１に記載のレーザダイオード駆動回路が知られている。

このレーザダイオード駆動回路は、内蔵するスイッチングトランジスタのコレクタ−エミッタ間電圧Ｖｃｅが不足して利得が減少してしまい所望の電圧が出力できなくなるという問題を解決するための回路である。すなわち、スイッチングトランジスタにできるだけ大きなＤＣバイアスを印加するためにプルアップインダクタを有する。詳細には、プルアップインダクタとＤＣカット用のキャパシタを備えることにより、電源電圧Ｖｃｃを直接スイッチングトランジスタに供給することが可能になる。また、このレーザダイオード回路に含まれ、スイッチングトランジスタに直列接続された抵抗は、ＡＣ負荷として作用し、駆動回路の出力インピーダンスを決定する（所定値に設定する）。

特開２０１２−１０４５８２号公報

しかしながら、上記の従来のレーザダイオード駆動回路では、プルアップインダクタがＩＣ外部に外付けされて設けられるのが一般的であり、その大きさは小さいものでも０．５ｍｍ四方である。従って、回路規模を小型化することが難しい。

そこで、本発明は、かかる課題に鑑みて為されたものであり、回路規模を小型化しつつ出力振幅を安定して十分に確保することが可能な駆動回路を提供することを目的とする。

上記課題を解決するため、本発明の一側面に係る駆動回路は、光送信器に内蔵される駆動回路であって、前段増幅回路と後段増幅回路とを具備した増幅回路において、前段増幅回路に供給される前段電源からの電圧を昇圧して後段電源を生成し、該後段電源を後段増幅回路に供給する昇圧回路と、後段増幅回路に供給されるバイアス電圧を調整するバイアス制御回路と、を備え、後段増幅回路は、後段電源と接地点との間に、抵抗素子、カスコードトランジスタ、スイッチングトランジスタ、及び駆動電流源を直列に接続された状態で有しており、バイアス制御回路は、前段電源がオンされてから後段電源がオンされる前に、カスコードトランジスタを実質的にオフ状態に設定し、後段電源がオンされた後にカスコードトランジスタを実質的にオン状態に設定し、次いで駆動電流源のオン状態への遷移と同期してカスコードトランジスタを所定レベルにバイアスする。

かかる駆動回路によれば、前段増幅回路が前段電源によって給電され、後段増幅回路が前段電源の電圧が昇圧されて生成された後段電源によって給電されるので、回路を小型化しつつ出力振幅を十分に確保できる。また、バイアス制御回路によって、前段電源がオンされてから後段電源がオンされるまでの間には、後段増幅回路に含まれるカスコードトランジスタがオフされてカスコードトランジスタの過電流が防止され、その後、後段電源がオンされた後は、カスコードトランジスタがオンされてカスコードトランジスタに過大な電圧が印加されることが防止される。さらに、バイアス制御回路によって、後段増幅回路の駆動電流源が駆動された後にはカスコードトランジスタが所定レベルにバイアスされる。これにより、カスコードトランジスタの故障を防止して、駆動回路の出力を安定して維持することができる。

バイアス制御回路は、２つのトランジスタを含む差動回路とバランス回路とを有しており、差動回路において、一方のトランジスタは前段電源により、他方のトランジスタは後段電源により、それぞれ制御端子への入力レベルが設定されており、バランス回路は、前段電源と接地点との間に、互いに並列に接続された一対のトランジスタ、及び一対のトランジスタに共通に直列接続された負荷抵抗を有し、一対のトランジスタの一方は、差動回路の他方のトランジスタの電流端子からの出力を受けるように構成されている、ことが好適である。この場合、バイアス制御回路から供給されるバイアス電圧を、後段電源のオフ状態からオン状態の遷移に伴って変化させることができ、その結果、後段増幅回路のカスコードトランジスタにおける過電流の発生及び過電圧の印加を防止することができる。

本発明によれば、回路規模を小型化しつつ出力振幅を安定して十分に確保することができる。

本発明の好適な一実施形態に係る光変調器駆動回路の概略構成を示す図である。 図１のバイアス制御回路の詳細構成を示す回路図である。 図２のバイアス制御回路の接続状態を示す回路図である。 図２のバイアス制御回路の接続状態を示す回路図である。 図２のバイアス制御回路の接続状態を示す回路図である。 図１の光変調器駆動回路で処理される電圧及び電流の時間変化の検証結果を示すグラフである。 比較例に係る光変調器駆動回路の構成概略図である。 図７の後段増幅回路７のバイアス状態を示す回路図である。

以下、添付図面を参照しながら本発明による駆動回路の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、本実施形態に係る光変調器駆動回路１の構成概略図である。この光変調器駆動回路１は、データ通信用の光送信モジュールに内蔵され、発光素子から出力された光信号を変調する光変調器Ａを駆動するための回路である。なお、光変調器駆動回路１は、半導体レーザダイオード等の発光素子を直接駆動する回路であってもよい。同図に示すように、光変調器駆動回路１は、前段増幅回路３、エミッタフォロア回路５、後段増幅回路７、前段増幅回路３と後段増幅回路７との間に電気的に接続された昇圧回路９、及び後段増幅回路７に供給されるバイアス電圧を調整するバイアス制御回路３１を含んで構成されている。

前段増幅回路３は、前段電源１１によって抵抗素子１３を介して電圧ＶｃｃＣ（例えば、３．３Ｖ）が供給され、電流源１５によって電流が供給されるプリアンプ１７を備えている。このプリアンプ１７は、２つの差動信号Ｖｉｎ，ＶｉｎＢが入力され、それぞれの差動信号Ｖｉｎ，ＶｉｎＢを増幅して出力する。また、エミッタフォロア回路５には、電源１１にコレクタが接続され、電流源１９Ａ，１９Ｂを介してグラウンド（接地点）にエミッタが接続され、ベースがプリアンプの出力に接続された２つのトランジスタ２１Ａ，２１Ｂが具備されている。このエミッタフォロア回路５は、インピーダンス変換及び電位変換の役割を有し、２つのトランジスタ２１Ａ，２１Ｂのエミッタから、プリアンプ１７によって増幅された２つの電圧信号を変換して出力するエミッタフォロアとして動作する。

昇圧回路９は、前段増幅回路３を介して前段電源１１からの電圧ＶｃｃＣを受け、電圧ＶｃｃＣを当該電圧より高い電圧ＶｃｃＯ（例えば、８Ｖ程度）に昇圧して、電圧ＶｃｃＯを後段増幅回路７に供給する。すなわち、昇圧回路９は、後段増幅回路７を給電する後段電源を形成する。このような昇圧回路９としては、例えば、リニアテクノロジー社のＬＴ３４６７ａが用いられる。

後段増幅回路７は、一対のカスコードトランジスタ２３Ａ，２３Ｂ、一対のスイッチングトランジスタ２５Ａ，２５Ｂ、一対の抵抗素子２７Ａ，２７Ｂ、及び駆動電流源２９によって構成されている。抵抗素子２７Ａと一方のカスコードトランジスタ２３Ａと一方のスイッチングトランジスタ２５Ａと駆動電流源２９とは、昇圧回路９の出力電圧ＶｃｃＯとグラウンド（接地点）との間に直列に接続されている。同様に、抵抗素子２７Ｂと他方のカスコードトランジスタ２３Ｂと他方のスイッチングトランジスタ２５Ｂと駆動電流源２９とは、昇圧回路９の出力電圧ＶｃｃＯとグラウンドとの間に直列に接続されている。具体的には、カスコードトランジスタ２３Ａ，２３Ｂのコレクタ（電流端子）に、それぞれ、抵抗素子２７Ａ，２７Ｂを介して出力電圧ＶｃｃＯが印加され、カスコードトランジスタ２３Ａ，２３Ｂのエミッタ（電流端子）が、それぞれ、スイッチングトランジスタ２５Ａ，２５Ｂのコレクタに接続され、スイッチングトランジスタ２５Ａ，２５Ｂのエミッタが、駆動電流源２９を介してグラウンドに共通に接続されている。さらに、カスコードトランジスタ２３Ａ，２３Ｂは、それらのベース（制御端子）がバイアス制御回路３１によって前段電源１１を基準にバイアスされ、スイッチングトランジスタ２５Ａ，２５Ｂは、それらのベースにエミッタフォロア回路５の２つの出力が接続されることによりスイッチング駆動される。また、駆動電流源２９は、トランジスタ２９Ａ、ベース抵抗２９Ｂ、及びエミッタ抵抗２９Ｃから構成されており、外部からトランジスタ２９Ａのベースに印加される出力振幅を規定するための変調電圧Ｖｍに応じて電流Ｉ_０を供給する。なお、カスコードトランジスタ２３Ａ，２３Ｂは、目標駆動速度が２５ＧＨｚ等の高い駆動回路においてミラー容量低減による高速化を目的として挿入される。

上記後段増幅回路７においては、抵抗素子２７Ａとカスコードトランジスタ２３Ａとの間、及び抵抗素子２７Ｂとカスコードトランジスタ２３Ｂとの間から、それぞれ、出力差動信号ＶｏｕｔＢ，Ｖｏｕｔが出力される。これらの出力差動信号ＶｏｕｔＢ，Ｖｏｕｔは、キャパシタ３３Ａ，３３Ｂを介して光変調器Ａに与えられる。

次に、バイアス制御回路３１の回路構成について詳述する。光変調器駆動回路１を光送信モジュールに組み込んで使用する際の駆動手順は、まず、（１）電圧ＶｃｃＣを印加し、次に、（２）電圧ＶｃｃＣを昇圧することによって生成した電圧ＶｃｃＯを印加し、その後、（３）所望の出力振幅が得られるように変調電圧Ｖｍを印加して電流Ｉ_０を調整する。バイアス制御回路３１は、このような駆動手順において、カスコードトランジスタ２３Ａ，２３Ｂのベース電位を変化させることによりカスコードトランジスタ２３Ａ，２３Ｂにおける過電流の発生及び過電圧の印加を防止するために設けられる。

図２は、バイアス制御回路３１の詳細構成を示す回路図である。同図に示すように、バイアス制御回路３１は、差動回路３５、及びエミッタフォロア回路３７、及びバランス回路３９によって構成されている。差動回路３５は、一対のトランジスタ４１Ａ，４１Ｂが前段電源１１の出力電圧ＶｃｃＣとグラウンド（接地点）との間に並列に接続されており、一方のトランジスタ４１Ａのベースの入力レベルは、抵抗素子４３，４５によって前段電源１１からの出力電圧ＶｃｃＣが分圧されて設定され、他方のトランジスタ４１Ｂのベースの入力レベルは、抵抗素子４７，４９によって昇圧回路９の出力電圧ＶｃｃＯが分圧されて設定される。さらに、差動回路３５には、これらのトランジスタ４１Ａ，４１Ｂのコレクタ側にそれぞれに直列に接続された負荷抵抗５１Ａ，５１Ｂと、トランジスタ４１Ａ，４１Ｂのエミッタとグラウンドとの間に共通に接続された電流源５３とが備えられている。このようなトランジスタ４１Ａは電圧ＶｃｃＣ基準でバイアスされる一方、トランジスタ４１Ｂは電圧ＶｃｃＯ基準でバイアスされることになる。

バイアス制御回路３１のエミッタフォロア回路３７は、出力電圧ＶｃｃＣとグラウンドとの間に直列に接続されたトランジスタ５５及び抵抗素子５７を備えている。詳細には、トランジスタ５５は、そのコレクタに出力電圧ＶｃｃＣが印加され、そのエミッタが抵抗素子５７を介して接地され、そのベースにトランジスタ４１Ｂのコレクタが接続される。このような構成のエミッタフォロア回路３７は、差動回路３５内のトランジスタ４１Ｂのコレクタ電位を、トランジスタ５５のエミッタからバランス回路３９に対して出力する。

バイアス制御回路３１のバランス回路３９においては、一対のトランジスタ５９Ａ，５９Ｂが、前段電源１１の出力電圧ＶｃｃＣとグラウンドとの間に互いに並列に接続されており、一方のトランジスタ５９Ａは、そのベースに、エミッタフォロア回路３７及び抵抗素子６１を介して差動回路３５内のトランジスタ４１Ｂのコレクタ電位を受けるように構成され、他方のトランジスタ５９Ｂは、そのベースに、抵抗素子６３を介して変調電圧Ｖｍを受けるように構成されている。また、バランス回路３９には、トランジスタ５９Ａ，５９Ｂに対してエミッタ側に直列にそれぞれ接続された負荷抵抗６５Ａ，６５Ｂと、トランジスタ５９Ａ，５９Ｂに対してコレクタ側に共通に直列接続された抵抗素子６７とが設けられている。このトランジスタ５９Ａは、差動回路３５の出力に依存する電流源であり、トランジスタ５９Ｂは、変調電圧Ｖｍに依存する電流源である。

このような構成のバイアス制御回路３１には、抵抗素子６７とトランジスタ５９Ａ，５９Ｂとの間の接続点６９が後段増幅回路７のカスコードトランジスタ２３Ａ，２３Ｂに接続される。これにより、接続点６９からカスコードトランジスタ２３Ａ，２３Ｂに対してベース電位Ｖｂ＿ｃａｓが印加される。具体的には、トランジスタ５９Ａ側の電流源の電流値をＩ１、トランジスタ５９Ｂ側の電流源の電流値をＩ２、抵抗素子６７の抵抗値をＲｃａｓとすると、ベース電位Ｖｂ＿ｃａｓは、下記式；
Ｖｂ＿ｃａｓ＝ＶｃｃＣ−Ｒｃａｓ×（Ｉ１＋Ｉ２）
により計算される値に設定される。

光変調器駆動回路１の駆動手順に応じた上記のバイアス制御回路３１の動作について説明する。

まず、上述した駆動手順（１）において前段電源１１がオンされてから後段電源である昇圧回路９の出力電圧ＶｃｃＯが立ち上がるまでの間（出力電圧ＶｃｃＯがオンされる前）では、変調電圧Ｖｍはオフの状態であるのでトランジスタ５９Ｂ及び負荷抵抗６５Ｂを流れる電流Ｉ２はほぼゼロとなる。これに対し、出力電圧ＶｃｃＯがゼロであるため、差動回路３５においてトランジスタ４１Ａがオン状態、トランジスタ４１Ｂがオフ状態に設定される。このため、電流源５３の供給する電流はほぼトランジスタ４１Ａにのみ流れるので、差動回路３５からエミッタフォロア回路３７を介した出力は電圧ＶｃｃＣに等しくなる。これにより、バランス回路３９内のトランジスタ５９Ａがオンに設定されて抵抗素子６７に電流Ｉ１が流れるため、カスコードトランジスタ２３Ａ，２３Ｂのベース電位Ｖｂ＿ｃａｓを抵抗素子６７によって低く設定することができる。その結果、駆動手順（１）ではカスコードトランジスタ２３Ａ，２３Ｂを実質的にオフ状態に設定することができる。

その後、上述した駆動手順（２）において昇圧回路９の動作が立ち上がって出力電圧ＶｃｃＯがオンされたときには、トランジスタ５９Ｂ及び負荷抵抗６５Ｂを流れる電流Ｉ２はゼロのままである。その一方で、出力電圧ＶｃｃＯがオンされるために、差動回路３５は反転してトランジスタ４１Ｂがオン状態となり、差動回路３５からエミッタフォロア回路３７を介した出力が低下する。これによって、バランス回路３９内のトランジスタ５９Ａがオフされるように回路定数が設定されているので、抵抗素子６７を流れる電流Ｉ１がほぼゼロに設定され、カスコードトランジスタ２３Ａ，２３Ｂのベース電位Ｖｂ＿ｃａｓが電圧ＶｃｃＣに等しくなるように設定される。その結果、駆動手順（２）ではカスコードトランジスタ２３Ａ，２３Ｂを実質的にオン状態に設定することができる。

次に、上述した駆動手順（３）において変調電圧Ｖｍのオン状態への遷移に同期して、ベース電位Ｖｂ＿ｃａｓは、変調電位Ｖｍに依存する電流Ｉ２によって、下記式；
Ｖｂ＿ｃａｓ＝ＶｃｃＣ−Ｒｃａｓ×Ｉ２
によって規定される。この電流値Ｉ２を回路定数によって規定することによって、カスコードトランジスタ２３Ａ，２３Ｂが適正レベルでバイアスされることになる。

次に、バイアス制御回路３１の回路定数の設定方法について、図３〜図５を参照しながら説明する。

駆動手順（１）においては、バイアス制御回路３１は図３に示すような接続状態に設定される。このとき、電圧ＶｃｃＯ＝０なのでトランジスタ４１Ｂの入力はグラウンドとなり、トランジスタ４１Ｂはオフ状態である。すると、トランジスタ４１Ｂのコレクタ出力は電圧ＶｃｃＣにほぼ一致するので、エミッタフォロア回路３７のトランジスタ５５は、オンとなってこのトランジスタ５５に電流が流れ、エミッタ抵抗５７に有意な電位差が発生する。一方、変調電圧Ｖｍはオフ（グラウンド電位）のままにあるので、一対のトランジスタ５９Ａ，５９Ｂのうちでトランジスタ５９Ａのみがオンとなる。エミッタ抵抗５７における電圧降下による電位がトランジスタ５９Ａのベースに入力され、トランジスタ５９Ａに電流Ｉ１が流れ、この電流Ｉ１により抵抗素子６７に電圧降下が生じる。従って、このときのベース電位Ｖｂ＿ｃａｓは、抵抗素子６７の抵抗値をＲｃａｓとすると、下記式；
Ｖｂ＿ｃａｓ＝ＶｃｃＣ−Ｉ１×Ｒｃａｓ
で決定される。回路定数設定の第１の条件は、このベース電位Ｖｂ＿ｃａｓが変調電圧Ｖｍがオンされた時の値よりも小さい値に設定されることである。一般に、トランジスタがオンされると、そのコレクタ−エミッタ間には０．２〜０．３Ｖ程度の電位が残る。そうすると、トランジスタ５９Ａがトランジスタ５５により完全にオンされると、トランジスタ５９Ａに流れる電流Ｉ１は、負荷抵抗６５Ａの抵抗値をＲ１とすると、下記式；
Ｉ１＝（ＶｃｃＣ−０．３）／（Ｒ１＋Ｒｃａｓ）
で与えられるので、上記ベース電位Ｖｂ＿ｃａｓは、下記式；
Ｖｂ＿ｃａｓ＝ＶｃｃＣ−（ＶｃｃＣ−０．３）×Ｒｃａｓ／（Ｒ１＋Ｒｃａｓ）
＝（ＶｃｃＣ×Ｒ１＋０．３×Ｒｃａｓ）／（Ｒ１＋Ｒｃａｓ）
と計算される。この値が定常時のバイアス条件（〜２．６Ｖ）より小さくなるように、抵抗値Ｒ１，Ｒｃａｓを設定する。

また、駆動手順（２）の時には、図４に示すように、電圧ＶｃｃＣに加えて昇圧された電圧ＶｃｃＯもオンとされる。このとき、差動回路３５のトランジスタ４１Ａ，４１Ｂのベースバイアスを決定する４つの抵抗素子４３，４５，４７，４９のそれぞれの抵抗値ＲＵＬ，ＲＬＬ，ＲＵＲ，ＲＬＲは、下記式を満たすように設定される。
ＶｃｃＯ×ＲＬＲ／（ＲＵＲ＋ＲＬＲ）−ＶｃｃＣ×ＲＬＬ／（ＲＵＬ＋ＲＬＬ）
＞１．０Ｖ
上記式の第１項は差動回路３５のトランジスタ４１Ｂのベース電位、第２項はトランジスタ４１Ａのベース電位を意味する。第１項と第２項の差、すなわち、両者のベース電位の差を、少なくとも１．０Ｖほどトランジスタ４１Ｂのそれが高くなるように設定される。そうすると、電圧ＶｃｃＯがオンとなった際には、トランジスタ４１Ｂがオン、トランジスタ４１Ａがオフとなる状況が実現できる（図５）。その結果、トランジスタ４１Ｂのコレクタ出力Ｖｏｕｔは、電流源５３の電流値をＩｔａｉｌ１、負荷抵抗５１Ｂの抵抗値をＲＲとすると、下記式；
Ｖｏｕｔ＝ＶｃｃＣ−ＲＲ×Ｉｔａｉｌ１
となり、エミッタフォロア回路３７のトランジスタ５５のエミッタ出力、すなわち、トランジスタ５９Ａのベース入力Ｖｂは、下記式；
Ｖｂ＝Ｖｏｕｔ−〜０．８Ｖ＝ＶｃｃＣ−ＲＲ×Ｉｔａｉｌ１−〜０．８
と計算される。この値Ｖｂをトランジスタ５９Ａがオフされる程度の値（例えば、０．５Ｖ未満）に設定することで、ベース電位Ｖｂ＿ｃａｓをＶｃｃＣに近い値に設定できる。

最後に、駆動手順（３）においては、駆動手順（２）のベース電位Ｖｂ＿ｃａｓがＶｃｃＣに張り付いている状態から変調電圧Ｖｍが徐々に増加される。その結果、駆動手順（２）の段階ではトランジスタ５９Ａ，５９Ｂ共にオフにされた状態に対して、駆動手順（３）の段階では変調電圧Ｖｍを徐々に上昇させることによりトランジスタ５９Ｂに電流が流れ始める（トランジスタ５９Ａはオフのまま）。トランジスタ５９Ｂのコレクタ出力が適正なレベルになるまで変調電圧Ｖｍを増加させることで、カスコードトランジスタ２３Ａ，２３Ｂのベース電位Ｖｂ＿ｃａｓを意図するような所定レベルに設定することができる。

ここで、上述した構成のバイアス制御回路３１には、電流帰還用の抵抗素子６５Ａ，６５Ｂが介在されていた。しかしながら、本実施形態の作用を生じさせるには、抵抗素子６５Ａ，６５Ｂが省かれていてもよい。この場合、駆動手順（１）の時にはトランジスタ５９Ａのオン電圧（〜０．３Ｖ）がそのままベース電位Ｖｂ＿ｃａｓをとして出力され、駆動手順（２）の段階では抵抗素子６５Ａ，６５Ｂの有無に係らずベース電位Ｖｂ＿ｃａｓが電圧ＶｃｃＣに張り付く。そして、駆動手順（３）の段階では変調電圧Ｖｍをグラウンドに対して調整することでベース電位Ｖｂ＿ｃａｓが適正レベルに設定される。ただし、電流帰還用の抵抗素子６５Ａ，６５Ｂが介在する場合は、トランジスタ５９Ｂの電流増幅率が直接コレクタ出力に反映されてしまったり、利得が大きな値に設定されてしまったりすることを防止して、バイアスレベルの調整がしやすいという利点がある。

以上説明した光変調器駆動回路１によれば、前段増幅回路３が前段電源１１によって給電され、後段増幅回路７が前段電源の電圧ＶｃｃＣが昇圧されて電圧ＶｃｃＯ（後段電源）によって給電されるので、プルアップインダクタが無くても後段増幅回路７内のカスコードトランジスタ２３Ａ，２３Ｂのコレクタ−エミッタ間電圧Ｖｃｅを十分に確保することが可能になる。従って、回路を小型化しつつ出力振幅を十分に確保できる。また、バイアス制御回路３１によって、前段電源１１がオンされてから後段電源がオンされるまでの間には、カスコードトランジスタ２３Ａ，２３Ｂがオフされてカスコードトランジスタ２３Ａ，２３Ｂの過電流が防止され、その後、後段電源がオンされた後は、カスコードトランジスタ２３Ａ，２３Ｂがオンされてカスコードトランジスタ２３Ａ，２３Ｂに過大な電圧が印加されることが防止される。さらに、バイアス制御回路３１によって、後段増幅回路７の駆動電流源２９が駆動された後には、カスコードトランジスタ２３Ａ，２３Ｂのベース電位が、駆動時のそれらのコレクタ−エミッタ間電圧Ｖｃｅが十分に確保できるような適正バイアス（例えば２．６Ｖ程度）に電圧ＶｃｃＣ基準で設定される。これにより、更なる消費電力の増加を生じさせること無く小型モジュールへの取り組みが容易にされるとともに、カスコードトランジスタ２３Ａ，２３Ｂの故障を防止して、駆動回路の出力を安定して維持することができる。

ここで、光変調器駆動回路１の作用効果を、比較例と比較しつつ、より詳細に説明する。図７は、比較例に係る光変調器駆動回路９０１の構成概略図である。同図に示す光変調器駆動回路９０１と図１の光変調器駆動回路１との相違点は、光変調器駆動回路９０１においてはバイアス制御回路３１が備えられておらず、電圧ＶｃｃＣが抵抗素子９０３，９０５によって分圧されてカスコードトランジスタ２３Ａ，２３Ｂのベースに入力される点のみである。図８（ａ）には、電源電圧ＶｃｃＣがオン、電源電圧ＶｃｃＯ及び変調電圧Ｖｍが共にオフの状態における後段増幅回路７のバイアス状態を示しており、図８（ｂ）には、電源電圧ＶｃｃＣ及び電源電圧ＶｃｃＯが共にオン、変調電圧Ｖｍがオフの状態における後段増幅回路７のバイアス状態を示している。

図８（ａ）に示すように、電圧ＶｃｃＣ基準で決められるベース電位Ｖｂ＿ｃａｓは、実動作時と同様な２．６Ｖ程度となっている一方で、カスコードトランジスタ２３Ａ，２３Ｂのコレクタ電位Ｖｃ＿ｃａｓはＶｃｃＯと同じく０Ｖにされる。このため、カスコードトランジスタ２３Ａ，２３Ｂのベース−コレクタ間が順バイアスされ、カスコードトランジスタ２３Ａ，２３Ｂに非常に大きな電流が流れる。この電流により、カスコードトランジスタ２３Ａ，２３Ｂ及び抵抗素子２７Ａ，２７Ｂが破壊される危険性がある。

また、図８（ｂ）に示すように、後段電源がオンされたタイミングでは、変調電圧Ｖｍがオフされているために駆動電流源２９の電流Ｉ_０が流れておらず、コレクタ電位Ｖｃ＿ｃａｓは電圧ＶｃｃＯと等しくなる。これは、変調電圧Ｖｍがオンの実使用時と比較して、カスコードトランジスタ２３Ａ，２３Ｂのコレクタ−エミッタ間電圧Ｖｃｅが高い状態になり、耐圧を越えてカスコードトランジスタ２３Ａ，２３Ｂが破壊されてしまう危険性がある。

これに対して、本実施形態の光変調器駆動回路１においては、バイアス制御回路３１を備えることで、コレクタ電位Ｖｃ＿ｃａｓを電源投入手順に応じて変化させるように制御できる。これにより、光変調器駆動回路９０１で生じるような問題を回避することができる。具体的には、電圧ＶｃｃＯがオフ時にカスコードトランジスタ２３Ａ，２３Ｂのベース−コレクタ間に大電流が流れることを防止できる。また、電圧ＶｃｃＯがオン時にカスコードトランジスタ２３Ａ，２３Ｂのベース−コレクタ間電圧Ｖｂｃが耐圧を越えて大きくなることを防止することができる。

図６には、本実施形態の光変調器駆動回路１で処理される電圧及び電流の時間変化の検証結果を示しており、（ａ）は電源電圧の時間変化、（ｂ）はカスコードトランジスタ２３Ａ，２３Ｂのベース電位Ｖｂ＿ｃａｓの時間変化、（ｃ）はカスコードトランジスタ２３Ａ，２３Ｂのベース電流Ｉｂ＿ｃａｓの時間変化、（ｄ）はカスコードトランジスタ２３Ａ，２３Ｂのコレクタ−エミッタ間電圧Ｖｃｅ＿ｃａｓの時間変化をそれぞれ示している。この結果に示すように、光変調器駆動回路１は、バイアス制御回路３１を備えることにより、カスコードトランジスタ２３Ａ，２３Ｂのベース電位Ｖｂ＿ｃａｓは、図６（ｂ）に示すように、電圧ＶｃｃＣの印加から電圧ＶｃｃＯの印加までの間（１００μｓｅｃ〜２００μｓｅｃ）には１．２Ｖ程度低減され、電圧ＶｃｃＯの印加から変調電圧Ｖｍの印加までの間（２００μｓｅｃ〜３００μｓｅｃ）には６００ｍＶ程度増加している。これにより、それぞれの時間帯において、ベース電流Ｉｂ＿ｃａｓは３．７ｍＡから０．３ｍＡに、コレクタ−エミッタ間電圧Ｖｃｅ＿ｃａｓは６Ｖから５．４Ｖに、それぞれ低減されていることが判明した。このように、バイアス制御回路３１を用いることによって、トランジスタ故障の原因となるベース電流Ｉｂ及びコレクタ−エミッタ間電圧Ｖｃｅが低減できることが実証された。

１…光変調器駆動回路、３…前段増幅回路、７…後段増幅回路、９…昇圧回路、１１…前段電源、２３Ａ，２３Ｂ…カスコードトランジスタ、２５Ａ，２５Ｂ…スイッチングトランジスタ、２７Ａ，２７Ｂ…抵抗素子、２９…駆動電流源、３１…バイアス制御回路、３５…差動回路、３９…バランス回路、４１Ａ，４１Ｂ…トランジスタ、５９Ａ，５９Ｂ…トランジスタ、６７…抵抗素子（負荷抵抗）。

Claims (2)

1. 光送信器に内蔵される駆動回路であって、前段増幅回路と後段増幅回路とを具備した増幅回路において、
   前記前段増幅回路に供給される前段電源からの電圧を昇圧して後段電源を生成し、該後段電源を前記後段増幅回路に供給する昇圧回路と、
   前記後段増幅回路に供給されるバイアス電圧を調整するバイアス制御回路と、
   を備え、
   前記後段増幅回路は、前記後段電源と接地点との間に、抵抗素子、カスコードトランジスタ、スイッチングトランジスタ、及び駆動電流源を直列に接続された状態で有しており、
   前記バイアス制御回路は、前記前段電源がオンされてから前記後段電源がオンされる前に、前記カスコードトランジスタを実質的にオフ状態に設定し、前記後段電源がオンされた後に前記カスコードトランジスタを実質的にオン状態に設定し、次いで前記駆動電流源のオン状態への遷移と同期して前記カスコードトランジスタを所定レベルにバイアスする、
   ことを特徴とする駆動回路。
2. 前記バイアス制御回路は、２つのトランジスタを含む差動回路とバランス回路とを有しており、
   前記差動回路において、一方のトランジスタは前記前段電源により、他方のトランジスタは前記後段電源により、それぞれ制御端子への入力レベルが設定されており、
   前記バランス回路は、前記前段電源と接地点との間に、互いに並列に接続された一対のトランジスタ、及び前記一対のトランジスタに共通に直列接続された負荷抵抗を有し、
   前記一対のトランジスタの一方は、前記差動回路の前記他方のトランジスタの電流端子からの出力を受けるように構成されている、
   ことを特徴とする請求項１記載の駆動回路。

Images